JP3941149B2 - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置 Download PDFInfo
- Publication number
- JP3941149B2 JP3941149B2 JP05576997A JP5576997A JP3941149B2 JP 3941149 B2 JP3941149 B2 JP 3941149B2 JP 05576997 A JP05576997 A JP 05576997A JP 5576997 A JP5576997 A JP 5576997A JP 3941149 B2 JP3941149 B2 JP 3941149B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cells
- error
- program
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気的にデータのプログラムが可能な半導体不揮発性記憶装置に係り、特にデータプログラムおよび消去の高速化に関するものである。
【０００２】
【従来の技術】
ＮＡＮＤ型フラッシュメモリ、ＤＩＮＯＲ型フラッシュメモリ等の半導体不揮発性記憶装置においては、選択するワード線に接続されたすべてのメモリセル一括にデータプログラムが行われる。
すなわち、ワード線単位でページプログラムが行われる。
【０００３】
図７（ａ）、図７（ｂ）は、それぞれＮＡＮＤ型、ＤＩＮＯＲ型フラッシュメモリにおける、メモリアレイ構造を示す図である。
【０００４】
図７（ａ）は、便宜上、１本のビット線に接続されたＮＡＮＤ列１本に４個のメモリセルが接続された場合のＮＡＮＤ型フラッシュメモリアレイを示す図である。
図７（ａ）において、ＢＬはビット線を示し、ビット線ＢＬに２個の選択トランジスタタＳＴ１〜ＳＴ２、および４個のメモリセルＭＴ１〜ＭＴ４が直列接続されたＮＡＮＤ列が接続されている。
選択トランジスタタＳＴ１〜ＳＴ２はそれぞれ選択ゲート線ＳＬ１，ＳＬ２により制御され、またメモリセルＭＴ１〜ＭＴ４はそれぞれワード線ＷＬ１〜ＷＬ４により制御される。
【０００５】
図７（ｂ）は、便宜上、１本の主ビット線に接続された副ビット線１本に４個のメモリトランジスタが接続された場合のＤＩＮＯＲ型フラッシュメモリアレイを示す図である。
図７（ｂ）において、ＭＢＬは主ビット線、ＳＢＬは副ビット線をそれぞれ示し、主ビット線ＭＢＬおよび副ビット線ＳＢＬは、選択ゲート線ＳＬにより制御される選択トランジスタＳＴ１を介して作動的に接続される。
副ビット線ＳＢＬは、４本のワード線ＷＬ１〜ＷＬ４と交差し、各交差位置には４個のメモリセルＭＴ１〜ＭＴ４が配置されている。
【０００６】
また、ＮＯＲ型フラッシュメモリ等の半導体不揮発性記憶装置においては、データの書き換えは、所定のブロック単位（たとえば６４Ｋバイト程度）でデータの消去を行った後、当該消去ブロックのメモリセルに対してデータプログラムが行われる。
【０００７】
図８は、一般的なＮＯＲ型フラッシュメモリにおける、メモリアレイ構造およびデータ消去時のバイアス条件を示す図である。
【０００８】
図８のＮＯＲ型フラッシュメモリにおいては、便宜上、４本のワード線ＷＬ１〜ＷＬ４と４本のビット線ＢＬ１〜ＢＬ４との格子位置にメモリセルＭＴ１１〜ＭＴ４４がマトリクス配置されている。
【０００９】
次に、図８のＮＯＲ型フラッシュメモリにおいて、データ消去動作について説明する。
データ消去は、図８に示すように、消去ブロックメモリアレイ内のすべてのワード線ＷＬ１〜ＷＬ４を接地レベル（０Ｖ）に、すべてのビット線ＢＬ１〜ＢＬ４をフローティング状態とし、共通ソース線ＶＳＳに高電圧（たとえば１２Ｖ）の消去電圧パルスを印加する。
その結果、データプログラム時に各メモリセルに蓄積されていた電子がソース側からトンネル電流により引き抜かれて、各メモリセルのしきい値電圧Ｖｔｈは、データプログラム状態の６Ｖ〜７Ｖから消去状態の２Ｖ〜３Ｖに遷移する。
【００１０】
【発明が解決しようとする課題】
ところで、上述したＮＡＮＤ型、ＤＩＮＯＲ型フラッシュメモリ等のようなワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置においては、データのプログラムは選択ワード線に接続されたすべてのメモリセル一括にデータプログラムを行う。
しかし、選択ワード線に接続された各メモリセルは、製造プロセスに起因するサイズ等のバラツキのため、それぞれプログラム速度に差が生じる。
【００１１】
図９は上述した各選択ワード線に接続されたメモリセル間のプログラム速度の差を示す図である。
図９において、横軸はｔＰＲＯＧ（プログラム時間）、すなわち各メモリセルのプログラム必要時間を表わしている。
また、縦軸はＮ（メモリセル個数）、すなわち横軸ｔＰＲＯＧ（プログラム時間）に対応したメモリセル個数の分布頻度を表わしている。
【００１２】
図９に示すように、ＮＡＮＤ型フラッシュメモリ等のようなワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置においては、メモリセル間でプログラム必要時間ｔＰＲＯＧに分布が生じる。
このようなプログラム速度のバラツキを考慮して、一般的なＮＡＮＤ型フラッシュメモリ等においては、プログラム時のしきい値電圧Ｖｔｈの分布を狭く抑える観点から、プログラム動作がベリファイ動作を介して行われ、かつ当該プログラム／ベリファイ動作をプログラム終了メモリセルから順次プログラム禁止にしてすべてのメモリセルのプログラムが終了するまで繰り返し行う、いわゆるビット毎ベリファイ動作が行われる。
【００１３】
ところが図９に示すように、一般的なメモリセルの場合、プログラム必要時間ｔＰＲＯＧは図中ｔ０であるが、プロセス等のバラツキ要因から非常に長いプログラム必要時間ｔＰＲＯＧ、たとえば図中ｔ１以上を要するメモリセルがごくまれに存在する場合がある。
このような場合、ごくまれに存在するプログラムの遅いメモリセルのために、上述したプログラム／ベリファイ動作の回数も、たとえば１００回以上と非常に多くなり、その結果、ページプログラムを終了するのに要する時間も非常に長くなる。
【００１４】
図１０は、かかる従来のＮＡＮＤ型フラッシュメモリ等のようなワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
以下、図６のシーケンスフローについて、順を追って説明する。
【００１５】
ステップステップＳＦ１でデータプログラムが開始され、最初にステップＳＦ２でページプログラムデータがメモリアレイ内の各ビット線毎に設けられたデータラッチ回路に転送される。
次に、ステップＳＦ３でプログラムベリファイ回数Ｋが０にリセットされ、プログラムパルスを印加するプログラム動作（ステップＳＦ４）、およびベリファイ読み出し後に再プログラムデータを自動設定するベリファイ読み出し動作（ステップＳＦ５）が連続して行われる。
次に、ステップＳＦ６ですべてのメモリセルのプログラムが終了したかどうかの終点検出が、再プログラムデータ内に少なくとも１個以上のプログラム未終了メモリセルが残っているか否かを調べることにより行われる。
【００１６】
その結果、全ビットプログラム終了の終点検出ができた場合には、データプログラムを完了する（ステップＳＦ９）。
一方、全ビットプログラム終了の終点検出ができなかった場合には、さらにプログラムベリファイ回数Ｋがインクリメントされ（ステップＳＦ７）、Ｋが予め設定された所定回数ｋ０（たとえば１００回程度）未満であるかどうかが調べられる（ステップＳＦ８）。
そしてＫがｋ０未満である場合には、上述したステップＳＦ４〜ステップＳＦ８のシーケンスフローが繰り返し行われ、Ｋがｋ０に到達した時点でデータプログラム失敗と判断される（ステップＳＦ１０）。
【００１７】
この所定のプログラムベリファイ回数Ｋ０は、ごくまれに存在するプログラムの遅いメモリセルのために、従来のＮＡＮＤ型フラッシュメモリ等の場合たとえば１００回以上と非常に多くなり、その結果、ページプログラムを終了するのに要する時間も非常に長くなっていた。
【００１８】
また、上述したＮＯＲ型フラッシュメモリ等のような半導体不揮発性記憶装置においては、データの書き換えは、所定のブロック単位（たとえば６４Ｋバイト程度）でデータ消去を行った後、当該ブロック単位でデータプログラムを行う。しかし、消去ブロック単位内の各メモリセルは、製造プロセスに起因するサイズ等のバラツキのため、それぞれ消去速度に差が生じる。
【００１９】
図１１は上述した消去ブロック内のメモリセル間の消去速度の差を示す図である。
図１１において、横軸はｔｅｒａｓｅ（消去時間）、すなわち各メモリセルの消去必要時間を表わしている。
また、縦軸はＮ（メモリセル個数）、すなわち横軸ｔｅｒａｓｅ（消去時間）に対応したメモリセル個数の分布頻度を表わしている。
【００２０】
図１１に示すように、ＮＯＲ型フラッシュメモリ等のような所定のブロック単位でデータ消去を行う半導体不揮発性記憶装置においては、メモリセル間で消去必要時間ｔｅｒａｓｅに分布が生じる。
このような消去速度のバラツキを考慮して、一般的なＮＯＲ型フラッシュメモリにおいては、消去動作がベリファイ動作を介して行われ、かつ当該消去／ベリファイ動作を消去ブロック内のすべてのメモリセルのデータ消去が終了するまで繰り返し行われる。
【００２１】
ところが図１１に示すように、一般的なメモリセルの場合、消去必要時間ｔｅｒａｓｅは図中ｔ０であるが、プロセス等のバラツキ要因から非常に長い消去必要時間ｔｅｒａｓｅ、たとえば図中ｔ１以上を要するメモリセルがごくまれに存在する場合がある。
このような場合、ごくまれに存在する消去の遅いメモリセルのために、上述した消去／ベリファイ動作の回数も、たとえば１００回〜１０００回以上と非常に多くなり、その結果、消去動作を終了するのに要する時間も非常に長くなり、ひいてはデータの書き換えに要する時間も長くなる。
さらに、ごくまれに存在する消去の遅いメモリセルのために消去／ベリファイ動作の回数が非常に多くなると、消去の速いメモリセルが過剰消去されて当該メモリセルのしきい値電圧Ｖｔｈがデプレーション状態（Ｖｔｈ＜０）となって、誤動作の原因となる。
【００２２】
図１２は、かかる従来のＮＯＲ型フラッシュメモリ等のような所定のブロック単位でデータの書き換えを行う半導体不揮発性記憶装置における、データ消去およびその後のデータプログラム時のシーケンスフローを示す図である。
以下、図１２のシーケンスフローについて、順を追って説明する。
【００２３】
ステップＳＦ２１でデータ消去が開始され、ステップＳＦ２２で消去ベリファイ回数Ｋを最初の１に設定して消去パルスを印加する消去動作（ステップＳＦ２３）、およびベリファイ読み出し動作（ステップＳＦ２４）が連続して行われる。
ステップＳＦ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができた場合には（ステップＳＦ２５）、データ消去を完了して、ステップＳＦ１０１のデータプログラム動作が開始される。
【００２４】
一方、ステップＳＦ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができなかった場合には（ステップＳＦ２５）、ステップＳＦ２６において、消去ベリファイ回数Ｋがあらかじめ設定された所定回数Ｋ０（たとえば１００〜１０００回程度）未満であるか否かが調べられる。
その結果、消去ベリファイ回数Ｋが設定回数Ｋ０未満である場合には、さらに消去ベリファイ回数Ｋがインクリメントされて（ステップＳＦ２７）、上述したステップＳＦ２３〜ＳＦ２７のシーケンスフローが繰り返し行われる。そして、消去ベリファイ回数Ｋが設定回数Ｋ０に到達した時点でデータ消去失敗と判断される（ステップＳＦ２８）。
【００２５】
次に、ブロック内のすべてのメモリセルの消去終了の終点検出ができた場合には、引き続いてデータプログラムが開始される。
まず、ステップＳＦ１０１でメモリセルのアドレス番地Ａｒ−ＮＯを最初の１に設定して、当該メモリセルに対してデータ内容に応じてデータプログラムが行われ（ステップＳＦ１０２）、アドレス番地Ａｒ−ＮＯが最終アドレス番地があるか否かが調べられる（ステップＳＦ１０３）。
その結果、アドレス番地Ａｒ−ＮＯが最終アドレス番地でない場合には、さらにアドレス番地Ａｒ−ＮＯがインクリメントされて（ステップＳＦ１０４）、上述したステップＳＦ１０２〜ＳＦ１０４のシーケンスフローが繰り返し行われる。そして、アドレス番地Ａｒ−ＮＯが最終アドレス番地に到達した時点でデータプログラムが完了する（ステップＳＦ１０５）。
【００２６】
上述したシーケンスフローにおいて、所定の消去ベリファイ回数Ｋ０は、ごくまれに存在する消去の遅いメモリセルのために、従来のＮＯＲ型フラッシュメモリ等の場合たとえば１００回〜１０００回程度と非常に多くなり、その結果、消去動作を終了するのに要する時間も非常に長くなり、ひいてはデータの書き換えに要する時間も長くなっていた。
さらには、上記消去の遅いメモリセルのために消去の速いメモリセルが過剰消去されて、誤動作の原因となっていた。
【００２７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、データプログラムおよびデータ消去を高速に行うことができ、データの書き換えを高速に行うことが可能で、さらには過剰消去メモリセルの発生を防止でき、信頼性の向上を図れる半導体不揮発性記憶装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電気的にデータの処理が行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記複数ビットデータを単位としたデータの処理を当該複数単位のメモリセルに対して行い、チェック信号を受けると当該データ処理未終了メモリセルの個数を計数する手段と、所定回数のデータ処理を繰り返し行った後に一括終点検出を行い、当該検出の結果、データ処理未終了メモリセルがあると前記チェック信号を出力してデータ処理未終了メモリセルの個数を計数させ、前記データ処理未終了メモリセルの個数が前記所定個数以内である場合に、当該データ処理未終了メモリセルを残したままデータの処理を終了し、当該データ処理未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。
【００２９】
また、本発明は、電気的にデータのプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記複数ビットデータを単位としたデータプログラムを当該複数単位のメモリセルに対して行い、チェック信号を受けるとプログラム未終了メモリセルの個数を計数する手段と、所定回数のプログラム動作を繰り返し行った後に一括終点検出を行い、当該検出の結果、プログラム未終了メモリセルがあると前記チェック信号を出力してプログラム未終了メモリセルの個数を計数させ、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。
また、本発明は、複数ビットデータを単位とした電気的なデータプログラムを当該複数単位のメモリセルに対して行われるメモリセルがマトリクス配置されたメモリ本体と、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、所定回数のプログラム動作を繰り返し行った後の一括終点検出でプログラム未終了メモリセルがあると判定された後に計数されたプログラム未終了メモリセルの個数が前記所定個数以内のである場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プルグラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えたメモリシステムである。
【００３０】
また、本発明は、セクタ単位のページデータが各ビット線毎に設けられたデータラッチ回路に転送されると共に、当該選択されたセクタを単位として一括して電気的にデータプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、選択されたセクタのメモリセル毎にページデータの読み出しを行い、読み出した当該ページデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記ページプログラムデータに従ったデータプログラムがベリファイ読み出し動作を介して複数回のプログラム動作を繰り返し行うことによりなされ、各プログラム動作毎に一括終点検出によりプログラム未終了メモリセルが存在するか否かを検知し、プログラム未終了メモリセルが存在する場合にチェック信号を出力する検知手段と、プログラム未終了メモリセルが存在し、前記チェック信号を受けると、当該プログラム未終了メモリセルの個数を計数する計数手段と、前記計数手段が前記チェック信号に応答して計数した結果、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。
【００３１】
また、好適には、前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、前記正規データとエラー検査コードにより合成されたページデータを前記メモリアレイにページプログラムする手段と、前記ページデータのデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段とを備えている。
【００３２】
また、好適には、前記検知手段は、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する手段と、前記再プログラムデータの自動設定後に、プログラム未終了のデータがラッチされているデータラッチ回路が存在するか否かを検出する終点検出手段とを備えている。
【００３３】
本発明の半導体不揮発性記憶装置によれば、所定回数のデータ処理、たとえばプログラム動作を繰り返し行った後にプログラム未終了メモリセルが存在しても、当該プログラム未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、プログラム未終了メモリセルを残したままデータプログラムを終了する。
したがって、ごくまれに存在する非常にプログラムの遅いメモリセルに律速されることなく、高速にデータプログラムが可能となる。
【００３４】
また、本発明は、電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対してデータ消去を行い、チェック信号を受けると消去後に当該各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する手段と、所定回数の消去動作を繰り返し行った後に一括終点検出を行い、当該検出の結果、消去未終了メモリセルがあると前記チェック信号を出力して消去未終了メモリセルの個数を計数させ、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段とを備えている。
【００３５】
また、本発明は、電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対するデータ消去を、ベリファイ読み出し動作を介して複数回の消去電圧パルスを繰り返し印加して行い、各消去動作毎に一括終点検出により消去未終了メモリセルが存在するか否かを検知し、消去未終了メモリセルが存在する場合にチェック信号を出力する検知手段と、プログラム未終了メモリセルが存在し、前記チェック信号を受けると、各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する計数手段と、前記計数手段が前記チェック信号に応答して計数した結果、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段とを備えている。
【００３６】
また、好適には、前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、前記正規データとエラー検査コードにより合成された前記複数ビットデータ単位のプログラムデータをデータ消去後の前記メモリアレイにプログラムする手段と、前記複数ビットデータ単位のデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段とを備えている。
【００３７】
また、好適には、前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、読み出した当該ページデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする。
【００３８】
本発明の半導体不揮発性記憶装置によれば、所定回数の消去動作を繰り返し行った後に消去未終了メモリセルが存在しても、当該消去未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、消去未終了メモリセルを残したままデータプログラムが行われる。
したがって、ごくまれに存在する非常に消去の遅いメモリセルにに律速されることなく、高速にデータプログラムが可能となり、ひいてはデータの書き換えを高速に行うことができる。
さらには、消去の速いメモリセルが過剰消去されることを防止でき、信頼性の高い半導体不揮発性記憶装置を実現することができる。
【００３９】
【発明の実施の形態】
第１実施例
図１は、本発明に係る半導体不揮発性記憶装置、たとえばＮＡＮＤ型フラッシュメモリの具体的な構成例を示す図である。
【００４０】
図１において、１０はメモリ本体を示し、メモリ本体１０は、メモリアレイ部１１、ローデコーダ１２、各ビット線毎に設けられたデータラッチ回路群１３、カラム選択部１４、再プログラムデータ自動設定回路群１５および終点検出回路１６等から構成されている。
【００４１】
メモリアレイ１１は、正規メモリアレイ１１ａとパリティメモリアレイ１１ｂから構成されている。
正規メモリアレイ１１ａにはｎ本（通常は５１２バイト程度）の正規ビット線Ｂ1 〜Ｂｎが配線され、パリティメモリアレイ１１ｂにはｊ本（通常は１０バイト程度）のパリティビット線ｂ1 〜ｂｊが配線されている。
なお、図中はワード線Ｗｍを選択して、正規メモリセルＭＴ１〜ＭＴｎおよびパリティメモリセルｍＴ１〜ｍＴｊに対してページプログラムを行う場合を図示している。
【００４２】
データラッチ回路群１３は、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊから構成され、カラム選択部１４は正規カラム選択部１４ａおよびパリティカラム選択部１４ｂから構成されている。
カラム選択部１４はデータ転送クロック信号φＣＬに同期して作動し、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにページプログラムデータをシフト転送し、またデータラッチ回路からページデータの読み出しを行う。
【００４３】
再プログラムデータ自動設定回路群１５は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に対応して設けられた自動設定回路１５Ｓ−１〜１５Ｓ−ｎ、１５ｓ−１〜１５ｓ−ｊにより構成されている。
自動設定回路１５Ｓ−１〜１５Ｓ−ｎ、１５ｓ−１〜１５ｓ−ｊは、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する。
【００４４】
終点検出回路１６は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に設けられたトランジスタＴ１〜ＴｎおよびＴｐ１〜Ｔｐｊ、並びにトランジスタＴｓｅｔ、および反転回路ＩＮＶ１により構成されている。
各トランジスタＴ１〜ＴｎおよびＴ１〜Ｔｊのゲート電極がそれぞれの正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊの反転出力に、ソース電極が接地電位に、ドレイン電極が共通接続されており、プログラム未終了セルが存在して少なくとも１個以上のデータラッチ回路の反転出力がハイレベルである場合に、共通接続された終点検出電位Ｖａが接地電位となり、反転回路ＩＮＶ１により終点検出信号ＥＮＤｏｕｔがハイレベルとして出力される。
またトランジスタＴｓｅｔは、終点検出電位Ｖａを予めＶＣＣレベルにプリチャージするために設けられ、終点検出に先だってプリチャージ信号φｓｅｔにより駆動される。
【００４５】
２０はデータ入力部を示し、データ入力部２０は、データ入力回路２１とエラー検査コード発生回路２２とにより構成される。
データ入力回路２１は正規入力データ［Ｄｉｎ］1 〜n をエラー検査コード発生回路２２に入力し、エラー検査コード（パリティ入力データ）［Ｃｉｎ］1 〜j を発生する。正規入力データ［Ｄｉｎ］1 〜n およびエラー検査コード［Ｃｉｎ］1 〜j により合成されるページプログラムデータは、データ転送クロック信号φＣＬに同期して、それぞれ正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにシフト転送され、対応する正規メモリセルおよびパリティメモリセルにページプログラムされる。
【００４６】
３０はデータ出力部を示し、データ出力部３０は、エラー検査回路３１とデータ訂正回路３２とにより構成される。
エラー検査回路３１は、ページ読み出しした正規出力データ［Ｄｏｕｔ］1 〜n およびエラー検査コード（パリティ出力データ）［Ｃｏｕｔ］1 〜j により、データ復調コード［Ｓ］1 〜j を発生する。
データ訂正回路３２は、正規出力データ［Ｄｏｕｔ］1 〜n およびデータ復調コード［Ｓ］1 〜j により、ページ読み出しデータ内に所定個数（たとえば１ビット）以内のエラービットが存在する場合にこれを訂正し、訂正後の正しい正規出力データ［ＤＡＴＡ］1 〜n を出力する。
【００４７】
４０はカウント回路（計数回路）を示し、カウント回路４０は、所定回数のプログラムベリファイ回数（たとえば１０回程度）を繰り返した後にプログラム未終了メモリセルが存在して終点検出できなかった場合、つまり少なくとも１個以上のデータラッチ回路の出力がローレベルである場合に、以下のようにプログラム未終了メモリセルの個数を計数する。
すなわち、基本データ転送クロック信号φＣＬに同期したベリファイページ読み出しデータＤＡＴＡｖｅｒの反転回路ＩＮＶ２の出力ＤＡＴＡｖｅｒ’をシフト入力し、最後にチェック信号φＣＨＫの入力に応じてプログラム未終了メモリセルの個数を計数する。
【００４８】
未終了判定回路５０は、メモリ本体１０の反転回路ＩＮＶ１の出力信号φＣＨＫをハイレベルで入力すると、プログラム未終了メモリセルがあるものとして、プログラム未終了メモリセルの個数の計数を開始するようにチェック信号φＣＨＫをカウント回路４０に出力する。
【００４９】
判定回路６０は、カウント回路４０の出力チェック信号φＣＮＴがハイレベルに切り換わったならば、プログラム未終了のセルが１つ以上あるものとして、図示しない制御系に出力する。
本実施形態の場合、判定回路６０は、たとえばフリップフロップにより構成される。
【００５０】
図２は、図１の半導体不揮発性記憶装置におけるエラー訂正手段において、１ビットエラーに対処できる正規データビット数ｎとパリティデータビット数（エラー検査ビット数）ｊとの関係を示す図である。
【００５１】
エラー訂正の原理、エラー検査コード発生回路２２、エラー検査回路３１、およびデータ訂正回路３２については、本発明の骨子と直接関係しないため、ここでは詳述しない。
しかし図２によれば、５１２ビットの正規データビット数には１０ビットのエラー検査ビット数が必要であり、したがって一般的な５１２ビットの正規入力データ［Ｄｉｎ］1 〜n には１０ビットのエラー検査コード［Ｃｉｎ］1 〜j を発生させる必要がある。
【００５２】
図３は、図１の半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
以下、図３のシーケンスフローについて、図１の構成例等を参照しながら順を追って説明する。
【００５３】
ステップＳ１でデータプログラムが開始され、最初にデータ入力回路２１を介して入力された正規入力データ［Ｄｉｎ］1 〜n に基づき、エラー検査コード発生回路２２によりエラー検査コード［Ｃｉｎ］1 〜j が発生される（ステップＳ２）。
そして、正規入力データ［Ｄｉｎ］1 〜n およびエラー検査コード［Ｃｉｎ］1 〜j は正規カラム選択１４ａおよびパリティカラム選択１４ｂに入力され、合成したページプログラムデータがメモリアレイ内の各ビット線毎に設けられた正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊに転送される（ステップＳ３）。
【００５４】
次に、図示しないプログラム制御系によりステップＳ４でプログラムベリファイ回数Ｋが０にリセットされ、プログラムパルスを印加するプログラム動作が行われ（ステップＳ５）、ベリファイ読み出し後に、自動設定回路１５Ｓ−１〜１５Ｓ−ｎ、１５ｓ−１〜１５ｓ−ｊにおいてプログラム終了メモリセルの正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ内のデータを順次反転させて再プログラムデータを自動設定するベリファイ読み出し動作（ステップＳ６）が連続して行われる。
【００５５】
次に、ステップＳ７で終了検出回路１６および未終了判定回路５０において、すべてのメモリセルのプログラムが終了したかどうかの終点検出が、再プログラムデータ内に少なくとも１個以上のプログラム未終了メモリセルに対応するデータが残っているか否かを調べることにより行われる。
【００５６】
その結果、全ビットプログラム終了の終点検出ができた場合には、データプログラムを完了する（ステップＳ１２）。
しかし、全ビットプログラム終了の終点検出ができなかった場合には、さらにプログラムベリファイ回数Ｋがインクリメントされて（ステップＳ８）、Ｋが予め設定された所定回数ｋ０（たとえば１０回程度）未満であるかどうかが調べられる（ステップＳ９）。
そしてＫがｋ０未満である場合には、上述したステップＳ５〜Ｓ９のシーケンスフローが繰り返し行われ、Ｋがｋ０に到達した時点でステップＳ１０に進む。
【００５７】
次にステップＳ１０では、データラッチ回路内のデータがページ読み出しされて、プログラム未終了メモリセルの個数がカウント回路４０でカウントされる。
次に、ステップＳ１１おいて、計数したプログラム未終了メモリセルの個数がエラー訂正可能な所定個数（たとえば１個）以内であるかどうかが調べられる。
その結果、プログラム未終了メモリセルの個数がエラー訂正可能な所定個数以内である場合にはデータプログラムを完了し（ステップＳ１２）、所定個数を超えている場合にはデータプログラム失敗と判断される（ステップＳ１３）。
【００５８】
以上のシーケンスフローによりデータプログラムが行われた本発明の半導体不揮発性記憶装置においては、データ読み出し時に、エラー検査回路３１およびデータ訂正回路３２とによりプログラム未終了メモリセルのエラー訂正がなされ、正しい正規データ［ＤＡＴＡ］1 〜n が読み出される。
【００５９】
以上説明したように、本第１の実施例に係る半導体不揮発性記憶装置によれば、所定回数のプログラム動作を繰り返し行った後にプログラム未終了メモリセルが存在しても、当該プログラム未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、プログラム未終了メモリセルを残したままデータプログラムを終了する。
したがって、ごくまれに存在する非常にプログラムの遅いメモリセルに律速されることなく、高速にデータプログラムが可能となる。
【００６０】
第２実施例
図４は、本発明に係る半導体不揮発性記憶装置、たとえばＮＯＲ型フラッシュメモリの具体的な構成例を示す図である。
【００６１】
すなわち、図４において、１００はメモリ本体を示し、メモリ本体１００は、メモリアレイ部１１１、ローデコーダ１１２、各ビット線毎に設けられたデータラッチ回路群１１３、カラム選択部１１４、再プログラムデータ自動設定回路群１１５および終点検出回路１１６等から構成されている。
【００６２】
メモリアレイ１１１は、正規メモリアレイ１１１ａとパリティメモリアレイ１１１ｂとから構成されている。
正規メモリアレイ１１１ａにはｎ本（通常は５１２バイト程度）の正規ビット線Ｂ1 〜Ｂｎが配線され、パリティメモリアレイ１１１ｂにはｊ本（通常は１０バイト程度）のパリティビット線ｂ1 〜ｂｊが配線されている。
なお、図中はワード線Ｗｍを選択して、正規メモリセルＭＴ１〜ＭＴｎおよびパリティメモリセルｍＴ１〜ｍＴｊに対してページ読み出しを行う場合を図示している。
【００６３】
データラッチ回路群１１３は、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊから構成され、カラム選択部１１４は正規カラム選択部１１４ａおよびパリティカラム選択部１１４ｂから構成されている。
カラム選択部１１４はデータ転送クロック信号φＣＬに同期して作動し、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにページプログラムデータをシフト転送し、またデータラッチ回路からワード線単位のページデータの読み出しを行う。
【００６４】
再プログラムデータ自動設定回路群１１５は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に対応して設けられた自動設定回路１１５Ｓ−１〜１１５Ｓ−ｎ、１１５ｓ−１〜１１５ｓ−ｊにより構成されている。
自動設定回路１１５Ｓ−１〜１１５Ｓ−ｎ、１１５ｓ−１〜１１５ｓ−ｊは、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する。
【００６５】
終点検出回路１１６は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に設けられたトランジスタＴ１〜ＴｎおよびＴｐ１〜Ｔｐｊ、並びにトランジスタＴｓｅｔ、および反転回路ＩＮＶ１００により構成されている。
各トランジスタＴ１〜ＴｎおよびＴｐ１〜Ｔｐｊのゲート電極がそれぞれの正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊの反転出力に、ソース電極が接地電位に、ドレイン電極が共通接続されており、消去未終了セルが存在して少なくとも１個以上のデータラッチ回路の反転出力がハイレベルである場合に、共通接続された終点検出電位Ｖａが接地電位となり、反転回路ＩＮＶ１により終点検出信号ＥＮＤｏｕｔがハイレベルとして出力される。
またトランジスタＴｓｅｔは、終点検出電位Ｖａを予めＶＣＣレベルにプリチャージするために設けられ、終点検出に先だってプリチャージ信号φｓｅｔにより駆動される。
【００６６】
１２０はデータ入力部を示し、データ入力部１２０は、データ入力回路１２１とエラー検査コード発生回路１２２とにより構成される。
データ入力回路１２１は正規入力データ［Ｄｉｎ］1 〜n をエラー検査コード発生回路１２２に入力し、エラー検査コード（パリティ入力データ）［Ｃｉｎ］1 〜j を発生する。正規入力データ［Ｄｉｎ］1 〜n およびエラー検査コード［Ｃｉｎ］1 〜j により合成されるワード線単位のページプログラムデータは、データ転送クロック信号φＣＬに同期して、それぞれ正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにシフト転送され、対応する正規メモリセルおよびパリティメモリセルに順次データプログラムされる。
【００６７】
１３０はデータ出力部を示し、データ出力部１３０は、エラー検査回路１３１とデータ訂正回路１３２とにより構成される。
エラー検査回路１３１は、ページ読み出しした正規出力データ［Ｄｏｕｔ］1 〜n およびエラー検査コード（パリティ出力データ）［Ｃｏｕｔ］1 〜j により、データ復調コード［Ｓ］1 〜j を発生する。
データ訂正回路１３２は、正規出力データ［Ｄｏｕｔ］1 〜n およびデータ復調コード［Ｓ］1 〜j により、ページ読み出しデータ内に所定個数（たとえば１ビット）以内のエラービットが存在する場合にこれを訂正し、訂正後の正しい正規出力データ［ＤＡＴＡ］1 〜n を出力する。
【００６８】
１４０はカウント回路（計数回路）を示し、カウント回路１４０は、所定回数の消去ベリファイ回数（たとえば１０回〜数１０回程度）を繰り返した後に消去ブロック内の各ページ内に消去未終了メモリセルが存在して終点検出できなかった場合、つまり各ページ毎のベリファイ読み出し時に１個以上のデータラッチ回路の出力がハイレベルである場合に、以下のように消去未終了メモリセルの個数を計数する。
すなわち、基本データ転送クロック信号φＣＬに同期したベリファイページ読み出しデータＤＡＴＡｖｅｒをシフト入力し、最後にチェック信号φＣＨＫの入力に応じて消去未終了メモリセルの個数を計数する。
【００６９】
未終了判定回路１５０は、メモリ本体１００の反転回路ＩＮＶ１００の出力信号φＣＨＫをハイレベルで入力すると、消去未終了メモリセルがあるものとして、消去未終了メモリセルの個数の計数を開始するようにチェック信号φＣＨＫをカウント回路１４０に出力する。
【００７０】
判定回路１６０は、カウント回路１４０の出力チェック信号φＣＮＴがハイレベルに切り換わったならば、消去未終了のセルが１つ以上あるものとして、図示しない制御系に出力する。
本実施例の場合も、判定回路１６０は、たとえばフリップフロップにより構成される。
【００７１】
図４の半導体不揮発性記憶装置におけるエラー訂正手段において、１ビットエラーに対処できる正規データビット数ｎとパリティデータビット数（エラー検査ビット数）ｊとの関係は、第１実施例の場合と同様に、図２に示すような関係である。
【００７２】
エラー訂正の原理、エラー検査コード発生回路１２２、エラー検査回路１３１、およびデータ訂正回路１３２については、本発明の骨子と直接関係しないため、ここでは詳述しない。
しかし図２によれば、５１２ビットの正規データビット数には１０ビットのエラー検査ビット数が必要である。
したがって、ワード線を５１２バイトページサイズとして１２８ページの６４Ｋバイトデ消去ブロック単位が構成されている場合、各ページ毎で、５１２バイトの正規入力データ［Ｄｉｎ］1 〜n には１０ビットのエラー検査コード［Ｃｉｎ］1 〜j を発生させる必要がある。
【００７３】
図５は、図４の半導体不揮発性記憶装置においてデータの書き換えを行う場合データ消去時のシーケンスフローを示す図である。
また、図６は、その後のデータプログラム時のシーケンスフローを示す図である。
以下、図５および図６のシーケンスフローについて、図４の構成例等を参照しながら順を追って説明する。
【００７４】
まず、図５のデータ消去時のシーケスフローについて説明する。
ステップＳ２１でデータ消去が開始され、ステップＳ２２で消去ベリファイ回数Ｋを最初の１に設定して消去パルスを印加する消去動作（ステップＳ２３）、およびベリファイ読み出し動作（ステップＳ２４）が連続して行われる。
ステップＳ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができた場合には（ステップＳ２５）、データ消去を完了する。
【００７５】
一方、ステップＳ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができなかった場合には（ステップＳ２５）、ステップＳ２６において、消去ベリファイ回数Ｋがあらかじめ設定された所定回数Ｋ０（たとえば１００〜１０００回程度）未満であるか否かが調べられる。その結果、消去ベリファイ回数Ｋが設定回数Ｋ０未満である場合には、さらに消去ベリファイ回数Ｋがインクリメントされて（ステップＳ２７）、上述したステップＳ２３〜Ｓ２７のシーケンスフローが繰り返し行われる。そして、消去ベリファイ回数Ｋが設定回数Ｋ０に到達した時点で消去未終了メモリセルが存在するものとしてステップＳ２８の処理に移行する。
【００７６】
ステップＳ２８において、消去ブロック内のページ番地Ｐｇ−ＮＯをまず最初の１に設定して、データラッチ回路の消去データをページ読み出しして、消去未終了メモリセルの個数がカウントされる（ステップＳ２９）。
【００７７】
次に、ステップＳ３０で、計数した消去未終了メモリセルの個数がエラー訂正可能ま所定個数（たとえば１個）以内であるか否かが調べられる。
その結果、消去未終了メモリセルの個数がエラー訂正可能な所定個数を超えてる場合にはデータ消去失敗と判断される（ステップＳ３４）。
一方、消去未終了メモリセルの個数がエラー訂正可能な所定個数以内である場合には、ページ番地Ｐｇ−ＮＯが最終アドレス番地であるか否かが調べられる（ステップＳ３１）。
そして、ページ番地Ｐｇ−ＮＯが最終アドレス番地でない場合には、さらにページ番地Ｐｇ−ＮＯがインクリメントされて（ステップＳ３２）、上述したステップＳ２９〜Ｓ３２のシーケンスフローが繰り返し行われる。そして、ページ番地Ｐｇ−ＮＯが最終ページ番地に到達した時点で、データ消去完了と判断される（ステップＳ３３）。
【００７８】
次に、図６のデータプログラム時のシーケンスフローについて説明する。
データの消去が完了した場合、（図３のステップＳ３３）には、引き続いてデータプログラムが開始される（ステップＳ１０１）。
まず、ステップＳ１０２でブロック内のページ番地Ｐｇ−ＮＯをまず最初の１に設定して、当該ページの正規入力データ［Ｄｉｎ］1 〜n に基づき、エラー検査コード発生回路２２によりエラー検査コード［Ｃｉｎ］1 〜j が発生される（ステッＳ１０３）。
次に、当該ページ内でメモリセルのアドレス番地Ｐｇ−ＮＯを最初の１に設定して（ステップＳ１０４）、当該メモリセルに対してデータ内容に応じてデータプログラムが行われ（ステップＳ１０５）、アドレス番地Ａｒ−ＮＯが最終アドレス番地であるか否かが調べられる（ステップＳ１０６）。
その結果、アドレス番地Ａｒ−ＮＯが最終アドレス番地でない場合には、さらにアドレス番地Ａｒ−ＮＯがインクリメントされて（ステップＳ１０７）、上述したステップＳ１０３〜Ｓ１０７のシーケンスフローが繰り返し行われる。そして、アドレス番地Ａｒ−ＮＯが最終アドレス番地に到達した時点で当該ページのデータプログラムが完了する。
【００７９】
次に、ステップＳ１０８でページ番地Ｐｇ−ＮＯが最終番地であるか否かが調べられる。
その結果、アドレス番地Ｐｇ−ＮＯが最終番地でない場合には、さらにページ番地Ｐｇ−ＮＯがインクリメントされて（ステップＳ１０９）、上述したステップＳ１０３〜Ｓ１０９のシーケンスフローが繰り返し行われる。そして、アドレス番地Ａｒ−ＮＯが最終アドレス番地に到達した時点で当該ページのデータプログラムが完了する（Ｓ１１０）。
【００８０】
以上のシーケンスフローによりデータの書き換えが行われた本発明の半導体不揮発性記憶装置においては、データ読み出し時に、エラー検査回路３１およびデータ訂正回路３２とにより消去未終了メモリセルのエラー訂正がなされ、正しい正規データ［ＤＡＴＡ］1 〜n が読み出される。
【００８１】
以上説明したように、本第２の実施例に係る半導体不揮発性記憶装置によれば、所定回数の消去動作を繰り返し行った後に消去未終了メモリセルが存在しても、当該消去未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、消去未終了メモリセルを残したままデータプログラムを行う。
したがって、ごくまれに存在する非常に消去の遅いメモリセルに律速されることなく、高速にデータプログラムが可能となり、ひいては、データの書き換えを高速に行うことができる。
さらには、消去の速いメモリセルが過剰消去されることを防止でき、信頼性の高い半導体不揮発性記憶装置を実現することができる。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、高速にデータプログラムを行うこができる半導体不揮発性記憶装置を実現することができる。
【００８３】
また、本発明によれば、データ消去を高速に行うことができ、データの書き換えを高速に行うことが可能で、さらには過剰消去メモリセルの発生を防止でき、信頼性の向上を図れる半導体不揮発性記憶装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体不揮発性記憶装置の第１の実施例の構成例を示す図である。
【図２】図１の半導体不揮発性記憶装置におけるエラー訂正手段において、１ビットエラーに対処できる正規データビット数ｎとパリティデータビット数（エラー検査ビット数）ｊとの関係を示す図である。
【図３】図１の半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
【図４】本発明に係る半導体不揮発性記憶装置の第２の実施例の構成例を示す図である。
【図５】図１の半導体不揮発性記憶装置における、データ消去時のシーケンスフローを示す図である。
【図６】図１の半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
【図７】ＮＡＮＤ型およびＤＩＮＯＲ型フラッシュメモリにおける、メモリアレイ構造を示す図である。
【図８】一般的なＮＯＲ型フラッシュメモリにおける、メモリアレイ構造およびデータ消去時のバイアス条件を示す図である。
【図９】従来のワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置のメモリセル間のプログラム速度の差を示す図である。
【図１０】従来のワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
【図１１】消去ブロック内のメモリセル間の消去速度の差を示す図である。
【図１２】従来のＮＯＲ型フラッシュメモリにおけるデータ書き換え時のシーケンスフローを示す図である。
【符号の説明】
Ｂ１〜Ｂｎ…正規ビット線、ｂ１〜ｂｊ…パリティビット線、Ｗｍ…選択ワード線、ＭＴ１〜ＭＴｎ…正規メモリセル、ｍＴ１〜ｍＴｊ…パリティメモリセル、ＳＡ１〜ＳＡｎ…正規データラッチ回路、ｓＡ１〜ｓＡｊ…パリティデータラッチ回路、［Ｄｉｎ］1 〜n …正規入力データ、［Ｄｏｕｔ］1 〜n …正規出力データ、［ＤＡＴＡ］1 〜n …エラー訂正後の正規出力データ、［Ｃｉｎ］1 〜j …入力エラー検査コード、［Ｃｏｕｔ］1 〜j …出力エラー検査コード、［Ｓ］1 〜j …データ復調コード、ＤＡＴＡｖｅｒ…ベリファイページ読み出しデータ、φＣＬ…データ転送クロック信号、φｃｈｅｃｋ…チェック信号、φｓｅｔ…プリチャージ信号、ＥＮＤｏｕｔ…終点検出信号、Ｖａ…終点検出電位、ＩＮＶ１〜ＩＮＶ２，ＩＮＶ１００…反転回路、１０，１００…メモリ本体、１１，１１１…メモリアレイ部、１１ａ，１１１ａ…正規メモリアレイ、１１ｂ，１１１ｂ…パリティメモリアレイ、１２，１１２…ローデコーダ、１３，１１３…データラッチ回路、１４，１１４…カラム選択部、１４ａ，１１４ａ…正規カラム選択部、１４ｂ，１１４ｂ…パリティカラム選択部、１５，１１５…再プログラムデータ自動設定回路、１６，１１６…終点検出回路、２０，１２０…データ入力部、２１，１２１…データ入力回路、２２，１２２…エラー検査コード発生回路、３０，１３０…データ出力部、３１，１３１…エラー検査回路、３２，１３２…データ訂正回路、４０，１４０…カウント回路、５０，１５０…未終了判定回路、６０，１６０…判定回路。
【発明の属する技術分野】
本発明は、電気的にデータのプログラムが可能な半導体不揮発性記憶装置に係り、特にデータプログラムおよび消去の高速化に関するものである。
【０００２】
【従来の技術】
ＮＡＮＤ型フラッシュメモリ、ＤＩＮＯＲ型フラッシュメモリ等の半導体不揮発性記憶装置においては、選択するワード線に接続されたすべてのメモリセル一括にデータプログラムが行われる。
すなわち、ワード線単位でページプログラムが行われる。
【０００３】
図７（ａ）、図７（ｂ）は、それぞれＮＡＮＤ型、ＤＩＮＯＲ型フラッシュメモリにおける、メモリアレイ構造を示す図である。
【０００４】
図７（ａ）は、便宜上、１本のビット線に接続されたＮＡＮＤ列１本に４個のメモリセルが接続された場合のＮＡＮＤ型フラッシュメモリアレイを示す図である。
図７（ａ）において、ＢＬはビット線を示し、ビット線ＢＬに２個の選択トランジスタタＳＴ１〜ＳＴ２、および４個のメモリセルＭＴ１〜ＭＴ４が直列接続されたＮＡＮＤ列が接続されている。
選択トランジスタタＳＴ１〜ＳＴ２はそれぞれ選択ゲート線ＳＬ１，ＳＬ２により制御され、またメモリセルＭＴ１〜ＭＴ４はそれぞれワード線ＷＬ１〜ＷＬ４により制御される。
【０００５】
図７（ｂ）は、便宜上、１本の主ビット線に接続された副ビット線１本に４個のメモリトランジスタが接続された場合のＤＩＮＯＲ型フラッシュメモリアレイを示す図である。
図７（ｂ）において、ＭＢＬは主ビット線、ＳＢＬは副ビット線をそれぞれ示し、主ビット線ＭＢＬおよび副ビット線ＳＢＬは、選択ゲート線ＳＬにより制御される選択トランジスタＳＴ１を介して作動的に接続される。
副ビット線ＳＢＬは、４本のワード線ＷＬ１〜ＷＬ４と交差し、各交差位置には４個のメモリセルＭＴ１〜ＭＴ４が配置されている。
【０００６】
また、ＮＯＲ型フラッシュメモリ等の半導体不揮発性記憶装置においては、データの書き換えは、所定のブロック単位（たとえば６４Ｋバイト程度）でデータの消去を行った後、当該消去ブロックのメモリセルに対してデータプログラムが行われる。
【０００７】
図８は、一般的なＮＯＲ型フラッシュメモリにおける、メモリアレイ構造およびデータ消去時のバイアス条件を示す図である。
【０００８】
図８のＮＯＲ型フラッシュメモリにおいては、便宜上、４本のワード線ＷＬ１〜ＷＬ４と４本のビット線ＢＬ１〜ＢＬ４との格子位置にメモリセルＭＴ１１〜ＭＴ４４がマトリクス配置されている。
【０００９】
次に、図８のＮＯＲ型フラッシュメモリにおいて、データ消去動作について説明する。
データ消去は、図８に示すように、消去ブロックメモリアレイ内のすべてのワード線ＷＬ１〜ＷＬ４を接地レベル（０Ｖ）に、すべてのビット線ＢＬ１〜ＢＬ４をフローティング状態とし、共通ソース線ＶＳＳに高電圧（たとえば１２Ｖ）の消去電圧パルスを印加する。
その結果、データプログラム時に各メモリセルに蓄積されていた電子がソース側からトンネル電流により引き抜かれて、各メモリセルのしきい値電圧Ｖｔｈは、データプログラム状態の６Ｖ〜７Ｖから消去状態の２Ｖ〜３Ｖに遷移する。
【００１０】
【発明が解決しようとする課題】
ところで、上述したＮＡＮＤ型、ＤＩＮＯＲ型フラッシュメモリ等のようなワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置においては、データのプログラムは選択ワード線に接続されたすべてのメモリセル一括にデータプログラムを行う。
しかし、選択ワード線に接続された各メモリセルは、製造プロセスに起因するサイズ等のバラツキのため、それぞれプログラム速度に差が生じる。
【００１１】
図９は上述した各選択ワード線に接続されたメモリセル間のプログラム速度の差を示す図である。
図９において、横軸はｔＰＲＯＧ（プログラム時間）、すなわち各メモリセルのプログラム必要時間を表わしている。
また、縦軸はＮ（メモリセル個数）、すなわち横軸ｔＰＲＯＧ（プログラム時間）に対応したメモリセル個数の分布頻度を表わしている。
【００１２】
図９に示すように、ＮＡＮＤ型フラッシュメモリ等のようなワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置においては、メモリセル間でプログラム必要時間ｔＰＲＯＧに分布が生じる。
このようなプログラム速度のバラツキを考慮して、一般的なＮＡＮＤ型フラッシュメモリ等においては、プログラム時のしきい値電圧Ｖｔｈの分布を狭く抑える観点から、プログラム動作がベリファイ動作を介して行われ、かつ当該プログラム／ベリファイ動作をプログラム終了メモリセルから順次プログラム禁止にしてすべてのメモリセルのプログラムが終了するまで繰り返し行う、いわゆるビット毎ベリファイ動作が行われる。
【００１３】
ところが図９に示すように、一般的なメモリセルの場合、プログラム必要時間ｔＰＲＯＧは図中ｔ０であるが、プロセス等のバラツキ要因から非常に長いプログラム必要時間ｔＰＲＯＧ、たとえば図中ｔ１以上を要するメモリセルがごくまれに存在する場合がある。
このような場合、ごくまれに存在するプログラムの遅いメモリセルのために、上述したプログラム／ベリファイ動作の回数も、たとえば１００回以上と非常に多くなり、その結果、ページプログラムを終了するのに要する時間も非常に長くなる。
【００１４】
図１０は、かかる従来のＮＡＮＤ型フラッシュメモリ等のようなワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
以下、図６のシーケンスフローについて、順を追って説明する。
【００１５】
ステップステップＳＦ１でデータプログラムが開始され、最初にステップＳＦ２でページプログラムデータがメモリアレイ内の各ビット線毎に設けられたデータラッチ回路に転送される。
次に、ステップＳＦ３でプログラムベリファイ回数Ｋが０にリセットされ、プログラムパルスを印加するプログラム動作（ステップＳＦ４）、およびベリファイ読み出し後に再プログラムデータを自動設定するベリファイ読み出し動作（ステップＳＦ５）が連続して行われる。
次に、ステップＳＦ６ですべてのメモリセルのプログラムが終了したかどうかの終点検出が、再プログラムデータ内に少なくとも１個以上のプログラム未終了メモリセルが残っているか否かを調べることにより行われる。
【００１６】
その結果、全ビットプログラム終了の終点検出ができた場合には、データプログラムを完了する（ステップＳＦ９）。
一方、全ビットプログラム終了の終点検出ができなかった場合には、さらにプログラムベリファイ回数Ｋがインクリメントされ（ステップＳＦ７）、Ｋが予め設定された所定回数ｋ０（たとえば１００回程度）未満であるかどうかが調べられる（ステップＳＦ８）。
そしてＫがｋ０未満である場合には、上述したステップＳＦ４〜ステップＳＦ８のシーケンスフローが繰り返し行われ、Ｋがｋ０に到達した時点でデータプログラム失敗と判断される（ステップＳＦ１０）。
【００１７】
この所定のプログラムベリファイ回数Ｋ０は、ごくまれに存在するプログラムの遅いメモリセルのために、従来のＮＡＮＤ型フラッシュメモリ等の場合たとえば１００回以上と非常に多くなり、その結果、ページプログラムを終了するのに要する時間も非常に長くなっていた。
【００１８】
また、上述したＮＯＲ型フラッシュメモリ等のような半導体不揮発性記憶装置においては、データの書き換えは、所定のブロック単位（たとえば６４Ｋバイト程度）でデータ消去を行った後、当該ブロック単位でデータプログラムを行う。しかし、消去ブロック単位内の各メモリセルは、製造プロセスに起因するサイズ等のバラツキのため、それぞれ消去速度に差が生じる。
【００１９】
図１１は上述した消去ブロック内のメモリセル間の消去速度の差を示す図である。
図１１において、横軸はｔｅｒａｓｅ（消去時間）、すなわち各メモリセルの消去必要時間を表わしている。
また、縦軸はＮ（メモリセル個数）、すなわち横軸ｔｅｒａｓｅ（消去時間）に対応したメモリセル個数の分布頻度を表わしている。
【００２０】
図１１に示すように、ＮＯＲ型フラッシュメモリ等のような所定のブロック単位でデータ消去を行う半導体不揮発性記憶装置においては、メモリセル間で消去必要時間ｔｅｒａｓｅに分布が生じる。
このような消去速度のバラツキを考慮して、一般的なＮＯＲ型フラッシュメモリにおいては、消去動作がベリファイ動作を介して行われ、かつ当該消去／ベリファイ動作を消去ブロック内のすべてのメモリセルのデータ消去が終了するまで繰り返し行われる。
【００２１】
ところが図１１に示すように、一般的なメモリセルの場合、消去必要時間ｔｅｒａｓｅは図中ｔ０であるが、プロセス等のバラツキ要因から非常に長い消去必要時間ｔｅｒａｓｅ、たとえば図中ｔ１以上を要するメモリセルがごくまれに存在する場合がある。
このような場合、ごくまれに存在する消去の遅いメモリセルのために、上述した消去／ベリファイ動作の回数も、たとえば１００回〜１０００回以上と非常に多くなり、その結果、消去動作を終了するのに要する時間も非常に長くなり、ひいてはデータの書き換えに要する時間も長くなる。
さらに、ごくまれに存在する消去の遅いメモリセルのために消去／ベリファイ動作の回数が非常に多くなると、消去の速いメモリセルが過剰消去されて当該メモリセルのしきい値電圧Ｖｔｈがデプレーション状態（Ｖｔｈ＜０）となって、誤動作の原因となる。
【００２２】
図１２は、かかる従来のＮＯＲ型フラッシュメモリ等のような所定のブロック単位でデータの書き換えを行う半導体不揮発性記憶装置における、データ消去およびその後のデータプログラム時のシーケンスフローを示す図である。
以下、図１２のシーケンスフローについて、順を追って説明する。
【００２３】
ステップＳＦ２１でデータ消去が開始され、ステップＳＦ２２で消去ベリファイ回数Ｋを最初の１に設定して消去パルスを印加する消去動作（ステップＳＦ２３）、およびベリファイ読み出し動作（ステップＳＦ２４）が連続して行われる。
ステップＳＦ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができた場合には（ステップＳＦ２５）、データ消去を完了して、ステップＳＦ１０１のデータプログラム動作が開始される。
【００２４】
一方、ステップＳＦ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができなかった場合には（ステップＳＦ２５）、ステップＳＦ２６において、消去ベリファイ回数Ｋがあらかじめ設定された所定回数Ｋ０（たとえば１００〜１０００回程度）未満であるか否かが調べられる。
その結果、消去ベリファイ回数Ｋが設定回数Ｋ０未満である場合には、さらに消去ベリファイ回数Ｋがインクリメントされて（ステップＳＦ２７）、上述したステップＳＦ２３〜ＳＦ２７のシーケンスフローが繰り返し行われる。そして、消去ベリファイ回数Ｋが設定回数Ｋ０に到達した時点でデータ消去失敗と判断される（ステップＳＦ２８）。
【００２５】
次に、ブロック内のすべてのメモリセルの消去終了の終点検出ができた場合には、引き続いてデータプログラムが開始される。
まず、ステップＳＦ１０１でメモリセルのアドレス番地Ａｒ−ＮＯを最初の１に設定して、当該メモリセルに対してデータ内容に応じてデータプログラムが行われ（ステップＳＦ１０２）、アドレス番地Ａｒ−ＮＯが最終アドレス番地があるか否かが調べられる（ステップＳＦ１０３）。
その結果、アドレス番地Ａｒ−ＮＯが最終アドレス番地でない場合には、さらにアドレス番地Ａｒ−ＮＯがインクリメントされて（ステップＳＦ１０４）、上述したステップＳＦ１０２〜ＳＦ１０４のシーケンスフローが繰り返し行われる。そして、アドレス番地Ａｒ−ＮＯが最終アドレス番地に到達した時点でデータプログラムが完了する（ステップＳＦ１０５）。
【００２６】
上述したシーケンスフローにおいて、所定の消去ベリファイ回数Ｋ０は、ごくまれに存在する消去の遅いメモリセルのために、従来のＮＯＲ型フラッシュメモリ等の場合たとえば１００回〜１０００回程度と非常に多くなり、その結果、消去動作を終了するのに要する時間も非常に長くなり、ひいてはデータの書き換えに要する時間も長くなっていた。
さらには、上記消去の遅いメモリセルのために消去の速いメモリセルが過剰消去されて、誤動作の原因となっていた。
【００２７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、データプログラムおよびデータ消去を高速に行うことができ、データの書き換えを高速に行うことが可能で、さらには過剰消去メモリセルの発生を防止でき、信頼性の向上を図れる半導体不揮発性記憶装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電気的にデータの処理が行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記複数ビットデータを単位としたデータの処理を当該複数単位のメモリセルに対して行い、チェック信号を受けると当該データ処理未終了メモリセルの個数を計数する手段と、所定回数のデータ処理を繰り返し行った後に一括終点検出を行い、当該検出の結果、データ処理未終了メモリセルがあると前記チェック信号を出力してデータ処理未終了メモリセルの個数を計数させ、前記データ処理未終了メモリセルの個数が前記所定個数以内である場合に、当該データ処理未終了メモリセルを残したままデータの処理を終了し、当該データ処理未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。
【００２９】
また、本発明は、電気的にデータのプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記複数ビットデータを単位としたデータプログラムを当該複数単位のメモリセルに対して行い、チェック信号を受けるとプログラム未終了メモリセルの個数を計数する手段と、所定回数のプログラム動作を繰り返し行った後に一括終点検出を行い、当該検出の結果、プログラム未終了メモリセルがあると前記チェック信号を出力してプログラム未終了メモリセルの個数を計数させ、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。
また、本発明は、複数ビットデータを単位とした電気的なデータプログラムを当該複数単位のメモリセルに対して行われるメモリセルがマトリクス配置されたメモリ本体と、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、所定回数のプログラム動作を繰り返し行った後の一括終点検出でプログラム未終了メモリセルがあると判定された後に計数されたプログラム未終了メモリセルの個数が前記所定個数以内のである場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プルグラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えたメモリシステムである。
【００３０】
また、本発明は、セクタ単位のページデータが各ビット線毎に設けられたデータラッチ回路に転送されると共に、当該選択されたセクタを単位として一括して電気的にデータプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、選択されたセクタのメモリセル毎にページデータの読み出しを行い、読み出した当該ページデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記ページプログラムデータに従ったデータプログラムがベリファイ読み出し動作を介して複数回のプログラム動作を繰り返し行うことによりなされ、各プログラム動作毎に一括終点検出によりプログラム未終了メモリセルが存在するか否かを検知し、プログラム未終了メモリセルが存在する場合にチェック信号を出力する検知手段と、プログラム未終了メモリセルが存在し、前記チェック信号を受けると、当該プログラム未終了メモリセルの個数を計数する計数手段と、前記計数手段が前記チェック信号に応答して計数した結果、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。
【００３１】
また、好適には、前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、前記正規データとエラー検査コードにより合成されたページデータを前記メモリアレイにページプログラムする手段と、前記ページデータのデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段とを備えている。
【００３２】
また、好適には、前記検知手段は、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する手段と、前記再プログラムデータの自動設定後に、プログラム未終了のデータがラッチされているデータラッチ回路が存在するか否かを検出する終点検出手段とを備えている。
【００３３】
本発明の半導体不揮発性記憶装置によれば、所定回数のデータ処理、たとえばプログラム動作を繰り返し行った後にプログラム未終了メモリセルが存在しても、当該プログラム未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、プログラム未終了メモリセルを残したままデータプログラムを終了する。
したがって、ごくまれに存在する非常にプログラムの遅いメモリセルに律速されることなく、高速にデータプログラムが可能となる。
【００３４】
また、本発明は、電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対してデータ消去を行い、チェック信号を受けると消去後に当該各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する手段と、所定回数の消去動作を繰り返し行った後に一括終点検出を行い、当該検出の結果、消去未終了メモリセルがあると前記チェック信号を出力して消去未終了メモリセルの個数を計数させ、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段とを備えている。
【００３５】
また、本発明は、電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対するデータ消去を、ベリファイ読み出し動作を介して複数回の消去電圧パルスを繰り返し印加して行い、各消去動作毎に一括終点検出により消去未終了メモリセルが存在するか否かを検知し、消去未終了メモリセルが存在する場合にチェック信号を出力する検知手段と、プログラム未終了メモリセルが存在し、前記チェック信号を受けると、各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する計数手段と、前記計数手段が前記チェック信号に応答して計数した結果、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段とを備えている。
【００３６】
また、好適には、前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、前記正規データとエラー検査コードにより合成された前記複数ビットデータ単位のプログラムデータをデータ消去後の前記メモリアレイにプログラムする手段と、前記複数ビットデータ単位のデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段とを備えている。
【００３７】
また、好適には、前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、読み出した当該ページデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする。
【００３８】
本発明の半導体不揮発性記憶装置によれば、所定回数の消去動作を繰り返し行った後に消去未終了メモリセルが存在しても、当該消去未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、消去未終了メモリセルを残したままデータプログラムが行われる。
したがって、ごくまれに存在する非常に消去の遅いメモリセルにに律速されることなく、高速にデータプログラムが可能となり、ひいてはデータの書き換えを高速に行うことができる。
さらには、消去の速いメモリセルが過剰消去されることを防止でき、信頼性の高い半導体不揮発性記憶装置を実現することができる。
【００３９】
【発明の実施の形態】
第１実施例
図１は、本発明に係る半導体不揮発性記憶装置、たとえばＮＡＮＤ型フラッシュメモリの具体的な構成例を示す図である。
【００４０】
図１において、１０はメモリ本体を示し、メモリ本体１０は、メモリアレイ部１１、ローデコーダ１２、各ビット線毎に設けられたデータラッチ回路群１３、カラム選択部１４、再プログラムデータ自動設定回路群１５および終点検出回路１６等から構成されている。
【００４１】
メモリアレイ１１は、正規メモリアレイ１１ａとパリティメモリアレイ１１ｂから構成されている。
正規メモリアレイ１１ａにはｎ本（通常は５１２バイト程度）の正規ビット線Ｂ1 〜Ｂｎが配線され、パリティメモリアレイ１１ｂにはｊ本（通常は１０バイト程度）のパリティビット線ｂ1 〜ｂｊが配線されている。
なお、図中はワード線Ｗｍを選択して、正規メモリセルＭＴ１〜ＭＴｎおよびパリティメモリセルｍＴ１〜ｍＴｊに対してページプログラムを行う場合を図示している。
【００４２】
データラッチ回路群１３は、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊから構成され、カラム選択部１４は正規カラム選択部１４ａおよびパリティカラム選択部１４ｂから構成されている。
カラム選択部１４はデータ転送クロック信号φＣＬに同期して作動し、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにページプログラムデータをシフト転送し、またデータラッチ回路からページデータの読み出しを行う。
【００４３】
再プログラムデータ自動設定回路群１５は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に対応して設けられた自動設定回路１５Ｓ−１〜１５Ｓ−ｎ、１５ｓ−１〜１５ｓ−ｊにより構成されている。
自動設定回路１５Ｓ−１〜１５Ｓ−ｎ、１５ｓ−１〜１５ｓ−ｊは、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する。
【００４４】
終点検出回路１６は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に設けられたトランジスタＴ１〜ＴｎおよびＴｐ１〜Ｔｐｊ、並びにトランジスタＴｓｅｔ、および反転回路ＩＮＶ１により構成されている。
各トランジスタＴ１〜ＴｎおよびＴ１〜Ｔｊのゲート電極がそれぞれの正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊの反転出力に、ソース電極が接地電位に、ドレイン電極が共通接続されており、プログラム未終了セルが存在して少なくとも１個以上のデータラッチ回路の反転出力がハイレベルである場合に、共通接続された終点検出電位Ｖａが接地電位となり、反転回路ＩＮＶ１により終点検出信号ＥＮＤｏｕｔがハイレベルとして出力される。
またトランジスタＴｓｅｔは、終点検出電位Ｖａを予めＶＣＣレベルにプリチャージするために設けられ、終点検出に先だってプリチャージ信号φｓｅｔにより駆動される。
【００４５】
２０はデータ入力部を示し、データ入力部２０は、データ入力回路２１とエラー検査コード発生回路２２とにより構成される。
データ入力回路２１は正規入力データ［Ｄｉｎ］1 〜n をエラー検査コード発生回路２２に入力し、エラー検査コード（パリティ入力データ）［Ｃｉｎ］1 〜j を発生する。正規入力データ［Ｄｉｎ］1 〜n およびエラー検査コード［Ｃｉｎ］1 〜j により合成されるページプログラムデータは、データ転送クロック信号φＣＬに同期して、それぞれ正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにシフト転送され、対応する正規メモリセルおよびパリティメモリセルにページプログラムされる。
【００４６】
３０はデータ出力部を示し、データ出力部３０は、エラー検査回路３１とデータ訂正回路３２とにより構成される。
エラー検査回路３１は、ページ読み出しした正規出力データ［Ｄｏｕｔ］1 〜n およびエラー検査コード（パリティ出力データ）［Ｃｏｕｔ］1 〜j により、データ復調コード［Ｓ］1 〜j を発生する。
データ訂正回路３２は、正規出力データ［Ｄｏｕｔ］1 〜n およびデータ復調コード［Ｓ］1 〜j により、ページ読み出しデータ内に所定個数（たとえば１ビット）以内のエラービットが存在する場合にこれを訂正し、訂正後の正しい正規出力データ［ＤＡＴＡ］1 〜n を出力する。
【００４７】
４０はカウント回路（計数回路）を示し、カウント回路４０は、所定回数のプログラムベリファイ回数（たとえば１０回程度）を繰り返した後にプログラム未終了メモリセルが存在して終点検出できなかった場合、つまり少なくとも１個以上のデータラッチ回路の出力がローレベルである場合に、以下のようにプログラム未終了メモリセルの個数を計数する。
すなわち、基本データ転送クロック信号φＣＬに同期したベリファイページ読み出しデータＤＡＴＡｖｅｒの反転回路ＩＮＶ２の出力ＤＡＴＡｖｅｒ’をシフト入力し、最後にチェック信号φＣＨＫの入力に応じてプログラム未終了メモリセルの個数を計数する。
【００４８】
未終了判定回路５０は、メモリ本体１０の反転回路ＩＮＶ１の出力信号φＣＨＫをハイレベルで入力すると、プログラム未終了メモリセルがあるものとして、プログラム未終了メモリセルの個数の計数を開始するようにチェック信号φＣＨＫをカウント回路４０に出力する。
【００４９】
判定回路６０は、カウント回路４０の出力チェック信号φＣＮＴがハイレベルに切り換わったならば、プログラム未終了のセルが１つ以上あるものとして、図示しない制御系に出力する。
本実施形態の場合、判定回路６０は、たとえばフリップフロップにより構成される。
【００５０】
図２は、図１の半導体不揮発性記憶装置におけるエラー訂正手段において、１ビットエラーに対処できる正規データビット数ｎとパリティデータビット数（エラー検査ビット数）ｊとの関係を示す図である。
【００５１】
エラー訂正の原理、エラー検査コード発生回路２２、エラー検査回路３１、およびデータ訂正回路３２については、本発明の骨子と直接関係しないため、ここでは詳述しない。
しかし図２によれば、５１２ビットの正規データビット数には１０ビットのエラー検査ビット数が必要であり、したがって一般的な５１２ビットの正規入力データ［Ｄｉｎ］1 〜n には１０ビットのエラー検査コード［Ｃｉｎ］1 〜j を発生させる必要がある。
【００５２】
図３は、図１の半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
以下、図３のシーケンスフローについて、図１の構成例等を参照しながら順を追って説明する。
【００５３】
ステップＳ１でデータプログラムが開始され、最初にデータ入力回路２１を介して入力された正規入力データ［Ｄｉｎ］1 〜n に基づき、エラー検査コード発生回路２２によりエラー検査コード［Ｃｉｎ］1 〜j が発生される（ステップＳ２）。
そして、正規入力データ［Ｄｉｎ］1 〜n およびエラー検査コード［Ｃｉｎ］1 〜j は正規カラム選択１４ａおよびパリティカラム選択１４ｂに入力され、合成したページプログラムデータがメモリアレイ内の各ビット線毎に設けられた正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊに転送される（ステップＳ３）。
【００５４】
次に、図示しないプログラム制御系によりステップＳ４でプログラムベリファイ回数Ｋが０にリセットされ、プログラムパルスを印加するプログラム動作が行われ（ステップＳ５）、ベリファイ読み出し後に、自動設定回路１５Ｓ−１〜１５Ｓ−ｎ、１５ｓ−１〜１５ｓ−ｊにおいてプログラム終了メモリセルの正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ内のデータを順次反転させて再プログラムデータを自動設定するベリファイ読み出し動作（ステップＳ６）が連続して行われる。
【００５５】
次に、ステップＳ７で終了検出回路１６および未終了判定回路５０において、すべてのメモリセルのプログラムが終了したかどうかの終点検出が、再プログラムデータ内に少なくとも１個以上のプログラム未終了メモリセルに対応するデータが残っているか否かを調べることにより行われる。
【００５６】
その結果、全ビットプログラム終了の終点検出ができた場合には、データプログラムを完了する（ステップＳ１２）。
しかし、全ビットプログラム終了の終点検出ができなかった場合には、さらにプログラムベリファイ回数Ｋがインクリメントされて（ステップＳ８）、Ｋが予め設定された所定回数ｋ０（たとえば１０回程度）未満であるかどうかが調べられる（ステップＳ９）。
そしてＫがｋ０未満である場合には、上述したステップＳ５〜Ｓ９のシーケンスフローが繰り返し行われ、Ｋがｋ０に到達した時点でステップＳ１０に進む。
【００５７】
次にステップＳ１０では、データラッチ回路内のデータがページ読み出しされて、プログラム未終了メモリセルの個数がカウント回路４０でカウントされる。
次に、ステップＳ１１おいて、計数したプログラム未終了メモリセルの個数がエラー訂正可能な所定個数（たとえば１個）以内であるかどうかが調べられる。
その結果、プログラム未終了メモリセルの個数がエラー訂正可能な所定個数以内である場合にはデータプログラムを完了し（ステップＳ１２）、所定個数を超えている場合にはデータプログラム失敗と判断される（ステップＳ１３）。
【００５８】
以上のシーケンスフローによりデータプログラムが行われた本発明の半導体不揮発性記憶装置においては、データ読み出し時に、エラー検査回路３１およびデータ訂正回路３２とによりプログラム未終了メモリセルのエラー訂正がなされ、正しい正規データ［ＤＡＴＡ］1 〜n が読み出される。
【００５９】
以上説明したように、本第１の実施例に係る半導体不揮発性記憶装置によれば、所定回数のプログラム動作を繰り返し行った後にプログラム未終了メモリセルが存在しても、当該プログラム未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、プログラム未終了メモリセルを残したままデータプログラムを終了する。
したがって、ごくまれに存在する非常にプログラムの遅いメモリセルに律速されることなく、高速にデータプログラムが可能となる。
【００６０】
第２実施例
図４は、本発明に係る半導体不揮発性記憶装置、たとえばＮＯＲ型フラッシュメモリの具体的な構成例を示す図である。
【００６１】
すなわち、図４において、１００はメモリ本体を示し、メモリ本体１００は、メモリアレイ部１１１、ローデコーダ１１２、各ビット線毎に設けられたデータラッチ回路群１１３、カラム選択部１１４、再プログラムデータ自動設定回路群１１５および終点検出回路１１６等から構成されている。
【００６２】
メモリアレイ１１１は、正規メモリアレイ１１１ａとパリティメモリアレイ１１１ｂとから構成されている。
正規メモリアレイ１１１ａにはｎ本（通常は５１２バイト程度）の正規ビット線Ｂ1 〜Ｂｎが配線され、パリティメモリアレイ１１１ｂにはｊ本（通常は１０バイト程度）のパリティビット線ｂ1 〜ｂｊが配線されている。
なお、図中はワード線Ｗｍを選択して、正規メモリセルＭＴ１〜ＭＴｎおよびパリティメモリセルｍＴ１〜ｍＴｊに対してページ読み出しを行う場合を図示している。
【００６３】
データラッチ回路群１１３は、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊから構成され、カラム選択部１１４は正規カラム選択部１１４ａおよびパリティカラム選択部１１４ｂから構成されている。
カラム選択部１１４はデータ転送クロック信号φＣＬに同期して作動し、正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにページプログラムデータをシフト転送し、またデータラッチ回路からワード線単位のページデータの読み出しを行う。
【００６４】
再プログラムデータ自動設定回路群１１５は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に対応して設けられた自動設定回路１１５Ｓ−１〜１１５Ｓ−ｎ、１１５ｓ−１〜１１５ｓ−ｊにより構成されている。
自動設定回路１１５Ｓ−１〜１１５Ｓ−ｎ、１１５ｓ−１〜１１５ｓ−ｊは、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する。
【００６５】
終点検出回路１１６は、各正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊ毎に設けられたトランジスタＴ１〜ＴｎおよびＴｐ１〜Ｔｐｊ、並びにトランジスタＴｓｅｔ、および反転回路ＩＮＶ１００により構成されている。
各トランジスタＴ１〜ＴｎおよびＴｐ１〜Ｔｐｊのゲート電極がそれぞれの正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊの反転出力に、ソース電極が接地電位に、ドレイン電極が共通接続されており、消去未終了セルが存在して少なくとも１個以上のデータラッチ回路の反転出力がハイレベルである場合に、共通接続された終点検出電位Ｖａが接地電位となり、反転回路ＩＮＶ１により終点検出信号ＥＮＤｏｕｔがハイレベルとして出力される。
またトランジスタＴｓｅｔは、終点検出電位Ｖａを予めＶＣＣレベルにプリチャージするために設けられ、終点検出に先だってプリチャージ信号φｓｅｔにより駆動される。
【００６６】
１２０はデータ入力部を示し、データ入力部１２０は、データ入力回路１２１とエラー検査コード発生回路１２２とにより構成される。
データ入力回路１２１は正規入力データ［Ｄｉｎ］1 〜n をエラー検査コード発生回路１２２に入力し、エラー検査コード（パリティ入力データ）［Ｃｉｎ］1 〜j を発生する。正規入力データ［Ｄｉｎ］1 〜n およびエラー検査コード［Ｃｉｎ］1 〜j により合成されるワード線単位のページプログラムデータは、データ転送クロック信号φＣＬに同期して、それぞれ正規データラッチ回路ＳＡ１〜ＳＡｎおよびパリティデータラッチ回路ｓＡ１〜ｓＡｊにシフト転送され、対応する正規メモリセルおよびパリティメモリセルに順次データプログラムされる。
【００６７】
１３０はデータ出力部を示し、データ出力部１３０は、エラー検査回路１３１とデータ訂正回路１３２とにより構成される。
エラー検査回路１３１は、ページ読み出しした正規出力データ［Ｄｏｕｔ］1 〜n およびエラー検査コード（パリティ出力データ）［Ｃｏｕｔ］1 〜j により、データ復調コード［Ｓ］1 〜j を発生する。
データ訂正回路１３２は、正規出力データ［Ｄｏｕｔ］1 〜n およびデータ復調コード［Ｓ］1 〜j により、ページ読み出しデータ内に所定個数（たとえば１ビット）以内のエラービットが存在する場合にこれを訂正し、訂正後の正しい正規出力データ［ＤＡＴＡ］1 〜n を出力する。
【００６８】
１４０はカウント回路（計数回路）を示し、カウント回路１４０は、所定回数の消去ベリファイ回数（たとえば１０回〜数１０回程度）を繰り返した後に消去ブロック内の各ページ内に消去未終了メモリセルが存在して終点検出できなかった場合、つまり各ページ毎のベリファイ読み出し時に１個以上のデータラッチ回路の出力がハイレベルである場合に、以下のように消去未終了メモリセルの個数を計数する。
すなわち、基本データ転送クロック信号φＣＬに同期したベリファイページ読み出しデータＤＡＴＡｖｅｒをシフト入力し、最後にチェック信号φＣＨＫの入力に応じて消去未終了メモリセルの個数を計数する。
【００６９】
未終了判定回路１５０は、メモリ本体１００の反転回路ＩＮＶ１００の出力信号φＣＨＫをハイレベルで入力すると、消去未終了メモリセルがあるものとして、消去未終了メモリセルの個数の計数を開始するようにチェック信号φＣＨＫをカウント回路１４０に出力する。
【００７０】
判定回路１６０は、カウント回路１４０の出力チェック信号φＣＮＴがハイレベルに切り換わったならば、消去未終了のセルが１つ以上あるものとして、図示しない制御系に出力する。
本実施例の場合も、判定回路１６０は、たとえばフリップフロップにより構成される。
【００７１】
図４の半導体不揮発性記憶装置におけるエラー訂正手段において、１ビットエラーに対処できる正規データビット数ｎとパリティデータビット数（エラー検査ビット数）ｊとの関係は、第１実施例の場合と同様に、図２に示すような関係である。
【００７２】
エラー訂正の原理、エラー検査コード発生回路１２２、エラー検査回路１３１、およびデータ訂正回路１３２については、本発明の骨子と直接関係しないため、ここでは詳述しない。
しかし図２によれば、５１２ビットの正規データビット数には１０ビットのエラー検査ビット数が必要である。
したがって、ワード線を５１２バイトページサイズとして１２８ページの６４Ｋバイトデ消去ブロック単位が構成されている場合、各ページ毎で、５１２バイトの正規入力データ［Ｄｉｎ］1 〜n には１０ビットのエラー検査コード［Ｃｉｎ］1 〜j を発生させる必要がある。
【００７３】
図５は、図４の半導体不揮発性記憶装置においてデータの書き換えを行う場合データ消去時のシーケンスフローを示す図である。
また、図６は、その後のデータプログラム時のシーケンスフローを示す図である。
以下、図５および図６のシーケンスフローについて、図４の構成例等を参照しながら順を追って説明する。
【００７４】
まず、図５のデータ消去時のシーケスフローについて説明する。
ステップＳ２１でデータ消去が開始され、ステップＳ２２で消去ベリファイ回数Ｋを最初の１に設定して消去パルスを印加する消去動作（ステップＳ２３）、およびベリファイ読み出し動作（ステップＳ２４）が連続して行われる。
ステップＳ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができた場合には（ステップＳ２５）、データ消去を完了する。
【００７５】
一方、ステップＳ２４のベリファイ読み出し動作の結果、ブロック内のすべてのメモリセルの消去終了の終点検出ができなかった場合には（ステップＳ２５）、ステップＳ２６において、消去ベリファイ回数Ｋがあらかじめ設定された所定回数Ｋ０（たとえば１００〜１０００回程度）未満であるか否かが調べられる。その結果、消去ベリファイ回数Ｋが設定回数Ｋ０未満である場合には、さらに消去ベリファイ回数Ｋがインクリメントされて（ステップＳ２７）、上述したステップＳ２３〜Ｓ２７のシーケンスフローが繰り返し行われる。そして、消去ベリファイ回数Ｋが設定回数Ｋ０に到達した時点で消去未終了メモリセルが存在するものとしてステップＳ２８の処理に移行する。
【００７６】
ステップＳ２８において、消去ブロック内のページ番地Ｐｇ−ＮＯをまず最初の１に設定して、データラッチ回路の消去データをページ読み出しして、消去未終了メモリセルの個数がカウントされる（ステップＳ２９）。
【００７７】
次に、ステップＳ３０で、計数した消去未終了メモリセルの個数がエラー訂正可能ま所定個数（たとえば１個）以内であるか否かが調べられる。
その結果、消去未終了メモリセルの個数がエラー訂正可能な所定個数を超えてる場合にはデータ消去失敗と判断される（ステップＳ３４）。
一方、消去未終了メモリセルの個数がエラー訂正可能な所定個数以内である場合には、ページ番地Ｐｇ−ＮＯが最終アドレス番地であるか否かが調べられる（ステップＳ３１）。
そして、ページ番地Ｐｇ−ＮＯが最終アドレス番地でない場合には、さらにページ番地Ｐｇ−ＮＯがインクリメントされて（ステップＳ３２）、上述したステップＳ２９〜Ｓ３２のシーケンスフローが繰り返し行われる。そして、ページ番地Ｐｇ−ＮＯが最終ページ番地に到達した時点で、データ消去完了と判断される（ステップＳ３３）。
【００７８】
次に、図６のデータプログラム時のシーケンスフローについて説明する。
データの消去が完了した場合、（図３のステップＳ３３）には、引き続いてデータプログラムが開始される（ステップＳ１０１）。
まず、ステップＳ１０２でブロック内のページ番地Ｐｇ−ＮＯをまず最初の１に設定して、当該ページの正規入力データ［Ｄｉｎ］1 〜n に基づき、エラー検査コード発生回路２２によりエラー検査コード［Ｃｉｎ］1 〜j が発生される（ステッＳ１０３）。
次に、当該ページ内でメモリセルのアドレス番地Ｐｇ−ＮＯを最初の１に設定して（ステップＳ１０４）、当該メモリセルに対してデータ内容に応じてデータプログラムが行われ（ステップＳ１０５）、アドレス番地Ａｒ−ＮＯが最終アドレス番地であるか否かが調べられる（ステップＳ１０６）。
その結果、アドレス番地Ａｒ−ＮＯが最終アドレス番地でない場合には、さらにアドレス番地Ａｒ−ＮＯがインクリメントされて（ステップＳ１０７）、上述したステップＳ１０３〜Ｓ１０７のシーケンスフローが繰り返し行われる。そして、アドレス番地Ａｒ−ＮＯが最終アドレス番地に到達した時点で当該ページのデータプログラムが完了する。
【００７９】
次に、ステップＳ１０８でページ番地Ｐｇ−ＮＯが最終番地であるか否かが調べられる。
その結果、アドレス番地Ｐｇ−ＮＯが最終番地でない場合には、さらにページ番地Ｐｇ−ＮＯがインクリメントされて（ステップＳ１０９）、上述したステップＳ１０３〜Ｓ１０９のシーケンスフローが繰り返し行われる。そして、アドレス番地Ａｒ−ＮＯが最終アドレス番地に到達した時点で当該ページのデータプログラムが完了する（Ｓ１１０）。
【００８０】
以上のシーケンスフローによりデータの書き換えが行われた本発明の半導体不揮発性記憶装置においては、データ読み出し時に、エラー検査回路３１およびデータ訂正回路３２とにより消去未終了メモリセルのエラー訂正がなされ、正しい正規データ［ＤＡＴＡ］1 〜n が読み出される。
【００８１】
以上説明したように、本第２の実施例に係る半導体不揮発性記憶装置によれば、所定回数の消去動作を繰り返し行った後に消去未終了メモリセルが存在しても、当該消去未終了メモリセルの個数がエラー訂正手段により訂正可能な所定個数以内のエラービットである場合には、消去未終了メモリセルを残したままデータプログラムを行う。
したがって、ごくまれに存在する非常に消去の遅いメモリセルに律速されることなく、高速にデータプログラムが可能となり、ひいては、データの書き換えを高速に行うことができる。
さらには、消去の速いメモリセルが過剰消去されることを防止でき、信頼性の高い半導体不揮発性記憶装置を実現することができる。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、高速にデータプログラムを行うこができる半導体不揮発性記憶装置を実現することができる。
【００８３】
また、本発明によれば、データ消去を高速に行うことができ、データの書き換えを高速に行うことが可能で、さらには過剰消去メモリセルの発生を防止でき、信頼性の向上を図れる半導体不揮発性記憶装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体不揮発性記憶装置の第１の実施例の構成例を示す図である。
【図２】図１の半導体不揮発性記憶装置におけるエラー訂正手段において、１ビットエラーに対処できる正規データビット数ｎとパリティデータビット数（エラー検査ビット数）ｊとの関係を示す図である。
【図３】図１の半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
【図４】本発明に係る半導体不揮発性記憶装置の第２の実施例の構成例を示す図である。
【図５】図１の半導体不揮発性記憶装置における、データ消去時のシーケンスフローを示す図である。
【図６】図１の半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
【図７】ＮＡＮＤ型およびＤＩＮＯＲ型フラッシュメモリにおける、メモリアレイ構造を示す図である。
【図８】一般的なＮＯＲ型フラッシュメモリにおける、メモリアレイ構造およびデータ消去時のバイアス条件を示す図である。
【図９】従来のワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置のメモリセル間のプログラム速度の差を示す図である。
【図１０】従来のワード線セクタを単位としたページプログラムを行う半導体不揮発性記憶装置における、データプログラム時のシーケンスフローを示す図である。
【図１１】消去ブロック内のメモリセル間の消去速度の差を示す図である。
【図１２】従来のＮＯＲ型フラッシュメモリにおけるデータ書き換え時のシーケンスフローを示す図である。
【符号の説明】
Ｂ１〜Ｂｎ…正規ビット線、ｂ１〜ｂｊ…パリティビット線、Ｗｍ…選択ワード線、ＭＴ１〜ＭＴｎ…正規メモリセル、ｍＴ１〜ｍＴｊ…パリティメモリセル、ＳＡ１〜ＳＡｎ…正規データラッチ回路、ｓＡ１〜ｓＡｊ…パリティデータラッチ回路、［Ｄｉｎ］1 〜n …正規入力データ、［Ｄｏｕｔ］1 〜n …正規出力データ、［ＤＡＴＡ］1 〜n …エラー訂正後の正規出力データ、［Ｃｉｎ］1 〜j …入力エラー検査コード、［Ｃｏｕｔ］1 〜j …出力エラー検査コード、［Ｓ］1 〜j …データ復調コード、ＤＡＴＡｖｅｒ…ベリファイページ読み出しデータ、φＣＬ…データ転送クロック信号、φｃｈｅｃｋ…チェック信号、φｓｅｔ…プリチャージ信号、ＥＮＤｏｕｔ…終点検出信号、Ｖａ…終点検出電位、ＩＮＶ１〜ＩＮＶ２，ＩＮＶ１００…反転回路、１０，１００…メモリ本体、１１，１１１…メモリアレイ部、１１ａ，１１１ａ…正規メモリアレイ、１１ｂ，１１１ｂ…パリティメモリアレイ、１２，１１２…ローデコーダ、１３，１１３…データラッチ回路、１４，１１４…カラム選択部、１４ａ，１１４ａ…正規カラム選択部、１４ｂ，１１４ｂ…パリティカラム選択部、１５，１１５…再プログラムデータ自動設定回路、１６，１１６…終点検出回路、２０，１２０…データ入力部、２１，１２１…データ入力回路、２２，１２２…エラー検査コード発生回路、３０，１３０…データ出力部、３１，１３１…エラー検査回路、３２，１３２…データ訂正回路、４０，１４０…カウント回路、５０，１５０…未終了判定回路、６０，１６０…判定回路。
Claims (15)
- 電気的にデータの処理が行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
前記複数ビットデータを単位としたデータの処理を当該複数単位のメモリセルに対して行い、チェック信号を受けると当該データ処理未終了メモリセルの個数を計数する手段と、
所定回数のデータ処理を繰り返し行った後に一括終点検出を行い、当該検出の結果、データ処理未終了メモリセルがあると前記チェック信号を出力してデータ処理未終了メモリセルの個数を計数させ、前記データ処理未終了メモリセルの個数が前記所定個数以内である場合に、当該データ処理未終了メモリセルを残したままデータの処理を終了し、当該データ処理未終了メモリセルを前記エラー訂正手段に救済させる手段と
を備えた半導体不揮発性記憶装置。 - 電気的にデータのプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
前記複数ビットデータを単位としたデータプログラムを当該複数単位のメモリセルに対して行い、チェック信号を受けるとプログラム未終了メモリセルの個数を計数する手段と、
所定回数のプログラム動作を繰り返し行った後に一括終点検出を行い、当該検出の結果、プログラム未終了メモリセルがあると前記チェック信号を出力してプログラム未終了メモリセルの個数を計数させ、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段と
を備えた半導体不揮発性記憶装置。 - セクタ単位のページデータが各ビット線毎に設けられたデータラッチ回路に転送されると共に、当該選択されたセクタを単位として一括して電気的にデータプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
選択されたセクタのメモリセル毎にページデータの読み出しを行い、読み出した当該ページデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
前記ページプログラムデータに従ったデータプログラムがベリファイ読み出し動作を介して複数回のプログラム動作を繰り返し行うことによりなされ、各プログラム動作毎に一括終点検出によりプログラム未終了メモリセルが存在するか否かを検知し、プログラム未終了メモリセルが存在する場合にチェック信号を出力する検知手段と、
プログラム未終了メモリセルが存在し、前記チェック信号を受けると、当該プログラム未終了メモリセルの個数を計数する計数手段と、
前記計数手段が前記チェック信号に応答して計数した結果、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段と
を備えた半導体不揮発性記憶装置。 - 上記セクタ単位はワード線単位である
請求項３記載の半導体不揮発性記憶装置。 - 前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、
前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、
前記正規データとエラー検査コードにより合成されたページデータを前記メモリアレイにページプログラムする手段と、
前記ページデータのデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段と
を備えた請求項３記載の半導体不揮発性記憶装置。 - 前記検知手段は、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する手段と、
前記再プログラムデータの自動設定後に、プログラム未終了のデータがラッチされているデータラッチ回路が存在するか否かを検出する終点検出手段と
を備えた請求項３記載の半導体不揮発性記憶装置。 - 前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、当該ページ読み出しデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする
請求項３記載の半導体不揮発性記憶装置。 - 前記メモリセルがマトリクス配置されたメモリアレイは、複数のメモリセルが直列接続されたＮＡＮＤ型構造をなす
請求項３記載の半導体不揮発性記憶装置。 - 前記メモリセルがマトリクス配置されたメモリアレイは、ＮＯＲ型構造をなし、
かつ主ビット線がスイッチング手段を介して複数の副ビット線に階層化されている
請求項３記載の半導体不揮発性記憶装置。 - 電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対してデータ消去を行い、チェック信号を受けると消去後に当該各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する手段と、
所定回数の消去動作を繰り返し行った後に一括終点検出を行い、当該検出の結果、消去未終了メモリセルがあると前記チェック信号を出力して消去未終了メモリセルの個数を計数させ、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段と
を備えた半導体不揮発性記憶装置。 - 電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対するデータ消去を、ベリファイ読み出し動作を介して複数回の消去電圧パルスを繰り返し印加して行い、各消去動作毎に一括終点検出により消去未終了メモリセルが存在するか否かを検知し、消去未終了メモリセルが存在する場合にチェック信号を出力する検知手段と、
プログラム未終了メモリセルが存在し、前記チェック信号を受けると、各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する計数手段と、
前記計数手段が前記チェック信号に応答して計数した結果、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段と
を備えた半導体不揮発性記憶装置。 - 前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、
前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、
前記正規データとエラー検査コードにより合成された前記複数ビットデータ単位のプログラムデータをデータ消去後の前記メモリアレイにプログラムする手段と、
前記複数ビットデータ単位のデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段と
を備えた請求項１１記載の半導体不揮発性記憶装置。 - 前記複数ビットデータ単位のメモリセルは、ワード線毎のページ単位のメモリセルである
請求項１１記載の半導体不揮発性記憶装置。 - 前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、読み出した当該ページデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする
請求項１１記載の半導体不揮発性記憶装置。 - 複数ビットデータを単位とした電気的なデータプログラムを当該複数単位のメモリセルに対して行われるメモリセルがマトリクス配置されたメモリ本体と、
複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
所定回数のプログラム動作を繰り返し行った後の一括終点検出でプログラム未終了メモリセルがあると判定された後に計数されたプログラム未終了メモリセルの個数が前記所定個数以内のである場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プルグラム未終了メモリセルを前記エラー訂正手段に救済させる手段と
を備えたメモリシステム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05576997A JP3941149B2 (ja) | 1996-12-03 | 1997-03-11 | 半導体不揮発性記憶装置 |
| US08/975,712 US5920502A (en) | 1996-03-11 | 1997-11-21 | Nonvolatile semiconductor memory with fast data programming and erasing function using ECC |
| US09/234,848 US6046939A (en) | 1996-03-11 | 1999-01-22 | Nonvolatile semiconductor memory with fast data programming and erasing function using ECC |
| US09/234,834 US6002612A (en) | 1995-12-04 | 1999-01-22 | Nonvolatile semiconductor memory with fast data programming and erasing function using ECC |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-323011 | 1996-12-03 | ||
| JP32301196 | 1996-12-03 | ||
| JP8-324293 | 1996-12-04 | ||
| JP32429396 | 1996-12-04 | ||
| JP05576997A JP3941149B2 (ja) | 1996-12-03 | 1997-03-11 | 半導体不揮発性記憶装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004281465A Division JP2005018983A (ja) | 1996-12-03 | 2004-09-28 | 半導体不揮発性記憶装置およびメモリシステム |
| JP2006130990A Division JP2006209971A (ja) | 1996-12-03 | 2006-05-10 | 半導体不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222995A JPH10222995A (ja) | 1998-08-21 |
| JP3941149B2 true JP3941149B2 (ja) | 2007-07-04 |
Family
ID=27295702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05576997A Expired - Lifetime JP3941149B2 (ja) | 1995-12-04 | 1997-03-11 | 半導体不揮発性記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US5920502A (ja) |
| JP (1) | JP3941149B2 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268433B1 (ko) * | 1997-12-29 | 2000-10-16 | 윤종용 | 열 리던던시 구조를 가지는 반도체 메모리 장치 |
| US6272659B1 (en) * | 1998-05-18 | 2001-08-07 | Cirrus Logic, Inc. | Error correction code processor employing adjustable correction power for miscorrection minimization |
| JP2000173289A (ja) | 1998-12-10 | 2000-06-23 | Toshiba Corp | エラー訂正可能なフラッシュメモリシステム |
| JP2001014871A (ja) | 1999-06-29 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US6331948B2 (en) | 1999-12-09 | 2001-12-18 | Kabushiki Kaisha Toshiba | Error correcting circuit for making efficient error correction, and involatile semiconductor memory device incorporating the same error correcting circuit |
| US6728913B1 (en) * | 2000-02-25 | 2004-04-27 | Advanced Micro Devices, Inc. | Data recycling in memory |
| JP3595495B2 (ja) * | 2000-07-27 | 2004-12-02 | Ｎｅｃマイクロシステム株式会社 | 半導体記憶装置 |
| DE10109449B4 (de) * | 2000-08-02 | 2012-11-08 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanordnung zur Speicherung von Prüfbit-Worten |
| KR100391154B1 (ko) * | 2001-05-14 | 2003-07-12 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 프로그램 방법 및 장치 |
| US7219271B2 (en) * | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
| US7324393B2 (en) * | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
| KR100615975B1 (ko) * | 2002-09-24 | 2006-08-28 | 쌘디스크 코포레이션 | 비휘발성 메모리 및 그 감지 방법 |
| US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
| US6987693B2 (en) * | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
| US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
| US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
| US7327619B2 (en) * | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
| US6868022B2 (en) * | 2003-03-28 | 2005-03-15 | Matrix Semiconductor, Inc. | Redundant memory structure using bad bit pointers |
| US6956770B2 (en) * | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
| US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
| KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
| US7881133B2 (en) * | 2003-11-11 | 2011-02-01 | Samsung Electronics Co., Ltd. | Method of managing a flash memory and the flash memory |
| US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
| JP4135680B2 (ja) * | 2004-05-31 | 2008-08-20 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
| JP2005353242A (ja) | 2004-06-14 | 2005-12-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ書き込み方法 |
| JP4703148B2 (ja) * | 2004-09-08 | 2011-06-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP4261461B2 (ja) | 2004-11-05 | 2009-04-30 | 株式会社東芝 | 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム |
| US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
| US7420847B2 (en) * | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
| US7158421B2 (en) * | 2005-04-01 | 2007-01-02 | Sandisk Corporation | Use of data latches in multi-phase programming of non-volatile memories |
| US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US7277336B2 (en) * | 2004-12-28 | 2007-10-02 | Sandisk 3D Llc | Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information |
| US7158416B2 (en) * | 2005-03-15 | 2007-01-02 | Infineon Technologies Flash Gmbh & Co. Kg | Method for operating a flash memory device |
| US7586789B2 (en) * | 2005-03-24 | 2009-09-08 | Beedar Technology Inc. | Method for adjusting programming/erasing time in memory system |
| US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
| US7463521B2 (en) * | 2005-04-01 | 2008-12-09 | Sandisk Corporation | Method for non-volatile memory with managed execution of cached data |
| US7447078B2 (en) * | 2005-04-01 | 2008-11-04 | Sandisk Corporation | Method for non-volatile memory with background data latch caching during read operations |
| US7212454B2 (en) * | 2005-06-22 | 2007-05-01 | Sandisk 3D Llc | Method and apparatus for programming a memory array |
| KR100648290B1 (ko) | 2005-07-26 | 2006-11-23 | 삼성전자주식회사 | 프로그램 속도를 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법 |
| JP4761910B2 (ja) * | 2005-10-05 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
| US7428180B2 (en) * | 2006-01-25 | 2008-09-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices |
| US7355892B2 (en) * | 2006-06-30 | 2008-04-08 | Sandisk Corporation | Partial page fail bit detection in flash memory devices |
| US7966518B2 (en) * | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
| US7958390B2 (en) * | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
| JP4994112B2 (ja) * | 2007-05-22 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびメモリ制御方法 |
| US7765426B2 (en) * | 2007-06-07 | 2010-07-27 | Micron Technology, Inc. | Emerging bad block detection |
| US8145977B2 (en) * | 2007-10-15 | 2012-03-27 | Joseph Schweiray Lee | Methods and apparatus for providing error correction to unwritten pages and for identifying unwritten pages in flash memory |
| KR100933859B1 (ko) * | 2007-11-29 | 2009-12-24 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그것의 프로그램 방법 |
| KR100857252B1 (ko) * | 2007-12-27 | 2008-09-05 | (주)인디링스 | 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법 |
| KR101464255B1 (ko) * | 2008-06-23 | 2014-11-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함한 시스템 |
| JP5404804B2 (ja) | 2009-05-25 | 2014-02-05 | 株式会社日立製作所 | ストレージサブシステム |
| JP5426250B2 (ja) * | 2009-06-26 | 2014-02-26 | 三星電子株式会社 | 不揮発性半導体メモリの放電回路 |
| TWI412036B (zh) * | 2009-07-22 | 2013-10-11 | Silicon Motion Inc | 資料讀取的方法及資料儲存裝置 |
| KR101617641B1 (ko) * | 2009-08-27 | 2016-05-03 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법 |
| JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
| KR101716716B1 (ko) | 2010-10-28 | 2017-03-15 | 삼성전자주식회사 | 플래그 셀들을 갖는 플래시 메모리 장치 및 그것의 프로그램 동작 방법 |
| US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
| US8385132B2 (en) * | 2010-12-22 | 2013-02-26 | Sandisk Technologies Inc. | Alternate bit line bias during programming to reduce channel to floating gate coupling in memory |
| JP5514135B2 (ja) * | 2011-02-15 | 2014-06-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP5929456B2 (ja) | 2012-04-17 | 2016-06-08 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
| US9110829B2 (en) * | 2012-11-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | MRAM smart bit write algorithm with error correction parity bits |
| KR102157875B1 (ko) | 2013-12-19 | 2020-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
| US9240249B1 (en) * | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
| US9449694B2 (en) | 2014-09-04 | 2016-09-20 | Sandisk Technologies Llc | Non-volatile memory with multi-word line select for defect detection operations |
| US9507663B1 (en) | 2015-05-04 | 2016-11-29 | Macronix International Co., Ltd. | Memory device and operation method |
| TWI573146B (zh) * | 2015-05-28 | 2017-03-01 | 旺宏電子股份有限公司 | 記憶體裝置與其操作方法 |
| US10726936B2 (en) * | 2018-12-20 | 2020-07-28 | Micron Technology, Inc. | Bad block management for memory sub-systems |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
| US5606532A (en) * | 1995-03-17 | 1997-02-25 | Atmel Corporation | EEPROM array with flash-like core |
| US5771346A (en) * | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
-
1997
- 1997-03-11 JP JP05576997A patent/JP3941149B2/ja not_active Expired - Lifetime
- 1997-11-21 US US08/975,712 patent/US5920502A/en not_active Expired - Lifetime
-
1999
- 1999-01-22 US US09/234,848 patent/US6046939A/en not_active Expired - Lifetime
- 1999-01-22 US US09/234,834 patent/US6002612A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10222995A (ja) | 1998-08-21 |
| US6002612A (en) | 1999-12-14 |
| US6046939A (en) | 2000-04-04 |
| US5920502A (en) | 1999-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941149B2 (ja) | 半導体不揮発性記憶装置 | |
| US7047455B2 (en) | Memory with element redundancy | |
| US7676710B2 (en) | Error detection, documentation, and correction in a flash memory device | |
| US6553510B1 (en) | Memory device including redundancy routine for correcting random errors | |
| KR100992985B1 (ko) | 쓰기/삭제 중단 검출 메카니즘을 갖는 플래시 저장 시스템 | |
| US7457168B2 (en) | Non-volatile memory device and associated method of erasure | |
| US20070008783A1 (en) | Erase verify for non-volatile memory | |
| US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
| US6778443B2 (en) | Non-volatile semiconductor memory device having memory blocks pre-programmed before erased | |
| JP2005538485A (ja) | メモリセルの隣接する行の記憶素子間の結合の効果を減少させる方法 | |
| TW201329988A (zh) | 非揮發性半導體記憶裝置及其寫入方法 | |
| US7437625B2 (en) | Memory with element redundancy | |
| US7640465B2 (en) | Memory with element redundancy | |
| JP2006209971A (ja) | 半導体不揮発性記憶装置 | |
| JP2005018983A (ja) | 半導体不揮発性記憶装置およびメモリシステム | |
| JP2011253579A (ja) | 半導体記憶装置 | |
| KR102723599B1 (ko) | 반도체 장치 및 소거 방법 | |
| KR100486132B1 (ko) | Ecc를이용한신속한데이터프로그래밍및소거기능을가지는불휘발성반도체기억장치 | |
| US6891756B2 (en) | Flash memory comprising an erase verify algorithm integrated into a programming algorithm | |
| KR100648249B1 (ko) | 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법 | |
| KR100660541B1 (ko) | 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법 | |
| JPH05210993A (ja) | 不揮発性半導体記憶装置 | |
| JPH08203295A (ja) | 半導体不揮発性記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |