[go: up one dir, main page]

JP3940884B2 - 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3940884B2
JP3940884B2 JP2000604453A JP2000604453A JP3940884B2 JP 3940884 B2 JP3940884 B2 JP 3940884B2 JP 2000604453 A JP2000604453 A JP 2000604453A JP 2000604453 A JP2000604453 A JP 2000604453A JP 3940884 B2 JP3940884 B2 JP 3940884B2
Authority
JP
Japan
Prior art keywords
base substrate
wiring board
flexible wiring
semiconductor device
reinforcing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000604453A
Other languages
English (en)
Inventor
雅彦 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3940884B2 publication Critical patent/JP3940884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

[技術分野]
本発明は、可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
[背景技術]
従来、可撓性配線基板に半導体チップを実装するTAB(Tape Automated Bonding)方式が知られている。可撓性配線基板にはリードが形成されており、リードと半導体チップのパッドとが接合される。
TAB方式によれば、可撓性配線基板を屈曲させて、リール・ツウ・リールで工程を行うが、可撓性配線基板をリールに巻き取ると、リードが曲がることがあった。
[発明の開示]
本発明は、この問題点を解決するためのものであり、その目的は、リードの曲がりを防止できる可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
(1)本発明に係る可撓性配線基板は、長尺状のベース基板と、前記ベース基板に形成された配線パターンと、前記ベース基板に形成された補強部と、
を有し、
前記補強部は、前記ベース基板の長手方向に伸長するように配置され、
前記配線パターンの少なくとも一部は、前記補強部から、前記ベース基板の幅方向にずれた位置に形成されてなる。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。長尺状のベース基板を巻き取ると、配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
(2)この可撓性配線基板において、
前記ベース基板は、ホールが形成されてなり、
前記補強部の少なくとも一部は、前記ホールから、前記ベース基板の幅方向にずれた位置に形成されていてもよい。
これによれば、ベース基板のホール付近の部分の強度が下がることを、補強部によって抑えている。
(3)この可撓性配線基板において、
前記ホールは複数形成されているとともに、隣り合う前記ホールは、前記ベース基板の長手方向に所定距離隔てた状態で形成されていてもよい。
(4)この可撓性配線基板において、
前記配線パターンの一部は、前記ホール内に位置してもよい。
これによれば、配線パターンのホール内に突出した部分は、ベース基板にて支持されていないが、補強部によってベース基板自体の強度の低下を抑えているので、曲がりが抑えられている。
(5)この可撓性配線基板において、
前記補強部は、前記ベース基板の幅方向の端部に形成され、
前記配線パターンは、前記ベース基板の幅方向の中央部に形成されていてもよい。
(6)この可撓性配線基板において、
前記補強部は、前記配線パターンと同じ材料で形成されていてもよい。
(7)この可撓性配線基板において、
前記ベース基板は、打ち抜かれる領域を含み、
前記配線パターンは、前記領域内に形成されていてもよい。
(8)この可撓性配線基板において、
前記補強部は、前記ベース基板の長手方向における前記打ち抜かれる領域の全長にわたって形成されていてもよい。
これによれば、打ち抜かれる領域が積極的に補強されており、ベース基板を屈曲させても、打ち抜かれる領域の全体の曲がり(変形)を抑えることができる。
(9)この可撓性配線基板において、
前記補強部は、前記打ち抜かれる領域の外側に形成されていてもよい。
これによれば、ベース基板が打ち抜かれると、補強部を除去することができる。
(10)本発明に係る可撓性配線基板は、ホールが形成された長尺状のベース基板と、
前記ベース基板に形成された配線パターンと、
前記ホールから前記ベース基板の幅方向にずれた位置に、前記ベース基板の長手方向に伸長するように、前記ベース基板に形成された補強部と、
を有し、
前記補強部は、前記ホールの両端間の領域に形成された第1の部分と、前記ホールの前記両端を超えた位置に形成された第2の部分と、を有し、前記第1の部分は第2の部分よりも強度が高く形成され、
前記配線パターンの少なくとも一部は、前記補強部から、前記ベース基板の幅方向にずれた位置に形成されてなる。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。長尺状のベース基板を巻き取ると、配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
特に、補強部のうち、ホールの両端間に形成された第1の部分は、それ以外の第2の部分よりも強度が高いので、ホールが形成されることによるベース基板の強度の低下を補うことができる。。
(11)この可撓性配線基板において、
前記補強部は、前記配線パターンと同じ材料からなり、前記第1の部分が前記第2の部分よりも幅広に形成されていてもよい。
(12)本発明に係る可撓性配線基板は、ホールが形成された長尺状のベース基板と、
前記ベース基板に形成されて前記ホールを跨ぐ配線パターンと、
前記ベース基板に形成された補強部と、
を有し、
前記補強部は、前記ベース基板の長手方向に伸長するように配置され、前記ホールから前記ベース基板の幅方向にずれた位置であって、前記ベース基板の長手方向における少なくとも前記ホールの全長にわたって形成されてなる。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。長尺状のベース基板を巻き取ると、配線パターンのホールを跨いでいる部分の曲がりが補強部によって抑制されるので、この部分において配線パターンの変形を防止することができる。
(13)この可撓性配線基板において、
前記ベース基板上にメッキリードが形成されていてもよい。
(14)この可撓性配線基板において、
前記メッキリードは、前記補強部とは別に形成されていてもよい。
(15)この可撓性配線基板において、
前記メッキリードは、幅の広い部分と、幅の狭い部分と、を有し、前記幅の広い部分を、前記補強部として用いてあってもよい。
(16)本発明に係るフィルムキャリアは、ベース基板と、前記ベース基板に形成された配線パターンと、前記ベース基板に形成された補強部と、
を有し、
前記補強部は、前記ベース基板の長手方向に伸長するように配置され、
前記配線パターンの少なくとも一部は、前記補強部から、前記ベース基板の幅方向にずれた位置に形成されてなる。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
(17)本発明に係るテープ状半導体装置は、上記可撓性配線基板と、
前記可撓性配線基板の前記配線パターンに、電気的に接続された半導体チップと、
を有する。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。長尺状のベース基板を巻き取ると、配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
(18)本発明に係る半導体装置は、ベース基板と、前記ベース基板に形成された配線パターンと、前記ベース基板に形成された補強部と、前記配線パターンに電気的に接続された半導体チップと、
を有し、
前記補強部は、前記ベース基板の長手方向に伸長するように配置され、
前記配線パターンの少なくとも一部は、前記補強部から、前記ベース基板の幅方向にずれた位置に形成されてなる。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されており、この部分が補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
(19)本発明に係る半導体装置は、上記テープ状半導体装置の前記ベース基板を、いずれか1つの前記半導体チップを囲む輪郭で打ち抜いた形状をなす。
この半導体装置は、上述したテープ状半導体装置のベース基板を打ち抜いて得られたものに限定されず、打ち抜いて得られたものと同じ構成及び形状を有するものであればよい。
(20)本発明に係る回路基板には、上記半導体装置が電気的に接続されている。
(21)本発明に係る電子機器は、上記半導体装置を有する。
(22)本発明に係る半導体装置の製造方法は、上記可撓性配線基板をリールに巻き取って用意し、前記リールから前記可撓性配線基板を引き出して行う工程を含む。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。長尺状のベース基板を巻き取ると、配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
(23)本発明に係る半導体装置の製造方法は、上記可撓性配線基板と、前記可撓性配線基板の前記配線パターンに電気的に接続された半導体チップと、を有するテープ状半導体装置をリールに巻き取って用意し、前記リールから前記テープ状半導体装置を引き出して行う工程を含む。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。長尺状のベース基板を巻き取ると、配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
(24)本発明に係る半導体装置の製造方法は、上記可撓性配線基板と、前記可撓性配線基板の前記配線パターンに電気的に接続された半導体チップと、を有するテープ状半導体装置をリールに巻き取って用意し、前記リールから前記テープ状半導体装置を引き出して、上述した打ち抜かれる領域で、前記可撓性配線基板を打ち抜く工程を含む。
本発明によれば、ベース基板の補強部が形成された部分が、補強部が形成されていない部分より曲がりにくいので、補強部が形成されていない部分に曲げ応力が集中する。補強部からベース基板の幅方向にずれた位置に、配線パターンの少なくとも一部が形成されている。長尺状のベース基板を巻き取ると、配線パターンの少なくとも一部が形成されている部分が、補強部によって曲がりにくいので、配線パターンの変形を防止することができる。
[発明を実施するための最良の形態]
以下、本発明を適用した好適な実施の形態について図面を参照して説明するが、本発明は以下の実施の形態に限定されるものではない。
(可撓性配線基板)
図1は、本実施の形態に係る可撓性配線基板を示す図である。可撓性配線基板1は、ベース基板10と、複数の配線パターン20と、を含む。可撓性配線基板1は、図2Aに示すリール46に巻き取って取り扱うことができる。可撓性配線基板1は、TAB技術が適用される場合には、TAB用基板(フィルムキャリアテープ)であるが、これに限定されるものではなく、COF(Chip On Film)用基板や、COB(Chip On Board)用基板であってもよい。
ベース基板10は、長尺状(テープ状)をなす基材であり、配線パターン20の支持部材である。ベース基板10は、フレキシブル性を有する。ベース基板10は、ポリイミド樹脂で形成されることが多いがそれ以外の周知の材料を使用することができる。ベース基板10の幅方向の両端部に、長さ方向に並ぶ複数のスプロケットホール12を形成すれば、これに図示しないツメ(スプロケット)を係合させて可撓性配線基板1を送り出すことができる。
TAB技術が適用される場合には、ベース基板10には、各配線パターン20について1つの(全体では複数の)デバイスホール14が形成されている。デバイスホール14を介して、半導体チップ60(図4参照)と、それとの電気的接続部(例えばインナーリード26、28)とのボンディングを行うことができる。デバイスホール14の形状は特に限定されなず、半導体チップ60を完全に収容できる大きさであっても、一部を収容するだけの大きさであってもよい。
ベース基板10には、複数の配線パターン20が形成されている。3層基板の可撓性配線基板1では、配線パターン20が接着剤(図示せず)を介してベース基板10に接着されている。2層基板の可撓性配線基板1では、配線パターン20が、ベース基板10上に直接形成され、接着剤が介在しない。
配線パターン20は、長尺状のベース基板10の長手方向に並んで形成されてもよいし、幅方向に並んで形成されてもよいし、マトリクス状に(長手方向及び幅方向に並んで)形成されてもよい。それぞれの配線パターン20は、同一の形状であることが多いが、異なる形状であってもよい。例えば、n種類の形状をなすn個の配線パターン20が並んで構成される配線パターングループを、繰り返して形成してもよい。
配線パターン20は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。配線パターン20は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。複数の配線パターン20は、電気メッキを行うために、図示しないメッキリードで電気的に接続されていてもよい。
各配線パターン20は、複数の配線22、24を有する。詳しくは、ベース基板10の長手方向に沿って、デバイスホール14の一方の側(図1では上側)に複数の配線22が形成され、他方の側(図1では下側)に複数の配線24が形成されている。
各配線22、24は、一方の端部に形成されるインナーリード26、28と、その間隔を拡げる方向に延びる傾斜部30、32と、他方の端部34、36と、を含む。
インナーリード26、28は、デバイスホール14内に突出する。インナーリード26同士及びインナーリード28同士は、平行に形成されており、ベース基板10の長手方向に延びて形成されていてもよい。インナーリード26、28は、半導体チップ60との電気的接続部である。
傾斜部30、32は、インナーリード26、28の間隔を拡げる方向に傾斜して形成される。傾斜部30、32は、直線を描いて形成してもよいし、曲線を描いて形成してもよい。
端部34、36は、傾斜部30、32から、インナーリード26、28とは反対側に延設されてなる。端部34同士及び端部36同士は、平行に形成されており、ベース基板10の長手方向に延びて形成されていてもよい。端部34、36は、インナーリード26、28よりも、その幅及びピッチの少なくとも一方を広く形成してもよい。端部34、36は、他の電気部品と電気的に接続される。図1の例では、配線24の端部36は、アウターリードホール38をまたいで形成されており、端部36のうち、アウターリードホール38内の部分はアウターリードである。
ベース基板10には、複数の補強部40が形成されている。補強部40は、ベース基板10の曲がりに対する強度を上げて、配線パターン20の曲がりを抑えるものである。複数の補強部40は、ベース基板10の長手方向に間隔をあけて配列されている。図1に示すように、ベース基板10の端部(両端部)に補強部40を形成し、ベース基板10の幅方向の中央部に配線パターン20が形成されていてもよい。この場合、各補強部40は、ベース基板10の長手方向に延びる。配線パターン20の少なくとも一部は、いずれかの補強部40から、ベース基板10の幅方向にずれた位置に形成されている。打ち抜き領域44の、ベース基板10の長手方向の全長にわたって補強部40が形成されていてもよい。
補強部40の一部は、ベース基板10に形成されたホール(例えば、デバイスホール14又はアウターリードホール38)から、ベース基板10の幅方向にずれた位置に形成されていてもよい。こうすることで、ベース基板10のうち、ホールが形成されて曲がりやすくなった部分が、補強部40によって補強される。また、ホール(図1に示す例ではアウターリードホール38)から、ベース基板10の幅方向にずれた位置において、補強部40の一部を大きく(幅広に)形成してもよい。すなわち、補強部40は、ベース基板の長手方向におけるホール(例えばアウターリードホール38)の全長にわたって形成された第1の部分と、ベース基板の長手方向におけるホールの全長を超えた位置に形成された第2の部分と、を有し、第1の部分が第2の部分よりも幅広に形成されていてもよい。こうすることで、第1の部分は第2の部分よりも強度が高く形成される。図1に示す例では、第1の部分(幅広の部分)によって、配線パターン20のうち、アウターリードホール38の内部に位置する部分の曲がりが抑制される。
補強部40は、ベース基板10を曲がりにくくさせるものであればよいが、ベース基板10よりも硬い(剛性のある)材料で補強部40を形成してもよい。例えば、配線パターン20と同じ材料で補強部40を形成してもよい。その場合、配線パターン20の製造工程で同時に補強部40を形成してもよい。あるいは、補強部40を、フィルム(ベース基板10と同じ材料でもよい)で形成してもよい。または、補強部40を、配線パターン20を覆う保護膜42(図4参照)と同じ材料(例えばソルダーレジスト)で形成してもよい。その場合、配線パターン20上に保護膜42を形成するときに、同時に補強部40を形成してもよく、半導体チップの実装工程(例えばインナーリードボンディング)の妨げとならない材料、例えば耐熱性を有する材料で、補強部40を形成することが好ましい。具体的には、モールド樹脂のキュア温度(約120〜150℃)以下で塑性変形しない程度の耐熱性を有する材料で補強部40を形成することが好ましい。
補強部40は、配線パターン20と同じ材料で形成した部分と、保護膜42と同じ材料で形成した部分と、フィルムからなる部分と、のうちいずれか複数層で形成してもよい。この場合も、配線パターン20、保護膜42又はフィルムを形成する工程で同時に補強部40を形成してもよい。
配線パターン20上には、保護膜42(図5参照)を設けてもよい。保護膜42は、配線パターン20を酸化等から保護する。例えば、ソルダレジスト等の樹脂で保護膜42を形成してもよい。保護膜42は、配線パターン20のうち、半導体チップ等の他の部品と電気的に接続される部分(インナーリード26、28、外部端子、アウターリード等)を除いた部分上を覆って設ける。
それぞれの配線パターン20は、1つの半導体装置を製造するためのものであり、可撓性配線基板1は複数の半導体装置を製造するためのものである。ベース基板10は、複数の打ち抜き領域44が設定されている。各打ち抜き領域44でベース基板10を打ち抜いて半導体装置を製造する。それぞれの打ち抜き領域44には、各配線パターン20が形成されている。配線パターン20は、打ち抜き領域44からはみ出して形成されていてもよい。すなわち、配線パターン20の一部が、打ち抜き領域44の外側に位置してもよい。
上述した補強部40は、打ち抜き領域44の、ベース基板10の長手方向の全長にわたって形成されていてもよい。こうすることで、ベース基板10のうち、打ち抜かれて完成品の半導体装置の一部となる部分の補強がなされる。
図2Aは、本実施の形態に係る可撓性配線基板の使用状態を示す図であり、図2Bは、可撓性配線基板の一部の側面図である。図2Aに示すように、上述した可撓性配線基板1は、リール46に巻き取られる。そのとき、ベース基板10の長手方向の軸線が曲げられるが、本実施の形態では、ベース基板10に複数の補強部40が形成されている。したがって、図2Bに示すように、補強部40が形成されていない部分は、曲げ応力が集中して大きく曲がり、補強部40が形成された部分は曲がり量が少ない。曲がり量が少ない部分には、図1に示すように、配線パターン20が形成されているので、配線パターン20の曲がりを抑えることができる。
こうして、リール46から可撓性配線基板1を引き出して、工程を行うことができ、リール・ツウ・リールで工程を行うこともできる。
(フィルムキャリア)
本発明を適用した実施の形態に係るフィルムキャリアは、図1に示す可撓性配線基板を、幅方向に示す直線(図1に符号46で示す二点鎖線)で切断した形状をなす。例えば、フィルムキャリアは、上述した可撓性配線基板1から切断された個片のフィルムである。なお、可撓性配線基板1を切断する位置は特に限定されない。図1に示す例では、1つの配線パターン20の両側を切断位置としたが、複数の配線パターン20の両側を切断位置としてもよい。
(テープ状半導体装置の製造方法)
図3は、本発明を適用した実施の形態に係るテープ状半導体装置の製造方法を説明する図である。
図3に示すように、可撓性配線基板1はリール46に巻き取られて用意され、半導体チップの搭載を行うボンディングユニット50に送り出される。リール46とボンディングユニット50との間にはバッファ領域(たるみ)52が設けられており、リール46の繰り出し量をボンディングユニット50のタクトタイムに同期させなくても半導体チップを可撓性配線基板1に搭載できるようにしている。
バッファ領域52では、可撓性配線基板1を自重により垂らした形態としてあるので、その最下部は自重により屈曲が生じ、可撓性配線基板1に曲げ応力が加わることとなる。しかし、本実施の形態に係る可撓性配線基板1には、補強部40が設けられているので、2つの補強部40の間の部分に曲げ応力が集中する。故に電気的接続部(例えばインナーリード26、28)に曲げ応力が集中してストレスがかかり、クラックや断線が生じるのを防止することができる。
(テープ状半導体装置)
図4は、本発明を適用した実施の形態に係るテープ状半導体装置を示す図であり、ベース基板10の幅方向に延びる直線に沿った断面図である。
テープ状半導体装置は、上述した可撓性配線基板1と、各配線パターン20に電気的に接続された複数の半導体チップ60と、を有する。
半導体チップ60の平面形状は一般的には矩形であり、長方形であっても正方形であってもよい。半導体チップ60の一方の面に、複数の電極が形成されている。電極は、半導体チップの面の少なくとも1辺(多くの場合、2辺又は4辺)に沿って並んでいる。半導体チップ60の外形が長方形である場合には、例えば液晶駆動用ICのように長手方向に電極が配列されてもよいし、短手方向に電極が配列されてもよい。また、電極は、半導体チップ60の面の端部に並んでいる場合と、中央部に並んでいる場合がある。各電極は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプと、からなることが多い。バンプが形成されない場合は、パッドのみが電極となる。電極の少なくとも一部を避けて半導体チップ60には、パッシベーション膜(図示しない)が形成されている。パッシベーション膜は、例えば、SiO、SiN、ポリイミド樹脂などで形成することができる。
半導体チップ60の電極は、TAB技術を適用して、デバイスホール14を介して、配線パターン20のインナーリード26、28にボンディングしてもよい。
あるいは、デバイスホール14が形成されない可撓性配線基板を使用した場合には、半導体チップ60をフェースダウンボンディングしてもよい。その場合、可撓性配線基板は、半導体チップ60の能動面(電極が形成された面)とベース基板とが対向した状態で実装される基板、すなわちCOF(Chip On Film)用基板であってもよい。
あるいは、ワイヤボンディングなどを適用して、半導体チップ60をフェースアップの状態でボンディングしてもよい。その場合、可撓性配線基板は、半導体チップ60の能動面(電極が形成された面)がベース基板の搭載面と同じ方向を向いて、例えば金線などのワイヤ(細線)にて半導体チップ60の電極と配線パターン20とが接続されるフェースアップ型の実装基板であってもよい。
テープ状半導体装置は、シール部62を有してもよい。シール部62は、少なくとも半導体チップ60の電極と配線パターン20との電気的接続部(例えばインナーリード26、28)を封止するものである。シール部62は、樹脂で形成されることが多い。
また、配線パターン20における保護膜42によって覆われる部分と覆われない部分との境界では、シール部62は、保護膜42の端部と重複することが好ましい(図5参照)。こうすることで、配線パターン20が露出することを防止できる。シール部62を形成する樹脂は、ポッティングによって設けてもよいし、トランスファモールドによって設けてもよい。
(半導体装置及びその製造方法)
図5は、本発明を適用した実施の形態に係る半導体装置及びその製造方法を示す図である。半導体装置は、図5に示すテープ状半導体装置を、幅方向に延びる直線で切断した形状をなす。例えば、図5に示すように、切断ジグ64(カッタやパンチ等)で、1つの配線パターン20の両側で、テープ状半導体装置を切断してもよい。その切断位置は、図1に二点鎖線48で示す位置であってもよい。本発明を適用した実施の形態に係る半導体装置は、上述したテープ状半導体装置のベース基板10を打ち抜いた形状をなしていてもよい。打ち抜きの位置は、1つの配線パターン20を囲む輪郭であってもよい。
(半導体装置及び回路基板)
図6は、本発明を適用した実施の形態に係る回路基板を示す図である。図6に示すように、回路基板70には、上述した半導体装置72が電気的に接続されている。回路基板70は、例えば液晶パネルであってもよい。半導体装置72は、テープ状半導体装置のベース基板10を、半導体チップ60を囲む輪郭で打ち抜いた形状なす。
図6に示すように、半導体装置72のベース基板10は、屈曲させて設けてもよい。例えば、回路基板70の端部の回りにベース基板10を屈曲させてもよい。
(電子機器)
本発明を適用した半導体装置を有する電子機器として、図7には、携帯電話80が示されている。この携帯電話80は、本発明を適用した回路基板70(液晶パネル)も有する。図8には、本発明を適用した半導体装置(図示せず)を有するノート型パーソナルコンピュータ90が示されている。
なお、本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体素子と同様に電子素子(能動素子か受動素子かを問わない)を、可撓性配線基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
(変形例)
図9は、上述した実施の形態の変形例を示す図である。図9に示す可撓性配線基板には、メッキリード100が形成されている。メッキリード100は、配線パターン20と接続されており、配線パターン20を電気メッキするときに使用される。それ以外の構成は、図1に示す可撓性配線基板1と同じである。
メッキリード100は、ベース基板10の端部に沿って連続的に形成されている。この場合、メッキリード100によってベース基板10が補強されるが、本変形例では、さらに補強部40が形成されている。したがって、補強部40が形成された部分において、ベース基板10がよりいっそう補強される。補強部40の詳細は、上述した実施の形態で説明した通りである。
図9において、ベース基板10の端部側から中央に向かって、スプロケットホール12、メッキリード100、補強部40の順で形成されているが、メッキリード100と補強部40の位置は入れ替わっていてもよい。
図10も、上述した実施の形態の変形例を示す図である。図10に示す可撓性配線基板には、メッキリード200が形成されている。メッキリード200は、配線パターン20と接続されており、配線パターン20を電気メッキするときに使用される。
本実施の形態では、メッキリード200は、ベース基板10の端部に沿って連続的に形成されている。メッキリード200は、幅の広い部分と幅の狭い部分とを有し、幅の広い部分が補強部240である。図10では、補強部240は、ホール(例えばアウターリードホール38)の両端間の領域に形成されており、メッキリード200の他の部分よりも幅が広くて強度が高くなっている。
本変形例では、メッキリード200によってベース基板10が補強されるが、メッキリード200の一部が補強部240となり、補強部240が形成された部分において、ベース基板10がよりいっそう補強される。補強部240によって、配線パターン20のうち、アウターリードホール38の内部に位置する部分の曲がりが抑制される。それ以外の構成は、図1に示す可撓性配線基板1と同じである。
図11は、図1に示す実施の形態の変形例を示す図である。図1に示す実施の形態では、補強部40の幅広の部分が、ベース基板10の長手方向におけるアウターリードホール38の全長にわたって形成されている。これに対して、図11に示す変形例では、補強部41の幅広の部分が、ベース基板10の長手方向におけるアウターリードホール38の全長を超えて形成されている。本発明は、このような形態も含む。
図12も、図1に示す実施の形態の変形例を示す図である。図1に示す実施の形態では、ベース基板10の幅方向の両側の端部に補強部40が形成されているが、図12に示す変形例では、ベース基板10の幅方向の片方の端部に補強部40が形成されている。
図12には、ベース基板10の幅方向の一方(右側)の端部に、ベース基板10の長手方向に沿って複数の補強部40が形成されている。図13に示す変形例では、ベース基板10の幅方向の両端部のいずれか一方に、交互に補強部40が形成されている。すなわち、ベース基板10の幅方向の一方(例えば右側)の端部に補強部40を形成し、次の補強部40を、ベース基板10の幅方向の他方(例えば左側)の端部に形成してもよい。
同様に、図11に示す変形例の補強部41を、図12又は図13に示すように形成してもよい。本発明は、このような形態も含む。
図14は、図9に示す例の変形例を示す図である。図9に示す例では、補強部40の幅広の部分が、ベース基板10の長手方向におけるアウターリードホール38の全長にわたって形成されている。これに対して、図14に示す変形例では、補強部41の幅広の部分が、ベース基板10の長手方向におけるアウターリードホール38の全長を超えて形成されている。本発明は、このような形態も含む。
図15も、図9に示す例の変形例を示す図である。図9に示す例では、ベース基板10の幅方向の両側の端部に補強部40が形成されているが、図15に示す変形例では、ベース基板10の幅方向の片方の端部に補強部40が形成されている。
図15には、ベース基板10の幅方向の一方(右側)の端部に、ベース基板10の長手方向に沿って複数の補強部40が形成されている。図16に示す変形例では、ベース基板10の幅方向の両端部のいずれか一方に、交互に補強部40が形成されている。すなわち、ベース基板10の幅方向の一方(例えば右側)の端部に補強部40を形成し、次の補強部40を、ベース基板10の幅方向の他方(例えば左側)の端部に形成してもよい。
同様に、図14に示す変形例の補強部41を、図15又は図16に示すように形成してもよい。本発明は、このような形態も含む。
図17は、図10に示す例の変形例を示す図である。図10に示す例では、補強部240が、ベース基板10の長手方向におけるアウターリードホール38の全長にわたって形成されている。これに対して、図17に示す変形例では、補強部241が、ベース基板10の長手方向におけるアウターリードホール38の全長を超えて形成されている。本発明は、このような形態も含む。
図18も、図10に示す例の変形例を示す図である。図10に示す例では、ベース基板10の幅方向の両側の端部に補強部240が形成されているが、図18に示す変形例では、ベース基板10の幅方向の片方の端部に補強部240が形成されている。
図18には、ベース基板10の幅方向の一方(右側)の端部に、ベース基板10の長手方向に沿って複数の補強部240が形成されている。図19に示す変形例では、ベース基板10の幅方向の両端部のいずれか一方に、交互に補強部240が形成されている。すなわち、ベース基板10の幅方向の一方(例えば右側)の端部に補強部240を形成し、次の補強部240を、ベース基板10の幅方向の他方(例えば左側)の端部に形成してもよい。
同様に、図17に示す変形例の補強部241を、図18又は図19に示すように形成してもよい。本発明は、このような形態も含む。
(実施例)
次に、本発明を、フィルムキャリアテープに適用した実施例を説明する。図1に示すように、フィルムキャリアテープ(可撓性配線基板1の一例)は、可撓性を有した長尺基板(ベース基板10の一例)からなり、長尺基板にデバイスホール12やアウターリードホール38を打ち抜きによって形成した後、これらホールの周囲に配線パターン20を引き回すことで製作される。
長尺基板はポリイミド製のフィルム形状となっており、その幅方向両端にはスプロケットホール12が長尺基板の長手方向に沿って等間隔に複数配設され、搬送経路の途中に設けられたスプロケットに噛み合わされることで、長尺基板を搬送方向に沿って移動可能にしている。
このような長尺基板にはその長手方向に沿って、フィルムキャリアの打ち抜き外形に相当する、打ち抜き領域44が複数等間隔に形成されている。
そして打ち抜き領域44の内側には、半導体チップ60(図4参照)を収容するだけの大きさを有したデバイスホール14と、このデバイスホール14に接近したアウターリードホール38とが設けられる。またデバイスホール14とアウターリードホール38との間には配線パターン20が形成されている。配線パターン20の一端をデバイスホール14の縁より突出させ、これを入力側のインナーリード28とし、半導体チップ60の表面に形成される接続用端子(電極)との接続を図るようにしている。また、アウターリードホール38を跨いで配線パターン20が引き回され、このアウターリードホール30を跨ぐ配線パターン20の範囲をアウターリードとし、図示しない外部基板に形成される接続用端子との接続を図るようにしている。
一方、デバイスホール14における入力側のインナーリード28が形成される反対側の縁には出力側のインナーリード26が形成される。出力側のインナーリード26も半導体チップ60の接続用端子の数に応じた本数だけ突出形成されている。出力側のインナーリード26を片側端部とする配線パターン20は、アウターリードホール38が形成される反対側へと引き延ばされ、その延長先端部には他の外部基板への接続をなすために半田メッキが施され、半田ランドを形成するようにしている。
打ち抜き領域44を含む長尺基板の横断領域(幅方向の領域)には、打ち抜き領域44の屈曲防止をなすためのダミーパターン(補強部40の一例)が形成されている。ダミーパターンは打ち抜き領域44の両側外方に長尺基板の長手方向に沿って延長形成されたもので、その材質は配線パターン20と同様の銅箔からなっている。そしてこのダミーパターンは特にアウターリードホール38の外側で幅広に形成され、その屈曲抵抗を増大させるようにしている。すなわち長尺基板の厚みは50μmまたは75μmが一般的であり、この長尺基板の面上に形成される銅箔(配線パターン20およびダミーパターンの材質)の厚みは、18〜35μmが一般的である。このような銅箔を幅広に形成すれば、この幅広化に伴って銅箔形成領域の屈曲抵抗を増大させることができる。なおダミーパターンにおける幅広部の幅は少なくともアウターリードホール14の幅以上に設定され、アウターリードホール38と幅広部とが確実に重なり、アウターリードホール38付近の屈曲抵抗を増大させるようにしている。
フィルムキャリアテープは、デバイスホール14と、アウターリードホール38とを同時に長尺基板から打ち抜き形成した後、長尺基板の表面に銅箔をラミネートし、当該銅箔に対し露光とエッチングとを行い、配線パターン20、ダミーパターンを形成する。このような手順にて製作されたフィルムキャリアテープは、その後デバイスホール14に半導体チップ60を収容し、インナーリード26、28との電気的導通を図るとともに、半導体チップ60を保護用樹脂(保護膜42の一例)にて封止させ、打ち抜き領域44の外形に沿ってフィルムキャリアの打ち抜きを行い、半導体チップ60をフィルムキャリアに搭載した半導体装置を形成するようにしている。
また上述した製作工程は、一つの製造ラインにおいて、長尺基板の搬送方向に沿って一括して行われるのではなく、工程毎に製造ラインが存在している。そしてフィルムキャリアテープは所定の製造ラインの終端でリール46にロール状に巻き取られるとともに、次段の製造ラインでは、このリール46を先頭に設置し、フィルムキャリアテープを次段の製造ラインへと繰り出すようにしている。
図2Aに示すように、フィルムキャリアテープの先端をリール46の芯に取りつけてフィルムキャリアテープを芯に巻き付けていくと、フィルムキャリアテープはロール状となり、巻き付け量が増加するに従ってその巻き付け外形が増加していく。ここでフィルムキャリアテープはリール46への巻き付けによって曲げ応力が加わることとなるが、フィルムキャリアテープにはダミーパターンが設けられており、特にアウターリードホール38の幅方向両側には、幅広部が形成されているので、これらの領域は屈曲抵抗が増大している。このため打ち抜き領域44と比較して、打ち抜き領域44間の領域は屈曲抵抗が小さくなっているので、この部分に曲げ応力が集中し、図2Aの要部拡大図となる図2Bに示すように、打ち抜き領域44間の領域を頂点としてフィルムキャリアテープは多角形状に屈曲する。このためアウターリードホール38が形成される範囲には、屈曲による曲げ応力が集中することがない。このためアウターリードホール38に形成されるアウターリードに曲げ応力集中によるストレスがかかり、アウターリードにクラックや断線が生じるのを防止することができる。
図3は、フィルムキャリアテープに半導体チップ60を搭載する製造ラインの形態を示す説明図である。図3に示すようにリール46から繰り出されるフィルムキャリアテープは、その製造ラインにおいて半導体チップ60の搭載を行うボンディングユニット50に投入されるが、リール46とボンディングユニット50との間にはバッファ領域(たるみ)52が設けられており、リール46の繰り出し量をボンディングユニット50のタクトタイムに同期させなくても半導体チップ60をフィルムキャリアテープに搭載できるようにしている。
バッファ領域52は、フィルムキャリアテープを自重により垂らした形態となっているので、その最下部は自重により屈曲が生じ、フィルムキャリアテープに曲げ応力が加わることとなる。しかしフィルムキャリアテープには、打ち抜き領域44が存在し、この領域の屈曲抵抗が打ち抜き領域44間の領域よりダミーパターン(特に幅広部)によって強化されている。その結果、打ち抜き領域44間の領域に曲げ応力が集中し、打ち抜き領域44間の領域を頂点としてフィルムキャリアテープは多角形状に屈曲する。このためアウターリードホール38が形成される範囲には、屈曲による曲げ応力が集中することがない。故にアウターリードホール38に形成されるアウターリードに曲げ応力集中によるストレスがかかり、アウターリードにクラックや断線が生じるのを防止することができる。
さらに打ち抜き領域44間の領域に曲げ応力を集中させることから、打ち抜き領域44に曲げ応力が集中することがない。このためアウターリードばかりでなく、打ち抜き領域44の内側に形成される入力側のインナーリード28および出力側のインナーリード26などに変形等が生じるおそれがなく、もってインナーリード26、28と半導体チップ60との位置合わせを確実に行わせることができる。
そしてフィルムキャリアテープに半導体チップ60を搭載した後は打ち抜き領域44の外形に沿ってこれを打ち抜き半導体装置とするが、ダミーパターンは打ち抜き外形の外方に形成されているため、ダミーパターンが打ち抜き後の半導体装置側に残留することがない。このため電気的に浮いた状態にあるダミーパターンの一部がアンテナ化し、相互誘導によって近接する配線パターン20にノイズの影響を及ぼすことを防止することができる。なおこのようなノイズ障害の影響が少ない場合は、ダミーパターンを打ち抜き領域44の内側まで形成するようにして、屈曲強度を高めるようにしてもよい。
なお本実施の形態においては、半導体チップ60をフィルムキャリアテープに搭載する箇所にて説明を行ったが、この箇所に限定されることもなく、フィルムキャリアテープにおける曲げ応力が加わる他の部分についても同様の効果が得られる。
本実施の形態においては、打ち抜き領域44の長手方向に沿ってダミーパターンを設けることとしたが、本発明はこれに限定されない。例えば、打ち抜き領域44におけるアウターリードホール38以外の領域の屈曲抵抗が十分であるときにはホール(例えばアウターリードホール38)の長さにわたる幅広部だけを形成してもよい。また打ち抜き領域44の補強は配線パターン20を構成する銅箔のみによって行われるのではなく、例えばレジストの塗布によったり、打ち抜き領域44の背面側に補強板(補強フィルム含む)を貼ることで行ってもよい。
以上説明したように、本実施例に係るフィルムキャリアテープの製造方法によれば、可撓性を有した長尺基板の長手方向に沿って打ち抜き領域44を連続して設定した後、打ち抜き領域44を含む長尺基板の横断領域(幅方向の領域)の補強を行うことから、打ち抜き領域44の屈曲低減をなすことができる。
具体的には、可撓性を有した長尺基板の長手方向に沿って打ち抜き領域44を連続して設定し、これら打ち抜き領域44内にデバイスホール14とこれに隣り合うアウターリードホール38とを形成する。その後、端部をデバイスホール14より突出させるとともに、他端部がアウターリードホール38を跨ぐ配線パターン20を形成する。配線パターン20の形成とともにダミーパターン(補強部40)を形成したことから、アウターリードホール38が形成される領域に曲げ応力が集中するのを防止することができ、アウターリードにクラックや断線が生じるのを防止することができる。
本実施例に係るフィルムキャリアテープによれば、可撓性を有した長尺基板と、この長尺基板に沿って連続して設定される打ち抜き領域44と、補強部40とを有し、打ち抜き領域44の屈曲抵抗を、打ち抜き領域44間の屈曲抵抗より大きくしたことから、打ち抜き領域44の屈曲低減をなすことができる。
フィルムキャリアテープは、可撓性を有した長尺基板を有し、長尺基板には打ち抜き領域44が連続して設定され、打ち抜き領域44内にデバイスホール14と、このデバイスホール14に隣り合うアウターリードホール38とが形成されている。また、フィルムキャリアテープは、デバイスホール14より端部が突出するとともに他端部側がアウターリードホール38を跨ぐ配線パターン20と、ダミーパターン(補強部40)とを有する。このことから、曲げ応力がアウターリードホール38に集中することがなく、アウターリードにクラックや断線が生じるのを防止することができる。
【図面の簡単な説明】
図1は、本発明を適用した実施の形態に係る可撓性配線基板を示す図である。
図2A及び図2Bは、本発明を適用した実施の形態に係る可撓性配線基板の使用状態を示す図である。
図3は、本発明を適用した実施の形態に係るテープ状半導体装置の製造方法を示す図である。
図4は、本発明を適用した実施の形態に係るテープ状半導体装置を示す図である。
図5は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
図6は、本発明を適用した実施の形態に係る回路基板を示す図である。
図7は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
図8は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
図9は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図10は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図11は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図12は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図13は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図14は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図15は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図16は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図17は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図18は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。
図19は、本発明を適用した実施の形態の変形例に係る可撓性配線基板を示す図である。

Claims (11)

  1. アウターリードホールが形成された長尺状のベース基板と、
    前記ベース基板に形成された配線パターンと、
    前記アウターリードホールから前記ベース基板の幅方向にずれた位置に、前記ベース基板の長手方向に伸長するように、前記ベース基板に形成された補強部と、
    を有し、
    前記補強部は、前記アウターリードホールの両端の領域に形成された第1の部分と、前記アウターリードホールの前記両端を超えた位置に形成された第2の部分と、を有し、前記第1の部分は第2の部分よりも強度が高く形成され、
    前記配線パターンの少なくとも一部は、前記補強部から、前記ベース基板の幅方向にずれた位置に形成されてなる可撓性配線基板。
  2. 請求項1記載の可撓性配線基板において、
    前記補強部は、前記配線パターンと同じ材料からなり、前記第1の部分が前記第2の部分よりも幅広に形成されてなる可撓性配線基板。
  3. 請求項1記載の可撓性配線基板において、
    前記ベース基板上にメッキリードが形成されてなる可撓性配線基板。
    板。
  4. 請求項3記載の可撓性配線基板において、
    前記メッキリードは、前記補強部とは別に形成されてなる可撓性配線基板。
  5. 請求項3記載の可撓性配線基板において、
    前記メッキリードは、幅の広い部分と、幅の狭い部分と、を有し、前記幅の広い部分を、前記補強部として用いてなる可撓性配線基板。
  6. 請求項1記載の可撓性配線基板と、
    前記可撓性配線基板の前記配線パターンに、電気的に接続された半導体チップと、
    を有するテープ状半導体装置。
  7. 請求項6記載のテープ状半導体装置の前記ベース基板を、いずれか1つの前記半導体チップを囲む輪郭で打ち抜いた形状をなす半導体装置。
  8. 請求項7記載の半導体装置が電気的に接続された回路基板。
  9. 請求項7記載の半導体装置を有する電子機器。
  10. 請求項1記載の可撓性配線基板をリールに巻き取って用意し、前記リールから前記可撓性配線基板を引き出して行う工程を含む半導体装置の製造方法。
  11. 請求項1記載の可撓性配線基板と、前記可撓性配線基板の前記配線パターンに電気的に接続された半導体チップと、を有するテープ状半導体装置をリールに巻き取って用意し、前記リールから前記テープ状半導体装置を引き出して行う工程を含む半導体装置の製造方法。
JP2000604453A 1999-03-11 2000-03-08 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3940884B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6522799 1999-03-11
PCT/JP2000/001389 WO2000054324A1 (fr) 1999-03-11 2000-03-08 Substrat de cablage flexible, bande porte-puces, dispositif a semiconducteur de type bande, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et dispositif electronique.

Publications (1)

Publication Number Publication Date
JP3940884B2 true JP3940884B2 (ja) 2007-07-04

Family

ID=13280833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000604453A Expired - Fee Related JP3940884B2 (ja) 1999-03-11 2000-03-08 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (5)

Country Link
US (1) US6509630B1 (ja)
JP (1) JP3940884B2 (ja)
KR (1) KR100396925B1 (ja)
TW (1) TW525251B (ja)
WO (1) WO2000054324A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509630B1 (en) 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3544970B2 (ja) * 2002-09-30 2004-07-21 沖電気工業株式会社 Cofテープキャリア、半導体素子、半導体装置
TWI231797B (en) * 2003-03-11 2005-05-01 Au Optronics Corp Reel-type package of flexible printed circuit boards and its supplying method
JP3610400B2 (ja) 2003-03-31 2005-01-12 日本航空電子工業株式会社 電気接続部品
US7134197B2 (en) * 2003-12-18 2006-11-14 Honeywell International Inc. Plastic lead frames utilizing reel-to-reel processing
KR100683153B1 (ko) * 2003-12-30 2007-02-15 비오이 하이디스 테크놀로지 주식회사 장력 방지 구조
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4770295B2 (ja) * 2005-06-30 2011-09-14 ブラザー工業株式会社 配線基板
US20070197922A1 (en) * 2006-02-17 2007-08-23 Honeywell International Inc. Disposable pressure sensor systems and packages therefor
KR101274939B1 (ko) * 2006-06-30 2013-06-18 엘지디스플레이 주식회사 구동회로 및 이를 구비한 액정모듈
JP4306714B2 (ja) * 2006-10-25 2009-08-05 日立電線株式会社 アンテナ及びその製造方法
JP4337898B2 (ja) * 2007-03-29 2009-09-30 セイコーエプソン株式会社 半導体装置
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
KR101144838B1 (ko) * 2007-08-29 2012-05-11 삼성코닝정밀소재 주식회사 질화갈륨 기판 성장 반응로
US8008133B2 (en) * 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP4760866B2 (ja) * 2008-06-26 2011-08-31 住友金属鉱山株式会社 Cof基板
US7923850B2 (en) * 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
JP5199010B2 (ja) * 2008-10-01 2013-05-15 富士通株式会社 Rfidタグの製造方法およびrfidタグ
US8216887B2 (en) * 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
CN102608777A (zh) * 2011-11-04 2012-07-25 深圳市华星光电技术有限公司 一种cof封装单元及cof封装卷带
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
US11075093B2 (en) * 2017-03-24 2021-07-27 Cardlab Aps Assembly of a carrier and a plurality of electrical circuits fixed thereto, and method of making the same
TWI706530B (zh) * 2018-06-12 2020-10-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54143161U (ja) * 1978-03-27 1979-10-04
JPS54143161A (en) 1978-04-27 1979-11-08 Mitsubishi Electric Corp Stereoscopic image display device
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
JPH0480048A (ja) 1990-07-23 1992-03-13 Fuji Xerox Co Ltd サーマルヘッドの製造方法
JP2500236Y2 (ja) * 1990-11-26 1996-06-05 三菱電機株式会社 フイルムキヤリアテ―プ
JPH05121486A (ja) 1991-10-25 1993-05-18 Nec Kansai Ltd Tab式半導体装置及びその製造装置
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US6509630B1 (en) 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment

Also Published As

Publication number Publication date
TW525251B (en) 2003-03-21
KR20010043486A (ko) 2001-05-25
US6509630B1 (en) 2003-01-21
WO2000054324A1 (fr) 2000-09-14
KR100396925B1 (ko) 2003-09-03

Similar Documents

Publication Publication Date Title
JP3940884B2 (ja) 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP3377001B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3512655B2 (ja) 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
JP4109039B2 (ja) 電子タグ用インレットおよびその製造方法
US6710437B2 (en) Semiconductor device having a chip-size package
US6555755B1 (en) Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
US6744120B1 (en) Flexible interconnect substrate of a tape-shaped semiconductor device, semiconductor device and circuit board
JP2005286057A (ja) 回路装置およびその製造方法
JP4322558B2 (ja) 電子タグ用インレットの製造方法
JP3327252B2 (ja) テープキャリア、tcpおよび液晶表示装置
KR100689681B1 (ko) 필름기판 및 그 제조방법과 화상표시용 기판
KR20070056948A (ko) 배선기판과 그 제조 방법 및 반도체 장치
JP3555502B2 (ja) Cof用tabテープキャリアの製造方法
JP3979873B2 (ja) 非接触式データキャリアの製造方法
JP2002343836A (ja) 半導体装置及びその製造方法
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
CN100407420C (zh) 半导体装置及其制造方法、电路基板以及电子设备
WO2000048243A1 (fr) Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2002026083A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH01135050A (ja) 半導体装置
KR100337454B1 (ko) 반도체패키지용 써킷테이프
JP2004207308A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees