JPH01135050A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01135050A JPH01135050A JP29212587A JP29212587A JPH01135050A JP H01135050 A JPH01135050 A JP H01135050A JP 29212587 A JP29212587 A JP 29212587A JP 29212587 A JP29212587 A JP 29212587A JP H01135050 A JPH01135050 A JP H01135050A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- plastic film
- laminated
- device hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 239000002985 plastic film Substances 0.000 claims abstract description 32
- 229920006255 plastic film Polymers 0.000 claims abstract description 32
- 239000003566 sealing material Substances 0.000 claims abstract description 16
- 239000008188 pellet Substances 0.000 claims abstract description 11
- 230000003014 reinforcing effect Effects 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 239000011889 copper foil Substances 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 238000004080 punching Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置のパンケージング技術に関し、フ
ィルムキャリヤ方式による半導体装置に適用して特に有
効な技術に関するものである。
ィルムキャリヤ方式による半導体装置に適用して特に有
効な技術に関するものである。
プラスチックフィルムに積層されたリードパターンに半
導体ペレノ)をボンディングして封止材で打止した半導
体装置として、フィルムキャリア(テープキャリア)方
式の半導体装置(以下、単にフィルムキャリアという)
があり、例えば、特願昭52−79882号に記載され
ている。
導体ペレノ)をボンディングして封止材で打止した半導
体装置として、フィルムキャリア(テープキャリア)方
式の半導体装置(以下、単にフィルムキャリアという)
があり、例えば、特願昭52−79882号に記載され
ている。
上記フィルムキャリアには、プラスチックフィルムに銅
箔を積層してフォトレジスト/エツチングにより所定の
リードパターンを形成した後、リードパターンの表面に
さらにソルダレジストを積層した構造のものが知られて
いる。
箔を積層してフォトレジスト/エツチングにより所定の
リードパターンを形成した後、リードパターンの表面に
さらにソルダレジストを積層した構造のものが知られて
いる。
ソルダレジストを積層する目的は、リードパターンの表
面をソルダレジストで保護することにより、フィルムキ
ャリアを実装基板に半田付けする際の半田の飛び敗りに
よるリードパターン間の短絡防止や、基板実装後におけ
る銅のマイグレーション防止などを図ることにある。
面をソルダレジストで保護することにより、フィルムキ
ャリアを実装基板に半田付けする際の半田の飛び敗りに
よるリードパターン間の短絡防止や、基板実装後におけ
る銅のマイグレーション防止などを図ることにある。
本発明者は、リードパターンの表面にソルダレジストを
積層した上記フィルムキャリアに下記のような問題が生
じていることを見出した。
積層した上記フィルムキャリアに下記のような問題が生
じていることを見出した。
すなわち、インナーリードボンディング工程や樹脂封止
工程が完了した上記フィルムキャリアは、その後、専用
リールに巻き取られてアウターリードボンディング工程
に搬送されるが、専用リールに巻き取る際などにプラス
チックフィルムに曲げ応力が加わると、プラスチックフ
ィルムの可撓性がソルダレジストを積層したことによっ
て低下するために、プラスチックフィルムと封止材との
境界部に曲げ応力が集中して、この境界部近傍が折れ曲
がり易くなる。
工程が完了した上記フィルムキャリアは、その後、専用
リールに巻き取られてアウターリードボンディング工程
に搬送されるが、専用リールに巻き取る際などにプラス
チックフィルムに曲げ応力が加わると、プラスチックフ
ィルムの可撓性がソルダレジストを積層したことによっ
て低下するために、プラスチックフィルムと封止材との
境界部に曲げ応力が集中して、この境界部近傍が折れ曲
がり易くなる。
そのためにソルダレジストと封止材との接合部にクラッ
クが発生し、封止材の耐湿性が低下する結果、へ!配線
の腐食など、フィルムキャリヤの信頼性低下を引き起こ
すという問題がある。
クが発生し、封止材の耐湿性が低下する結果、へ!配線
の腐食など、フィルムキャリヤの信頼性低下を引き起こ
すという問題がある。
本発明は、上記問題点に着目してなされたものであり、
その目的は、曲げ応力による封止材とソルダレジストと
の接合部のクラック発生を防止することのできる技術を
提供することにある。
その目的は、曲げ応力による封止材とソルダレジストと
の接合部のクラック発生を防止することのできる技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、リードパターンとソルダレジストとが積層さ
れたプラスチックフィルムに形成されたデバイスホール
の周囲に補強層を設け、上記IJ−ドパターンにボンデ
ィングされた半導体ペレットを封止材で封止した半導体
装置構造とするものである。
れたプラスチックフィルムに形成されたデバイスホール
の周囲に補強層を設け、上記IJ−ドパターンにボンデ
ィングされた半導体ペレットを封止材で封止した半導体
装置構造とするものである。
上記した手段によれば、デバイスホールの周囲の曲げ剛
性が強化されるため、外部からプラスチックフィルムに
加わる曲げ応力が補強層の外周部に集中し、その結果、
プラスチックフィルムと封止材との境界部の折れ曲がり
が防止され、ソルダレジストと封止材との接合部にクラ
ックが発生するのを確実に防止することができる。
性が強化されるため、外部からプラスチックフィルムに
加わる曲げ応力が補強層の外周部に集中し、その結果、
プラスチックフィルムと封止材との境界部の折れ曲がり
が防止され、ソルダレジストと封止材との接合部にクラ
ックが発生するのを確実に防止することができる。
第1図は、本発明の一実施例である半導体装置を示す部
分破断斜視図、第2図は、この半導体装置の第1図r−
1線断面図、第3図は、この半導体装置におけるプラス
チックフィルムの折れ曲がり状態を示す断面図である。
分破断斜視図、第2図は、この半導体装置の第1図r−
1線断面図、第3図は、この半導体装置におけるプラス
チックフィルムの折れ曲がり状態を示す断面図である。
本実施例の半導体装置は、ポリイミド樹脂などからなる
プラスチックフィルムlに半導体ベレット2がボンディ
ングされたフィルムキャリアであり、プラスチックフィ
ルム1の所定個所に打ち抜き形成された矩形のデバイス
ホール3の内部に配置された半導体ペレット2の上面お
よび側面がエポキシ樹脂などの封止材4で封止されてい
る。
プラスチックフィルムlに半導体ベレット2がボンディ
ングされたフィルムキャリアであり、プラスチックフィ
ルム1の所定個所に打ち抜き形成された矩形のデバイス
ホール3の内部に配置された半導体ペレット2の上面お
よび側面がエポキシ樹脂などの封止材4で封止されてい
る。
デバイスホール3の周囲には、銅箔からなる所定のリー
ドパターン5が形成され、デバイスホール3の内部に突
出したインナーリード5aの先端に半導体ベレット2の
バンプ2aが接合されている。
ドパターン5が形成され、デバイスホール3の内部に突
出したインナーリード5aの先端に半導体ベレット2の
バンプ2aが接合されている。
本実施例のフィルムキャリアは、デバイスホール3およ
びスプロケットホール6が打ち抜き形成された個所を除
いたプラスチックフィルム1の表面にエポキシ樹脂など
からなるソルダーレジスト7が積層され、このソルダー
レジスト7でリードパターン5の表面を保護することに
より、フィルムキャリアを実装基板に半田付けする際の
半田の飛び敗りによるリードパターン5同士の短絡や、
基板実装後における銅のマイグレーノヨンなどが防止さ
れるようになっている。
びスプロケットホール6が打ち抜き形成された個所を除
いたプラスチックフィルム1の表面にエポキシ樹脂など
からなるソルダーレジスト7が積層され、このソルダー
レジスト7でリードパターン5の表面を保護することに
より、フィルムキャリアを実装基板に半田付けする際の
半田の飛び敗りによるリードパターン5同士の短絡や、
基板実装後における銅のマイグレーノヨンなどが防止さ
れるようになっている。
ソルダレジストマの表面のデバイスホール3の周囲には
、ソルダーレジスト7と同じエポキシ樹脂などからなる
矩形の補強層8が積層され、デバイスホール3の周囲の
プラスチックフィルムlの曲げ剛性が強化されるように
なっている。
、ソルダーレジスト7と同じエポキシ樹脂などからなる
矩形の補強層8が積層され、デバイスホール3の周囲の
プラスチックフィルムlの曲げ剛性が強化されるように
なっている。
次に、上記フィルムキャリアの製造工程の一例を説明す
る。
る。
まず、デバイスホール3とスプロケットホール6とが打
ち抜き形成されたプラスチックフィルム1の表面に接着
剤9で銅箔が積層され、フォトレジスト/エンチングに
より所定のリードパターン5を形成した後、インナーリ
ード5aにSn(スズ)などのメツキが施される。
ち抜き形成されたプラスチックフィルム1の表面に接着
剤9で銅箔が積層され、フォトレジスト/エンチングに
より所定のリードパターン5を形成した後、インナーリ
ード5aにSn(スズ)などのメツキが施される。
次いで、デバイスホール3およびスプロケットホール6
を除いたプラスチックフィルム1の表面にスクリーン印
刷などによってソルダーレジスト7が積層され、その表
面のデバイスホール3の周囲に再度ソルダーレジストが
積層され、これが補強層8とされる。
を除いたプラスチックフィルム1の表面にスクリーン印
刷などによってソルダーレジスト7が積層され、その表
面のデバイスホール3の周囲に再度ソルダーレジストが
積層され、これが補強層8とされる。
次いて、Au(金)メツキの施されたバンプ2aを有す
る半導体ペレット2がインナーリード5aの先端にボン
ディングされ、洗浄工程を経た後、半導体ペレット2の
上面および側面が封止材4によって封止される。
る半導体ペレット2がインナーリード5aの先端にボン
ディングされ、洗浄工程を経た後、半導体ペレット2の
上面および側面が封止材4によって封止される。
上記のようにして製造されたフィルムキャリアは、電気
検査を経た後、専用リールに巻き取られてアウターリー
ドボンディング工程に搬送されるが、デバイスホール3
の周囲に補強層8を積層したことにより、デバイスホー
ル3の周囲のプラスチックフィルムlの曲げ剛性が強化
されたため、専用リールに巻き取る際などにプラスチッ
クフィルムlに曲げ応力が加わっても、第3図に示すよ
うに、補強層8の外周部8aに曲げ応力が集中してその
近傍が折れ曲がる結果、プラスチックフィルム1と封止
材4との境界部近傍の折れ曲がりを防止することができ
る。
検査を経た後、専用リールに巻き取られてアウターリー
ドボンディング工程に搬送されるが、デバイスホール3
の周囲に補強層8を積層したことにより、デバイスホー
ル3の周囲のプラスチックフィルムlの曲げ剛性が強化
されたため、専用リールに巻き取る際などにプラスチッ
クフィルムlに曲げ応力が加わっても、第3図に示すよ
うに、補強層8の外周部8aに曲げ応力が集中してその
近傍が折れ曲がる結果、プラスチックフィルム1と封止
材4との境界部近傍の折れ曲がりを防止することができ
る。
このように、本実施例によれば、次の効果を得ることが
できる。
できる。
(1)、デバイスホール3の周囲のソルダーレジスト7
の表面に再度ソルダーレジストを積層してこれを補強層
8としたことにより、デバイスホール3の周囲のプラス
チックフィルムlの曲げ剛性が強化され、外部からプラ
スチックフィルム1に加えられた曲げ応力が補強層8の
外周部8aに集中する結果、プラスチックフィルムlと
封止材4との境界部近傍の折れ曲がりが防止され、これ
により、ソルダレジスト7と封止材4との接合部にクラ
ブタが発生するのを確実に防止することができる。
の表面に再度ソルダーレジストを積層してこれを補強層
8としたことにより、デバイスホール3の周囲のプラス
チックフィルムlの曲げ剛性が強化され、外部からプラ
スチックフィルム1に加えられた曲げ応力が補強層8の
外周部8aに集中する結果、プラスチックフィルムlと
封止材4との境界部近傍の折れ曲がりが防止され、これ
により、ソルダレジスト7と封止材4との接合部にクラ
ブタが発生するのを確実に防止することができる。
(2)、上記(1)により、封止材4の耐湿性の低下に
起因するAβ配線の腐食などが防止される、フィルムキ
ャリヤの信頼性が向上する。
起因するAβ配線の腐食などが防止される、フィルムキ
ャリヤの信頼性が向上する。
(3)、上記〔1)により、デバイスホール3の周囲の
プラスチックフィルム1の熱膨張・収縮が抑制され、基
板実装時の位置合わせ精度が向上する。
プラスチックフィルム1の熱膨張・収縮が抑制され、基
板実装時の位置合わせ精度が向上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、実施例では、ソルダレジストで補強層を構成し
たが、金属板やプラスチック板などをデバイスホールの
周囲のソルダーレジスト表面に接着して補強層を構成し
てもよい。
たが、金属板やプラスチック板などをデバイスホールの
周囲のソルダーレジスト表面に接着して補強層を構成し
てもよい。
また、外部から加わる曲げ応力がプラスチックフィルム
と封止材との境界部に集中するのを防止できるものであ
れば、補強層の形状、面積などは、任竜に変更してもよ
い。
と封止材との境界部に集中するのを防止できるものであ
れば、補強層の形状、面積などは、任竜に変更してもよ
い。
さらに、ソルダーレジストの表面に補強層を設ける構成
に代えて、第4図に示すように、プラスチックフィルム
1の裏面側のデバイスホール3の周囲に接着剤9を介し
て補強層8を積層してもよい。
に代えて、第4図に示すように、プラスチックフィルム
1の裏面側のデバイスホール3の周囲に接着剤9を介し
て補強層8を積層してもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるフィルムキャリア
に適用した場合について説明したが、これに限定される
ものではなく、例えば、フレキシブルプリント基板(F
PC)のように、プラスチックフィルムに積層された導
体パターンにICその他の電子部品を搭載したものに適
用することも可能である。
明をその背景となった利用分野であるフィルムキャリア
に適用した場合について説明したが、これに限定される
ものではなく、例えば、フレキシブルプリント基板(F
PC)のように、プラスチックフィルムに積層された導
体パターンにICその他の電子部品を搭載したものに適
用することも可能である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、リードパターンとソルダレジストとが積層さ
れたプラスチックフィルムのデバイスホールの周囲に補
強層を設け、このリードパターンにボンディングされた
半導体ベレ7)を封止材で封止した半導体装置構造とす
ることにより、デバイスホールの周囲の曲げ剛性が強化
され、外部からプラスチックフィルムに加わる曲げ応力
が補強層の外周部に集中する結果、プラスチックフィル
ムと封止材との境界部の折れ曲がりが防止され、これに
より、ソルダレジストと封止材との接合部にクラックが
発生するのを確実に防止することができる。
れたプラスチックフィルムのデバイスホールの周囲に補
強層を設け、このリードパターンにボンディングされた
半導体ベレ7)を封止材で封止した半導体装置構造とす
ることにより、デバイスホールの周囲の曲げ剛性が強化
され、外部からプラスチックフィルムに加わる曲げ応力
が補強層の外周部に集中する結果、プラスチックフィル
ムと封止材との境界部の折れ曲がりが防止され、これに
より、ソルダレジストと封止材との接合部にクラックが
発生するのを確実に防止することができる。
第1図は本発明の一実施例である半導体装置を示す部分
破断斜視図、 第2図はこの半導体装置の第1図(−I線断面図、 第3図はこの半導体装置におけるプラスチックフィルム
の折れ曲がり状態を示す断面図、第4図は本発明の他の
実施例である半導体装置を示す断面図である。 l・・・プラスチックフィルム、2・・・半導体ペレッ
ト、2a・・・バンプ、3・・・デバイスホール、4・
・・1を止材、5・・・リードパターン、5a・ ・
・インナーリード、6・ ・・スプロケットホール、7
・・・ソルダレジスト、8・・・補強層、8a・・・外
周部、9・・・接符剤。
破断斜視図、 第2図はこの半導体装置の第1図(−I線断面図、 第3図はこの半導体装置におけるプラスチックフィルム
の折れ曲がり状態を示す断面図、第4図は本発明の他の
実施例である半導体装置を示す断面図である。 l・・・プラスチックフィルム、2・・・半導体ペレッ
ト、2a・・・バンプ、3・・・デバイスホール、4・
・・1を止材、5・・・リードパターン、5a・ ・
・インナーリード、6・ ・・スプロケットホール、7
・・・ソルダレジスト、8・・・補強層、8a・・・外
周部、9・・・接符剤。
Claims (1)
- 【特許請求の範囲】 1、プラスチックフィルムに積層されたリードパターン
に半導体ペレットをボンディングして封止材で封止する
とともに、前記リードパターンの表面にソルダレジスト
を積層してなる半導体装置であって、前記プラスチック
フィルムに形成されたデバイスホールの周囲に補強層を
設けたことを特徴とする半導体装置。 2、ソルダレジストの表面に補強層を設けたことを特徴
とする特許請求範囲第1項記載の半導体装置。 3、補強層がソルダレジストからなることを特徴とする
特許請求範囲第1項記載の半導体装置。 4、補強層が金属板であることを特徴とする特許請求範
囲第1項記載の半導体装置。 5、補強層がプラスチック板であることを特徴とする特
許請求範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29212587A JPH01135050A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29212587A JPH01135050A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01135050A true JPH01135050A (ja) | 1989-05-26 |
Family
ID=17777866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29212587A Pending JPH01135050A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01135050A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125440A (ja) * | 1989-10-09 | 1991-05-28 | Rohm Co Ltd | 電子部品 |
FR2805392A1 (fr) * | 2000-02-17 | 2001-08-24 | Bull Sa | Boitier de circuit integre surmoule |
JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
JP2019075485A (ja) * | 2017-10-18 | 2019-05-16 | セイコーインスツル株式会社 | フィルム基板、及びフィルム基板の製造方法 |
-
1987
- 1987-11-20 JP JP29212587A patent/JPH01135050A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125440A (ja) * | 1989-10-09 | 1991-05-28 | Rohm Co Ltd | 電子部品 |
FR2805392A1 (fr) * | 2000-02-17 | 2001-08-24 | Bull Sa | Boitier de circuit integre surmoule |
EP1130641A1 (fr) * | 2000-02-17 | 2001-09-05 | Bull S.A. | Boítier de circuit intégré surmoulé |
JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
JP2019075485A (ja) * | 2017-10-18 | 2019-05-16 | セイコーインスツル株式会社 | フィルム基板、及びフィルム基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3238004B2 (ja) | 半導体装置の製造方法 | |
JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
KR0175676B1 (ko) | 티에이비용 필름캐리어 테이프 | |
KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
JPH01135050A (ja) | 半導体装置 | |
JP2001015629A (ja) | 半導体装置及びその製造方法 | |
JPH03125440A (ja) | 電子部品 | |
WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
JPH10144735A (ja) | 補強板付きテープキャリアおよびその製造方法 | |
JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
JP2000058701A (ja) | 補強部付キャリアテープおよびこれを用いた半導体装置 | |
JPH11163197A (ja) | 半導体実装用基板 | |
JP2799468B2 (ja) | フラットパッケージ | |
JPH03185754A (ja) | 半導体装置 | |
JP3392337B2 (ja) | はんだ印刷用マスクおよびその製造方法 | |
JP2718146B2 (ja) | 電子部品の製造方法 | |
JP2777114B2 (ja) | テープキャリア | |
JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
JP3696921B2 (ja) | 半田処理用治具及び電子部品搭載用基板の製造方法 | |
JP3278938B2 (ja) | 半導体装置およびその製造方法 | |
JPH04111456A (ja) | 電子部品搭載用基板 | |
JPH01217933A (ja) | テープキャリア | |
JPH06209065A (ja) | 電子部品搭載装置 | |
JPS5923432Y2 (ja) | 半導体装置 |