JP3851607B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3851607B2 JP3851607B2 JP2002338480A JP2002338480A JP3851607B2 JP 3851607 B2 JP3851607 B2 JP 3851607B2 JP 2002338480 A JP2002338480 A JP 2002338480A JP 2002338480 A JP2002338480 A JP 2002338480A JP 3851607 B2 JP3851607 B2 JP 3851607B2
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- stopper mask
- forming
- opening
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 314
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 153
- 229910052751 metal Inorganic materials 0.000 claims abstract description 462
- 239000002184 metal Substances 0.000 claims abstract description 462
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000010408 film Substances 0.000 claims description 248
- 238000002844 melting Methods 0.000 claims description 204
- 230000008018 melting Effects 0.000 claims description 200
- 239000007769 metal material Substances 0.000 claims description 191
- 238000000034 method Methods 0.000 claims description 108
- 238000005530 etching Methods 0.000 claims description 85
- 238000005498 polishing Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 35
- 238000005229 chemical vapour deposition Methods 0.000 claims description 33
- 238000009713 electroplating Methods 0.000 claims description 25
- 239000012212 insulator Substances 0.000 claims description 24
- 230000002265 prevention Effects 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 19
- 238000007772 electroless plating Methods 0.000 claims description 16
- 238000011049 filling Methods 0.000 claims description 15
- 230000009477 glass transition Effects 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 description 60
- 238000007747 plating Methods 0.000 description 27
- 238000002161 passivation Methods 0.000 description 25
- 239000010931 gold Substances 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 16
- 229910052737 gold Inorganic materials 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 229910052738 indium Inorganic materials 0.000 description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 14
- 239000000956 alloy Substances 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000011651 chromium Substances 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000004840 adhesive resin Substances 0.000 description 8
- 229920006223 adhesive resin Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229920005992 thermoplastic resin Polymers 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000227 grinding Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板上に狭ピッチで配された電極を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の実装技術として、半導体チップをパッケージングしないで直接他の配線基板に接合する、いわゆるフリップチップ接続がある。フリップチップ接続のための半導体チップには、機能素子や配線を含む活性層が形成された面に突起電極が形成されており、この突起電極と配線基板に形成された電極パッド等とが接合されてフリップチップ接続が達成される。この場合、半導体チップそのものが半導体装置である。
【0003】
図26は、突起電極が形成された従来の半導体装置の製造方法を説明するための図解的な断面図である。
半導体ウエハなどの半導体基板101の予め平坦化された一方表面に、機能素子や配線を含む活性層102が形成され、活性層102上の所定の位置に、活性層の機能素子等を外部と電気的に接続するための電極パッド103が形成される。
【0004】
次に、電極パッド103を露出させるように、半導体基板101の上にパッシベーション膜107が形成される。そして、以上の工程を経た半導体基板101の活性層102側の面に、電極パッド103や活性層102を保護するためのバリアメタル層(UBM ; Under Bump Metal)104が全面に形成される。この状態が、図26(a)に示されている。
さらに、バリアメタル層104の上に、電極パッド103に対応する部分に開口105aを有するレジスト膜(フォトレジスト)105が形成される(図26(b)参照)。開口105aは、半導体基板101にほぼ垂直な内壁面を有している。
【0005】
その後、電解メッキにより、レジスト膜105の開口105a内に突起電極106が形成される。この際、バリアメタル層104を介してメッキ液との間に電流が流される。これにより、バリアメタル層104がシード層となって、バリアメタル層104上に銅などの金属が被着されて突起電極106が形成される(図26(c)参照)。
続いて、レジスト膜105が除去され、さらに、バリアメタル層104が、電極パッド103と突起電極106との間に存在する部分を除いて除去される。これにより、半導体基板から突出した突起電極106が得られる。この状態が図26(d)に示されている。
【0006】
さらに、必要により、突起電極106の先端を含む領域に低融点金属層108が形成される。たとえば、レジスト膜105を除去した後、無電解メッキにより低融点金属層108を形成した場合、図27(e)に示すように、低融点金属層108は、突起電極106の露出表面全面に形成される。すなわち、低融点金属層108は、突起電極106の側面にも形成される。
また、電解メッキによる突起電極106の形成が開口105aを残して終了した後、レジスト膜105やバリアメタル層104の除去前に電解メッキにより低融点金属層108を形成されることもある。この場合、低融点金属層108は、図28(f)に示すように開口105a内にのみ形成される。その後、レジスト膜105を除去し、バリアメタル層104を電極パッド103と突起電極106との間に存在する部分を除いて除去すると、図28(g)に示すように、先端にのみ低融点金属層108が形成された突起電極106が得られる。
【0007】
その後、半導体基板101が切断されて、突起電極106を有する半導体チップの個片(半導体装置)にされる。突起電極106に低融点金属層108が形成されている場合、このような半導体装置は、低融点金属金属層を溶融および固化させることにより、容易に配線基板の電極パッド等に接合できる。このような半導体装置の製造方法は、たとえば、下記非特許文献1に開示されている。
【0008】
【非特許文献1】
山本好明、「チッソのウエハバンピングサービス」、電子材料、1995年5月、p.101−104
【0009】
【発明が解決しようとする課題】
ところが、メッキにより突起電極106を形成すると、複数の突起電極106の長さ(バリアメタル層104からの高さ)が均一にならないことがある。これは、メッキの際、突起電極106の成長速度はバリアメタル層104とメッキ液との間に流れる電流の大きさにほぼ比例するが、バリアメタル層104とメッキ液との間に流れる電流の大きさは半導体基板101の面内(たとえば、半導体基板101の中心部と周縁部との間)で均一にならないからである。
【0010】
複数の突起電極106の長さがばらついていると、それらの先端は同一平面上にのらなくなる。このような突起電極106が形成された半導体チップは、配線基板に形成された電極パッド等に接合する際、短い突起電極106は配線基板の電極パッド等に良好に接触できず、機械的な接合不良および電気的な接続不良を生じる。
また、メッキの下地となるバリアメタル層104には、パッシベーション膜107による段差が形成されている。このため、突起電極106の先端面は、図26(c)(d)、図27(e)、および図28(f)(g)に示すように、中央部が窪んだ形状を有するようになる。このような場合も、突起電極106は、配線基板の電極パッド等に良好に接続できず、機械的な接合不良および電気的な接続不良を生じる。
【0011】
さらに、メッキの際、突起電極106は、開口105aを押し広げるようにレジスト膜105を変形させながら成長し、成長するにしたがってその先端の幅が大きくなる。その結果、図26(d)に示されているように逆台形の断面形状を有するようになる。これにより、隣接した電極パッド103の間隔(ピッチ)が狭い場合、これらの上に形成された突起電極106同士が、それらの先端で互いに近接した状態となる。このため、接合時などに隣接した突起電極106が、容易に接触し、電気的に短絡されてしまう。このため、複数の突起電極106(電極パッド103)同士を、互いに近接して配置すること、すなわち狭ピッチ化ができなかった。
【0012】
さらに、メッキにより成膜可能な金属の種類は限られているので、突起電極106を構成する材料に関して選択の幅が狭かった。
さらに、レジスト膜105除去後、低融点金属層108を無電解メッキにより形成する場合、低融点金属層108は突起電極106の先端だけでなく側面にも形成されてしまう。フリップチップ接続のための半導体装置は、突起電極106の先端で外部接続されるので、突起電極106の先端以外の部分に形成された低融点金属層16に相当する層は、ほとんど接合に寄与しないばかりか、隣接した突起電極106間の短絡の原因となることがある。
【0013】
また、低融点金属層108を電解メッキにより形成する場合、突起電極106と同様、低融点金属層108の厚さも半導体基板101の面内で均一にならない。したがって、低融点金属層108を含めた突起電極106の先端は、同一平面上にのらなくなるので、接合不良の原因となる。
さらに、突起電極106を電解メッキにより形成した後、バリアメタル層104はウェットエッチングにより除去されるが、この際、エッチング量のコントロールが難しく、突起電極106とパッシベーション膜107および電極パッド103との間のバリアメタル層104まで除去(オーバーエッチング)されることがある。この場合、突起電極106の電極パッド103に対する接合強度が低下してしまう。また、バリアメタル層104のエッチングが、電極パッド103と突起電極106との間にまで至った場合、電極パッド103には露出した(被覆されていない)領域が生じる。これは、電極パッド103の腐食等による信頼性の低下につながる。
【0014】
そこで、この発明の目的は、先端がほぼ同一平面上にのる複数の突起電極を備えた半導体装置の製造方法を提供することである。
この発明の他の目的は、突起電極の狭ピッチ化が可能な半導体装置の製造方法を提供することである。
この発明のさらに他の目的は、突起電極を構成する金属材料の選択の幅が広い半導体装置の製造方法を提供することである。
【0015】
この発明のさらに他の目的は、低融点金属層を突起電極の先端にのみ、ほぼ均一な膜厚で形成できる半導体装置の製造方法を提供することである。
【0016】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項1記載の発明は、半導体基板(W)上に金属からなり所定の位置に開口(4a,44a,64a,94a)を有するストッパマスク層(4,44,64,94)を形成する工程と、上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極(7,47,67,97)を形成する金属材料供給工程と、この金属材料供給工程の後に、上記ストッパマスク層を除去する工程とを含むことを特徴とする半導体装置(10,15,40,55,60,90)の製造方法である。
【0017】
なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明によれば、金属からなるストッパマスク層は、従来の製造方法で用いられていたレジスト膜(フォトレジスト)と比べて、力が加えられた場合に変形しにくい。このため、金属材料供給工程において、金属材料がストッパマスク層の開口内に供給される際、ストッパマスク層はほとんど変形することがない。したがって、ストッパマスク層の開口内に供給された金属材料、すなわち、突起電極の形状は、開口の初期形状に従う。
【0018】
また、突起電極を形成する工程が、研磨工程等を伴う場合、このような工程において力が加えられても、ストッパマスク層は変形しにくい。したがって、突起電極の形状は、開口の初期形状に従う。
このため、たとえば、開口の内壁面が半導体基板にほぼ垂直である場合、突起電極の側面は半導体基板にほぼ垂直になり、突起電極の幅はほぼ一定になる。すなわち、従来の製造方法のように、突起電極が成長するにしたがって突起電極先端の幅が大きくなることはない。したがって、この場合、隣接した突起電極同士が、それらの先端で接触し電気的に短絡することはないから、突起電極を近接して配することができる。すなわち、突起電極の狭ピッチ化が可能である。
【0019】
突起電極が形成された後、ストッパマスク層は除去されるので、得られた半導体装置において、ストッパマスク層を介して突起電極同士が電気的に短絡することもない。
以上のようにストッパマスク層は変形しにくいことが好ましく、たとえば、請求項2記載のように、突起電極より硬い金属からなるものとすることができる。たとえば、突起電極が銅からなる場合、ストッパマスク層はクロム(Cr)からなるものとすることができる。
【0020】
請求項3記載の発明は、半導体基板(W)上に、絶縁体からなり所定の位置に開口(24a,84a)を有し、単一の材料からなるストッパマスク層(24,84)を形成する工程と、上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極(27,87)を形成する金属材料供給工程と、この金属材料供給工程の後、上記ストッパマスク層の一部を表面から除去して、上記突起電極を表面から突出させる工程とを含み、上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、かつ、感光性を有する材料からなり、上記ストッパマスク層を形成する工程が、上記ストッパマスク層を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含むことを特徴とする半導体装置(20,35,80)の製造方法である。
【0021】
この発明によれば、ストッパマスク層は突起電極形成時に変形しにくい。したがって、請求項1記載の半導体装置の製造方法と同様、ストッパマスク層の開口の初期形状に従う形状を有する突起電極を形成できるから、隣接した突起電極が接触して電気的に短絡することはない。したがって、突起電極の狭ピッチ化が可能である。
金属材料供給工程の後、ストッパマスク層は、表面から所定の厚さだけ除去してもよく、これにより、突起電極はストッパマスク層の残部から突出した状態となる。
【0022】
ストッパマスク層は絶縁体であるから、ストッパマスク層の残部は突起電極を相互に電気的に短絡せず、むしろ、半導体基板(たとえば、半導体基板の表面に形成された活性層や電極)を保護する保護膜として機能する。
ストッパマスク層(保護膜)や半導体基板から突出した突起電極を介して、この半導体装置を他の配線基板等に容易に接合できる。
【0023】
ストッパマスク層は、たとえば、弾性率が1.5GPa以上のものとすることができる。従来の製造方法で用いられていたレジスト膜(フォトレジスト)の弾性率は、1GPa程度である。したがって、1.5GPa以上の弾性率を有するストッパマスク層は、従来の製造方法で用いられていたレジスト膜と比べて、力が加えられた場合に変形しにくい。
ストッパマスク層は、たとえば、酸化珪素または窒化珪素からなるものであってもよい。酸化珪素または窒化珪素からなるストッパマスク層の一部が除去された場合、半導体基板上に残ったストッパマスク層は、保護膜として良好に機能する。
【0024】
ストッパマスク層は、従来の方法で用いられていたレジスト膜と比べて、突起電極の形成時に変形しにくいものである限り、樹脂からなるものであってもよい。
金属材料供給工程において、ストッパマスク層の開口内への金属材料の供給は、請求項4記載のように化学蒸着法またはスパッタ法によるものであってもよく、請求項5記載のように電解メッキ法によるものであってもよく、請求項6記載のように無電解メッキ法によるものであってもよい。
【0025】
化学蒸着法で成膜可能な金属材料は、メッキで成膜可能な金属材料より種類が多い。したがって、この発明によれば、金属材料供給工程によりストッパマスク層の開口内に供給可能な金属材料の種類は多い。すなわち、この製造方法によれば、突起電極を構成する金属材料の選択の幅が広い。
薄いストッパマスク層を形成する場合は、金属材料供給工程は、スパッタ法により上記ストッパマスク層の開口内に金属材料を供給するものであってもよい。スパッタ法で成膜可能な金属材料も、メッキで成膜可能な金属材料より種類が多い。したがって、突起電極を構成する金属材料の選択の幅が広い。
【0026】
電解メッキや無電解メッキにより金属材料を供給する場合は、生産性を高くすることができる。
ストッパマスク層や金属材料の種類等により、以上の方法の中から適当な方法を選択することができる。
請求項7記載の発明は、上記ストッパマスク層を形成する工程の前に、上記半導体基板上に金属薄膜(41,61)を形成する工程をさらに含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置の製造方法である。
【0027】
この発明によれば、金属薄膜をメッキ液に接触させ、金属薄膜をメッキ液との間で電流を流すためのシード層として電解メッキすることにより、金属薄膜の上に金属膜を形成できる。したがって、たとえば、ストッパマスク層が金属からなる場合、ストッパマスク層を電解メッキにより形成できる。
また、ストッパマスク層を形成する工程は、開口内に金属薄膜が露出するようにストッパマスク層を形成するものとすることができる。この場合、金属材料供給工程は、開口内に露出した金属薄膜にメッキ液を接触させて、金属薄膜をシード層とした電解メッキにより行うことができる。
【0028】
金属薄膜は各種原子の拡散を防止して、半導体基板の表面に形成された活性層や電極を保護するバリアメタル層(UBM ; Under Bump Metal)として機能するものであってもよい。したがって、ストッパマスク層や突起電極を化学蒸着法など電解メッキ以外の方法により形成する場合であっても、金属薄膜を形成するものとすることができる。
請求項8記載の発明は、上記ストッパマスク層を形成する工程が、上記ストッパマスク層の上にエッチング用開口(5a,25a,45a,65a)を有するレジスト膜(5,25,45,65)を形成する工程と、上記エッチング用開口を介して上記ストッパマスク層をエッチングすることにより、上記開口を形成する工程とを含むことを特徴とする請求項1ないし7のいずれかに記載の半導体装置の製造方法である。
【0029】
この発明によれば、たとえば、開口を一切有しないストッパマスク層が形成された後、レジスト膜を利用したエッチングにより開口が形成される。エッチング用開口は、たとえば、フォトレジストを用いたフォトリソグラフィにより形成することが可能である。このようにして、所定の位置に開口を有するストッパマスク層を容易に形成することができる。
エッチング用開口を介したストッパマスク層のエッチングは、ウェットエッチングにより行うことも可能であるが、ドライエッチングにより行うことが好ましい。ドライエッチング(特に、異方性ドライエッチング)では、エッチング媒体が半導体基板にほぼ垂直にストッパマスク層に衝突させられてエッチングされるので、開口の内壁面は、半導体基板にほぼ垂直になる。この場合、金属材料供給工程により、半導体基板にほぼ垂直な側面を有する突起電極を得ることができる。
【0030】
上記ストッパマスク層が感光性を有する材料からなり、上記ストッパマスク層を形成する工程が、上記ストッパマスク層を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含む場合、半導体基板上にストッパマスク層またはその前駆体層を形成した後、所定のパターンを有するマスクを介してストッパマスク層またはその前駆体層を露光することにより、露光された部分のエッチング耐性を変化させることができる。その後、適当なエッチング液によりストッパマスク層をエッチング(現像)することにより、ストッパマスク層に開口を形成できる。
【0031】
したがって、請求項8記載の発明のようにストッパマスク層に開口を形成するために、別途レジスト膜を形成する必要がない。この場合、ストッパマスク層の材料としては、フォトレジスト材料(ポジ型またはネガ型)のうち弾性率が高いものや感光性のポリイミドなどを用いることができる。
請求項9記載の発明は、上記ストッパマスク層を形成する工程の後、上記金属材料供給工程の前に、上記ストッパマスク層の露出表面に、原子の拡散を防止するための拡散防止膜(69)を形成する工程をさらに含むことを特徴とする請求項1ないし8のいずれかに記載の半導体装置の製造方法である。
【0032】
ストッパマスク層の材質および突起電極を形成するための金属材料の種類によっては、ストッパマスク層とこの金属材料とが接触した場合、反応することがある。特に、ストッパマスク層が金属からなり、メッキによりストッパマスク層を形成する場合は、このような反応が生じやすい。
この発明によれば、ストッパマスク層の露出表面に拡散防止膜を形成することにより、このような反応を防止することができる。これにより、突起電極の形成後、ストッパマスク層を除去する際、ストッパマスク層のみを選択的に除去しやすくなる。
【0033】
拡散防止膜は、たとえば、酸化物や窒化物からなるものとすることができる。また、拡散防止膜は、バリアメタル層と同様の金属材料からなるものとすることができる。この場合でも、拡散防止膜として適当な金属を選択することにより、ストッパマスク層と突起電極を形成するための金属材料とが反応することを回避できる。金属からなる拡散防止膜は、ストッパマスク層を除去した後、ウェットプロセスにより容易に除去できる。したがって、最終的に拡散防止膜を含まない半導体装置を得たい場合は、拡散防止膜を金属からなるものとすることができる。
【0034】
請求項10記載の発明は、上記金属材料供給工程の前に、上記開口内に金属薄膜を形成する工程をさらに含むことを特徴とする請求項1ないし9のいずれかに記載の半導体装置の製造方法である。
この製造方法によっても、請求項7記載の発明と同様、金属薄膜をシード層として電解メッキにより金属材料を形成できる。金属薄膜は各種原子の拡散を防止して、半導体基板の表面に形成された活性層や電極を保護するバリアメタル層として機能するものであってもよい。
【0035】
たとえば、ストッパマスク層が絶縁体からなる場合、この発明に係る製造方法により、必要な部分にのみバリアメタル層を形成できる。すなわち、バリアメタル層が活性層および電極パッドの上に全面に形成されることはないので、絶縁体からなるストッパマスク層を残して半導体装置を形成する場合でも、電極パッド同士が短絡されることはない。
請求項11記載の発明は、上記金属材料供給工程が、上記開口内を上記金属材料で満たす工程を含み、上記金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記開口内の上記金属材料の表面を連続した平坦面にする平坦化工程をさらに含むことを特徴とする請求項1ないし10のいずれかに記載の半導体装置の製造方法である。
【0036】
金属材料供給工程が、たとえば、化学蒸着法により金属材料を供給するものである場合、ストッパマスク層の上など開口外にも金属材料が供給され堆積する。この発明によれば、平坦化工程により、このような開口外に堆積した金属材料は除去される。
また、ストッパマスク層に複数の開口が形成されていた場合、平坦化工程により、これらの開口内に供給された金属材料、すなわち、突起電極の先端は、ほぼ同一平面上にのるようになる。半導体基板の突起電極が形成された面が平坦でありストッパマスク層の厚さが均一である場合は、突起電極の高さは均一になる。したがって、得られた半導体装置を、配線基板に形成された電極パッド等に接合する際、すべての突起電極が配線基板の電極パッド等に良好に接触でき、機械的な接合および電気的な接続が良好になされる。
【0037】
平坦化工程は、たとえば、CMP(Chemical Mechanical Polishing)により実施できる。ストッパマスク層が金属からなる場合、CMPにおいてストッパマスク層と突起電極との化学的なエッチング性の差は少ない。この場合、請求項2記載のようにストッパマスク層が突起電極より硬い金属材料からなるものとすることにより、CMP時に突起電極がストッパマスクから突出して研磨だれする事態を回避できる。突起電極が銅からなる場合、ストッパマスク層は銅より硬い金属材料としてクロムからなるものとすることができる。
【0038】
金属材料供給工程を実施する前に、ストッパマスク層の表面を予め平坦化しておいてもよい。この場合、平坦化工程により、容易に突起電極の先端をほぼ同一平面上にのるようにできる。また、この場合、ストッパマスク層を突起電極を形成するための金属材料よりも硬い(耐摩耗性を有する)ものとすることにより、研磨により、実質的にストッパマスク層の開口外に存在する金属材料のみを選択的に除去することができる。
【0039】
請求項12記載の発明は、上記ストッパマスク層を形成する工程が、上記ストッパマスク層の上にエッチング用開口(45a)を有するレジスト膜(45)を形成する工程と、上記エッチング用開口を介して上記ストッパマスク層をエッチングすることにより、上記開口を形成する工程とを含み、上記金属材料供給工程が、上記レジスト膜のエッチング用開口を介して、上記ストッパマスク層の開口内に上記金属材料を供給する工程を含むことを特徴とする請求項11記載の半導体装置の製造方法である。
【0040】
この発明によれば、レジスト膜を利用してストッパマスク層に開口が形成された後、レジスト膜を残したまま金属材料が供給される。ストッパマスク層が形成される前に金属薄膜が形成されており、金属材料供給工程が、開口底部に露出した金属薄膜を利用したメッキにより金属材料が供給されるものである場合、金属材料は、開口内およびエッチング用開口内を金属薄膜側から満たしていく。
したがって、開口内が金属材料で満たされた後、エッチング用開口が金属材料で満たされる前に、金属材料の供給を終了すれば、金属材料はストッパマスク層の開口およびエッチング用開口外には存在しない状態となる。
【0041】
その後、レジスト膜を除去すると、金属材料は開口が存在する部分でストッパマスク層の表面から突出し、ストッパマスク層の表面には存在しない状態となる。したがって、このような半導体基板に対して平坦化工程を実施すると、ストッパマスク層の表面に金属材料が存在している場合と比べて、除去される金属材料の量は少なくなる。このため、金属材料が、たとえば、金のような高価な材料を含む場合、コストを低減できる。
【0042】
請求項13記載の発明は、上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所(6a,26a,46a,87a)を形成する工程と、この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属(16,36,56,86)からなる低融点金属層を形成する工程とをさらに含むことを特徴とする請求項11または12記載の半導体装置の製造方法である。
【0043】
凹所は、たとえば、エッチングにより金属材料を所定の厚さだけ除去することにより形成してもよい。低融点金属層は凹所外にも形成されてもよく、この場合、低融点金属層を形成する工程の後、凹所外の低融点金属層を、たとえば、研磨により除去する工程を実施するものとすることができる。また、低融点金属層は、たとえば、メッキにより凹所内にのみ形成するようにしてもよい。
これにより、低融点金属層は凹所内のみ存在する状態とされる。その後、ストッパマスク層の一部または全部を除去することにより、先端のみに低融点金属層が形成された突起電極が得られる。このように凹所を利用することにより、突起電極の先端にのみ低融点金属層が形成された半導体装置を、容易に製造することができる。得られた半導体装置は、配線基板に形成された電極パッド等に接合する際、この低融点金属層を溶融および固化させて、突起電極と配線基板の電極パッドとを接合できる。
【0044】
低融点金属は、たとえば、錫、インジウム、それらの合金などとすることができる。
請求項14記載の発明は、上記金属材料供給工程が、上記ストッパマスク層の開口が上記金属材料により完全に満たされる前に上記金属材料の供給を終了することにより、上記金属材料の上に凹所を確保するものであり、この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする請求項1ないし10のいずれかに記載の半導体装置の製造方法である。
【0045】
この発明によれば、凹所は、請求項13記載の製造方法のように、一旦開口内を金属材料で満たしてから、金属材料の一部を除去して得るのではなく、開口内が金属材料で満たされないように金属材料の供給量を制限することにより得られる。これにより、開口内に供給された金属材料の一部を除去する工程が不要となるので、工程を簡略化できる
このような方法によっても、先端のみに低融点金属層が形成された突起電極を得ることができ、請求項13記載の製造方法と同様の効果を奏することができる。
【0046】
請求項15記載の発明は、半導体基板(W)上に、金属からなり表面が平坦なストッパマスク層(74)を形成する工程と、このストッパマスク層の表面の所定の位置に凹所(74a)を形成する工程と、この凹所内に、低融点金属からなる低融点金属層(76)を形成する工程と、この凹所内に形成された上記低融点金属層をマスクとして上記ストッパマスク層をエッチングして、上記ストッパマスク層の残部から構成される突起電極(77)を形成する工程とを含み、上記低融点金属層を構成する低融点金属の固相線温度が、上記突起電極を構成する金属の固相線温度より低いことを特徴とする半導体装置(70)の製造方法である。
【0047】
この発明によれば、ストッパマスク層の一部が突起電極となるので、請求項1ないし14記載の製造方法のように、開口を有するストッパマスク層を用いて、別途突起電極を形成する場合と比べて、工程を簡略化できる。
ストッパマスク層の凹所は、たとえば、エッチング用開口を有するレジスト膜を用いて、エッチング用開口を介したエッチングにより形成することができる。この場合、低融点金属層の形成はレジスト膜を残したまま行ってもよく、凹所外に低融点金属層が形成されている場合は、たとえば、研磨によりレジスト膜ごと凹所外の低融点金属層を除去してもよい。これにより、低融点金属層は、凹所内にのみ存在する状態となる。
【0048】
複数の凹所が形成されることに対応して、複数の低融点金属のマスクが得られ、これらのマスクを用いたストッパマスク層のエッチングにより、複数の突起電極が得られる。凹所が形成される前のストッパマスク層の表面は平坦であるので、凹所の深さや低融点金属層の厚さがほぼ一定とみなせる場合は、得られた突起電極の先端は、ほぼ同一平面上にのるようになる。半導体基板の突起電極が形成された面が平坦であり、ストッパマスク層の厚さが均一である場合は、突起電極の高さは均一になる。したがって、得られた半導体装置は、突起電極を介して良好に外部接続できる。
【0049】
請求項16記載の発明は、半導体基板(W)上に、絶縁体からなり所定の位置に開口(84a)を有するストッパマスク層(84)を形成する工程と、上記開口内に金属材料を供給して当該金属からなる突起電極(87)を形成する金属材料供給工程と、この金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記金属材料の表面を連続した平坦面にする平坦化工程とを含み、上記ストッパマスク層が、上記突起電極の固相線温度より低いガラス転移温度を有し、上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程を含むことを特徴とする半導体装置(80)の製造方法。
【0050】
この発明によれば、ストッパマスク層の開口内に金属材料を供給することにより、半導体基板上の所定の位置に突起電極を形成することができる。ストッパマスク層に複数の開口を形成する場合は、複数の突起電極が得られ、平坦化工程により、これらの突起電極の先端は、ほぼ同一平面上にのるようになる。半導体基板の突起電極が形成された面が平坦であり、ストッパマスク層の厚さが均一である場合は、突起電極の高さは均一になる。したがって、得られた半導体装置は、突起電極を介して良好に外部接続できる。
【0051】
ストッパマスク層は、突起電極の形成後、除去せずに残すものとすることができる。この半導体基板を切断して得られた半導体チップを、たとえば、フリップチップ接続用の半導体装置として使用することができる。この半導体装置を配線基板の電極パッド等に接続する際、ストッパマスク層を構成する絶縁体のガラス転移温度以上の温度に加熱すると、ストッパマスク層は軟化して、半導体基板と配線基板等との間を埋めるように流動する。
【0052】
これにより、半導体装置の配線基板等に対向する面(たとえば、機能素子や配線を含む活性層が形成された面)は、ストッパマスク層により保護される。すなわち、ストッパマスク層はアンダーフィル材として機能する。このため、半導体装置(半導体チップ)をフリップチップ接続した後、別途、半導体装置と配線基板等との間にアンダーフィル材を充填する工程を省略できる。
ストッパマスク層は、たとえば、熱可塑性樹脂やガラスからなるものとすることができる。ストッパマスク層のガラス転移温度は、突起電極を介した接合の際の温度(接合温度)以下であることが好ましい。
【0053】
たとえば、突起電極に錫やインジウムなどの低融点金属からなる層が形成されている場合、突起電極を介した接合は、これらの低融点金属の融点(たとえば、錫の場合は237℃、インジウムの場合は150℃)以上の温度で行われる。この場合、ストッパマスクのガラス転移温度は、たとえば、低融点金属の融点(固相線温度)以下であれば接合温度以下となる。
突起電極が金や銅などの融点が高い金属からなり、低融点金属層を有していない場合、接合温度は、接合プロセスにより室温〜350℃程度とされる。この場合、ストッパマスク層のガラス転移温度は、それらの接合温度以下とすることができる。
【0054】
また、突起電極の先端とストッパマスク層の表面とは連続した平坦面になるので、得られた半導体装置をフリップチップ接合する際、ストッパマスク層が軟化する前の段階で、半導体装置と配線基板等との間の空間は、ストッパマスク層でほぼ埋められた状態となる。この状態のストッパマスク層を加熱して軟化させることにより、半導体装置と配線基板等との間の空間を、より空隙を少なくしてストッパマスク層で満たすことができる。
【0055】
また、このような半導体装置は、同様の構造を有する他の半導体装置と活性層が形成された側の面を対向させ、突起電極の先端同士を接合し、いわゆるチップ・オン・チップ接続することができる。この場合も、フリップチップ接合の場合と同様、対向して接合された半導体装置(チップ)同士の空隙をストッパマスク層で埋めることができる。
上記平坦化工程の後、上記凹所を形成する工程の代わりに、上記ストッパマスク層の一部を除去して、上記金属材料を突出させる工程をさらに含むことを特徴とする半導体装置の製造方法により、先端がストッパマスク層から突出した突起電極を有する半導体装置が得られる。
【0056】
突起電極の先端がストッパマスク層から突出していることにより、チップ・オン・チップ接続を容易に行うことができる。この場合、突起電極はストッパマスク層からわずかに突出するようにすることが好ましい。これにより、両半導体装置(チップ)間の空隙がストッパマスク層によりほぼ満たされた状態とすることができる。
また、チップ・オン・チップ接続に用いる半導体装置(チップ)は、一方のみ、突起電極の先端がストッパマスク層から突出したものとし、他方を、突起電極の先端とストッパマスク層の表面とがほぼ同一平面上にのるものとしてもよい。
【0057】
請求項16に係る製造方法により得られる半導体装置は、上記先端がストッパマスク層から突出した突起電極を有する半導体装置とチップ・オン・チップ接続できる。この場合、上記先端がストッパマスク層から突出した突起電極を有する半導体装置の突出した突起電極を、請求項16記載の発明に係る半導体装置の凹所に嵌めて接合することができる。これにより、双方の半導体装置の突起電極同士を容易に接合し、かつ、ストッパマスク層により、双方の半導体装置の間の空隙をほぼ満たすことができる。
【0058】
請求項17記載の発明は、上記凹所を含む領域に上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする請求項16記載の半導体装置の製造方法である。
得られた半導体装置は、加熱することにより低融点金属層を溶融および固化させて、突起電極を配線基板の電極パッド等に接合できる。加熱温度は、低融点金属の融点(固相線温度)以上で、かつ、ストッパマスク層のガラス転移温度以上とすることができる。これにより、突起電極と配線基板の電極パッド等との接合し、同時にストッパマスク層で半導体基板と配線基板等との間を埋めることができる。
【0059】
また、同様の構造を有する2つの半導体装置を、突起電極同士を対向させて接合することもできる。この場合、一方の半導体装置は突起電極の先端(低融点金属層)がストッパマスク層の表面に対してほぼ面一またはわずかに窪んだ形状となるようにし、他方の半導体装置は、ストッパマスク層の表面から突起電極の先端がわずかに突出するようにすることが好ましい。これにより、2つの半導体装置を良好に接合し、かつ、加熱によりストッパマスク層を軟化させて、2つの半導体装置の間の空間を、ストッパマスク層で良好に満たすことができる。
【0060】
低融点金属層を形成する工程により、凹所外にも低融点金属層が形成される場合は、研磨等により凹所外の低融点金属層を除去することとしてもよい。凹所を利用することにより、先端にのみ低融点金属層が形成された突起電極を容易に得ることができる。
請求項18記載の発明は、上記金属材料供給工程により得られた突起電極の先端に、上記突起電極より固相線温度が低い低融点金属(86)からなる低融点金属層を形成する工程をさらに含むことを特徴とする請求項16記載の半導体装置の製造方法である。
【0061】
この発明によれば、低融点金属層を溶融および固化させることにより、この半導体装置を配線基板上の電極パッドにフリップ接合したり、同様の構造を有する他の半導体装置(チップ)とチップ・オン・チップ接続できる。接合(接続)の際、適当な温度に加熱することにより、ストッパマスク層を流動させて、この半導体装置(チップ)と配線基板上の電極パッドや他の半導体装置(チップ)との間をストッパマスク層で満たすことができる。
【0062】
請求項19記載の発明は、上記低融点金属層を形成する工程が、上記凹所を含む領域に上記低融点金属層を形成する工程を含むことを特徴とする請求項18記載の半導体装置の製造方法である。
この発明によれば、請求項13記載の発明と同様、凹所を利用して突起電極の先端に低融点金属層を形成できる。
【0063】
請求項20記載の発明は、上記低融点金属層を形成する工程の後、上記ストッパマスク層の一部を除去して、上記低融点金属層および上記突起電極を表面から突出させる工程をさらに含むことを特徴とする請求項18または19に記載の半導体装置の製造方法である。
この発明によれば、突起電極は低融点金属層が形成された後ストッパマスク層から突出される。したがって、低融点金属層は凹所を利用して容易に突起電極の先端にのみ形成できる。
請求項21記載の発明は、半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、上記開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、この金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記金属材料の表面を連続した平坦面にする平坦化工程とを含み、上記ストッパマスク層が、上記突起電極の固相線温度より低いガラス転移温度を有し、上記平坦化工程の後、上記ストッパマスク層の一部を除去して、上記突起電極を表面から突出させる工程と、上記金属材料供給工程により得られた突起電極の先端に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程と、上記平坦化工程の後、上記低融点金属層を形成する工程の前に、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程とをさらに含み、上記低融点金属層を形成する工程が、上記凹所を含む領域に上記低融点金属層を形成する工程を含むことを特徴とする半導体装置の製造方法である。
【0064】
請求項22記載の発明は、半導体基板(W)上に、所定の位置に開口(94a)を有し表面のうち上記開口以外の部分がほぼ同一平面上にのるストッパマスク層(94)を形成する工程と、上記開口内に熱硬化型の導電性ペースト(91)を、表面が上記ストッパマスク層とほぼ面一になるように充填するペースト充填工程と、このペースト充填工程の後、上記導電性ペーストを加熱することにより硬化させる硬化工程と、上記硬化工程による導電性ペーストの収縮に伴って生じた凹所(91a)内を含む領域に低融点金属からなる低融点金属層(96)を形成する工程とを含むことを特徴とする半導体装置(90)の製造方法である。
【0065】
この発明によれば、ストッパマスク層の表面は、開口が存在する部分を除いてほぼ平坦であり、また、導電性ペーストはストッパマスク層の表面とほぼ面一になるように充填される。したがって、複数の開口が形成されている場合は、各開口内に充填された導電性ペーストの表面は、ほぼ同一表面上にのる。同一種類の導電性ペーストの収縮率は、ほぼ一定であるので、硬化後の導電性ペーストの表面、すなわち、突起電極の先端もほぼ同一表面上にのるようになる。したがって、得られた半導体装置は、突起電極を介して良好に外部接続できる。
【0066】
また、請求項13、17または19記載の発明と同様、ストッパマスク層の凹所を利用して、突起電極の先端に低融点金属層を形成できる。
さらに、凹所は、導電性ペーストが硬化収縮する際に形成されるので、エッチング等による場合と比べて、容易に凹所を形成できる。
請求項23記載の発明は、上記低融点金属層を形成する工程が、化学蒸着法により上記低融点金属層を形成する工程を含むことを特徴とする請求項13、14、15、18、19、20および21のいずれかに記載の半導体装置の製造方法である。
【0067】
請求項24記載の発明は、上記低融点金属層を形成する工程が、スパッタ法により上記低融点金属層を形成する工程を含むことを特徴とする請求項13、14、15、18、19、20および21のいずれかに記載の半導体装置の製造方法である。
化学蒸着法やスパッタ法により、均一な膜厚および良好な膜質を有する低融点金属層を形成できる。
【0068】
請求項25記載の発明は、上記低融点金属層を形成する工程が、無電解メッキ法により上記低融点金属層を形成する工程を含むことを特徴とする請求項18記載の半導体装置の製造方法である。
この発明によれば、無電解メッキにより凹所内にのみ金属材料を供給できる。したがって、金属材料供給工程の後、凹所外に供給された金属材料を除去する必要はない。
請求項26記載の発明は、半導体基板上に、感光性を有する絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、この金属材料供給工程の後、上記ストッパマスク層を表面から除去して、上記突起電極を表面から突出させる工程とを含み、上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、上記ストッパマスク層を形成する工程が、上記ストッパマスク層を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含むことを特徴とする半導体装置の製造方法である。
請求項27記載の発明は、半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、この金属材料供給工程の後、上記ストッパマスク層を表面から除去して、上記突起電極を表面から突出させる工程とを含み、上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、上記金属材料供給工程が、上記開口内を上記金属材料で満たす工程を含み、上記金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記開口内の上記金属材料の表面を連続した平坦面にする平坦化工程と、上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程と、この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程とをさらに含むことを特徴とする半導体装置の製造方法である。
請求項28記載の発明は、半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、上記開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、この金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記金属材料の表面を連続した平坦面にする平坦化工程と、上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程とを含み、上記ストッパマスク層が、上記突起電極の固相線温度より低いガラス転移温度を有し、上記凹所を含む領域に上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする半導体装置の製造方法である。
請求項29記載の発明は、上記低融点金属層を形成する工程が、無電解メッキ法により上記低融点金属層を形成する工程を含むことを特徴とする請求項28記載の半導体装置の製造方法である。
請求項30記載の発明は、半導体基板上に、絶縁体からなり所定の位置に開口を有し、単一の材料からなるストッパマスク層を形成する工程と、上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、この金属材料供給工程の後、上記ストッパマスク層の一部を表面から除去して、上記突起電極を表面から突出させる工程とを含み、上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、上記金属材料供給工程が、上記開口内を上記金属材料で満たす工程を含み、上記金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記開口内の上記金属材料の表面を連続した平坦面にする平坦化工程をさらに含み、上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程と、この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程とをさらに含むことを特徴とする半導体装置の製造方法である。
請求項31記載の発明は、上記ストッパマスク層を形成する工程が、上記ストッパマス ク層の上にエッチング用開口を有するレジスト膜を形成する工程と、上記エッチング用開口を介して上記ストッパマスク層をエッチングすることにより、上記開口を形成する工程とを含み、上記金属材料供給工程が、上記レジスト膜のエッチング用開口を介して、上記ストッパマスク層の開口内に上記金属材料を供給する工程を含むことを特徴とする請求項30記載の半導体装置の製造方法である。
【0069】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、本発明の第1の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置10は、パッケージングされていない半導体基板8を有しており、いわゆるフリップチップ接続が可能である。半導体基板8の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)2が形成されており、活性層2上の所定の位置には、たとえば、アルミニウム(Al)、銅(Cu)、それらの合金、金(Au)からなり、活性層2の機能素子に電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)3が形成されている。活性層2の上には、活性層2を保護するためのパッシベーション膜(図示せず。)が、電極パッド3を露出させるように形成されている。
【0070】
電極パッド3からは、柱状の突起電極7が突出している。突起電極7は、電極パッド3とは異なる材料からなるものであってもよく、同じ材料からなるものであってもよい。この半導体装置10は、突起電極7を配線基板に形成された電極パッドなどに接合して、フリップチップ接続可能である。これにより、活性層2の機能素子を、電極パッド3および突起電極7を介して外部接続できる。
図2および図3は、図1に示す半導体装置10の製造方法を説明するための図解的な断面図である。
【0071】
先ず、半導体基板の一例である半導体ウエハ(以下、単に「ウエハ」という。)Wの予め平坦にされた一方表面に、機能素子や配線を含む活性層2が形成され、活性層2上の所定の位置に電極パッド3が形成される。この状態が図2(a)に示されている。その後、電極パッド3を露出させるように、パッシベーション膜(図示せず)が形成される。
続いて、電解メッキ、無電解メッキ、化学蒸着法(CVD ; Chemical Vapor Deposition)、スパッタ法などの方法により、以上の工程を経たウエハWの活性層2側の面に、全面に金属からなるストッパマスク層4が形成される。ストッパマスク層4は突起電極7より硬い材料からなり、たとえば、突起電極7が金(ビッカース硬度24)や銅(ビッカース硬度78)からなる場合、ストッパマスク層4はクロム(Cr;ビッカース硬度130)からなるものとすることができる。
【0072】
電解メッキにより、ストッパマスク層4を形成する場合は、ウエハWの活性層2側の面に、予めスパッタなどの方法により導電性を有するシード層が形成される。このシード層を介してメッキ液との間に電流が流されることにより、シード層の上に金属原子が被着されてストッパマスク層4が形成される。
得られたストッパマスク層4の厚さが均一でない場合や表面の平坦性が悪い場合は、CMP(Chemical Mechanical Polishing)によって、厚さが均一にされ表面が平坦化される(図2(b)参照)。
【0073】
次に、ストッパマスク層4の上に、全面にレジスト膜(フォトレジスト)5が形成され、フォトリソグラフィによりレジスト膜5の電極パッド3上方にある部分が除去されてエッチング用開口5aが形成される。エッチング用開口5aの幅は、たとえば、電極パッド3の幅より狭く、パッシベーション膜(図示せず)からの電極パッド3の露出幅より広くなるようにされる(図2(c)参照)が、これに限定されるものではない。
【0074】
その後、レジスト膜5のエッチング用開口5aを介して、ストッパマスク層4がエッチングされる。これにより、ストッパマスク層4には、レジスト膜5のエッチング用開口5aと連続した開口4aが形成される。開口4aの底には電極パッド3が露出する。
この工程は、エッチング液を用いたウェットエッチングにより行うことも可能であるが、異方性ドライエッチングにより行うことが好ましい。ドライエッチングでは、エッチング媒体がウエハWにほぼ垂直にストッパマスク層4に衝突させられてエッチングされるので、図3(d)に示すように、開口4aの内壁面は、ウエハWにほぼ垂直になる。また、電極パッド3をストッパマスク層4よりエッチング耐性を有するものとすることにより、電極パッド3がエッチングされないようにストッパマスク層4をエッチングできる。
【0075】
次に、レジスト膜5が除去された後、化学蒸着法、スパッタ法などにより、以上の工程を経たウエハWの活性層2側の面に、開口4aを完全に埋めるように、たとえば金が供給され、金からなる金属膜6が形成される。金属膜6は、図3(e)に示すように、ストッパマスク層4の上にも堆積する。
続いて、ウエハWの金属膜6が形成された面が、たとえば、CMPにより研磨(研削)されて、開口4a外に形成された金属膜6が除去される。この工程は、化学的な研磨を伴わない機械的な研磨によって行ってもよい。この際、ストッパマスク層4により、金属膜6の研磨くずが活性層2に至るのを防止できる。
【0076】
これにより、ストッパマスク層4の表面と金属膜6の表面とは、連続した平坦面となる(図3(f)参照)。
ストッパマスク層4が、たとえば、クロムからなる場合、金からなる金属膜6よりストッパマスク層4の方が硬い。このため、機械的な研磨により、ストッパマスク層4上の金属膜6が除去された後、ストッパマスク層4がほとんど除去されないようにすることが可能である。
【0077】
金属膜6の残部は電極パッド3に接合された突起電極7となる。突起電極7の先端面は、従来の方法による突起電極106の先端面(図26(c)(d)、図27(e)、および図28(f)(g)参照))のように、パッシベーション膜(図示せず)による段差の影響により中央部で窪んだ形状になることはない。
続いて、ウェットエッチングによりストッパマスク層4が除去されて、突起電極7は電極パッド3から突出した状態となる。この工程は、金属膜6(たとえば、金)よりストッパマスク層4(たとえば、クロム)に対する腐食性が強いエッチング液を用いて、ストッパマスク層4をエッチングすることにより実施できる。また、この工程はドライエッチングにより実施してもよい。
【0078】
その後、ウエハWが半導体基板8の個片に切断されて、図1に示す半導体装置10が得られる。
以上の半導体装置の製造方法において、クロムからなるストッパマスク層4は、従来の製造方法で使用されているレジスト膜(フォトレジスト)105(図26参照)と比べて弾性率や剛性率が高く、力が加えられた場合に変形しにくい。このため、金属膜6が形成される際、金属膜6のうち開口4aの側壁に沿う面は、開口4aの初期的な形状を反映して、ウエハWにほぼ垂直になる。したがって、突起電極7の側面はウエハWにほぼ垂直(ストレート)になる。すなわち、従来の製造方法による突起電極106のように、成長するにしたがってその先端の幅が大きくなったりすることがなく、逆台形の断面形状(図26(d)参照)を有することはない。
【0079】
特に、隣接した突起電極7の間隔(ピッチ)が狭く設計されていた場合、ストッパマスク層4も薄くされるが、ストッパマスク層4はこのような場合でも変形しにくい。このため、隣接した突起電極7の間隔(ピッチ)が狭く設計されていた場合でも、これらの突起電極7の先端が互いに容易に接触し、電気的に短絡されることはない。すなわち、この製造方法により、突起電極7を狭ピッチ化した半導体装置10を製造可能である。
【0080】
また、ストッパマスク層4の表面は、金属膜6の形成前にすでに平坦にされているので、金属膜6が研磨されることにより、高さの均一性が高い突起電極7が得られる。また、仮にウエハW表面の平坦性が悪い場合でも、突起電極7の先端は、高い精度でほぼ同一平面上にのるようになる。したがって、このような突起電極7を備えた半導体装置10は、配線基板にフリップチップ接続する際、いずれの突起電極7も配線基板に形成された電極パッド等に接触でき、良好に接合できる。突起電極7の先端面に窪みがなく平坦であることによっても、良好な接合が確保される。
【0081】
従来のレジスト膜105を用いた製造方法では、突起電極106はレジスト膜105の表面から突出しないように形成されていたので、レジスト膜105を除去した後でなければ突起電極106の先端を研磨できなかった。この場合、研削圧は突起電極106の先端でのみ受けることになるので、容易に研磨できなかった。
これに対して、以上の実施形態においては、金属膜6を研磨(研削)する際、研削圧はストッパマスク層4全面で受けることになる。したがって、通常の機械的な研削プロセス(CMPを含む。)が適用でき、特殊な研削プロセスは不要である。
【0082】
さらに、化学蒸着法やスパッタ法では、メッキによる成膜が困難な場合でも成膜できることがある。たとえば、電解メッキによる成膜の場合、メッキ液に曝されるパターン開口部がある程度大きくなければメッキできず、無電解メッキの場合、メッキが施される下地を構成する金属の種類によりメッキ可能な金属の種類が決まってしまう。化学蒸着法やスパッタ法ではこのような制約がなく、突起電極7を容易に形成できる。
【0083】
さらに、化学蒸着法やスパッタ法で金属膜6を形成する場合、シード層となるバリアメタル層(UBM ; Under Bump Metal)を形成する必要はない。したがって、突起電極7形成後不要な部分のバリアメタル層を除去する際に、バリアメタル層がオーバーエッチングされることによる問題は生じ得ない。
図4は、第1の実施形態の変形例に係る製造方法により得られる半導体装置の図解的な断面図である。図1に示す半導体装置10と同一構成である部分は同一符号を付して説明を省略する。
【0084】
この半導体装置15の突起電極7の先端には、錫(Sn)、インジウム(In)、それらの合金などの低融点金属からなる薄い低融点金属層16が形成されている。半導体装置15は、低融点金属層16を溶融および固化させて、配線基板に形成された電極パッドなどにフリップチップ接続可能である。
図5は、図4に示す半導体装置15の製造方法を説明するための図解的な断面図である。図3に示すウエハWと同一構成である部分は、図5中に図3の場合と同一符号を付して説明を省略する。
【0085】
第1の実施形態に係る製造方法により、CMP等による金属膜6の研磨までが終了したウエハW(図3(f)参照)上の突起電極7が、ドライエッチングまたはウェットエッチングにより、一定の厚さ(以下、「エッチバック厚」という。)Teだけ除去される。これにより、突起電極7の上には凹所6aが形成される。この状態が、図5(g)に示されている。
次に、以上の工程を経たウエハWの活性層2側の面に、化学蒸着法またはスパッタ法により、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層16が形成される。低融点金属層16は、凹所6aによる段差を有するストッパマスク層4および突起電極7の表面に沿って形成される。低融点金属層16の厚さは、たとえば、エッチバック厚Teより薄くされる(図5(h)参照)が、エッチバック厚Teより厚くてもよい。低融点金属層16の厚さがエッチバック厚Teより厚い場合は、低融点金属層16はディップ法により形成してもよい。
【0086】
続いて、ストッパマスク層4が露出するまで、低融点金属層16が研磨(研削)される。これにより、低融点金属層16は、凹所6a内にのみ存在する状態となる(図5(i)参照)。その後、ウェットエッチングによりストッパマスク層4が除去されて、突起電極7は電極パッド3から突出した状態となる。化学蒸着法により形成された場合、低融点金属層16は、凹所6aの内壁面に形成されていた部分が、突起電極7先端周縁部で他の部分からわずかに突出する。
【0087】
スパッタ法により形成された場合、低融点金属層16は凹所6aの内壁面にはほとんど形成されないので、化学蒸着法で形成された低融点金属層16が有するような突出した部分はできない。また、凹所6aを完全に埋めて低融点金属層16が形成され場合は、低融点金属層16がどのような方法により形成されたかによらず、低融点金属層16には突出した部分はできない。
この工程は、金属膜6(金)および低融点金属層16(錫、インジウムなど)よりストッパマスク層4(クロム)に対する腐食性が強いエッチング液を用いて実施することができる。
【0088】
その後、ウエハWが半導体基板8の個片に切断されて、図4に示す半導体装置15が得られる。
以上の半導体装置15の製造方法において、低融点金属層16は化学蒸着法やスパッタ法により形成されるが、これらの方法では、薄い膜を膜厚の精度を高くして良好な膜質で形成できる。たとえば、低融点金属層16を無電解メッキにより形成すると、低融点金属層16の膜厚のばらつきは数μm程度になる。これに対して、化学蒸着法やスパッタ法では、膜厚のばらつきを数Å程度にすることができる。
【0089】
また、無電解メッキにより成膜可能な金属材料の種類は、電解メッキの場合よりさらに限られるが、化学蒸着法やスパッタ法ではこのような制約はほとんどなく、様々な種類の低融点金属からなる低融点金属層16を形成できる。
さらに、この実施形態の製造方法によれば、低融点金属層16は突起電極7の先端にのみ形成されるので、半導体装置15は、上述の不都合を生じることなく良好に外部接続できる。
【0090】
金属膜6をドライエッチングまたはウェットエッチングして凹所6aを形成(図5(g)参照)する代わりに、金属膜6を形成する工程(図3(e)参照)において、開口4a内が完全に金属膜6で満たされるまでに、金属膜6のもととなる金属材料の供給を止めるようにしてもよい。この場合、開口4a外の金属膜6をCMPにより除去することにより、図5(g)に示すものと同様の凹所が得られる。
【0091】
図6は、本発明の第2の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置20は、パッケージングされていない半導体基板28を含んでおり、いわゆるフリップチップ接続が可能である。半導体基板28の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)22が形成されており、活性層22上の所定の位置には、活性層22の機能素子に電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)23が形成されている。活性層22の上には、活性層22を保護するためのパッシベーション膜(図示せず)が、電極パッド23を露出させるように形成されている。電極パッド23の上には、柱状の突起電極27が電極パッド23にほぼ垂直に接合されている。
【0092】
活性層22の上には、電極パッド23全体および突起電極27のおよそ半分を埋没させるように、保護膜21が形成されている。突起電極27の先端側のおよそ半分は、保護膜21から突出している。保護膜21は、酸化珪素(SiO2)などの絶縁体からなる。
この半導体装置20は、突起電極27を配線基板に形成された電極パッドなどに接合して、フリップチップ接続できる。パッシベーション膜に加えて、保護膜21が形成されていることにより、活性層22に形成されたデバイスは、より損傷を受けにくくなっている。
【0093】
図7および図8は、図6に示す半導体装置20の製造方法を説明するための図解的な断面図である。
先ず、ウエハWの一方表面に、機能素子や配線を含む活性層22が形成され、活性層22上の所定の位置に電極パッド23が形成される。この状態が図7(a)に示されている。その後、電極パッド23を露出させるようにパッシベーション膜が形成される(図示せず。)。
【0094】
続いて、化学蒸着法などにより、以上の工程を経たウエハWの活性層22側の面に、全面にたとえば酸化珪素や窒化珪素などの絶縁体(単一の材料)からなるストッパマスク層24が形成される。ストッパマスク層24は、1.5GPa以上の弾性率を有している。得られたストッパマスク層24の表面は、平坦性が悪い場合は、CMPによって平坦化される。この状態が図7(b)に示されている。
次に、ストッパマスク層24の上に、全面にレジスト膜(フォトレジスト)25が形成され、フォトリソグラフィによりレジスト膜25の電極パッド23上方にある部分が除去されて、エッチング用開口25aが形成される。エッチング用開口25aの幅は、たとえば、電極パッド23の幅より狭く、電極パッド23のパッシベーション膜(図示せず)からの露出幅より広くなるようにされる(図7(c)参照)が、これに限定されるものではない。
【0095】
その後、レジスト膜25のエッチング用開口25aを介して、ストッパマスク層24がエッチングされる。これにより、ストッパマスク層24には、レジスト膜25のエッチング用開口25aと連続した開口24aが形成される。開口24aの底には、電極パッド23が露出する。この工程は、ドライエッチングにより行うことが好ましく、この場合、図8(d)に示すように、開口24aの内壁面は、ウエハWにほぼ垂直になる。
【0096】
次に、レジスト膜25が除去された後、化学蒸着法や電解メッキなどにより、以上の工程を経たウエハWの活性層22側の面に、開口24aを完全に埋めるように金属(たとえば、金)からなる金属膜26が形成される。メッキにより、金属膜26を形成する場合は、以上の工程を経たウエハWの活性層22側の面に、導電性を有するシード層が予め形成される。金属膜26は、特に化学蒸着法により形成された場合は、図8(e)に示すように、ストッパマスク層24の上にも堆積する。
【0097】
続いて、ウエハWの金属膜26が形成された面が、CMPにより研磨されて、開口24a外に形成された金属膜26が除去される。これにより、図8(f)に示すように、ストッパマスク層24の表面と金属膜26の表面とは連続した平坦面となる。金属膜26がメッキにより形成された場合、開口24a内で金属膜26は下地となるシード層の断面形状を反映して成長し、金属膜26の表面は中央部が窪んだ形状を有することがある。このような場合でも、研磨により金属膜26の表面は平坦にされる。金属膜26の残部は、電極パッド23に接合された突起電極27となる。
【0098】
ストッパマスク層24が、たとえば、酸化珪素からなる場合、金属膜26よりストッパマスク層24の方が硬い。このため、CMPにより、ストッパマスク層24上の金属膜26が除去された後、ストッパマスク層24がほとんど除去されないようにすることが可能である。すなわち、ストッパマスク層24と金属膜26との硬度差により、実質的にストッパマスク層24上の金属膜26のみを選択的に除去できる。
【0099】
続いて、ウェットエッチングによりストッパマスク層24が、所定の厚さ(たとえば、突起電極27の厚さのおよそ半分に相当する厚さ)だけ除去される。ストッパマスク層24の残部は、保護膜21となる。この工程は、突起電極27よりストッパマスク層24に対する腐食性が強いエッチング液を用いて行われ、突起電極27がほとんどエッチングされないようにされる。これにより、突起電極27は、先端側が保護膜21から突出する。
【0100】
その後、ウエハWが半導体基板28の個片に切断されて、図6に示す半導体装置20が得られる。
以上の半導体装置の製造方法において、たとえば、酸化珪素からなるストッパマスク層24は、従来の製造方法で使用されているレジスト膜(フォトレジスト)105(図26参照)と比べて硬い。従来の製造方法において使用されていたレジスト膜105の弾性率は、およそ1GPa程度である。したがって、1.5GPa以上の弾性率を有するストッパマスク層24は、同じ大きさの力が加えられた場合に、レジスト膜105より変形しにくい。
【0101】
このため、金属膜26が形成される際、金属膜26のうち開口24aの側壁に沿う面は、開口24aの初期形状を反映して、ウエハWにほぼ垂直になる。したがって、突起電極27の側面はウエハWにほぼ垂直(ストレート)になる。すなわち、従来の製造方法の突起電極106のように、成長するにしたがってその先端の幅が大きくなり、逆台形の断面形状(図26(d)参照)を有することはない。
【0102】
このため、隣接した突起電極27の間隔(ピッチ)が狭く設計されていた場合でも、これらの突起電極27の先端が互いに接触し、電気的に短絡されることはない。すなわち、この製造方法により、突起電極27を狭ピッチで配した半導体装置20を製造可能である。
また、CMPによる金属膜26の研磨により、研磨後の金属膜26の表面、すなわち、突起電極27の先端は、一つの平坦な面(同一平面)上にのるようになる。これは、ウエハW表面の平坦性が悪い場合でも同様である。したがって、このような突起電極27を備えた半導体装置20は、配線基板に形成された電極パッド等に良好に接合できる。
【0103】
さらに、金属膜26が化学蒸着法やスパッタ法により形成される場合は、第1の実施形態と同様、突起電極27を構成する金属材料の選択の幅が広い。
ストッパマスク層24は、感光性樹脂からなるものであってもよい。この場合、ストッパマスク層24の開口24aは以下のようにして形成することができる。先ず、電極パッド23までが形成されたウエハW(図7(a)参照)の電極パッド23側の面に、全面に感光性を有するストッパマスク層24またはその前駆体層が形成される。
【0104】
ストッパマスク層24は、たとえば、ポジ型のフォトレジスト材料からなるものとすることができる。この場合、図7(c)に示すレジスト膜25と同様の位置(電極パッド23の上方)に開口を有するマスクを介して、ストッパマスク層24を露光する。その後、適当なエッチング液でストッパマスク層24をエッチング(現像)することにより、図8(d)〜(f)に示すような開口24aが形成されたストッパマスク層24が得られる。
【0105】
ストッパマスク層24は、たとえば、ネガ型のフォトレジスト材料からなるものであってもよい。この場合、ストッパマスク層24の前駆体層を、図7(c)に示すレジスト膜25とは開口部と非開口部とが反転したマスクを用いて露光した後現像することにより、図8(d)〜(f)に示すような開口24aが形成されたストッパマスク層24が得られる。ストッパマスク層24は、感光性のポリイミドからなるものであってもよい。
【0106】
図9は、第2の実施形態の変形例に係る製造方法により得られる半導体装置の図解的な断面図である。図6に示す半導体装置20と同一構成である部分は同一符号を付して説明を省略する。
この半導体装置35の突起電極27の先端には、錫、インジウム、それらの合金などの低融点金属からなる薄い低融点金属層36が形成されている。低融点金属層36や突起電極27の先端は、ストッパマスク層24から突出していない。半導体装置35は、低融点金属層36を溶融および固化させて、たとえば、突起電極27に対応する突出した突起電極を有する他の半導体装置(チップ)と、チップ・オン・チップ接合できる。
【0107】
図10は、図9に示す半導体装置35の製造方法を説明するための図解的な断面図である。図8に示すウエハWと同一構成である部分は、図10中に図8の場合と同一符号を付して説明を省略する。
第2の実施形態に係る製造方法により、CMPによる金属膜26の研磨までが終了したウエハW(図8(f)参照)上の突起電極27が、ドライエッチングまたはウェットエッチングにより、一定のエッチバック厚Teだけ除去される。これにより、ストッパマスク層24および突起電極27の表面で、突起電極27の上には凹所26aが形成される。この状態が、図10(g)に示されている。
【0108】
次に、以上の工程を経たウエハWの活性層22側の面に、化学蒸着法、スパッタ法などにより、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層36が形成される。低融点金属層36は、凹所26aによる段差を有するストッパマスク層24および突起電極27の表面に沿って形成される。低融点金属層36の厚さは、たとえば、エッチバック厚Teより薄くされる(図10(h)参照)が、エッチバック厚Teより厚くてもよい。低融点金属層36の厚さがエッチバック厚Teより厚い場合は、低融点金属層36はディップ法により形成してもよい。
【0109】
続いて、ストッパマスク層24が露出するまで、低融点金属層36が研磨(研削)される。これにより、低融点金属層36は、凹所26a内にのみ存在する状態となる(図10(i)参照)。
その後、ウエハWが半導体基板28の個片に切断されて、図9に示す半導体装置35が得られる。
以上のように、金属からなるストッパマスク層4を用いた場合(図5参照)と同様に、絶縁体からなるストッパマスク層24を用いた場合でも、適当なエッチング媒体およびエッチング方法を選択することにより、凹所26aを形成することができる。そして、この凹所26aを利用することにより、先端にのみ低融点金属層36が形成された突起電極27を得ることができる。
【0110】
突起電極27をドライエッチングまたはウェットエッチングして凹所26aを形成(図10(g)参照)する代わりに、金属膜26を形成する工程(図8(e)参照)において、開口24a内が完全に金属膜26で満たされるまでに、もとになる金属材料の供給を止めるようにしてもよい。この場合、開口24a外の金属膜26をCMPにより除去することにより、図10(g)に示すものと同様の凹所が得られる。
【0111】
図11は、本発明の第3の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置40は、パッケージングされていない半導体基板48を有しており、いわゆるフリップチップ接続が可能である。半導体基板48の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)42が形成されており、活性層42上の所定の位置には、活性層42の機能素子と電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)43が形成されている。活性層42の上には、活性層42を保護するためのパッシベーション膜(図示せず。)が、電極パッド43を露出させるように形成されている。
【0112】
電極パッド43からは、柱状の突起電極47が突出している。突起電極47は、電極パッド43と同じ材料からなるものであってもよく、異なる材料からなるものであってもよい。突起電極47は、たとえば、金からなる。電極パッド43と突起電極47との間には、薄いバリアメタル層41が設けられている。これにより、バリアメタル層41をまたいだ金属元素の拡散が防止されて、電極パッド43や活性層42が保護される。この半導体装置40は、突起電極47を配線基板に形成された電極パッドなどに接合して、フリップチップ接続できる。
【0113】
図12および図13は、図11に示す半導体装置40の製造方法を説明するための図解的な断面図である。
先ず、ウエハWの予め平坦化された一方表面に、機能素子や配線を含む活性層42が形成され、活性層42上の所定の位置に電極パッド43が形成される。その後、電極パッド43を露出させるように、パッシベーション膜(図示せず)が形成される。さらに、以上の工程を経たウエハWの活性層42側の面に、全面にバリアメタル層41が薄く形成される。この状態が図12(a)に示されている。
【0114】
バリアメタル層41は、電極パッド43や突起電極47との密着性が高い金属からなることが好ましく、たとえば、金(Au)からなる突起電極47を形成する場合は、バリアメタル層41はチタンタングステン(TiW)からなるものとすることができる。
続いて、電解メッキ、化学蒸着法などにより、以上の工程を経たウエハWの活性層42側の面に、全面にたとえばクロムなどの金属からなるストッパマスク層44が形成される。電解メッキにより、ストッパマスク層44が形成される場合は、バリアメタル層41がシード層となって、バリアメタル層41の上に金属原子が被着されてストッパマスク層44が形成される。
【0115】
得られたストッパマスク層44の表面は、平坦性が悪い場合は、CMPによって平坦化される。この状態が、図12(b)に示されている。
次に、ストッパマスク層44の上に、全面にレジスト膜(フォトレジスト)45が形成され、フォトリソグラフィによりレジスト膜45の電極パッド43上方にある部分が除去されてエッチング用開口45aが形成される。エッチング用開口45aの幅は、たとえば、電極パッド43の幅より狭く、パッシベーション膜(図示せず)からの電極パッド43の露出幅よりも広くされる(図12(c)参照)が、これに限定されるものではない。
【0116】
その後、レジスト膜45のエッチング用開口45aを介して、ストッパマスク層44がエッチングされる。これにより、ストッパマスク層44には、レジスト膜45のエッチング用開口45aと連続した開口44aが形成される。開口44aの底には、バリアメタル層41が露出する。この工程は、異方性ドライエッチングにより行うことが好ましく、この場合、図13(d)に示すように、開口44aの内壁面は、ウエハWにほぼ垂直になる。
【0117】
次に、開口44aおよびエッチング用開口45a内に、電解メッキにより、たとえば、金からなる金属膜46が形成される。この際、バリアメタル層41を介してメッキ液との間で電流が流され、金属膜46はバリアメタル層41の上に成長していく。すなわち、開口44a,45aは、バリアメタル層41側から金属膜46により埋められていく。金属膜46の形成は、金属膜46により、開口44aが完全に満たされた後、エッチング用開口45aが完全に満たされる前に終了される。これにより、図13(e)に示すように、金属膜46は開口44a内およびエッチング用開口45a内にのみ存在する状態となる。
【0118】
その後、ウエハWの金属膜46が形成された側の面が、CMPにより研磨(研削)されて、金属膜46のうちストッパマスク層44の表面から突出した部分が除去される。金属膜46の研磨は、レジスト膜45を予め除去してから行ってもよく、レジスト膜45が存在する状態で行い、金属膜46とレジスト膜45とを同時に除去してもよい。
これにより、ストッパマスク層44の表面と金属膜46の表面とは、連続した平坦面となる(図13(f)参照)。ストッパマスク層44の硬度が、金属膜46の硬度より大きい場合は、実質的にストッパマスク層44の表面から突出した金属膜46のみを選択的に除去できる。金属膜46の残部は、突起電極47となる。
【0119】
続いて、突起電極47とのエッチングレートの差を利用したエッチングなどにより、ストッパマスク層44が除去され、さらに、ストッパマスク層44が除去された後に露出しているバリアメタル層41が除去される。これにより、バリアメタル層41は、電極パッド43と金属膜46との間に挟まれた部分のみが残る。突起電極47は、ウエハW(電極パッド43)の表面から突出した状態となる。その後、ウエハWが半導体基板48の個片に切断されて、図11に示す半導体装置40が得られる。
【0120】
以上の半導体装置の製造方法では、金属膜46を形成する工程が、第1および第2の実施形態における場合と大きく異なる。すなわち、第1および第2の実施形態では、金属膜6,26の形成はレジスト膜5,25を除去した後に行われる(図3(e)および図8(e)参照)のに対し、本実施形態では、レジスト膜45を残したまま金属膜46が形成される(図13(e)参照)。
そして、第1および第2の実施形態では、金属膜6,26は開口4a,24a外の広い領域(ストッパマスク層4,24の上)にも形成されるのに対して、本実施形態では、金属膜46は開口44a外ではエッチング用開口45a内にのみ形成される。すなわち、開口4a,24a,44a外に形成される金属膜6,26,46の量は、第1および第2の実施形態と比べて、本実施形態では格段に少ない。
【0121】
このため、研磨(研削)により除去される金属膜6,26,46の量は、本実施形態では、第1および第2の実施形態の場合と比べて少なくなる。したがって、本実施形態のように金属膜46が高価な金からなる場合、研磨により失われる金の量を少なくできるので、コストを低減できる。
また、研磨により金属膜46の表面がほぼ同一平面上にのることは、第1および第2の実施形態の場合と同様であり、突起電極47の高さは揃い、それらの先端はほぼ同一平面上にのる。
【0122】
本実施形態では、金属膜46は電解メッキで形成されるが、無電解メッキで形成されてもよい。
本実施形態では、バリアメタル層41はストッパマスク層44が形成される前に、活性層42および電極パッド43の上に全面に形成されるが、バリアメタル層41は、ストッパマスク層44に開口44aが形成された後、開口44a内に露出した電極パッド43上にのみ形成されるようにしてもよい。この場合、ストッパマスク層44は、CVDなどの方法により形成することができ、バリアメタル層41はメッキにより形成することができる。
【0123】
このような製造方法によれば、バリアメタル層41は最初から電極パッド43上にのみ形成される。したがって、ストッパマスク層44が絶縁体材料からなり、ストッパマスク層44を残して(完全に除去せずに)半導体装置を形成する場合でも、電極パッド43同士がバリアメタル層41により短絡されることはない。
図14は、第3の実施形態の変形例に係る製造方法により得られる半導体装置の図解的な断面図である。図11に示す半導体装置40と同一構成である部分は同一符号を付して説明を省略する。
【0124】
この半導体装置55の突起電極47の先端には、錫、インジウム、それらの合金などの低融点金属からなる薄い低融点金属層56が形成されている。半導体装置55は、低融点金属層56を溶融および固化させて、配線基板に形成された電極パッドなどにフリップチップ接続可能である。
図15は、図14に示す半導体装置55の製造方法を説明するための図解的な断面図である。図13に示すウエハWと同一構成である部分は、図15中に図13の場合と同一符号を付して説明を省略する。
【0125】
第3の実施形態に係る製造方法により、CMPによる金属膜46の研磨までが終了したウエハW(図13(f)参照)上の突起電極47が、ドライエッチングまたはウェットエッチングにより、一定のエッチバック厚Teだけ除去される。これにより、ストッパマスク層44の表面および突起電極47の表面で、突起電極47の上には凹所46aが形成される。この状態が、図15(g)に示されている。
【0126】
次に、以上の工程を経たウエハWの活性層42側の面に、化学蒸着法またはスパッタ法により、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層56が形成される。低融点金属層56は、凹所46aによる段差を有するストッパマスク層44および突起電極47の表面に沿って形成される。低融点金属層56の厚さは、たとえば、エッチバック厚Teより薄くされる(図15(h)参照)が、エッチバック厚Teより厚くてもよい。低融点金属層56の厚さがエッチバック厚Teより厚い場合は、低融点金属層56はディップ法により形成してもよい。
【0127】
続いて、ストッパマスク層44が露出するまで、低融点金属層56が研磨(研削)される。これにより、低融点金属層56は、凹所46a内にのみ存在する状態となる(図15(i)参照)。
次に、ストッパマスク層44が除去され、さらに、ストッパマスク層44が除去された後に露出しているバリアメタル層41が除去される。これにより、バリアメタル層41は、電極パッド43と突起電極47との間に挟まれた部分のみが残る。突起電極47は、ウエハW(電極パッド43)の表面から突出した状態となる。その後、ウエハWが半導体基板48の個片に切断されて、図14に示す半導体装置55が得られる。
【0128】
図16は、本発明の第4の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置60は、パッケージングされていない半導体基板68を有しており、いわゆるフリップチップ接続が可能である。半導体基板68の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)62が形成されており、活性層62上の所定の位置には、活性層62の機能素子に電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)63が形成されている。活性層62の上には、活性層62を保護するためのパッシベーション膜(図示せず。)が、電極パッド63を露出させるように形成されている。
【0129】
電極パッド63からは、柱状の突起電極67が突出している。突起電極67は金などの金属材料からなる。電極パッド63と突起電極67との間には、薄いバリアメタル層(UBM)61が設けられている。これにより、バリアメタル層61をまたいだ金属元素の拡散が防止されて、電極パッド63や活性層62が保護される。この半導体装置60は、突起電極67を配線基板に形成された電極パッドなどに接合して、フリップチップ接続できる。
【0130】
突起電極67の側面には、酸化物または窒化物からなる拡散防止膜69が形成されている。
図17および図18は、図16に示す半導体装置60の製造方法を説明するための図解的な断面図である。
先ず、ウエハWの予め平坦化された一方表面に、機能素子や配線を含む活性層62が形成され、活性層62上の所定の位置に電極パッド63が形成される。この状態が図17(a)に示されている。その後、電極パッド63を露出させるように、パッシベーション膜(図示せず)が形成される。さらに、以上の工程を経たウエハWの活性層62側の面に、全面にバリアメタル層61が薄く形成される。
【0131】
続いて、電解メッキ、化学蒸着法などにより、以上の工程を経たウエハWの活性層62側の面に、全面にたとえばクロムなどの金属からなるストッパマスク層64が形成される。電解メッキにより、ストッパマスク層64を形成する場合は、バリアメタル層61がシード層となって、バリアメタル層61の上に金属原子が被着されてストッパマスク層64が形成される。
得られたストッパマスク層64の厚さが均一でない場合や、表面の平坦性が悪い場合は、CMPによって均一な厚さにされ表面が平坦化される(図17(b)参照)。
【0132】
次に、ストッパマスク層64の上に、全面にレジスト膜(フォトレジスト)65が形成され、フォトリソグラフィによりレジスト膜65の電極パッド63上方にある部分が除去されてエッチング用開口65aが形成される。エッチング用開口65aの幅は、たとえば、電極パッド63の幅より狭く、パッシベーション膜(図示せず)からの電極パッド63の露出幅より広くされる(図17(c)参照)が、これに限定されるものではない。
【0133】
その後、レジスト膜65のエッチング用開口65aを介して、ストッパマスク層64がエッチングされる。これにより、ストッパマスク層64には、レジスト膜65のエッチング用開口65aと連続した開口64aが形成される。開口64aの底には、バリアメタル層61が露出する。この工程は、異方性ドライエッチングにより行うことが好ましく、この場合、開口64aの内壁面は、ウエハWにほぼ垂直になる。
【0134】
次に、レジスト膜65が除去された後、CVDによりストッパマスク層64およびバリアメタル層61の露出表面に、酸化物、窒化物、または金属からなる拡散防止膜69が形成される。拡散防止膜69が金属からなる場合、拡散防止膜69はバリアメタル層61と同様の金属材料からなるものとすることができる。
そして、ドライエッチング(異方性エッチング)により、ストッパマスク層64上およびバリアメタル層61上の拡散防止膜69が除去されて、拡散防止膜69が開口64aの内壁面にのみ形成された状態とされる。この状態が、図18(d)に示されている。
【0135】
続いて、開口64aを完全に埋めるように金属膜66が形成される。この際、バリアメタル層61はシード層として機能し、金属膜66はバリアメタル層61の上に成長していく。すなわち、開口64aは、バリアメタル層61側から金属膜66により埋められていく。
金属膜66は、拡散防止膜69によりストッパマスク層64と隔てられて成長する。また、金属元素は酸化物や窒化物からなる拡散防止膜69中を拡散しにくい。したがって、金属膜66を構成する金属元素とストッパマスク層64を構成する金属元素とが、互いに拡散して反応しやすいものであっても、金属膜66とストッパマスク層64とが反応することはない。また、金属膜66が、メッキ液から拡散防止膜69上に直接形成されることもない。
【0136】
拡散防止膜69が、バリアメタル層61と同様の金属材料からなる場合でも、金属膜66とストッパマスク層64と間の原子の拡散は、拡散防止膜69により阻害される。
金属膜66の形成は、開口64aが金属膜66で完全に満たされた後、開口64a外に大きく成長するまでに終了される。この状態が、図18(e)に示されている。
【0137】
続いて、ウエハWの金属膜66が形成された面が、CMPにより研磨(研削)されて、開口64a外に形成された拡散防止膜69および金属膜66が除去される。これにより、ストッパマスク層64の表面と金属膜66の表面とは、連続した平坦面となり、金属膜66の残部は突起電極67となる。拡散防止膜69は開口64aの内壁面にのみ残る(図18(f)参照)。
続いて、ウェットエッチングによりストッパマスク層64が除去される。ストッパマスク層64が金属膜66と反応していないことにより、ストッパマスク層64のみを容易に選択的に除去できる。突起電極67は、ウエハW(電極パッド63)の表面から突出した状態となる。突起電極67の側面は、拡散防止膜69で覆われている。
【0138】
必要により、さらに、拡散防止膜69を除去することとしてもよい。たとえば、ドライエッチングにより、エッチング媒体がウエハWに対して斜めに衝突するようにすることにより、突起電極67の側面の拡散防止膜69にエッチング媒体を当てることができ、拡散防止膜69を除去できる。また、拡散防止膜69が、金属からなる場合は、ウェットプロセスにより容易に除去できる。
その後、ウエハWが半導体基板68の個片に切断されて、図16に示す半導体装置10が得られる。
【0139】
図19は、本発明の第5の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置70は、パッケージングされていない半導体基板78を有しており、いわゆるフリップチップ接続が可能である。半導体基板78の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)72が形成されており、活性層72上の所定の位置には、活性層72の機能素子に電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)73が形成されている。活性層72の上には、活性層72を保護するためのパッシベーション膜(図示せず。)が、電極パッド73を露出させるように形成されている。
【0140】
電極パッド73からは、柱状の突起電極77が突出している。突起電極77の先端には、錫、インジウム、それらの合金などの低融点金属からなる薄い低融点金属層76が形成されている。半導体装置70は、低融点金属層76を溶融および固化させて、配線基板に形成された電極パッドなどにフリップチップ接続可能である。
図20および図21は、図19に示す半導体装置70の製造方法を説明するための図解的な断面図である。
【0141】
先ず、ウエハWの予め平坦化された一方表面に、機能素子や配線を含む活性層72が形成され、活性層72上の所定の位置に電極パッド73が形成される。この状態が図20(a)に示されている。その後、電極パッド73を露出させるように、パッシベーション膜(図示せず)が形成される。
続いて、化学蒸着法により、以上の工程を経たウエハWの活性層72側の面に、全面にたとえばクロムなどの金属からなるストッパマスク層74が形成される。化学蒸着法でストッパマスク層74を形成することにより、バリアメタル層を不要とすることができが、バリアメタル層を形成し電解メッキによりストッパマスク層74を形成してもよい。電解メッキにより、膜厚が厚いストッパマスク層74を好適に形成できる。
【0142】
得られたストッパマスク層74の膜厚が均一でない場合や、表面の平坦性が悪い場合は、CMPによって膜厚が均一にされ表面が平坦化される(図20(b)参照)。
次に、ストッパマスク層74の上に、全面にレジスト膜(フォトレジスト)75が形成され、フォトリソグラフィによりレジスト膜75の電極パッド73上方にある部分が除去されてエッチング用開口75aが形成される。エッチング用開口75aの幅は、電極パッド73の幅より狭くなるようにされる。この状態が、図20(c)に示されている。
【0143】
その後、レジスト膜75のエッチング用開口75aを介して、ストッパマスク層74が浅くドライエッチングまたはウェットエッチングされる。これにより、ストッパマスク層74には、レジスト膜75のエッチング用開口75aと連続した凹所74aが形成される。この状態が、図21(d)に示されている。
次に、この状態、すなわち、レジスト膜75を残したまま、化学蒸着法またはスパッタ法により、以上の工程を経たウエハWの活性層72側の面に、低融点金属からなる低融点金属層76が形成される。低融点金属層76は、図21(e)に示すように、レジスト膜75の上、エッチング用開口75aの内壁面、ならびに凹所74aの内壁面および底面に形成される。
【0144】
続いて、ウエハWのレジスト膜75が形成された面が、研磨(研削)されて、レジスト膜75および凹所74a外に形成された低融点金属層76が除去される。これにより、低融点金属層76は、凹所74a内、すなわち、電極パッド73上方にのみ存在する状態となる(図21(f)参照)。
樹脂からなるレジスト膜75は、金属からなるストッパマスク層74より耐摩耗性が小さいので、実質的にレジスト膜75および凹所74a外に形成された低融点金属層76のみを選択的に除去できる。
【0145】
続いて、低融点金属層76の残部をマスクとしたエッチングにより、ストッパマスク層74が除去される。ストッパマスク層74の残部は、ウエハW(電極パッド73)の表面から突出した突起電極77となる。この工程は、低融点金属層76よりストッパマスク層74に対するエッチング速度が大きくなるようなエッチング方法により実施することができる。
その後、ウエハWが半導体基板78の個片に切断されて、図19に示す半導体装置70が得られる。
【0146】
この製造方法では、第1ないし第4の実施形態に係る製造方法のようにウエハW上の所定位置に突起電極7,27,47,67を形成するためにストッパマスク層4,24,44,64を用いるのではなく、ウエハW上の所定位置に低融点金属層76を形成するためにストッパマスク層74が用いられる。第1ないし第4の実施形態では、ストッパマスク層4,24,44,64を利用することにより、別途形成された金属膜6,26,46,66の不要部が除去されて突起電極7,27,47,67が得られる。一方、本実施形態に係る製造方法では、低融点金属層76を利用することにより、ストッパマスク層74の不要部が除去されて突起電極77が得られる。
【0147】
このように、本実施形態の製造方法では、ストッパマスク層74自体が加工されて突起電極77となる、すなわち、別途金属膜6,26,46,66を形成する工程を要しないので、工程を簡略化できる。
以上のように、製造方法に大きな違いがあるにもかかわらず、本実施形態に係る製造方法により、たとえば、第1の実施形態の変形例に係る製造方法(図2、3および5参照)により得られる半導体装置15(図4参照)と同様の半導体装置70を得ることができる。突起電極7,77や低融点金属層16,76などを構成する材料に応じて、いずれかの製造方法を選択することが可能である。
【0148】
図22は、本発明の第6の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置80は、パッケージングされていない半導体基板88を有しており、いわゆるフリップチップ接続が可能である。半導体基板88の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)82が形成されており、活性層82上の所定の位置には、活性層82の機能素子に電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)83が形成されている。活性層82の上には、活性層82を保護するためのパッシベーション膜(図示せず。)が、電極パッド83を露出させるように形成されている。
【0149】
電極パッド83には、柱状の突起電極87が接合されている。突起電極87の先端には、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層86が薄く形成されている。活性層82の上には熱可塑性樹脂または低軟化点(融点)ガラスからなるストッパマスク層84が形成されており、ストッパマスク層84の表面と低融点金属層86の表面とは、ほぼ面一となっている。すなわち、突起電極87や低融点金属層86は、ストッパマスク層84の表面から突出していない。
【0150】
この半導体装置80は、低融点金属層86を溶融および固化させて、突起電極87を配線基板に形成された電極パッドなどに接合して、フリップチップ接続可能である。この際、突起電極87および低融点金属層86がストッパマスク層84表面から突出していないことにより、半導体基板88と配線基板との間の空間は、ストッパマスク層84によりほぼ埋められた状態となる。
また、低融点金属層86を溶融させるために、半導体装置80をストッパマスク層のガラス転移温度(または軟化点)以上の温度に加熱すると、ストッパマスク層84も容易に変形および流動するようになる。このため、半導体基板88と配線基板との間を隙間なくストッパマスク層84で埋めることが可能である。これにより、ストッパマスク層84は、アンダーフィル剤として機能することができる。
【0151】
ストッパマスク層84は、半導体基板88側に形成された酸化物、窒化物または弾性率の高い樹脂からなる絶縁物層と、半導体基板88から遠い側に形成された熱可塑性樹脂その他の接着性を有する接着性樹脂層とを含む2層(多層)構造を有していてもよい。この場合、絶縁物層を厚く接着性樹脂層を薄くして形成されていることが好ましい。熱可塑性樹脂は一般に絶縁性が劣るので、絶縁物層を厚くすることにより、ストッパマスク層84全体としての絶縁性を向上できる。
【0152】
このような半導体装置80は、同様の構造を有する他の半導体装置80と活性層82が形成された側の面を対向させ、低融点金属86同士を接合し、いわゆるチップ・オン・チップ接続することができる。
この場合、一方の半導体装置80の突起電極87の先端に形成された低融点金属層86の表面が、ストッパマスク層84の表面に対してほぼ面一またはわずかに窪んだ形状となるようにし、他方の半導体装置80は、ストッパマスク層84の表面から突起電極87の先端がわずかに突出するようにすることが好ましい。
【0153】
また、一方の半導体装置80の突起電極87には低融点金属層86は形成されておらず、この突起電極87の表面がストッパマスク層84の表面に対してほぼ面一またはわずかに窪んだ形状であってもよい。この場合、他方の半導体装置80は、突起電極87の先端に低融点金属層86が形成されており、この突起電極87がストッパマスク層84の表面からわずかに突出したものとすることができる。
【0154】
これらの場合、双方の半導体装置80を容易に接合し、かつ、これらの半導体装置80の間の空間をストッパマスク層84で満たすことができる。
また、同様の構造を有する半導体装置80を、互いの能動領域が対向するようにしてチップ・オン・チップ接続すると、これらの能動領域に形成された配線間にクロストークが生じ得る。熱可塑性樹脂は一般に誘電率が高く、クロストークを低減するためには適していない。そこで、ストッパマスク層84を、上述のように絶縁物層と接着性樹脂層とを含む2層(多層)構造とし、より誘電率が低い絶縁物層を厚くすることにより、クロストークを低減できる。さらに、対向する半導体装置80の間隔を大きくすることによってもクロストークを低減できるが、接着性樹脂層より弾性率が低く線膨張率が小さい絶縁物層を厚くすることにより、熱膨張/収縮に伴う接合部の応力を低減し、信頼性を向上させることができる。
【0155】
図23は、図22に示す半導体装置80の製造方法を説明するための図解的な断面図である。
先ず、ウエハWの予め平坦にされた一方表面に、機能素子や配線を含む活性層82が形成され、活性層82上の所定の位置に電極パッド83が形成される。その後、電極パッド83を露出させるように、パッシベーション膜(図示せず)が形成される。
【0156】
続いて、以上の工程を経たウエハWの活性層82側の面に、全面に熱可塑性樹脂または低軟化点ガラスからなるストッパマスク層84が形成される。ストッパマスク層84は、従来の製造方法で用いられていたレジスト膜105(図26参照)と比べて、室温における弾性率や剛性率が十分高く、力が加えられた場合に変形しにくいものであることが好ましい。
熱可塑性樹脂または低軟化点ガラスからなるストッパマスク層84を形成する代わりに、先ず、ウエハW上に酸化物、窒化物または弾性率の高い樹脂からなる絶縁物層を形成し、この絶縁物層の上に熱可塑性樹脂その他の接着性を有する接着性樹脂層を形成してもよい。この場合、ストッパマスク層84は、絶縁物層および接着性樹脂層を含むものとすることができる。
【0157】
得られたストッパマスク層84の厚さが不均一である場合や、表面の平坦性が悪い場合は、CMPによって厚さが均一にされ平坦化される。
次に、第1ないし第4の実施形態と同様の方法により、レジスト膜(フォトレジスト)を利用して、ストッパマスク層84の電極パッド83上方にある部分が除去されて、ストッパマスク層84に開口84aが形成される。開口84aの幅は、たとえば、電極パッド83の幅より狭くパッシベーション膜(図示せず)からの電極パッド83の露出幅より広くなるようにされるが、これに限定されるものではない。開口84a形成後、レジスト膜は除去される。この状態が、図23(a)に示されている。
【0158】
続いて、第1および第2の実施形態と同様の方法により、開口84a内に突起電極87(金属膜)が形成される。この際、CMPによる研磨(研削)により、ストッパマスク層84の表面と突起電極87の表面とは、連続した平坦面にされる。この状態が、図23(b)に示されている。
ストッパマスク層84が、たとえば、絶縁物層と接着性樹脂層とを含む2層(多層)構造を有し、弾性率の高い絶縁物層が接着性樹脂層に比して厚く形成されている場合、突起電極87の形状を開口84aの初期形状に従ったものとすることができる。このため、突起電極87間の短絡を回避して信頼性を向上できる。
【0159】
その後、突起電極87が一定の厚さだけエッチングされて、突起電極87の上が凹所87aになるようにされる(図23(c)参照)。そして、第1ないし第3の実施形態の変形例に係る製造方法と同様の方法により、突起電極87の先端に、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層86が形成される。凹所87a外に形成された低融点金属層86は、CMPにより除去されて、低融点金属層86が凹所87a内にのみ存在する状態にされる。
【0160】
その後、ストッパマスク層84を残したまま、ウエハWが半導体基板88の個片に切断されて、図22に示す半導体装置80が得られる。
低融点金属層86を凹所87aが完全に満たされないように形成し、凹所87a外の低融点金属層86を除去した後、この段階のウエハWを半導体基板の個片に切断すると、突起電極87(低融点金属層86)の上に凹所を有する半導体装置が得られる。また、凹所87aを形成した後、無電解メッキにより突起電極87の先端面にのみ低融点金属層86を形成した後、この段階のウエハWを半導体基板の個片に切断しても同様の構造の半導体装置が得られる。
【0161】
このような半導体装置の凹所に、図22に示す半導体装置80の突出した突起電極87を嵌めるようにしてチップ・オン・チップ接続し、双方の半導体装置の突起電極同士を接合できる。この場合、双方の半導体装置の間がストッパマスク層84によりほぼ満たされた状態とすることができる。
図24は、本発明の第7の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【0162】
この半導体装置90は、パッケージングされていない半導体基板98を有しており、いわゆるフリップチップ接続が可能である。半導体基板98の一方表面には、機能素子(デバイス)や配線を含む活性層(能動層)92が形成されており、活性層92上の所定の位置には、活性層92の機能素子に電気的に接続された電極パッドおよび配線(以下、これらを総称して「電極パッド」という。)93が形成されている。活性層92の上には、活性層92を保護するためのパッシベーション膜(図示せず。)が、電極パッド93を露出させるように形成されている。
【0163】
電極パッド93からは、柱状の突起電極97が突出している。突起電極97は、熱硬化型の導電性ペーストの硬化物からなる。突起電極97の先端には、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層96が薄く形成されている。
この半導体装置90は、低融点金属層96を溶融および固化させて、突起電極97を配線基板に形成された電極パッドなどに接合して、フリップチップ接続できる。突起電極97の先端には、低融点金属層96が形成されていなくてもよく、この場合突起電極97を直接配線基板に形成された電極パッド等に接合してもよい。
【0164】
図25は、図24に示す半導体装置90の製造方法を説明するための図解的な断面図である。
先ず、ウエハWの予め平坦にされた一方表面に、機能素子や配線を含む活性層92が形成され、活性層92上の所定の位置に電極パッド93が形成される。その後、電極パッド93を露出させるように、パッシベーション膜(図示せず)が形成される。
【0165】
続いて、以上の工程を経たウエハWの活性層92側の面に、全面にストッパマスク層94が形成される。ストッパマスク層94は、耐溶剤性を有する材料からなり、たとえば、クロムやアルミニウムのような金属、酸化珪素のような絶縁体、樹脂などからなるものとすることができる。また、ストッパマスク層94は、弾性率や剛性率が高い材料からなり、力が加えられた場合に変形しにくい。
得られたストッパマスク層94の厚さが不均一である場合や、表面の平坦性が悪い場合は、CMPによって厚さが均一にされ平坦化される。
【0166】
次に、第1ないし第4の実施形態と同様の方法により、レジスト膜(フォトレジスト)を利用して、ストッパマスク層94の電極パッド93上方にある部分が除去されて、ストッパマスク層94に開口94aが形成される。開口94aの幅は、たとえば、電極パッド93の幅より狭くパッシベーション膜(図示せず)からの電極パッド93の露出幅より広くなるようにされるが、これに限定されるものではない。開口94a形成後、レジスト膜は除去される。この状態が、図25(a)に示されている。
【0167】
続いて、たとえば、スクリーン印刷用などに用いられるスキージを用いて、熱硬化型の導電性ペースト91が開口94a内に充填されると同時に、開口94a外の導電性ペースト91が擦り切られる。これにより、ストッパマスク層94の表面と導電性ペースト91の表面とは、ほぼ面一にされる。この状態が、図25(b)に示されている。
導電性ペースト91の粘度が十分低い場合は、この工程をスピンコートにより実施してもよい。いずれの場合でも、耐溶剤性を有するストッパマスク層94は、導電性ペースト91に含まれる溶剤により、変質したり溶解したりすることはない。
【0168】
その後、以上の工程を経たウエハWが加熱され、導電性ペースト91は硬化して突起電極97となる。この際、溶剤の蒸発を伴う導電性ペースト91の硬化収縮により、突起電極97の上に凹所91aが形成される(図25(c)参照)。ストッパマスク層94が、十分高い弾性率や剛性率を有していることにより、導電性ペーストの硬化収縮に伴って開口94aの形状が変形することはない。したがって、突起電極97の側面は、開口94aの初期形状に沿った形状となる。
【0169】
そして、第1ないし第3の実施形態の変形例に係る製造方法と同様の方法により、突起電極97の先端に、錫、インジウム、それらの合金などの低融点金属からなる低融点金属層96が形成される。低融点金属層96の形成は、低融点金属を含む熱硬化型の導電性ペーストを塗布し、硬化することによってもよい。凹所91a外に形成された低融点金属層96は、CMPにより除去されて、低融点金属層96が凹所91a内にのみ存在する状態にされる。この状態が、図25(d)に示されている。
【0170】
その後、エッチングによりストッパマスク層94が除去されて、突起電極97は、ウエハW(電極パッド93)の表面から突出した状態となる。そして、ウエハWが半導体基板98の個片に切断されて、図24に示す半導体装置90が得られる。
ストッパマスク層94が絶縁体からなるときは、低融点金属層96形成後、ストッパマスク層94を一定の厚さだけ除去し、残部を保護膜としてもよい。
【0171】
本製造方法では、ウエハWを加熱して導電性ペースト91を硬化させるだけで、容易に凹所91aを形成することができる。これにより、突起電極97(導電性ペーストの硬化物)の先端に容易に低融点金属層96を形成できる。
この発明の実施形態の説明は、以上の通りであるが、この発明は、突起電極7,27,47,67,77,87,97(金属膜6,26,46,66)、ストッパマスク層4,24,44,64,74,84,94などの材質、金属膜6,26,46,66の形成方法、バリアメタル層41,61形成の有無、拡散防止膜69形成の有無、低融点金属層形成の有無などを任意に組み合わせて実施することができる。
【0172】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図2】図1に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図3】図1に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図4】第1の実施形態の変形例に係る製造方法により得られる半導体装置の図解的な断面図である。
【図5】図4に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図6】本発明の第2の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図7】図6に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図8】図6に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図9】第2の実施形態の変形例に係る製造方法により得られる半導体装置の図解的な断面図である。
【図10】図9に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図11】本発明の第3の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図12】図11に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図13】図11に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図14】第3の実施形態の変形例に係る製造方法により得られる半導体装置の図解的な断面図である。
【図15】図14に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図16】本発明の第4の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図17】図16に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図18】図16に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図19】本発明の第5の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図20】図19に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図21】図19に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図22】本発明の第6の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図23】図22に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図24】本発明の第7の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図25】図24に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図26】突起電極が形成された従来の半導体装置の製造方法を説明するための図解的な断面図である。
【図27】突起電極に低融点金属層が形成された従来の半導体装置の製造方法を説明するための図解的な断面図である。
【図28】突起電極に低融点金属層が形成された従来の半導体装置の製造方法を説明するための図解的な断面図である。
【符号の説明】
4,24,44,64,74,84,94 ストッパマスク層
4a,24a,44a,64a,84a,94a ストッパマスク層の開口
5,25,45,65,75 レジスト膜
5a,25a,45a,65a,75a エッチング用開口
6,26,46,66 金属膜
6a,26a,46a,74a,87a,91a 凹所
7,27,47,67,77,87,97 突起電極
16,36,56,76,86,96 低融点金属層
41,61 バリアメタル層
69 拡散防止膜
91 導電性ペースト
W 半導体ウエハ
Claims (31)
- 半導体基板上に金属からなり所定の位置に開口を有するストッパマスク層を形成する工程と、
上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後に、上記ストッパマスク層を除去する工程とを含むことを特徴とする半導体装置の製造方法。 - 上記ストッパマスク層が上記突起電極より硬い金属材料からなることを特徴とする請求項1記載の半導体装置の製造方法。
- 半導体基板上に、絶縁体からなり所定の位置に開口を有し、単一の材料からなるストッパマスク層を形成する工程と、
上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、上記ストッパマスク層の一部を表面から除去して、上記突起電極を表面から突出させる工程とを含み、
上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、かつ、感光性を有する材料からなり、
上記ストッパマスク層を形成する工程が、上記ストッパマスク層を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 上記金属材料供給工程が、化学蒸着法またはスパッタ法により上記ストッパマスク層の開口内に金属材料を供給する工程を含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 上記金属材料供給工程が、電解メッキ法により上記ストッパマスク層の開口内に金属材料を供給する工程を含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 上記金属材料供給工程が、無電解メッキ法により上記ストッパマスク層の開口内に金属材料を供給する工程を含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 上記ストッパマスク層を形成する工程の前に、上記半導体基板上に金属薄膜を形成する工程をさらに含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置の製造方法。
- 上記ストッパマスク層を形成する工程が、上記ストッパマスク層の上にエッチング用開口を有するレジスト膜を形成する工程と、上記エッチング用開口を介して上記ストッパマスク層をエッチングすることにより、上記開口を形成する工程とを含むことを特徴とする請求項1ないし7のいずれかに記載の半導体装置の製造方法。
- 上記ストッパマスク層を形成する工程の後、上記金属材料供給工程の前に、上記ストッパマスク層の露出表面に、原子の拡散を防止するための拡散防止膜を形成する工程をさらに含むことを特徴とする請求項1ないし8のいずれかに記載の半導体装置の製造方法。
- 上記金属材料供給工程の前に、上記開口内に金属薄膜を形成する工程をさらに含むことを特徴とする請求項1ないし9のいずれかに記載の半導体装置の製造方法。
- 上記金属材料供給工程が、上記開口内を上記金属材料で満たす工程を含み、
上記金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記開口内の上記金属材料の表面を連続した平坦面にする平坦化工程をさらに含むことを特徴とする請求項1ないし10のいずれかに記載の半導体装置の製造方法。 - 上記ストッパマスク層を形成する工程が、上記ストッパマスク層の上にエッチング用開口を有するレジスト膜を形成する工程と、上記エッチング用開口を介して上記ストッパマスク層をエッチングすることにより、上記開口を形成する工程とを含み、
上記金属材料供給工程が、上記レジスト膜のエッチング用開口を介して、上記ストッパマスク層の開口内に上記金属材料を供給する工程を含むことを特徴とする請求項11記載の半導体装置の製造方法。 - 上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程と、
この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程とをさらに含むことを特徴とする請求項11または12記載の半導体装置の製造方法。 - 上記金属材料供給工程が、上記ストッパマスク層の開口が上記金属材料により完全に満たされる前に上記金属材料の供給を終了することにより、上記金属材料の上に凹所を確保するものであり、
この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする請求項1ないし10のいずれかに記載の半導体装置の製造方法。 - 半導体基板上に、金属からなり表面が平坦なストッパマスク層を形成する工程と、
このストッパマスク層の表面の所定の位置に凹所を形成する工程と、
この凹所内に、低融点金属からなる低融点金属層を形成する工程と、
この凹所内に形成された上記低融点金属層をマスクとして上記ストッパマスク層をエッチングして、上記ストッパマスク層の残部から構成される突起電極を形成する工程とを含み、
上記低融点金属層を構成する低融点金属の固相線温度が、上記突起電極を構成する金属の固相線温度より低いことを特徴とする半導体装置の製造方法。 - 半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、
上記開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記金属材料の表面を連続した平坦面にする平坦化工程とを含み、
上記ストッパマスク層が、上記突起電極の固相線温度より低いガラス転移温度を有し、
上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 上記凹所を含む領域に上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする請求項16記載の半導体装置の製造方法。
- 上記金属材料供給工程により得られた突起電極の先端に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする請求項16記載の半導体装置の製造方法。
- 上記低融点金属層を形成する工程が、上記凹所を含む領域に上記低融点金属層を形成する工程を含むことを特徴とする請求項18記載の半導体装置の製造方法。
- 上記低融点金属層を形成する工程の後、上記ストッパマスク層の一部を除去して、上記低融点金属層および上記突起電極を表面から突出させる工程をさらに含むことを特徴とする請求項18または19に記載の半導体装置の製造方法。
- 半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、
上記開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記金属材料の表面を連続した平坦面にする平坦化工程とを含み、
上記ストッパマスク層が、上記突起電極の固相線温度より低いガラス転移温度を有し、
上記平坦化工程の後、上記ストッパマスク層の一部を除去して、上記突起電極を表面から突出させる工程と、
上記金属材料供給工程により得られた突起電極の先端に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程と、
上記平坦化工程の後、上記低融点金属層を形成する工程の前に、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程とをさらに含み、
上記低融点金属層を形成する工程が、上記凹所を含む領域に上記低融点金属層を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に、所定の位置に開口を有し表面のうち上記開口以外の部分がほぼ同一平面上にのるストッパマスク層を形成する工程と、
上記開口内に熱硬化型の導電性ペーストを、表面が上記ストッパマスク層とほぼ面一になるように充填するペースト充填工程と、
このペースト充填工程の後、上記導電性ペーストを加熱することにより硬化させる硬化工程と、
上記硬化工程による導電性ペーストの収縮に伴って生じた凹所内を含む領域に低融点金属からなる低融点金属層を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 上記低融点金属層を形成する工程が、化学蒸着法により上記低融点金属層を形成する工程を含むことを特徴とする請求項13、14、15、18、19、20および21のいずれかに記載の半導体装置の製造方法。
- 上記低融点金属層を形成する工程が、スパッタ法により上記低融点金属層を形成する工程を含むことを特徴とする請求項13、14、15、18、19、20および21のいずれかに記載の半導体装置の製造方法。
- 上記低融点金属層を形成する工程が、無電解メッキ法により上記低融点金属層を形成する工程を含むことを特徴とする請求項18記載の半導体装置の製造方法。
- 半導体基板上に、感光性を有する絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、
上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、上記ストッパマスク層を表面から除去して、上記突起電極を表面から突出させる工程とを含み、
上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、
上記ストッパマスク層を形成する工程が、上記ストッパマスク層を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、
上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、上記ストッパマスク層を表面から除去して、上記突起電極を表面から突出させる工程とを含み、
上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、
上記金属材料供給工程が、上記開口内を上記金属材料で満たす工程を含み、
上記金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記開口内の上記金属材料の表面を連続した平坦面にする平坦化工程と、
上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程と、
この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程とをさらに含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に、絶縁体からなり所定の位置に開口を有するストッパマスク層を形成する工程と、
上記開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記金属材料の表面を連続した平坦面にする平坦化工程と、
上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程とを含み、
上記ストッパマスク層が、上記突起電極の固相線温度より低いガラス転移温度を有し、
上記凹所を含む領域に上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。 - 上記低融点金属層を形成する工程が、無電解メッキ法により上記低融点金属層を形成する工程を含むことを特徴とする請求項28記載の半導体装置の製造方法。
- 半導体基板上に、絶縁体からなり所定の位置に開口を有し、単一の材料からなるストッパマスク層を形成する工程と、
上記ストッパマスク層の開口内に金属材料を供給して当該金属からなる突起電極を形成する金属材料供給工程と、
この金属材料供給工程の後、上記ストッパマスク層の一部を表面から除去して、上記突起電極を表面から突出させる工程とを含み、
上記ストッパマスク層が、上記突起電極形成時に変形しにくい材料で構成されており、
上記金属材料供給工程が、上記開口内を上記金属材料で満たす工程を含み、
上記金属材料供給工程の後、研磨により上記ストッパマスク層の表面および上記開口内の上記金属材料の表面を連続した平坦面にする平坦化工程をさらに含み、
上記平坦化工程の後、上記開口内に存在する上記金属材料の一部を除去して、上記金属材料の上に凹所を形成する工程と、
この凹所内を含む領域に、上記突起電極より固相線温度が低い低融点金属からなる低融点金属層を形成する工程とをさらに含むことを特徴とする半導体装置の製造方法。 - 上記ストッパマスク層を形成する工程が、上記ストッパマスク層の上にエッチング用開口を有するレジスト膜を形成する工程と、上記エッチング用開口を介して上記ストッパマスク層をエッチングすることにより、上記開口を形成する工程とを含み、
上記金属材料供給工程が、上記レジスト膜のエッチング用開口を介して、上記ストッパマスク層の開口内に上記金属材料を供給する工程を含むことを特徴とする請求項30記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002338480A JP3851607B2 (ja) | 2002-11-21 | 2002-11-21 | 半導体装置の製造方法 |
TW092129529A TWI329360B (en) | 2002-11-21 | 2003-10-24 | Semiconductor device production method and semiconductor device |
US10/704,608 US7235428B2 (en) | 2002-11-21 | 2003-11-12 | Semiconductor device production method |
KR1020030082683A KR101120128B1 (ko) | 2002-11-21 | 2003-11-20 | 반도체 장치의 제조방법 및 반도체 장치 |
CNB2003101164439A CN100437951C (zh) | 2002-11-21 | 2003-11-21 | 半导体装置的制造方法以及半导体装置 |
US11/396,797 US8089163B2 (en) | 2002-11-21 | 2006-04-04 | Semiconductor device production method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002338480A JP3851607B2 (ja) | 2002-11-21 | 2002-11-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172491A JP2004172491A (ja) | 2004-06-17 |
JP3851607B2 true JP3851607B2 (ja) | 2006-11-29 |
Family
ID=32321894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002338480A Expired - Fee Related JP3851607B2 (ja) | 2002-11-21 | 2002-11-21 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7235428B2 (ja) |
JP (1) | JP3851607B2 (ja) |
KR (1) | KR101120128B1 (ja) |
CN (1) | CN100437951C (ja) |
TW (1) | TWI329360B (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861345B2 (en) * | 1999-08-27 | 2005-03-01 | Micron Technology, Inc. | Method of disposing conductive bumps onto a semiconductor device |
JP3851607B2 (ja) | 2002-11-21 | 2006-11-29 | ローム株式会社 | 半導体装置の製造方法 |
US20050136648A1 (en) * | 2003-12-23 | 2005-06-23 | Mariah Sharma | Method and system for forming a contact in a thin-film device |
JP3910598B2 (ja) * | 2004-03-04 | 2007-04-25 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US8349086B2 (en) * | 2004-07-30 | 2013-01-08 | United Technologies Corporation | Non-stick masking fixtures and methods of preparing same |
CN101506971B (zh) * | 2006-08-17 | 2013-06-05 | Nxp股份有限公司 | 具有凸出电极的半导体元件和半导体组合装置 |
KR100821476B1 (ko) * | 2006-12-26 | 2008-04-11 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
TWI349358B (en) * | 2007-06-08 | 2011-09-21 | Advanced Semiconductor Eng | Device having high aspect ratio via in low dielectric material and method for manufacturing the same |
TWI378544B (en) * | 2007-07-19 | 2012-12-01 | Unimicron Technology Corp | Package substrate with electrically connecting structure |
US8779300B2 (en) * | 2007-07-19 | 2014-07-15 | Unimicron Technology Corp. | Packaging substrate with conductive structure |
JP5263918B2 (ja) * | 2007-07-24 | 2013-08-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US7947545B2 (en) * | 2007-10-31 | 2011-05-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Method for producing a transistor gate with sub-photolithographic dimensions |
US20090212436A1 (en) * | 2008-02-27 | 2009-08-27 | Vanguard International Semiconductor Corporation | Semiconductor structure and method for forming the same |
CN105006462B (zh) | 2009-06-18 | 2019-03-01 | 罗姆股份有限公司 | 半导体装置 |
JP2011009363A (ja) | 2009-06-24 | 2011-01-13 | Nec Corp | 半導体装置及びその製造方法並びにこれを用いた複合回路装置 |
US8093106B2 (en) * | 2009-09-23 | 2012-01-10 | Chipmos Technologies Inc. | Method for manufacturing packaging structure |
KR101148392B1 (ko) * | 2010-07-13 | 2012-05-21 | 삼성전기주식회사 | 반도체 패키지 기판의 제조방법 |
JP5800674B2 (ja) | 2011-10-25 | 2015-10-28 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
WO2013077038A1 (ja) * | 2011-11-22 | 2013-05-30 | 株式会社カネカ | 太陽電池およびその製造方法、ならびに太陽電池モジュール |
KR20140143214A (ko) * | 2012-03-30 | 2014-12-15 | 엠에스지 리토글라스 게엠베하 | 반도체 장치 및 유리질 층의 제조 방법 |
JP2014187354A (ja) * | 2013-02-21 | 2014-10-02 | Ricoh Co Ltd | デバイス、及びデバイスの作製方法 |
US10051741B2 (en) | 2013-11-06 | 2018-08-14 | Qualcomm Incorporated | Embedded layered inductor |
US9875980B2 (en) * | 2014-05-23 | 2018-01-23 | Amkor Technology, Inc. | Copper pillar sidewall protection |
JP6230971B2 (ja) * | 2014-08-05 | 2017-11-15 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
US20170309565A1 (en) * | 2016-04-25 | 2017-10-26 | Infineon Technologies Ag | Method of manufacturing semiconductor devices |
US10319695B2 (en) | 2017-06-29 | 2019-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and bump formation process |
CN110120351A (zh) * | 2019-04-02 | 2019-08-13 | 福建省福联集成电路有限公司 | 一种金属柱制作方法及半导体器件 |
JP2022014750A (ja) * | 2020-07-07 | 2022-01-20 | キオクシア株式会社 | 半導体装置およびその製造方法 |
US20230009114A1 (en) * | 2021-07-12 | 2023-01-12 | Changxin Memory Technologies, Inc. | Method for forming semiconductor structure and semiconductor structure |
US11990421B2 (en) * | 2022-01-19 | 2024-05-21 | STATS ChipPAC Pte. Ltd. | Semiconductor device with compartment shield formed from metal bars and manufacturing method thereof |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251642A (ja) * | 1988-03-31 | 1989-10-06 | Nec Corp | 半導体装置の製造方法 |
JPH0745662A (ja) | 1993-07-30 | 1995-02-14 | Hitachi Ltd | メタルマスクの接着構造 |
KR100221654B1 (ko) | 1996-12-06 | 1999-09-15 | 윤종용 | 스크린 프린팅을 이용한 금속 범프의 제조 방법 |
JP3352352B2 (ja) * | 1997-03-31 | 2002-12-03 | 新光電気工業株式会社 | めっき装置、めっき方法およびバンプの形成方法 |
JPH1126466A (ja) | 1997-07-09 | 1999-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH11284005A (ja) | 1998-01-30 | 1999-10-15 | Toshiba Corp | バンプアレイの形成方法および接続方法 |
JP4067643B2 (ja) * | 1998-06-23 | 2008-03-26 | 沖電気工業株式会社 | 半導体装置の製造方法及び半導体装置を製造するための製造装置 |
JP3420703B2 (ja) | 1998-07-16 | 2003-06-30 | 株式会社東芝 | 半導体装置の製造方法 |
US6140155A (en) * | 1998-12-24 | 2000-10-31 | Casio Computer Co., Ltd. | Method of manufacturing semiconductor device using dry photoresist film |
JP2000294585A (ja) | 1999-04-01 | 2000-10-20 | Nec Corp | バンプ構造及びその形成方法 |
JP4196481B2 (ja) | 1999-05-28 | 2008-12-17 | ソニー株式会社 | 半導体装置の製造方法 |
US6274499B1 (en) | 1999-11-19 | 2001-08-14 | Chartered Semiconductor Manufacturing Ltd. | Method to avoid copper contamination during copper etching and CMP |
JP2001196407A (ja) | 2000-01-14 | 2001-07-19 | Seiko Instruments Inc | 半導体装置および半導体装置の形成方法 |
JP2001223232A (ja) | 2000-02-08 | 2001-08-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2002093811A (ja) * | 2000-09-11 | 2002-03-29 | Sony Corp | 電極および半導体装置の製造方法 |
US6713880B2 (en) * | 2001-02-07 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same, and method for mounting semiconductor device |
JP2002299361A (ja) | 2001-03-28 | 2002-10-11 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3851607B2 (ja) | 2002-11-21 | 2006-11-29 | ローム株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-11-21 JP JP2002338480A patent/JP3851607B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-24 TW TW092129529A patent/TWI329360B/zh not_active IP Right Cessation
- 2003-11-12 US US10/704,608 patent/US7235428B2/en not_active Expired - Lifetime
- 2003-11-20 KR KR1020030082683A patent/KR101120128B1/ko not_active IP Right Cessation
- 2003-11-21 CN CNB2003101164439A patent/CN100437951C/zh not_active Expired - Fee Related
-
2006
- 2006-04-04 US US11/396,797 patent/US8089163B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8089163B2 (en) | 2012-01-03 |
KR20040045330A (ko) | 2004-06-01 |
CN100437951C (zh) | 2008-11-26 |
US7235428B2 (en) | 2007-06-26 |
US20060194367A1 (en) | 2006-08-31 |
TWI329360B (en) | 2010-08-21 |
CN1503337A (zh) | 2004-06-09 |
TW200417016A (en) | 2004-09-01 |
JP2004172491A (ja) | 2004-06-17 |
US20040102037A1 (en) | 2004-05-27 |
KR101120128B1 (ko) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851607B2 (ja) | 半導体装置の製造方法 | |
JP5244129B2 (ja) | 半導体チップのためのコンタクト電極を形成する方法 | |
CN101183668B (zh) | 电解电镀形成突起电极的半导体装置及其制造方法 | |
KR100918129B1 (ko) | 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 | |
US8497584B2 (en) | Method to improve bump reliability for flip chip device | |
US7170170B2 (en) | Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package | |
US6967399B2 (en) | Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal | |
CN100397601C (zh) | 半导体装置的制造方法及半导体装置 | |
US9257404B2 (en) | Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
US9159685B2 (en) | Conductive structure and method for forming the same | |
US10985083B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2989696B2 (ja) | 半導体装置及びその実装方法 | |
KR100728978B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
JP2005109171A (ja) | 半導体装置およびその製造方法 | |
JP3430916B2 (ja) | 半導体装置の製造方法 | |
US20060128134A1 (en) | Method for re-routing lithography-free microelectronic devices | |
JPH1126466A (ja) | 半導体装置の製造方法 | |
KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
JP2012079956A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4192669B2 (ja) | 半導体装置の形成方法 | |
JP2007035875A (ja) | 半導体装置およびその製造方法 | |
JP2000323527A (ja) | 半導体装置及びその製造方法 | |
JPH1174292A (ja) | 半導体装置の実装構造および実装方法 | |
JPH0831832A (ja) | フリップチップ半導体装置の端子構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060609 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |