JP3850351B2 - 電子部品素子の実装方法 - Google Patents
電子部品素子の実装方法 Download PDFInfo
- Publication number
- JP3850351B2 JP3850351B2 JP2002222739A JP2002222739A JP3850351B2 JP 3850351 B2 JP3850351 B2 JP 3850351B2 JP 2002222739 A JP2002222739 A JP 2002222739A JP 2002222739 A JP2002222739 A JP 2002222739A JP 3850351 B2 JP3850351 B2 JP 3850351B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- component element
- bonding head
- pressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子や圧電素子等の電子部品素子をフェースダウンボンディングにより回路基板上に実装するための方法に関するものである。
【0002】
【従来の技術】
従来より、半導体素子や圧電素子等の電子部品素子を回路基板上に実装するのにフェースダウンボンディングが採用されている。
【0003】
かかるフェースダウンボンディングにて電子部品素子の実装を行なう場合、多数の回路配線が設けられている回路基板をステージ上に固定し、その一主面に、複数個のAuバンプを下面に有したフリップチップ型の電子部品素子を、Auバンプが対応する回路配線の接続パッドに当接するようにして回路基板上に載置するとともに、該電子部品素子をボンディングヘッドで回路基板側へ押圧し、この状態でAuバンプに対し熱や超音波振動等を印加し、Auバンプを接続パッドに熱圧着することにより電子部品素子の実装が行なわれている。
【0004】
また、上述した従来の実装プロセスでは、キャリア上に載置している複数の回路基板を真空吸着器等を用いて1個ずつ取り出した上、これをステージ上に固定し、電子部品素子の実装作業が終わった後で、回路基板を再びキャリア上に戻し、次のプロセスへと移送するようにしていた。
【0005】
【発明が解決しようとする課題】
ところで、上述した従来の実装方法においては、回路基板の固定に真空吸着器が用いられており、近時の回路基板の小型化に対応するには、支持面に設けられる吸着穴の大きさを回路基板のサイズに応じた小さな穴に設計する必要がある。
【0006】
しかしながら、真空吸着器の吸着穴が小さくなると、吸着力が著しく低下することとなるため、回路基板を強固に固定するのに必要な吸着力を得ることが困難になってしまい、特にAuバンプの熱圧着に際して超音波振動等を印加する場合には、振動によって電子部品素子と回路基板との間に位置ズレを生じ、Auバンプを良好に接合することが不可となる欠点を有していた。
【0007】
そこで上記欠点を解消するために、電子部品素子の実装時、回路基板の一主面をボンディングヘッドと押さえ機構で電子部品素子と共に押圧することが提案されている。
【0008】
しかしながら、回路基板と電子部品素子とを同時に押圧した場合、これらの部材を押圧する際の衝撃等によって回路基板−電子部品素子間に位置ズレを生じることがあり、しかもこの場合、超音波振動は回路基板に対しても印加されることから、熱圧着作業中、回路基板−電子部品素子間のズレ量が超音波振動によって徐々に拡大してしまい、結局、Auバンプを接続パッドに正確に接合することが不可となる欠点が誘発される。
【0009】
また近時の電子装置の小型化に伴い、極めて精密なボンディング精度が要求されており、そのためにはボンディングヘッドと押さえ治具との位置関係をより高い精度で制御しなければならなくなってきている。
【0010】
更に上述した従来の実装方法では、回路基板をキャリアから1個ずつ取り出して電子部品素子を実装するようにしているため、作業効率が極めて悪く、電子装置の生産性向上に供することが困難であった。
【0011】
本発明は上記欠点に鑑み案出されたもので、その目的は、電子部品素子のAuバンプを回路基板の接続パッドに対して良好に接合することが可能で、かつ、作業効率ならびに生産性に優れた電子部品素子の実装方法を提供することにある。
【0012】
【課題を解決するための手段】
本発明の電子部品素子の実装方法は、電子部品素子が載置される実装領域と非実装領域とに区画された回路基板をキャリアの一主面に設けた複数の凹部内に個々に収容してステージに載置する工程と、前記回路基板の上面のうち非実装領域を押さえ治具でもって下方に押圧する工程と、前記押さえ治具で前記回路基板を押圧した状態のまま、下面にAuバンプを有した電子部品素子をボンディングヘッドで保持して前記回路基板の実装領域に載置するとともに、前記電子部品素子の上面を前記ボンディングヘッドで押圧しつつ前記電子部品素子のAuバンプに熱を印加して前記Auバンプを前記回路基板の接続パッドに熱圧着する工程とを含む電子部品素子の実装方法であって、前記凹部の底面に外部の真空ポンプ部に連通される吸着穴を設けるとともに、前記回路基板を前記吸着穴上に載置することにより前記凹部の底面に真空吸着し、前記Auバンプの熱圧着に際し、前記押さえ治具と前記ボンディングヘッドとを非接触にした状態で、前記Auバンプに対して前記ボンディングヘッドより超音波振動を印加することを特徴とするものである。
【0013】
また本発明の電子部品素子の実装方法は、上記構成において、前記ボンディングヘッド及び前記押さえ治具を機構的に連結しており、かつ、前記電子部品素子の実装に際して、前記押さえ治具が下降動作を開始してから前記回路基板上面の押圧を開始するまでの間、前記ボンディングヘッド及び前記押さえ治具の下降動作も連動して行なわせるとともに、前記押さえ治具が前記回路基板上面の押圧を開始した後、前記ボンディングヘッドの下降動作のみを継続させて前記電子部品素子を前記回路基板上に載置することを特徴とするものである。
【0014】
また本発明の電子部品素子の実装方法は、上記各構成において、前記回路基板に対する前記押さえ治具の押圧力と前記電子部品素子に対する前記ボンディングヘッドの押圧力とを独立して設定することを特徴とするものである。
【0015】
また本発明の電子部品素子の実装方法は、上記各構成において、前記ボンディングヘッドで保持した前記電子部品素子を前記回路基板上に載置するタイミングを前記押さえ治具が前記回路基板上面の押圧を開始するタイミングよりも遅らせるように前記押さえ治具及び前記ボンディングヘッドの動作を制御し連動させることを特徴とするものである。
【0016】
本発明の実装方法によれば、まず回路基板の非実装領域を押さえ治具で押圧した後、電子部品素子を回路基板の実装領域に搭載するようにしたことから、電子部品素子のAuバンプを接続パッドに熱圧着する際に、回路基板を良好かつ強固に固定して回路基板−電子部品素子間の位置ズレを有効に防止することができ、Auバンプを回路基板の接続パッドに対して良好に接合することが可能となる。
また本発明の実装方法によれば、Auバンプの熱圧着に際し、Auバンプに対してボンディングヘッドより超音波振動を印加するようにすれば、回路基板−電子部品素子間に大きな位置ズレが発生することなく、Auバンプを接続パッドに対して短時間で効率良く接合することができる。
【0017】
更に本発明の実装方法によれば、ボンディングヘッドと押さえ治具を機構的に連結させ、電子部品素子の実装に伴う両者の上下移動を一部連動させて行なうようにすることにより、ボンディングヘッドと押さえ治具の相対位置制御を精度良く、しかも高速に行なうことができるようになり、小型の回路基板を用いる場合であっても作業効率が低下することなく精密で確実なボンディングを行なうことが可能となる。
【0018】
また更に本発明の実装方法によれば、回路基板に対する押さえ治具の押圧力と電子部品素子に対するボンディングヘッドの押圧力とを独立して設定可能とすることにより、回路基板及び電子部品素子に対して、回路基板の固定、並びにAuバンプの熱圧着に適した強さの押圧力を印加することができる。従って、Auバンプの熱圧着に超音波振動等を利用する場合であっても押さえ治具の押圧力を回路基板の固定に必要な強さに調整することができ、ボンディングの作業性を良好となすことができる利点もある。
【0019】
更にまた本発明の実装方法によれば、ボンディングヘッドで保持した電子部品素子を回路基板上に載置するタイミングを押さえ治具によって回路基板を押圧するタイミングよりも遅らせるようにしたことから、回路基板の位置ズレが発生することなく、電子部品素子を回路基板の所定の位置に確実に載置することができる。
【0020】
また更に本発明の実装方法によれば、キャリアの凹部に回路基板を収容した状態のまま、電子部品素子を回路基板上に搭載することにより、電子部品素子の実装作業を極めて効率良く行なうことができるようになる。
【0021】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の実装方法により製作した電子装置の断面図であり、1は回路基板、3は接続パッド、4は電子部品素子、5はAuバンプである。
【0022】
前記回路基板1は、セラミック材料やガラス−セラミック材料等によって矩形状をなすように形成されており、該回路基板1の上面には、その内側に後述する電子部品素子4を収容するための矩形状の枠体2が回路基板1の外周に沿って一体的に取着されている。
【0023】
前記回路基板1及び枠体2の上面及び内部には、図示しない回路配線やビアホール等が所定パターンに設けられており、また前記枠体2の内側に位置する回路基板1の上面には電子部品素子4のAuバンプ5が熱圧着される複数個の接続パッド3が設けられている。
【0024】
前記回路基板1は、その一主面(上面)が、電子部品素子4が実装される実装領域と、それ以外の領域(非実装領域)とに区画されており、かかる一主面で枠体2や電子部品素子4等を支持するための支持母材として機能する。尚、前記回路基板1の他主面(下面)には、回路基板1をマザーボード等の外部配線板に搭載する際、回路基板1の回路配線等をマザーボード等の配線導体に電気的に接続するための端子電極(図示せず)が設けられる。
【0025】
かかる回路基板1は、ガラス−セラミック材料から成る場合、セラミック成分としてクリストバライト、石英、コランダム(αアルミナ)、ムライト、コージェライト等の絶縁セラミック材料やMgTiO3、CaTiO3、BaTiO3、TiO2等の誘電体セラミック材料,Ni−Znフェライト、Mn−Znフェライト等の磁性体セラミック材料等が、またガラス成分としてはB2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物を含むガラスフリット等が用いられ、これらのセラミック材料やガラス材料に有機溶剤等を添加・混合して得た所定のセラミックグリーンシートを複数層、積層した上、これをプレス成形し、更に高温で焼成することによって回路基板1及び枠体2が一体的に形成される。
【0026】
また、回路基板1及び枠体2の上面や内部に設けられる回路配線やビアホールは、先に述べた回路基板1の形成時、セラミックグリーンシート間、或いはセラミックグリーンシートに予め設けておいた貫通孔の内部に、例えばAg、W、Ni、Au等の金属を含む導電材料を介在もしくは充填させておき、これらをセラミックグリーンシートの焼成時に同時に焼成することによって形成される。
【0027】
尚、前記セラミックグリーンシートの厚みは例えば20μm〜300μmに、回路基板1等に設けられる回路配線の厚みは例えば5μm〜25μmに設定され、またビアホールの内部に充填されるビアホール導体の直径は例えば50μm〜300μmに設定される。
【0028】
そして上述した回路基板1の一主面で、枠体2の内側には、電子部品素子4が搭載されている。
【0029】
前記電子部品素子4としては、半導体素子や圧電素子,フィルタ,コンデンサ等の電子部品素子が用いられ、このような電子部品素子4の下面には、金(Au)もしくは金を主成分とする金属により略球状をなすように形成されたAuバンプ5が複数個、設けられている。
【0030】
かかる電子部品素子4は一般にフリップチップと呼ばれており、従来周知のフェースダウンボンディング、即ち、電子部品素子4の下面に設けられている複数個のAuバンプ5を、回路基板1上の対応する接続パッド3に個々に熱圧着させて接合することにより回路基板1上の所定位置に搭載される。
【0031】
そして、上述した電子装置は、マザーボード等の外部配線板上に搭載された上、携帯電話やパーソナルコンピュータ等の電子デバイスに組み込まれることによって電子装置として機能する。
【0032】
次に上述した電子装置の電子部品素子4を回路基板1上に実装する方法について図2、図3及び図4を用いて説明する。尚、図2は本発明の一実施形態に係る実装方法を説明するための工程毎の断面図、図3は本発明の実装方法に用いられる実装装置の押さえ治具とボンディングヘッドとの位置関係を示す平面図、図4は本発明の実装方法に用いられる実装装置の側面図である。
【0033】
(1)まず、図2(a)に示す如く、一主面に枠体2を取着した回路基板1を準備し、これをステージ10上に配設したキャリア11の凹部12内に載置する。
【0034】
前記回路基板1は、前述した如く、その一主面を、電子部品素子4が載置される実装領域と、枠体2等が取着される非実装領域とに区画してあり、先に述べた製法によって製作される。
【0035】
一方、前記ステージ10は、その上面でキャリア11を支持するためのものであり、その内部には、後述する電子部品素子4のAuバンプ5を回路基板1の接続パッド3に対して熱圧着するのに必要な所定の熱エネルギーを発生させるためヒータが内蔵され、このようなヒータによって電子部品素子4のAuバンプ5を例えば180℃の温度で加熱する。
【0036】
また前記ステージ10上に配設するキャリア11は、その一主面(上面)に設けた凹部12内に電子部品素子4が収容されるようになっており、該凹部12の開口部は回路基板1よりも若干大きめのサイズ、具体的には回路基板1の外形よりも縦方向及び横方向に0.2mm程大きく形成されている。
【0037】
本実施形態においては、キャリア11の凹部底面に、外部の真空ポンプ等に接続・連通されている吸着穴20を設けてあり、この吸着穴で回路基板1の他主面(図中の下面)を真空吸着することにより回路基板1をキャリア11の所定位置に仮固定している。
【0038】
(2)次に、図2(b)に示す如く、実装装置の押さえ治具13で、回路基板1の非実装領域を下方(ステージ10側)に押圧し、電子部品素子4の圧着作業が完了するまでの間、この状態を維持する。
【0039】
前記押さえ治具13は、枠体2と同様の矩形状をなすように形成され、その中央部には、後述する(3)の工程でボンディングヘッド14で保持した電子部品素子4を上下方向に通過させるための貫通穴13aが設けられており、回路基板1の非実装領域、具体的には、枠体2の上面を押圧するようになっている。
【0040】
尚、前記枠体2が押さえ治具13より受ける荷重は例えば1200gf〜2500gfに設定され、かかる押圧力と前述の吸着力とによって、回路基板1を凹部12内の所定位置に固定することとなる。
【0041】
そしてこのような実装装置の押さえ治具13とボンディングヘッド14は、連結アーム22によって機構的に連結しており、押さえ治具13とボンディングヘッド14はZ軸駆動部21によって鉛直軸方向の上下運動が一部連動して動作するように、具体的には、押さえ治具13が下降動作を開始してから回路基板上面の押圧を開始するまでの間はボンディングヘッド14と押さえ治具13の下降動作が連動して行なわれ、押さえ治具13が回路基板上面の押圧を開始した後はボンディングヘッド14の下降動作のみが継続して行なわれ、このような一連の動作を経て電子部品素子4を回路基板1上に実装するようになっている。
【0042】
このような実装装置を用いて電子部品素子の実装作業を行なうことにより、ボンディングヘッド14と押さえ治具13の相対位置制御を精度良く、しかも高速に行なうことができるようになり、小型の回路基板1を用いる場合であっても作業効率が低下することなく精密で確実なボンディングを行なうことが可能となる。
【0043】
(3)次に、図2(c)に示す如く、ボンディングヘッド14で電子部品素子4を保持し、これを押さえ機構13によって固定している回路基板1の実装領域に載置する。
【0044】
前記ボンディングヘッド14には、その下面に外部の真空ポンプ等に接続し連通させている吸着穴が設けられており、かかるボンディングヘッド14で電子部品素子4を真空吸着することにより電子部品素子4をボンディングヘッド14の下端部に保持する。
【0045】
このボンディングヘッド14も昇降自在に可動して、先に述べた押さえ治具13と連動するように、即ち、押さえ治具13によって回路基板1を押圧するタイミングから所定時間経過した後で電子部品素子4を回路基板1上に載置するように下降動作を制御してあり、このとき、電子部品素子4は押さえ治具13によってしっかりと固定した回路基板1に対して位置合わせするため、回路基板1に対する電子部品素子4の位置合わせがより正確に行なわれることとなる。
【0046】
尚、前記電子部品素子4は、その下面に複数個のAuバンプ5を有しており、これらのAuバンプ5を回路基板1の対応する接続パッド3と当接するようにして回路基板1に位置合わせする。また前記電子部品素子4の位置合わせは、従来周知の画像認識技術等を採用し、XY軸駆動部23をX−Y方向に移動することによって行なう。
【0047】
(4)次に、電子部品素子4の上面をボンディングヘッド14で下方に押圧しつつ、電子部品素子4のAuバンプ5に熱と超音波振動とを印加し、これによって電子部品素子4のAuバンプ5を回路基板1の接続パッド3に接合する。
【0048】
このとき、電子部品素子4がボンディングヘッド14から受ける荷重の大きさは徐々に増大するように制御され、例えば電子部品素子4への荷重が10gfに到達した時点で超音波振動の印加を開始し、また荷重が50gfに到達した時点で超音波振動の印加を終了するとともに、ボンディングヘッド14による押圧力の印加を解除する。
【0049】
また一方、Auバンプ5に対して印加する熱は、ステージ10に内蔵しておいたヒータより供給されるようになっており、このような熱とボンディングヘッド14からの押圧力と超音波振動とをAuバンプ5に対して同時に印加することにより、Auバンプ5を回路基板1の接続パッド3に対し短時間で効率良く熱圧着する。
【0050】
この場合、回路基板1は、電子部品素子4を載置する前より押さえ治具13でキャリア11上の所定位置に良好に固定しており、電子部品素子4を載置する際の衝撃やAuバンプ5を熱圧着する際の超音波振動等によって回路基板1−電子部品素子4間に大きな位置ズレを生じることはないことから、Auバンプ5を回路基板1の接続パッド3に対して良好に接合することができる。
【0051】
しかも、この場合、回路基板1に対する押さえ治具13の押圧力と電子部品素子4に対するボンディングヘッド14の押圧力は、個々に独立して設定可能としていることから、回路基板1及び電子部品素子4に対してそれぞれの固定に適した強さの押圧力を印加することができ、従って、本実施形態のように回路基板1に対して超音波振動を印加する場合であっても回路基板1に対する押圧力を強める等して押圧力を最適な強さに調整しておけば、回路基板1−電子部品素子4間の位置ズレを確実に防止することができ、ボンディングの作業性を良好となすことができる。
【0052】
また、ここでキャリア11の一主面(上面)には、図5に示すような複数の凹部12が形成されており、複数の回路基板1はキャリア11の各凹部12に収容された状態でステージ10に移載され、しかる後、キャリア11上に配された各回路基板1の上面に電子部品素子4を実装するようになっている。この場合、移載不良が発生することは殆どなく、ボンディング作業の効率化を図ることもできる。
【0053】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更・改良等が可能である。
【0054】
また上述の実施形態において回路基板1の一主面に取着した枠体2の上部を樹脂材や蓋体で封止するようにしても構わない。
【0055】
更に上述の実施形態においては電子部品素子4を内部に収容するための枠体2を回路基板1の一主面に一体的に取着するようにしたが、枠体2の存在しない回路基板上に電子部品素子を実装する場合にも上述の実施形態と同様の効果を得ることができる。
【0056】
【発明の効果】
本発明の実装方法によれば、まず回路基板の非実装領域を押さえ治具で押圧した後、電子部品素子を回路基板の実装領域に搭載するようにしたことから、電子部品素子のAuバンプを接続パッドに熱圧着する際に、回路基板を良好かつ強固に固定して回路基板−電子部品素子間の位置ズレを有効に防止することができ、Auバンプを回路基板の接続パッドに対して良好に接合することが可能となる。
また本発明の実装方法によれば、Auバンプの熱圧着に際し、Auバンプに対してボンディングヘッドより超音波振動を印加するようにすれば、回路基板−電子部品素子間に大きな位置ズレが発生することなく、Auバンプを接続パッドに対して短時間で効率良く接合することができる。
【0057】
更に本発明の実装方法によれば、ボンディングヘッドと押さえ治具を機構的に連結させ、電子部品素子の実装に伴う両者の上下移動を一部連動させて行なうようにすることにより、ボンディングヘッドと押さえ治具の相対位置制御を精度良く、しかも高速に行なうことができるようになり、小型の回路基板を用いる場合であっても作業効率が低下することなく精密で確実なボンディングを行なうことが可能となる。
【0058】
また更に本発明の実装方法によれば、回路基板に対する押さえ治具の押圧力と電子部品素子に対するボンディングヘッドの押圧力とを独立して設定可能とすることにより、回路基板及び電子部品素子に対して、回路基板の固定、並びにAuバンプの熱圧着に適した強さの押圧力を印加することができる。従って、Auバンプの熱圧着に超音波振動等を利用する場合であっても押さえ治具の押圧力を回路基板の固定に必要な強さに調整することができ、ボンディングの作業性を良好となすことができる利点もある。
【0059】
更にまた本発明の実装方法によれば、ボンディングヘッドで保持した電子部品素子が回路基板上に載置するタイミングを押さえ治具によって回路基板を押圧するタイミングよりも遅らせるようにしたことから、回路基板の位置ズレが発生することなく、電子部品素子を回路基板の所定の位置に確実に載置することができる。
【0060】
また更に本発明の実装方法によれば、キャリアの凹部に回路基板を収容した状態のまま、電子部品素子を回路基板上に搭載することにより、電子部品素子の実装作業を極めて効率良く行なうことができるようになる。
【図面の簡単な説明】
【図1】 本発明の実装方法により製作した電子装置の断面図である。
【図2】 (a)〜(d)は本発明の一実施形態に係る実装方法を説明するための工程毎の断面図である。
【図3】 本発明の実装方法に使用される実装装置の押さえ治具とボンディングヘッドの位置関係を示す平面図である。
【図4】 本発明の実装方法に用いられる実装装置の構成を示す図である。
【図5】 本発明の実装方法に用いられるキャリヤの外観斜視図である。
【符号の説明】
1・・・回路基板
2・・・枠体
3・・・接続パッド
4・・・電子部品素子
5・・・Auバンプ
10・・・ステージ
11・・・キャリア
12・・・凹部
13・・・押さえ治具
14・・・ボンディングヘッド
21・・・Z軸駆動部
22・・・連結アーム
23・・・XY駆動部
Claims (4)
- 電子部品素子が載置される実装領域と非実装領域とに区画された回路基板をキャリアの一主面に設けた複数の凹部内に個々に収容してステージに載置する工程と、
前記回路基板の上面のうち非実装領域を押さえ治具でもって下方に押圧する工程と、
前記押さえ治具で前記回路基板を押圧した状態のまま、下面にAuバンプを有した電子部品素子をボンディングヘッドで保持して前記回路基板の実装領域に載置するとともに、前記電子部品素子の上面を前記ボンディングヘッドで押圧しつつ前記電子部品素子のAuバンプに熱を印加して前記Auバンプを前記回路基板の接続パッドに熱圧着する工程と
を含む電子部品素子の実装方法であって、
前記凹部の底面に外部の真空ポンプ部に連通される吸着穴を設けるとともに、前記回路基板を前記吸着穴上に載置することにより前記凹部の底面に真空吸着し、
前記Auバンプの熱圧着に際し、前記押さえ治具と前記ボンディングヘッドとを非接触にした状態で、前記Auバンプに対して前記ボンディングヘッドより超音波振動を印加することを特徴とする電子部品素子の実装方法。 - 前記ボンディングヘッド及び前記押さえ治具を機構的に連結しており、かつ、前記電子部品素子の実装に際して、前記押さえ治具が下降動作を開始してから前記回路基板上面の押圧を開始するまでの間、前記ボンディングヘッド及び前記押さえ治具の下降動作も連動して行なわせるとともに、前記押さえ治具が前記回路基板上面の押圧を開始した後、前記ボンディングヘッドの下降動作のみを継続させて前記電子部品素子を前記回路基板上に載置することを特徴とする請求項1に記載の電子部品素子の実装方法。
- 前記回路基板に対する前記押さえ治具の押圧力と前記電子部品素子に対する前記ボンディングヘッドの押圧力とを独立して設定することを特徴とする請求項1または請求項2に記載の電子部品素子の実装方法。
- 前記ボンディングヘッドで保持した前記電子部品素子を前記回路基板上に載置するタイミングを前記押さえ治具が前記回路基板上面の押圧を開始するタイミングよりも遅らせるように前記押さえ治具及び前記ボンディングヘッドの動作を制御し連動させることを特徴とする請求項1乃至請求項3のいずれかに記載の電子部品素子の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222739A JP3850351B2 (ja) | 2002-04-25 | 2002-07-31 | 電子部品素子の実装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124219 | 2002-04-25 | ||
JP2002222739A JP3850351B2 (ja) | 2002-04-25 | 2002-07-31 | 電子部品素子の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006570A JP2004006570A (ja) | 2004-01-08 |
JP3850351B2 true JP3850351B2 (ja) | 2006-11-29 |
Family
ID=30447432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002222739A Expired - Fee Related JP3850351B2 (ja) | 2002-04-25 | 2002-07-31 | 電子部品素子の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3850351B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4711090B2 (ja) * | 2007-12-28 | 2011-06-29 | Tdk株式会社 | 超音波振動を用いて実装部品を被実装部品に実装する方法及び実装装置 |
JP5098939B2 (ja) * | 2008-10-07 | 2012-12-12 | 富士通株式会社 | ボンディング装置及びボンディング方法 |
CH708932B1 (en) * | 2013-12-09 | 2017-04-13 | Besi Switzerland Ag | Downholder for holding down the substrate locations of a substrate for the purpose of mounting semiconductor components. |
KR20160144253A (ko) | 2015-06-08 | 2016-12-16 | 김영우 | 테두리에 배경광을 형성하는 영상 시스템 및 배경광을 형성하는 방법 |
-
2002
- 2002-07-31 JP JP2002222739A patent/JP3850351B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004006570A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6995469B2 (en) | Semiconductor apparatus and fabricating method for the same | |
JP2008277927A (ja) | 表面実装用の圧電発振器 | |
KR20200090564A (ko) | 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 | |
JP3850351B2 (ja) | 電子部品素子の実装方法 | |
JP2000299542A (ja) | 積層型回路基板およびその製造方法 | |
JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
WO2005006548A1 (ja) | 圧電デバイスとその製造方法 | |
JP3092585B2 (ja) | 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 | |
JP3728918B2 (ja) | 基板、基板の製造方法及び突起製造装置 | |
JPH01244630A (ja) | 半導体ペレットのボンディング方法 | |
JPH10154726A (ja) | 半導体装置及びその製造方法 | |
JP3208846B2 (ja) | タブデバイスのボンディング方法 | |
JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
JP2005286049A (ja) | 超音波フリップチップ接合方法および接合装置 | |
JP2002016168A (ja) | 実装用基板およびそれを用いた半導体モジュール | |
JPH09181098A (ja) | 半導体装置およびその製造方法 | |
JP2004303885A (ja) | 実装基板および電子デバイス | |
TW202301487A (zh) | 覆晶作業及其應用之接合設備 | |
JP2000165024A (ja) | 配線基板および電子部品ならびにそれらの接続方法 | |
JP2003282605A (ja) | 吸着保持ツールと実装装置、ならびに半導体装置の製造方法 | |
JP3915325B2 (ja) | 半導体装置の製造方法 | |
JP3870827B2 (ja) | 実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |