JP3850276B2

JP3850276B2 - Manufacturing method of semiconductor element storage package

Info

Publication number: JP3850276B2
Application number: JP2001365140A
Authority: JP
Inventors: 裕之杉
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-11-29
Filing date: 2001-11-29
Publication date: 2006-11-29
Anticipated expiration: 2021-11-29
Also published as: JP2003168754A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体素子を収容するための半導体素子収納用パッケージとして、デュアル・インライン型の半導体素子収納用パッケージが知られている。
【０００３】
このようなデュアル・インライン型の半導体素子収納用パッケージは、例えば酸化アルミニウム質焼結体等のセラミック層を複数層積層して成り、その上面の略中央部に半導体素子を収容するための凹部を有する略四角平板状の絶縁基体と、この絶縁基体の互いに平行な一対の外周側面にそれぞれ一列ずつの並びで接合された複数の外部リード端子と、絶縁基体の凹部を気密に塞ぐための金属蓋体とを備えている。
【０００４】
絶縁基体には、その凹部内から外部リード端子が接合された一対の外周側面にかけてそれぞれが外部リード端子に電気的に接続された複数の配線用メタライズ層が被着されているとともに、その凹部底面に半導体素子を固着するための半導体素子固着用メタライズ層が被着されており、さらにその上面に金属蓋体を接合するための封止用メタライズ層が凹部を取り囲むように被着されている。
【０００５】
そして、絶縁基体の凹部底面に被着させた半導体素子固着用メタライズ層に半導体素子を例えば金−シリコン合金等のろう材を介して固着するとともに、半導体素子の各電極をボンディングワイヤを介して凹部内の配線用メタライズ層に接続し、しかる後、絶縁基体上面の封止用メタライズ層に例えば金−錫合金等のろう材を介して金属蓋体を接合して絶縁基体の凹部内に半導体素子を気密に封止することによって最終製品としての半導体装置となり、この半導体装置は、外部リード端子を外部電気回路基板の配線導体に接続することによって内部に収容される半導体素子が外部電気回路に電気的に接続されることになる。
【０００６】
かかる半導体素子収納用パッケージは、絶縁基体に被着された配線用メタライズ層および半導体素子固着用メタライズ層および封止用メタライズ層ならびに外部リード端子が酸化腐食するのを防止するとともに配線用メタライズ層とボンディングワイヤとの接続および半導体素子固着用メタライズ層と半導体素子との接合および封止用メタライズ層と金属蓋体との接合ならびに外部リード端子と外部電気回路基板の配線導体との接続を良好とするために、一般に、各メタライズ層の表面および外部リード端子の表面にニッケルめっき層および金めっき層から成るめっき金属層が電解めっき法により順次被着されている。
【０００７】
また、各メタライズ層および外部リード端子の表面に電解めっき法によりめっき金属層を被着させるには、配線用メタライズ層の一つおよび半導体素子固着用メタライズ層および封止用メタライズ層から絶縁基体の外部リード端子が接合された一対の外周側面に隣接する一方の外周側面にかけて互いに独立して導出する複数のめっき引出用メタライズ層を予め形成しておくとともに、これらのめっき引き出し用メタライズ層が導出する外周側面に各めっき引出用メタライズ層を電気的に共通に接続する接続用メタライズ層を被着させておき、さらに各外部リード端子を各列毎に電気的に共通に接続するタイバーを設けておくことにより、配線用メタライズ層および半導体素子固着用メタライズ層および封止用メタライズ層の各メタライズ層ならびに外部リード端子を電気的に共通に接続しておき、しかる後、例えば各外部リード端子を電気的に共通に接続するタイバーを介して各メタライズ層および外部リード端子へ電解めっきのための電荷を供給して、各メタライズ層および外部リード端子の露出表面に電解めっきによるめっき金属層を被着させる方法が採用されている。
【０００８】
そして、最後に絶縁基体の外周側面に被着させた接続用メタライズ層を機械的研磨方法を採用して研磨除去するとともに、各リード端子を接続するタイバーを切断除去することにより各メタライズ層が電気的に独立させられる。
【０００９】
【発明が解決しようとする課題】
しかしながら、電解めっきによるめっき金属層が被着された各メタライズ層を電気的に独立させるために、絶縁基体の外周側面に被着させた接続用メタライズ層を機械的研磨法を採用して研磨除去すると、絶縁基体の外周側面に研磨による僅かな段差が形成されてしまう。そして、このような段差が絶縁基体の外周側面に形成されていると、この段差部に外部から機械的な衝撃が印加された場合に段差部からクラックや欠けが発生しやすい。
【００１０】
近時は、半導体装置を製造する際に絶縁基体の凹部に半導体素子を収容する作業や半導体素子の電極と凹部内の配線用メタライズ層とを接続する作業等は自動化した製造ラインで行なわれるようになってきている。そして、このような自動化された製造ラインにおいては、半導体素子収納用パッケージを製造ライン上で移動させるために、多数の半導体素子収納用パッケージを傾斜面を利用して高速で順次落下させたり、あるいは半導体素子収納用パッケージに圧縮空気を吹き付けて高速で順次移動させたりする方法が採用されている。そのため、絶縁基体同士が製造ライン上で激しく衝突を繰り返し、絶縁基体の外周側面に形成された研磨による段差部を起点として絶縁基体にクラックや欠けなどが発生しやすく、その結果、そのようなクラックや欠けにより気密不良や配線用メタライズ層の断線等が発生してパッケージとしての機能が喪失したり、絶縁基体の破片により半導体装置の製造ラインが停止したりするという問題点を有していた。
【００１１】
本発明は、かかる上述の問題点に鑑み完成されたものであり、その目的は、たとえ電子装置の製造ライン上で絶縁基体同士が衝突を繰り返したとしても絶縁基体にクラックや欠けが発生することを有効に防止することができ、その結果、パッケージとしての機能を喪失したり、絶縁基体の破片により半導体装置の製造ラインが停止したりすることのない高信頼性の半導体素子収納用パッケージを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージの製造方法は、複数のセラミック層を積層して成り、上面に半導体素子が収容される凹部を有する平板状の絶縁基体に、前記凹部内から前記絶縁基体の外周側面に導出する複数の配線用メタライズ層を設ける工程と、前記凹部底面に半導体素子固着用メタライズ層を設ける工程と、前記配線用メタライズ層の少なくとも一つおよび前記半導体素子固着用メタライズ層から前記絶縁基体の外周側面に互いに独立して導出する複数のめっき引出用メタライズ層を設ける工程と、前記絶縁基体の外周側面に前記複数のめっき引出用メタライズ層を互いに電気的に共通に接続する接続用メタライズ層を設ける工程と、前記配線用メタライズ層および前記半導体素子固着用メタライズ層の各表面に、前記接続用メタライズ層を用いて電解めっき法によりめっき金属層を同時に被着させる工程と、前記接続用メタライズ層を前記めっき引き出し用メタライズ層同士が互いに電気的に分断されるように、かつ前記接続用メタライズ層の一部が少なくとも0.25ｍｍ²以上の面積で前記絶縁基体の前記外周側面に残るように研磨除去する工程とを具備することを特徴とするものである。
また、本発明の半導体素子収納用パッケージの製造方法は、複数のセラミック層を積層して成り、上面に半導体素子が収容される凹部を有する平板状の絶縁基体に、前記凹部内から前記絶縁基体の外周側面に導出する複数の配線用メタライズ層を設ける工程と、前記絶縁基体の上面に前記凹部を取り囲むように封止用メタライズ層を設ける工程と、前記配線用メタライズ層の少なくとも一つおよび前記封止用メタライズ層から前記絶縁基体の外周側面に互いに独立して導出する複数のめっき引出用メタライズ層を設ける工程と、前記絶縁基体の外周側面に前記複数のめっき引出用メタライズ層を互いに電気的に共通に接続する接続用メタライズ層を設ける工程と、前記配線用メタライズ層および前記封止用メタライズ層の各表面に、前記接続用メタライズ層を用いて電解めっき法によりめっき金属層を同時に被着させる工程と、前記接続用メタライズ層を前記めっき引き出し用メタライズ層同士が互いに電気的に分断されるように、かつ前記接続用メタライズ層の一部が少なくとも0.25ｍｍ²以上の面積で前記絶縁基体の前記外周側面に残るように研磨除去する工程とを具備することを特徴とするものである。
【００１３】
本発明の半導体素子収納用パッケージの製造方法によれば、各メタライズ層および外部リード端子の表面に電解めっき法によりめっき金属層を被着させた後、接続用メタライズ層をその一部が少なくとも0.25ｍｍ²以上の面積で絶縁基体の外周側面に残るように研磨除去することから、絶縁基体の外周側面に残った接続用メタライズ層が衝撃吸収用の緩衝材およびセラミックスから成る絶縁基体の衝突防止部材としての役目をなす。したがって、本発明によって得られる半導体素子収納用パッケージの絶縁基体同士が例えば半導体装置の製造ライン上において激しく衝突しても、その衝撃は絶縁基体の外周側面に残った接続用メタライズ層で吸収緩和および衝突防止され、その結果、絶縁基体にクラックや欠け等が発生することを有効に防止することができ、パッケージとしての機能が喪失したり、絶縁基体の破片により半導体装置の製造ラインが停止したりすることのない信頼性の高い半導体素子収納用パッケージの製造方法を提供することができる。また、半導体素子収納用パッケージの絶縁基体にクラックや欠け等が発生しないため、高い歩留まりで半導体素子収納用パッケージを製造することができる。
【００１４】
【発明の実施の形態】
次に本発明を添付の図面に基づき詳細に説明する。図１は、本発明の製造方法により製造される半導体素子収納用パッケージの実施の形態の一例を示す斜視図であり、１は絶縁基体、２は配線用メタライズ層、３は半導体素子固着用メタライズ層、４は封止用メタライズ層、５は外部リード端子である。
【００１５】
絶縁基体１は、セラミック材料から成る略四角平板状であり、その上面に半導体素子を収容するための凹部１ａが形成されており、この凹部１ａ内には半導体素子が収納される。
【００１６】
また、絶縁基体１には、その凹部１ａ内から互いに平行な一対の外周側面１ｃにかけて複数の配線用メタライズ層２が配設されており、その凹部１ａ底面に半導体素子固着用メタライズ層３が被着されており、さらにその上面に凹部１ａを取り囲むように封止用メタライズ層４が被着されている。
【００１７】
配線用メタライズ層２は凹部１ａ内に搭載される半導体素子の各電極を外部リード端子５に電気的に接続する導電路として機能する。そして、その凹部１ａ内に露出した部位には半導体素子の電極がボンディングワイヤを介して電気的に接続される。また、その外周側面１ｃに導出された部位には複数の外部リード端子５がそれぞれ一列ずつの並びに銀ろう等のろう材を介してろう付けされている。
【００１８】
また、凹部１ａの底面に被着された半導体素子固着用メタライズ層３は、凹部１ａ底面に半導体素子を固着するための下地金属として機能し、この半導体素子固着用メタライズ層３に半導体素子を例えば金−シリコン合金等のろう材を介して固着することにより半導体素子が凹部１ａ内に固着される。
【００１９】
また、絶縁基体１の上面に凹部１ａを取り囲むようにして被着された封止用メタライズ層４は、絶縁基体１に金属蓋体を接合させるための下地金属として機能し、この封止用メタライズ層４には、鉄−ニッケル−コバルト合金等の金属から成る略平板状の金属蓋体が例えば金−錫合金等のろう材を介して接合される。
【００２０】
また、外部リード端子５は、鉄−ニッケル合金や鉄−ニッケル−コバルト合金等の金属から成り、その一端が絶縁基体１の一対の外周側面１ｃに導出した配線用メタライズ層２に銀−銅合金等のろう材を介してろう付けされており、その他端がそれぞれ絶縁基体１の下方に向けて突出するように配設されている。
【００２１】
この外部リード端子５は、凹部１ａ内に収納される半導体素子の各電極を外部電気回路に電気的に接続するための接続端子として機能し、その下方に突出した側の先端部を外部電気回路基板の配線導体に半田等を介して接続することにより半導体素子の各電極が外部電気回路に電気的に接続されることとなる。
【００２２】
さらに、この半導体素子収納用パッケージにおいては、配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５の表面に厚みが１〜10μｍ程度のニッケルめっき層および厚みが0.1〜３μｍ程度の金めっき層が電解めっき法により順次被着されている。
【００２３】
このように、配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５の表面に厚みが１〜10μｍ程度のニッケルめっき層および厚みが0.1〜３μｍ程度の金めっき層が電解めっき法により順次被着されていることから、配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５が酸化腐食するのが有効に防止されるとともに、配線用メタライズ層２とボンディングワイヤとの接続および半導体素子固着用メタライズ層３と半導体素子との接合および封止用メタライズ層４と金属蓋体との接合ならびに外部リード端子５と外部電気回路基板の配線導体との接続が良好なものとなる。
【００２４】
そして、この半導体素子収納用パッケージによれば、絶縁基体１の凹部１ａの底面に被着させた半導体素子固着用メタライズ層３に半導体素子を固着するとともに、その半導体素子の各電極をボンディングワイヤを介して配線用メタライズ層２に電気的に接続し、しかる後、封止用メタライズ層４に金属蓋体を接合して凹部１ａの内部に半導体素子を気密に封止することにより最終製品としての半導体装置が完成する。
【００２５】
次に、上述の半導体素子収納用パッケージにおける配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５の表面に電解めっき法によりめっき金属層を被着させる本発明の半導体素子収納用パッケージの製造方法について説明する。
【００２６】
先ず、図２に斜視図で示すように、複数のセラミック層を積層して成り、上面に半導体素子が収容される凹部１ａを有する絶縁基体１に、凹部１ａから絶縁基体１の互いに平行な一対の外周側面１ｃに導出する複数の配線用メタライズ層２と、凹部１ａ底面に被着された半導体素子固着用メタライズ層３と、絶縁基体１の上面に凹部１ａを取り囲むように被着された封止用メタライズ層４と、配線用メタライズ層２の一つおよび半導体素子固着用メタライズ層３および封止用メタライズ層４から絶縁基体１の外周側面１ｃに隣接する一方の外周側面１ｂに互いに独立して導出する複数のめっき引き出し用メタライズ層２ａ・３ａ・４ａと、外周側面１ｂにめっき引き出し用メタライズ層２ａ・３ａ・４ａを電気的に共通に接続するようにして被着された接続用メタライズ層６を設けるとともに、絶縁基体１の一対の外周側面１ｃに、タイバー５ａで互いに電気的に接続された複数の外部リード端子５を各配線用メタライズ層２に電気的に接続されるようにしてそれぞれ一列ずつの並びにろう付けする。
【００２７】
このように、絶縁基体１に配線用メタライズ層２の一つおよび半導体素子固着用メタライズ層３および封止用メタライズ層４から絶縁基体１の外周側面１ｂに互いに独立して導出する複数のめっき引き出し用メタライズ層２ａ・３ａ・４ａを設けるとともに、これらのめっき引き出し用メタライズ層２ａ・３ａ・４ａが導出した外周側面１ｂにめっき引き出し用メタライズ層２ａ・３ａ・４ａを電気的に共通に接続する接続用メタライズ層６を被着させ、かつ外部リード端子５をタイバー５ａで接続しておくことにより、半導体素子固着用メメタライズ層３と封止用メタライズ層４とがタイバー５ａに電気的に接続される。
【００２８】
なお、絶縁基体１は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラス−セラミックス等のセラミック材料から成り、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して泥漿状となすとともに、これをドクターブレード法等のシート成形法を採用してシート状となすことによって複数枚のセラミックグリーンシートを得、次にこれらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに上下に積層して絶縁基体１用の生セラミック成形体を得、しかる後、この生セラミック成形体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【００２９】
また、配線用メタライズ層２・半導体素子固着用メタライズ層３・封止用メタライズ層４・めっき引き出し用メタライズ層２ａ・３ａ・４ａ・接続用メタライズ層６は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、
例えばタングステン粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを絶縁基体１用のセラミックグリーンシートや生セラミック成型体に従来周知のスクリーン印刷法により所定のパターンに印刷塗布し、それを絶縁基体１用の生セラミック成型体とともに焼成することによって絶縁基体１に被着形成される。
【００３０】
さらに、外部リード端子５は、鉄−ニッケル合金や鉄−ニッケル−コバルト合金の板材に打ち抜き加工を施すことによって所定の形状に形成され、絶縁基体１の一対の外周側面１ｃに導出した配線用メタライズ層２の露出表面に0.2〜２μｍ程度の無電解ニッケルめっき層を予め被着させておくとともにこの配線用メタライズ層２との間に例えば箔状のろう材を挟んでその一端部を当接させるとともに、これらをろう材の融点以上の温度に加熱することにより配線用メタライズ層２にろう付けされる。なお、このとき各外部リード端子５の他端はタイバー５ａにより一体的に連結されているので各外部リード端子５を一定の間隔で保持して絶縁基体１に対して正確にろう付けすることが容易となる。さらに、後述する電解めっき法によるめっき金属層を被着させる際に、このタイバー５ａを介して配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５に電解めっきのための電荷を供給することができる。なお、このタイバー５ａはパッケージの内部に半導体素子を収納して半導体装置と成した後に切断除去すればよい。
【００３１】
次に、全ての配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５にタイバー５ａを介して電解めっきのための電荷を供給して電解めっきを施すことにより配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５の表面にめっき金属層を被着させる。この場合、めっき引き出し用メタライズ層２ａ・３ａ・４ａおよび接続用メタライズ層６ならびにタイバー５ａを介して配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５が電気的に共通に接続されるので、全ての配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５の表面に電解めっき法により同時にめっき金属層を被着させることができる。なお、このようなめっき金属層としては、厚みが１〜10μｍ程度の電解ニッケルめっき層および厚みが0.1〜３μｍ程度の電解金めっき層が順次被着される。
【００３２】
そして最後に、図３に要部拡大断面図で示すように、絶縁基体１の外周側面１ｂに被着させた接続用メタライズ層６を、めっき引き出し用メタライズ層２ａ・３ａ・４ａ同士が互いに電気的に分断されるように、かつ接続用メタライズ層６の一部が外周側面１ｂに少なくとも0.25ｍｍ²以上の面積で残るように研磨除去して半導体素子固着用メタライズ層３および封止用メタライズ層４を電気的に独立させる。
【００３３】
これにより各配線用メタライズ層２および半導体素子固着用メタライズ層３および封止用メタライズ層４ならびに外部リード端子５の表面に電解めっき法によるめっき金属層が被着されているとともに半導体素子固着用メタライズ層３および封止用メタライズ層４が電気的に独立した図１に示した半導体素子収納用パッケージが得られる。
【００３４】
このとき、本発明の半導体素子収納用パッケージの製造方法によれば、接続用メタライズ層６の一部が絶縁基体１の外周側面１ｂに少なくとも0.25ｍｍ²以上の面積で残るように研磨除去されていることが重要かつ必要である。このように、接続用メタライズ層６の一部が絶縁基体１の外周側面１ｂに少なくとも0.25ｍｍ²以上の面積で残るように研磨除去されていることから、絶縁基体１の外周側面１ｂに残った接続用メタライズ層６が衝撃吸収用の緩衝材および衝突防止部材としての役目をなす。したがって、本発明によって得られる半導体素子収納用パッケージの絶縁基体１同士が例えば半導体装置の製造ライン上において激しく衝突しても、その衝撃は絶縁基体１の外周側面１ｂに残った接続用メタライズ層６で吸収緩和および衝突防止され、その結果、絶縁基体１にクラックや欠け等が発生することを有効に防止することができ、パッケージとしての機能が喪失したり、絶縁基体１の破片により半導体装置の製造ラインが停止したりすることのない信頼性の高い半導体素子収納用パッケージを提供することができる。
【００３５】
なお、絶縁基体１の外周側面１ｂに残る接続用メタライズ層６の面積が0.25ｍｍ²未満であると、絶縁基体１同士が半導体装置の製造ライン上で激しく衝突した場合に、その衝撃を絶縁基体１の外周側面１ｂに残った接続用メタライズ層６で十分に吸収緩和および衝突防止することが困難となる傾向にある。したがって、絶縁基体１の外周側面１ｂに残る接続用メタライズ層６の面積は0.25ｍｍ²以上に特定される。また、外周側面１ｂに残る接続用メタライズ層６の面積は４ｍｍ²以下であることが好ましく、４ｍｍ²を超えると、めっき引き出し用メタライズ層２ａ・３ａ・４ａ同士が互いに電気的に分断されるようにするのが困難になり、また衝撃の吸収緩和および衝突防止の効果は４ｍｍ²以下の面積で十分に得られるため、接続用メタライズ層６の面積が不必要に大きくなる傾向がある。
【００３６】
また、接続用メタライズ層６の厚みは10〜50μｍ程度が好ましく、10μｍ未満では、衝撃の吸収緩和および衝突防止の効果が低下して絶縁基体１にクラックや欠けが生じやすくなり、50μｍを超えると、接続用メタライズ層６の被着強度が低下して接続用メタライズ層６が脆くなりやすい。より好ましくは20〜30μｍがよい。
【００３７】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることはいうまでもない。
【００３８】
例えば、上述の実施の形態の一例では接続用メタライズ層６は、その下端部が残るように研磨除去されたが、図４に要部拡大斜視図で示すように、その上端部および下端部が残るように研磨除去されてもよいし、あるいは図５に要部拡大斜視図で示すように、その左右両端部が残るように研磨除去されてもよい。また、上述の実施の形態の一例では一方の外周側面１ｂのみに接続用メタライズ導体６の一部が残るようにしたが、両方の外周側面１ｂに接続用メタライズ導体６を設け、両方の接続用メタライズ層６の一部が残るようにしてもよい。
【００３９】
さらに、上述の実施の形態の一例では、半導体素子固着用メタライズ層３および封止用メタライズ層４の両方を備えた半導体素子収納用パッケージを製造する場合について説明したが、半導体素子固着用メタライズ層３と封止用メタライズ層４とのいずれか一方を備えた半導体素子収納用パッケージを製造する場合にも本発明の製造方法を適用することが可能である。
【００４０】
【発明の効果】
以上説明したように、本発明の半導体素子収納用パッケージの製造方法によれば、各メタライズ層および外部リード端子の表面に電解めっき法によりめっき金属層を被着させた後、接続用メタライズ層をその一部が少なくとも0.25ｍｍ²以上の面積で絶縁基体の外周側面に残るように研磨除去することから、絶縁基体の外周側面に残った接続用メタライズ層が衝撃吸収用の緩衝材および衝突防止部材としての役目をなす。したがって、本発明によって得られる半導体素子収納用パッケージの絶縁基体同士が例えば半導体装置の製造ライン上において激しく衝突しても、その衝撃は絶縁基体の外周側面に残った接続用メタライズ層で吸収緩和および衝突防止され、その結果、絶縁基体にクラックや欠け等が発生することを有効に防止することができ、半導体素子収納用パッケージとしての機能が喪失したり、絶縁基体の破片により半導体装置の製造ラインが停止したりすることのない信頼性の高い半導体素子収納用パッケージの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の製造方法により製造される半導体素子収納用パッケージの実施の形態の一例を示す斜視図である。
【図２】本発明の製造方法を説明するための半導体素子収納用パッケージの斜視図である。
【図３】本発明の製造方法を説明するための半導体素子収納用パッケージの要部拡大斜視図である。
【図４】本発明の製造方法の他の例を説明するための半導体素子収納用パッケージの要部拡大斜視図である。
【図５】本発明の製造方法のさらに他の例を説明するための半導体素子収納用パッケージの要部拡大斜視図である。
【符号の説明】
１：絶縁基体
２：配線用メタライズ層
３：半導体素子固着用メタライズ層
４：封止用メタライズ層
５：外部リード端子
６：接続用メタライズ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a package for housing a semiconductor element for housing a semiconductor element.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a dual in-line type semiconductor element housing package is known as a semiconductor element housing package for housing a semiconductor element.
[0003]
Such a dual in-line type semiconductor element storage package is formed by laminating a plurality of ceramic layers such as an aluminum oxide sintered body, and a recess for accommodating the semiconductor element is provided at a substantially central portion of the upper surface thereof. A substantially rectangular flat plate-shaped insulating base, a plurality of external lead terminals joined in parallel to each other on a pair of parallel outer peripheral side surfaces of the insulating base, and a metal lid for hermetically closing the recess of the insulating base With body.
[0004]
The insulating base is covered with a plurality of metallization layers for wiring that are electrically connected to the external lead terminals from the inside of the recesses to a pair of outer peripheral side surfaces to which the external lead terminals are joined. A metallization layer for fixing a semiconductor element for adhering a semiconductor element is applied to the metal element, and a metallization layer for sealing a metal lid for adhering to the upper surface of the metallization layer is attached so as to surround the recess.
[0005]
Then, the semiconductor element is fixed to the semiconductor element fixing metallization layer deposited on the bottom surface of the concave portion of the insulating substrate via a brazing material such as a gold-silicon alloy, and each electrode of the semiconductor element is recessed via the bonding wire. Then, a metal lid is joined to the sealing metallization layer on the upper surface of the insulating substrate via a brazing material such as a gold-tin alloy, and the semiconductor element is formed in the recess of the insulating substrate. The semiconductor device as a final product is hermetically sealed by connecting the external lead terminal to the wiring conductor of the external electric circuit board so that the semiconductor element accommodated therein is electrically connected to the external electric circuit. Will be connected.
[0006]
Such a package for housing a semiconductor element includes a metallization layer for wiring, a metallization layer for fixing a semiconductor element, a metallization layer for sealing, and a metallization layer for wiring that prevent external lead terminals from being oxidatively corroded. Good bonding between the bonding wire, bonding between the metallizing layer for fixing the semiconductor element and the semiconductor element, bonding between the sealing metallized layer and the metal lid, and connection between the external lead terminal and the wiring conductor of the external electric circuit board. Therefore, in general, a plated metal layer composed of a nickel plating layer and a gold plating layer is sequentially deposited on the surface of each metallization layer and the surface of the external lead terminal by an electrolytic plating method.
[0007]
In addition, in order to deposit the plated metal layer on the surface of each metallized layer and the external lead terminal by electrolytic plating, one of the metallized layer for wiring, the metallized layer for fixing the semiconductor element, and the metallized layer for sealing from the insulating substrate A plurality of plating lead metallization layers are formed in advance on one outer peripheral side surface adjacent to the pair of outer peripheral side surfaces to which the external lead terminals are joined, and the plating lead metallization layers lead out. A connection metallization layer for electrically connecting the metallization layers for extracting the platings to each other is attached to the outer peripheral side surface, and a tie bar for electrically connecting each external lead terminal to each column in common is provided. The metallization layer for wiring, the metallization layer for fixing semiconductor elements, and the metallization layer for sealing The external lead terminals are electrically connected in common, and then, for example, the charge for electrolytic plating is applied to each metallized layer and the external lead terminals through a tie bar that electrically connects the external lead terminals in common. A method of supplying and depositing a plated metal layer by electrolytic plating on the exposed surface of each metallized layer and external lead terminal is adopted.
[0008]
Finally, the metallizing layer for connection deposited on the outer peripheral side surface of the insulating substrate is removed by polishing using a mechanical polishing method, and each metallized layer is electrically removed by cutting and removing the tie bar connecting each lead terminal. Made independent.
[0009]
[Problems to be solved by the invention]
However, in order to electrically insulate each metallized layer coated with a plated metal layer by electrolytic plating, the metallized layer for connection deposited on the outer peripheral side surface of the insulating base is removed by polishing using a mechanical polishing method. As a result, a slight step is formed by polishing on the outer peripheral side surface of the insulating substrate. If such a step is formed on the outer peripheral side surface of the insulating base, cracks and chips are likely to occur from the step portion when a mechanical impact is applied to the step portion from the outside.
[0010]
Recently, when a semiconductor device is manufactured, an operation of housing a semiconductor element in a recess of an insulating base, an operation of connecting an electrode of the semiconductor element and a wiring metallization layer in the recess, etc. are performed on an automated manufacturing line. It is becoming. In such an automated production line, in order to move the semiconductor element storage package on the production line, a large number of semiconductor element storage packages are sequentially dropped at high speed using an inclined surface, or A method is adopted in which compressed air is blown onto a semiconductor element storage package to sequentially move the package at a high speed. Therefore, the insulating bases repeatedly collide violently on the production line, and cracks or chips are likely to occur in the insulating base starting from the stepped portion formed by polishing formed on the outer peripheral side surface of the insulating base. There is a problem in that airtightness failure or disconnection of the metallization layer for wiring occurs due to chipping, and the function as the package is lost, or the production line of the semiconductor device is stopped due to fragments of the insulating base.
[0011]
The present invention has been completed in view of the above-mentioned problems, and its purpose is that cracks and chips are generated in the insulating substrate even if the insulating substrates repeatedly collide with each other on the production line of the electronic device. As a result, it is possible to provide a highly reliable package for housing a semiconductor element that does not lose its function as a package or stop the production line of a semiconductor device due to a fragment of an insulating substrate. There is to do.
[0012]
[Means for Solving the Problems]
The method for manufacturing a package for housing a semiconductor element according to the present invention includes a flat insulating base having a concave portion in which a plurality of ceramic layers are stacked and accommodating a semiconductor element on an upper surface. A step of providing a plurality of wiring metallization layers led out to the side surface, a step of providing a semiconductor element fixing metallization layer on the bottom surface of the recess, the insulation from at least one of the wiring metallization layers and the semiconductor element fixing metallization layer A step of providing a plurality of plating lead metallization layers that are led out independently from each other on the outer peripheral side surface of the substrate; and a connection metallization for electrically connecting the plurality of metal extraction layer metallization layers to the outer peripheral side surface of the insulating substrate. A step of providing a layer, and the connection metallization layer on each surface of the metallization layer for wiring and the metallization layer for fixing a semiconductor element. A step of simultaneously depositing a plating metal layer by an electroplating method using an adhesive layer, the metallization layer for connection, and the metallization layer for connection so that the metallization layers for plating lead are electrically separated from each other Part of at least 0.25mm ² And a step of polishing and removing so as to remain on the outer peripheral side surface of the insulating base with the above area.
Also, the manufacturing method of a package for housing a semiconductor element of the present invention comprises a flat insulating base having a concave portion in which a plurality of ceramic layers are stacked and a semiconductor element is accommodated on the upper surface. A step of providing a plurality of wiring metallization layers led to the outer peripheral side surface, a step of providing a sealing metallization layer on the upper surface of the insulating base so as to surround the recess, at least one of the wiring metallization layers and the A step of providing a plurality of metallization layers for plating lead-out independently from each other on the outer peripheral side surface of the insulating substrate from the metallization layer for sealing; and a plurality of metallization layers for plating lead-out on the outer peripheral side surface of the insulating substrate. A step of providing a connection metallization layer commonly connected to each other, and the connection to each surface of the metallization layer for wiring and the metallization layer for sealing A step of simultaneously depositing a plating metal layer by an electrolytic plating method using a metallization layer, and the connection metallization layer so that the plating metallization layers are electrically separated from each other, and the connection metallization layer Part of at least 0.25mm ² And a step of polishing and removing so as to remain on the outer peripheral side surface of the insulating base with the above area.
[0013]
According to the method for manufacturing a package for housing a semiconductor element of the present invention, after depositing a plated metal layer on the surface of each metallized layer and the external lead terminal by electrolytic plating, a part of the metallized layer for connection is at least 0.25. mm ² Since the polishing removal is performed so as to remain on the outer peripheral side surface of the insulating base with the above area, the connection metallized layer remaining on the outer peripheral side surface of the insulating base serves as a collision prevention member for the insulating base made of shock absorbing buffer material and ceramics. Play a role. Therefore, even if the insulating bases of the semiconductor element storage package obtained by the present invention collide violently on, for example, a semiconductor device production line, the impact is absorbed and mitigated by the connection metallization layer remaining on the outer peripheral side surface of the insulating base. As a result, it is possible to effectively prevent the insulating base from being cracked or chipped. As a result, the function as a package is lost, or the semiconductor device production line is stopped due to a fragment of the insulating base. It is possible to provide a method for manufacturing a highly reliable package for housing a semiconductor element that does not occur. Further, since no cracks or chips are generated in the insulating substrate of the semiconductor element storage package, the semiconductor element storage package can be manufactured with a high yield.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a perspective view showing an example of an embodiment of a package for housing a semiconductor element manufactured by the manufacturing method of the present invention, wherein 1 is an insulating substrate, 2 is a metallization layer for wiring, and 3 is a metallization for fixing a semiconductor element. Layers 4 and 4 are sealing metallization layers, and 5 is an external lead terminal.
[0015]
The insulating base 1 has a substantially rectangular flat plate shape made of a ceramic material, and a recess 1a for receiving a semiconductor element is formed on the upper surface thereof, and the semiconductor element is stored in the recess 1a.
[0016]
The insulating substrate 1 is provided with a plurality of wiring metallization layers 2 extending from the recesses 1a to a pair of outer peripheral side surfaces 1c parallel to each other, and the semiconductor element fixing metallization layers 3 are covered on the bottom surfaces of the recesses 1a. Further, a sealing metallization layer 4 is deposited on the upper surface thereof so as to surround the recess 1a.
[0017]
The wiring metallization layer 2 functions as a conductive path for electrically connecting each electrode of the semiconductor element mounted in the recess 1 a to the external lead terminal 5. And the electrode of a semiconductor element is electrically connected to the site | part exposed in the recessed part 1a via a bonding wire. In addition, a plurality of external lead terminals 5 are brazed to a portion led out to the outer peripheral side surface 1c by a row of brazing materials such as silver brazing.
[0018]
Further, the semiconductor element fixing metallization layer 3 deposited on the bottom surface of the recess 1a functions as a base metal for fixing the semiconductor element to the bottom surface of the recess 1a. The semiconductor element is fixed in the recess 1a by fixing via a brazing material such as a gold-silicon alloy.
[0019]
The sealing metallization layer 4 deposited on the upper surface of the insulating substrate 1 so as to surround the recess 1a functions as a base metal for bonding the metal lid to the insulating substrate 1, and this sealing metallization. A substantially flat metal lid made of a metal such as iron-nickel-cobalt alloy is joined to the layer 4 via a brazing material such as a gold-tin alloy.
[0020]
The external lead terminal 5 is made of a metal such as iron-nickel alloy or iron-nickel-cobalt alloy, and one end of the external lead terminal 5 is connected to the wiring metallized layer 2 led to the pair of outer peripheral side surfaces 1c. The other ends are disposed so as to protrude downward from the insulating substrate 1.
[0021]
The external lead terminal 5 functions as a connection terminal for electrically connecting each electrode of the semiconductor element housed in the recess 1a to the external electric circuit, and the tip portion on the side protruding downward is connected to the external electric circuit. Each electrode of the semiconductor element is electrically connected to an external electric circuit by being connected to the wiring conductor of the substrate via solder or the like.
[0022]
Further, in this package for housing a semiconductor element, a nickel plating layer having a thickness of about 1 to 10 μm on the surface of the metallization layer 2 for wiring, the metallization layer 3 for fixing the semiconductor element, the metallization layer 4 for sealing, and the external lead terminal 5 and A gold plating layer having a thickness of about 0.1 to 3 μm is sequentially deposited by an electrolytic plating method.
[0023]
Thus, the surface of the wiring metallized layer 2, the semiconductor element fixing metallized layer 3, the sealing metallized layer 4 and the external lead terminal 5 has a nickel plating layer having a thickness of about 1 to 10 μm and a thickness of about 0.1 to 3 μm. Since the gold plating layer is sequentially deposited by the electrolytic plating method, it is effective that the wiring metallization layer 2, the semiconductor element fixing metallization layer 3, the sealing metallization layer 4 and the external lead terminal 5 are oxidatively corroded. In addition to being prevented, the connection between the metallization layer 2 for wiring and the bonding wire, the bonding between the metallization layer 3 for fixing the semiconductor element and the semiconductor element, the bonding between the metallization layer 4 for sealing and the metal lid, and the external lead terminal 5 The connection with the wiring conductor of the external electric circuit board becomes good.
[0024]
According to this package for housing a semiconductor element, the semiconductor element is fixed to the semiconductor element fixing metallized layer 3 deposited on the bottom surface of the recess 1a of the insulating base 1, and each electrode of the semiconductor element is bonded to the bonding wire. Electrically connected to the metallization layer 2 for wiring, and then, a metal lid is joined to the metallization layer 4 for sealing, and the semiconductor element is hermetically sealed inside the recess 1a, thereby forming a final product. A semiconductor device is completed.
[0025]
Next, a plated metal layer is applied to the surfaces of the wiring metallized layer 2, the semiconductor element fixing metallized layer 3, the sealing metallized layer 4, and the external lead terminal 5 in the above-described package for housing a semiconductor element by electrolytic plating. A method for manufacturing a package for housing a semiconductor element of the present invention will be described.
[0026]
First, as shown in a perspective view in FIG. 2, a pair of insulating bases 1 parallel to each other is formed from the recess 1 a to the insulating base 1 having a recess 1 a in which a plurality of ceramic layers are stacked and a semiconductor element is accommodated on the upper surface. A plurality of wiring metallization layers 2 led out to the outer peripheral side surface 1c, a semiconductor element fixing metallization layer 3 deposited on the bottom surface of the recess 1a, and a seal deposited on the upper surface of the insulating substrate 1 so as to surround the recess 1a. The metallization layer 4 for stopping, one of the metallization layer 2 for wiring, the metallization layer 3 for fixing a semiconductor element, and the metallization layer 4 for sealing are independent from each other on one outer peripheral side surface 1b adjacent to the outer peripheral side surface 1c of the insulating substrate 1. The plurality of metallization layers 2a, 3a, 4a for leading out of the lead and the metallization layers 2a, 3a, 4a for leading out of the plating are electrically connected in common to the outer peripheral side surface 1b. A plurality of external lead terminals 5 electrically connected to each other by a tie bar 5a are electrically connected to each wiring metallization layer 2 on the pair of outer peripheral side surfaces 1c of the insulating base 1 while the attached metallization layer 6 is attached. Brazing one row in a row as they are connected.
[0027]
As described above, a plurality of plating leads led out independently from one of the wiring metallization layer 2 and the semiconductor element fixing metallization layer 3 and the sealing metallization layer 4 to the outer peripheral side surface 1 b of the insulating base 1. The metallization layers 2a, 3a, and 4a are provided, and the metallization layers 2a, 3a, and 4a are electrically connected in common to the outer peripheral side surface 1b derived from the metallization layers 2a, 3a, and 4a. By attaching the metallizing layer 6 for use and connecting the external lead terminal 5 with the tie bar 5a, the mesalyzed layer 3 for fixing the semiconductor element and the metallizing layer 4 for sealing are electrically connected to the tie bar 5a. .
[0028]
The insulating substrate 1 is made of a ceramic material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, a silicon nitride sintered body, or a glass-ceramic. For example, in the case of an aluminum oxide sintered body, an appropriate organic binder and solvent are added to and mixed with raw material powders such as aluminum oxide, silicon oxide, calcium oxide, and magnesium oxide to form a slurry. A plurality of ceramic green sheets are obtained by adopting a sheet forming method such as a doctor blade method to form a sheet, and then, these ceramic green sheets are appropriately punched and stacked vertically to form an insulating substrate 1. A green ceramic molded body for use is obtained, and then the green ceramic molded body is fired at a temperature of about 1600 ° C. in a reducing atmosphere. It is manufactured by.
[0029]
Further, the metallization layer 2 for wiring, the metallization layer 3 for fixing semiconductor elements, the metallization layer 4 for sealing, the metallization layers 2a, 3a, 4a for connection with plating, and the metallization layer 6 for connection are made of tungsten, molybdenum, copper, silver, etc. Consisting of metal powder metallization,
For example, a metal paste obtained by adding and mixing a suitable organic binder / solvent to tungsten powder is applied to a ceramic green sheet or green ceramic molded body for the insulating substrate 1 in a predetermined pattern by a conventionally known screen printing method. Is fired together with a green ceramic molded body for the insulating substrate 1 so as to be deposited on the insulating substrate 1.
[0030]
Further, the external lead terminal 5 is formed into a predetermined shape by punching a plate material of iron-nickel alloy or iron-nickel-cobalt alloy, and is metallized for wiring led out to a pair of outer peripheral side surfaces 1c of the insulating substrate 1. An electroless nickel plating layer of about 0.2 to 2 μm is preliminarily deposited on the exposed surface of the layer 2, and one end thereof is brought into contact with the wiring metallized layer 2 with, for example, a foil-like brazing material interposed therebetween. At the same time, they are brazed to the wiring metallization layer 2 by heating them to a temperature equal to or higher than the melting point of the brazing material. At this time, since the other end of each external lead terminal 5 is integrally connected by a tie bar 5a, each external lead terminal 5 can be held at regular intervals and accurately brazed to the insulating substrate 1. It becomes easy. Furthermore, when depositing a plated metal layer by an electrolytic plating method to be described later, the wiring metallized layer 2, the semiconductor element fixing metallized layer 3, the sealing metallized layer 4 and the external lead terminal 5 are attached via this tie bar 5 a. An electric charge for electrolytic plating can be supplied. The tie bar 5a may be cut and removed after the semiconductor element is accommodated in the package to form a semiconductor device.
[0031]
Next, all the metallization layer 2 for wiring, the metallization layer 3 for fixing a semiconductor element, the metallization layer 4 for sealing, and the external lead terminal 5 are supplied with electric charges for electrolytic plating via tie bars 5a to perform electrolytic plating. Thus, the plated metal layer is deposited on the surfaces of the wiring metallized layer 2, the semiconductor element fixing metallized layer 3, the sealing metallized layer 4, and the external lead terminal 5. In this case, the metallization layers 2a, 3a and 4a for lead-out of the plating, the metallization layer 6 for connection, and the metallization layer 2 for wiring, the metallization layer 3 for fixing the semiconductor element, the metallization layer 4 for sealing and the external lead terminal 5 via the tie bar 5a. Are electrically connected in common, so that the metallized layer 2 for wiring, the metallized layer 3 for fixing semiconductor elements, the metallized layer 4 for sealing, and the surface of the external lead terminal 5 are simultaneously coated with a plated metal layer by electrolytic plating. Can be deposited. As such a plated metal layer, an electrolytic nickel plating layer having a thickness of about 1 to 10 μm and an electrolytic gold plating layer having a thickness of about 0.1 to 3 μm are sequentially deposited.
[0032]
Finally, as shown in an enlarged cross-sectional view of the main part in FIG. 3, the metallizing layer 6 attached to the outer peripheral side surface 1b of the insulating base 1 is electrically connected to the metallizing layers 2a, 3a, and 4a for drawing-out. And a part of the connection metallization layer 6 is at least 0.25 mm on the outer peripheral side surface 1b. ² The semiconductor element fixing metallization layer 3 and the sealing metallization layer 4 are made electrically independent by polishing so as to remain in the above area.
[0033]
As a result, the metallized layer 2 for wiring, the metallized layer 3 for fixing semiconductor elements, the metallized layer 4 for sealing, and the surface of the external lead terminal 5 are coated with the plated metal layer by the electrolytic plating method, and the metallized for fixing semiconductor elements. The semiconductor element housing package shown in FIG. 1 in which the layer 3 and the sealing metallization layer 4 are electrically independent is obtained.
[0034]
At this time, according to the method for manufacturing a package for housing a semiconductor element of the present invention, a part of the connection metallized layer 6 is at least 0.25 mm on the outer peripheral side surface 1b of the insulating substrate 1. ² It is important and necessary to be polished and removed so as to remain in the above area. Thus, a part of the metallization layer 6 for connection is at least 0.25 mm on the outer peripheral side surface 1b of the insulating substrate 1. ² Since it is polished and removed so as to remain in the above area, the connection metallized layer 6 remaining on the outer peripheral side surface 1b of the insulating base 1 serves as a shock absorbing shock absorbing material and a collision preventing member. Therefore, even if the insulating bases 1 of the semiconductor element storage package obtained by the present invention collide violently on the production line of the semiconductor device, for example, the impact remains on the outer peripheral side surface 1b of the insulating base 1 and the connection metallized layer 6 remains. As a result, it is possible to effectively prevent the insulating substrate 1 from being cracked, chipped, etc., and to lose its function as a package, or to break the insulating substrate 1 due to fragments of the insulating substrate 1. It is possible to provide a highly reliable package for housing a semiconductor element without stopping the production line.
[0035]
The area of the metallization layer 6 for connection remaining on the outer peripheral side surface 1b of the insulating substrate 1 is 0.25 mm. ² If it is less than that, when the insulating bases 1 collide violently on the production line of the semiconductor device, the impact is sufficiently absorbed and prevented by the connecting metallized layer 6 remaining on the outer peripheral side surface 1b of the insulating base 1. Tend to be difficult. Therefore, the area of the connection metallization layer 6 remaining on the outer peripheral side surface 1b of the insulating substrate 1 is 0.25 mm. ² As specified above. The area of the metallization layer 6 for connection remaining on the outer peripheral side surface 1b is 4 mm. ² Preferably, it is 4mm or less ² If it exceeds 1, the metallization layers 2a, 3a, 4a for pulling out the plating are difficult to be electrically separated from each other, and the effect of absorbing shock and preventing collision is 4 mm. ² Since the following area is sufficient, the area of the connection metallization layer 6 tends to become unnecessarily large.
[0036]
Further, the thickness of the metallizing layer 6 for connection is preferably about 10 to 50 μm. If the thickness is less than 10 μm, the effect of absorbing and reducing the impact is reduced and the insulating substrate 1 is liable to be cracked or chipped. The adhesion strength of the connection metallization layer 6 is lowered, and the connection metallization layer 6 tends to become brittle. More preferably, 20-30 micrometers is good.
[0037]
In addition, this invention is not limited to an example of the above-mentioned embodiment, It cannot be overemphasized that a various change is possible if it is a range which does not deviate from the summary of this invention.
[0038]
For example, in the example of the embodiment described above, the connection metallization layer 6 is polished and removed so that the lower end portion thereof remains, but the upper end portion and the lower end portion thereof are shown in FIG. It may be polished and removed so as to remain, or as shown in an enlarged perspective view of the main part in FIG. In the example of the embodiment described above, a part of the connection metallized conductor 6 remains only on one outer peripheral side surface 1b. However, the connection metallized conductor 6 is provided on both outer peripheral side surfaces 1b, and both connection A part of the metallized layer 6 may remain.
[0039]
Furthermore, in the example of the above-described embodiment, the case where a semiconductor element housing package provided with both the semiconductor element fixing metallization layer 3 and the sealing metallization layer 4 has been described. The manufacturing method of the present invention can also be applied to manufacturing a package for housing a semiconductor element including either one of the metallizing layer 3 and the sealing metallized layer 4.
[0040]
【The invention's effect】
As described above, according to the method for manufacturing a package for housing a semiconductor element of the present invention, a metallized layer for connection is formed after depositing a plated metal layer on each metallized layer and the surface of the external lead terminal by electrolytic plating. A part of it is at least 0.25mm ² Since the polishing removal is performed so as to remain on the outer peripheral side surface of the insulating base with the above area, the connection metallized layer remaining on the outer peripheral side surface of the insulating base serves as a shock absorbing shock absorbing material and a collision preventing member. Therefore, even if the insulating bases of the semiconductor element storage package obtained by the present invention collide violently on, for example, a semiconductor device production line, the impact is absorbed and mitigated by the connection metallization layer remaining on the outer peripheral side surface of the insulating base. As a result, it is possible to effectively prevent the occurrence of cracks, chips, etc. in the insulating base, resulting in loss of the function as a package for housing the semiconductor element, or production lines of semiconductor devices due to fragments of the insulating base. Therefore, it is possible to provide a method for manufacturing a highly reliable package for housing a semiconductor element that does not stop.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of an embodiment of a package for housing a semiconductor element manufactured by a manufacturing method of the present invention.
FIG. 2 is a perspective view of a package for housing a semiconductor element for explaining the manufacturing method of the present invention.
FIG. 3 is an enlarged perspective view of a main part of a package for housing a semiconductor element for explaining a manufacturing method of the present invention.
FIG. 4 is an enlarged perspective view of a main part of a package for housing a semiconductor element for explaining another example of the manufacturing method of the present invention.
FIG. 5 is an enlarged perspective view of a main part of a package for housing a semiconductor element for explaining still another example of the manufacturing method of the present invention.
[Explanation of symbols]
1: Insulating substrate
2: Metallization layer for wiring
3: Metallization layer for fixing semiconductor elements
4: Metallization layer for sealing
5: External lead terminal
6: Connection metallization layer

Claims

A step of providing a plurality of wiring metallization layers led out from the inside of the recess to the outer peripheral side surface of the insulating base on a flat insulating base having a concave portion in which a semiconductor element is accommodated on the upper surface, which is formed by laminating a plurality of ceramic layers. When,
Providing a semiconductor element fixing metallization layer on the bottom of the recess;
A step of providing a plurality of metallization layers for leading out from the metallization layer for wiring and the metallization layer for fixing a semiconductor element to the outer peripheral side surface of the insulating substrate independently from each other ;
A step of providing a to that connection for metallization layer connected to a common electrically to each other on the outer peripheral side surface of said plurality of plating lead for metallized layer of said insulating substrate,
A step of simultaneously depositing a plating metal layer on each surface of the metallization layer for wiring and the metallization layer for fixing the semiconductor element by an electroplating method using the metallization layer for connection;
The metallization layer for connection is electrically separated from the metallization layers for lead-out of the plating, and a part of the metallization layer for connection has an area of at least 0.25 mm ^{2 on the} outer peripheral side surface of the insulating substrate. A method for manufacturing a package for housing a semiconductor element, comprising: a step of polishing and removing so as to remain.

  A step of providing a plurality of wiring metallization layers led out from the inside of the recess to the outer peripheral side surface of the insulating base on a flat insulating base having a concave portion in which a semiconductor element is accommodated on the upper surface, which is formed by laminating a plurality of ceramic layers. When,
  Providing a sealing metallization layer on the upper surface of the insulating base so as to surround the recess;
  A step of providing a plurality of metallization layers for leading out of the metallization layers for wiring and the metallization layers for lead-out independently from each other from the metallization layer for sealing to the outer peripheral side surface of the insulating base;
  Providing a connection metallization layer for electrically connecting the plurality of metallization layers for plating extraction to the outer peripheral side surface of the insulating base;
  A step of simultaneously depositing a plating metal layer on each surface of the metallization layer for wiring and the metallization layer for sealing by an electrolytic plating method using the metallization layer for connection;
  The metallization layer for connection is electrically separated from the metallization layer for plating lead-out, and at least a part of the metallization layer for connection is at least 0.25 mm ²² Polishing and removing so as to remain on the outer peripheral side surface of the insulating base with the above area;
A method of manufacturing a package for housing a semiconductor element, comprising:

The connecting metallization layer, according to claim 1 or claim 2, characterized in that it is polished and removed so as to remain in the state sandwiching the plating lead for metallization layer in which the derived one outer peripheral side surface of the insulating base The manufacturing method of the package for semiconductor element description of description.