[go: up one dir, main page]

JPH0986960A - Wiring board, package for storing semiconductor device using the same, and mounting structure thereof - Google Patents

Wiring board, package for storing semiconductor device using the same, and mounting structure thereof

Info

Publication number
JPH0986960A
JPH0986960A JP7253437A JP25343795A JPH0986960A JP H0986960 A JPH0986960 A JP H0986960A JP 7253437 A JP7253437 A JP 7253437A JP 25343795 A JP25343795 A JP 25343795A JP H0986960 A JPH0986960 A JP H0986960A
Authority
JP
Japan
Prior art keywords
package
thermal expansion
semiconductor element
insulating substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7253437A
Other languages
Japanese (ja)
Other versions
JP3339999B2 (en
Inventor
Masahiko Azuma
昌彦 東
Koichi Yamaguchi
浩一 山口
Noriaki Hamada
紀彰 浜田
Hideto Yonekura
秀人 米倉
Yasuhide Tami
保秀 民
Yoji Furukubo
洋二 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25343795A priority Critical patent/JP3339999B2/en
Publication of JPH0986960A publication Critical patent/JPH0986960A/en
Application granted granted Critical
Publication of JP3339999B2 publication Critical patent/JP3339999B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Glass Compositions (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】 【課題】樹脂製の外部電気回路基板に実装すると、電気
的接続不良が発生しタリ、安定性に欠けるものであっ
た。 【解決手段】Cuなどのメタライズ配線層を絶縁基板の
表面あるいは内部に配設した配線基板あるいは半導体素
子収納用パッケージAにおいて、絶縁基板1をLi2
を5〜30重量%含有し、屈伏点が400℃〜800℃
のリチウム珪酸ガラスを20〜80体積%と、必須成分
としてフォルステライトとクリストバライトとをその総
量が20〜80体積%となるように含む成形体を焼成し
て得られた40℃〜400℃における熱膨張係数が8〜
18ppm/℃の焼結体により構成し、これを少なくと
も有機樹脂を含む絶縁体9の表面に配線導体8が被着形
成された外部電気回路基板B上に実装する。
(57) [Abstract] [PROBLEMS] When mounted on a resin-made external electric circuit board, a poor electrical connection occurs, resulting in a lack of stability and stability. SOLUTION: In a wiring board in which a metallized wiring layer of Cu or the like is arranged on the surface or inside of the insulating board or a package A for housing a semiconductor element, the insulating board 1 is made of Li 2 O.
5 to 30% by weight, and the yield point is 400 ° C to 800 ° C
Heat at 40 ° C to 400 ° C obtained by firing a molded body containing 20 to 80% by volume of the lithium silicate glass of No. 1 and forsterite and cristobalite as essential components so that the total amount thereof is 20 to 80% by volume. Expansion coefficient is 8 ~
It is composed of a sintered body of 18 ppm / ° C., which is mounted on an external electric circuit board B in which a wiring conductor 8 is adhered and formed on the surface of an insulator 9 containing at least an organic resin.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board having a metallized wiring layer, a semiconductor device package having the wiring board, and a mounting structure thereof.

【0002】[0002]

【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI(大規模集積回路素子)等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジは、一般にアルミナセラミックス等の電気絶縁材料か
らなり、その上面中央部に半導体素子を収容するための
凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から
下面にかけて導出されるタングステン、モリブデン等の
高融点金属粉末から成る複数個のメタライズ配線層と、
前記絶縁基板の下面または側面に形成され、メタライズ
配線層が電気的に接続される複数個の接続パッドと、前
記接続パッドにロウ付け取着される接続端子と、蓋体と
から構成される。また、絶縁基板の凹所底面に半導体素
子をガラス、樹脂等から成る接着剤を介して接着固定さ
せ、半導体素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに絶縁
基板上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基板と蓋体とから成る容器内部に半導体素子
が気密に封止される。 また、かかる半導体素子収納用
パッケージは前記絶縁基板下面の接続パッドに接続され
た接続端子と外部電気回路基板の配線導体とを半田等に
より電気的に接続することにより実装される。
2. Description of the Related Art Conventionally, a wiring board has a structure in which a metallized wiring layer is disposed on the surface or inside of an insulating substrate.
Further, as a typical example using this wiring board, a semiconductor element housing package for housing a semiconductor element, particularly a semiconductor integrated circuit element such as an LSI (Large Scale Integrated Circuit Element) is generally made of an electrical material such as alumina ceramics. An insulating substrate made of an insulating material and having a recess for accommodating a semiconductor element in the center of its upper surface, and a plurality of refractory metal powders such as tungsten and molybdenum that are led out from the periphery of the recess of the insulating substrate to the lower surface. Individual metallized wiring layers,
The insulating substrate is composed of a plurality of connection pads formed on the lower surface or the side surface of the metallized wiring layer and electrically connected to the metallized wiring layer, connection terminals brazed to the connection pads, and a lid. In addition, the semiconductor element is adhered and fixed to the bottom surface of the recess of the insulating substrate with an adhesive made of glass, resin, or the like, and each electrode of the semiconductor element and the metallized wiring layer are electrically connected through a bonding wire and insulated. The lid is bonded to the upper surface of the substrate through a sealing material such as glass or resin, and the semiconductor element is hermetically sealed inside the container including the insulating substrate and the lid. The package for housing the semiconductor element is mounted by electrically connecting the connection terminals connected to the connection pads on the lower surface of the insulating substrate and the wiring conductors of the external electric circuit board by soldering or the like.

【0003】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくする必要があ
るが、それと同時に小型化も要求されるためパッケージ
における接続端子の密度を高くすることが必要となる。
Generally, as the degree of integration of a semiconductor device increases, the number of electrodes formed on the semiconductor device also increases. As a result, the number of terminals in a semiconductor housing package for housing the same increases. However, as the number of electrodes increases, it is necessary to increase the dimensions of the package itself. At the same time, it is also required to reduce the size, so that the density of connection terminals in the package needs to be increased.

【0004】これまでのパッケージにおける端子の構造
としては、パッケージの下面にコバールなどの金属ピン
を接続したピングリッドアレイ(PGA)が最も一般的
であるが、最近ではパッケージの側面に導出されたメタ
ライズ配線層にL字状の金属部材がロウ付けされたクワ
ッドフラットパッケージ(QFP)、図4に示されるよ
うにパッケージの4つの側面に電極パッドを備えたリー
ドピンのないリードレスチップキャリア(LCC)、さ
らに図1に示されるような絶縁基板の下面に半田からな
る球状端子により構成したボールグリッドアレイ(BG
A)等があり、これらの中でもBGAが最も高密度化が
可能であると言われている。
The most common structure of the terminals in the package up to now is a pin grid array (PGA) in which metal pins such as Kovar are connected to the lower surface of the package, but recently, metallization led to the side surface of the package. A quad flat package (QFP) in which an L-shaped metal member is brazed to a wiring layer, a leadless leadless carrier (LCC) having electrode pads on four sides of the package as shown in FIG. 4, Further, a ball grid array (BG) having spherical terminals made of solder on the lower surface of an insulating substrate as shown in FIG.
A) and the like, and of these, BGA is said to be the most densified.

【0005】このボールグリッドアレイ(BGA)は接
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約250〜400℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。このよ
うな実装構造により、半導体素子収納用パッケージの内
部に収容されている半導体素子はその各電極がメタライ
ズ配線層及び接続端子を介して外部電気回路に電気的に
接続される。
In this ball grid array (BGA), a connection terminal is composed of a terminal in which a spherical terminal made of a brazing material such as solder is brazed to a connection pad, and the spherical terminal is placed on a wiring conductor of an external electric circuit board. The terminals are brought into contact with each other, and then the terminals are heated and melted at a temperature of about 250 to 400 ° C., and the spherical terminals are joined to the wiring conductors to be mounted on the external electric circuit board. With such a mounting structure, each electrode of the semiconductor element housed inside the semiconductor element housing package is electrically connected to the external electric circuit through the metallized wiring layer and the connection terminal.

【0006】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、最近では、低温焼成化および低誘
電率化を目的として、絶縁基板をガラス−セラミックス
などの焼結体により構成することが提案されている。
Further, as an insulating substrate in a package for housing a semiconductor element, it has recently been proposed that the insulating substrate be made of a sintered body such as glass-ceramics for the purpose of low temperature firing and low dielectric constant. There is.

【0007】例えば、特開昭63−117929号公報
においては、ZnO−Al2 3 −SiO2 系ガラスを
用いたガラスセラミック体が提案されており、かかる公
報によれば、化学組成と熱処理条件の制御によって珪酸
亜鉛の他にコーディライトまたは亜鉛尖小石の結晶を生
成させることで、熱膨張係数を制御できると報告してい
る。
For example, Japanese Patent Laid-Open No. 63-117929 proposes a glass ceramic body using ZnO--Al 2 O 3 --SiO 2 glass. According to such a publication, the chemical composition and heat treatment conditions are set. It is reported that the coefficient of thermal expansion can be controlled by controlling the formation of crystals of cordierite or zinc pebbles in addition to zinc silicate.

【0008】[0008]

【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として従来より使用されているアルミ
ナ、ムライトなどのセラミックスは、200MPa以上
の高強度を有し、しかもメタライズ配線層などとの多層
化技術として信頼性の高いことで有用ではあるが、その
線熱膨張係数(以下、単に熱膨張係数という。)は約4
〜7ppm/℃程度であるのに対して、パッケージが実
装される外部電気回路基板として最も多用されているガ
ラス−エポキシ絶縁体にCu配線層が形成されたプリン
ト基板の熱膨張係数は11〜18ppm/℃と非常に大
きい。
Ceramics such as alumina and mullite which have been conventionally used as an insulating substrate in these packages have a high strength of 200 MPa or more, and as a technique for forming a multilayer with a metallized wiring layer. Although it is useful because of its high reliability, its linear thermal expansion coefficient (hereinafter simply referred to as thermal expansion coefficient) is about 4.
On the other hand, the thermal expansion coefficient of the printed circuit board having the Cu wiring layer formed on the glass-epoxy insulator, which is most frequently used as the external electric circuit board on which the package is mounted, is 11 to 18 ppm. / ° C, which is very large.

【0009】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が300以下の比較的少ない場合に
は、大きな影響はないが、端子数が300を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。即ち、パッケージの作動および停止の繰
り返しにより熱応力が繰り返し印加されると、この熱応
力が絶縁基板下面の接続パッドの外周部、及び外部電気
回路基板の配線導体と端子との接合界面に作用し、その
結果、接続パッドが絶縁基板より剥離したり、端子が配
線導体より剥離したり、半導体素子収納用パッケージの
接続端子を外部電極回路の配線導体に長期にわたり安定
に電気的接続させることができないという欠点を有して
いた。
Therefore, when the semiconductor integrated circuit element is housed inside the semiconductor element housing package and then mounted on an external electric circuit board such as a printed circuit board, the heat generated during the operation of the semiconductor integrated circuit element acts as an insulating substrate. When repeatedly applied to both the external electric circuit board, a large thermal stress is generated between the insulating board and the external electric circuit board due to the difference in thermal expansion coefficient between the both. This thermal stress has no significant effect when the number of terminals in the package is relatively small, such as 300 or less, but the effect tends to increase as the number of terminals exceeds 300 and the package itself becomes larger. That is, when thermal stress is repeatedly applied by repeating the operation and stop of the package, this thermal stress acts on the outer peripheral portion of the connection pad on the lower surface of the insulating substrate and the bonding interface between the wiring conductor and the terminal of the external electric circuit board. , As a result, the connection pad is peeled off from the insulating substrate, the terminal is peeled off from the wiring conductor, and the connection terminal of the package for housing the semiconductor element cannot be stably electrically connected to the wiring conductor of the external electrode circuit for a long time. It had a drawback.

【0010】そこで、絶縁基板や半導体収納用パッケー
ジにおける基板を高熱膨張係数の材料により構成するこ
とが考えられる。例えば、特開昭63−117929号
公報におけるガラスセラミック体を利用した集積回路パ
ッケージ基板では高い熱膨張係数の基板が得られると報
告されている。しかし、公報に記載されているように同
一の組成でもわずかな熱処理条件の相違により析出結晶
相が変化し熱膨張係数を安定して制御することが難しい
という問題があった。
Therefore, it is conceivable that the insulating substrate and the substrate in the semiconductor housing package are made of a material having a high coefficient of thermal expansion. For example, it has been reported that a substrate having a high coefficient of thermal expansion can be obtained from an integrated circuit package substrate using a glass ceramic body disclosed in JP-A-63-117929. However, as described in the publication, there is a problem that even with the same composition, the precipitated crystal phase changes due to slight differences in heat treatment conditions, and it is difficult to stably control the thermal expansion coefficient.

【0011】また、ガラス−セラミック焼結体を高熱膨
張化させるには、高熱膨張のフィラー成分を析出させる
ことが望ましい。その中で、クリストバライト、クォー
ツ、フォルステライトは10ppm/℃以上の高い熱膨
張係数を有することから高熱膨張化するには好適なフィ
ラーである。しかし、これらの結晶相は、熱膨張特性に
おいて、クリストバライトでは230℃℃付近に、クォ
ーツでは570℃付近に熱膨張係数が急激に変化する屈
曲点が存在するため、この温度付近で使用する場合にお
いて熱膨張特性の変化により配線基板と、プリント基板
やメタライズ配線層との接続不良が発生することがあっ
た。また、フォルステライト単味では誘電率が高くなる
傾向にあった。
Further, in order to make the glass-ceramic sintered body have high thermal expansion, it is desirable to deposit a filler component having high thermal expansion. Among them, cristobalite, quartz and forsterite have a high coefficient of thermal expansion of 10 ppm / ° C. or more, and are suitable fillers for achieving high thermal expansion. However, in terms of thermal expansion characteristics, these crystalline phases have a bending point at which the coefficient of thermal expansion abruptly changes near 230 ° C. for cristobalite and 570 ° C. for quartz, so when used near this temperature. Due to the change in the thermal expansion characteristics, a connection failure may occur between the wiring board and the printed circuit board or the metallized wiring layer. Moreover, the dielectric constant of forsterite alone tended to increase.

【0012】従って、本発明は、配線基板や半導体素子
収納用パッケージをプリント基板等の外部電気回路基板
に対して、強固に且つ長期にわたり安定した接続状態を
維持できる高信頼性の配線基板、半導体素子収納用パッ
ケージならびにその実装構造を提供することを目的とす
るものである。
Therefore, the present invention provides a highly reliable wiring board and semiconductor capable of maintaining a stable and stable connection state of a wiring board or a package for housing a semiconductor element to an external electric circuit board such as a printed board. An object of the present invention is to provide an element housing package and its mounting structure.

【0013】さらに、本発明は、Cuメタライズ配線層
との同時焼成を可能としバインダーの効率的な除去およ
び比較的少ないガラス量でも低温での焼結を行うことの
できる低誘電率で安価な配線基板および半導体素子収納
用パッケージを提供することを目的とするものである。
Further, according to the present invention, it is possible to perform simultaneous firing with the Cu metallized wiring layer, to efficiently remove the binder, and to carry out sintering at a low temperature even with a relatively small amount of glass. An object of the present invention is to provide a substrate and a package for housing a semiconductor element.

【0014】[0014]

【課題を解決するための手段】本発明者らは、上記問題
点に対して検討を重ねた結果、絶縁基板として、Li2
Oを5〜30重量%含有するリチウム珪酸ガラスと、フ
ォルステライトおよびクリストバライトを混合した場
合、焼結過程において熱膨張係数が13ppm/℃のリ
チウム珪酸結晶を安定して析出させ、MgOをクリスト
バライトに固溶させることによって、400℃以下で急
激な熱膨張係数の変化の少ない焼結体が得られることを
見いだした。つまり、フィラー成分として高熱膨張係数
の化合物を添加し、これを焼成することで、400℃以
下の温度域において急激な熱膨張係数の変化の無い高熱
膨張の焼結体を作製できること、また、リチウム珪酸ガ
ラスはホウ珪酸ガラスに比較して屈伏点が比較的低く、
その結果、ガラスの添加量が少なくても低温焼成が可能
であることを見出し、本発明に至った。
As a result of repeated studies on the above problems, the inventors of the present invention found that Li 2 was used as an insulating substrate.
When lithium silicate glass containing 5 to 30 wt% O is mixed with forsterite and cristobalite, a lithium silicate crystal having a thermal expansion coefficient of 13 ppm / ° C. is stably precipitated during the sintering process, and MgO is solidified in cristobalite. It was found that by melting, a sintered body having a small change in thermal expansion coefficient at 400 ° C. or less can be obtained. That is, by adding a compound having a high coefficient of thermal expansion as a filler component and calcining the compound, a sintered body having a high coefficient of thermal expansion without a rapid change in the coefficient of thermal expansion in a temperature range of 400 ° C. or less can be produced, and lithium Silica glass has a relatively low yield point compared to borosilicate glass,
As a result, they have found that low-temperature firing is possible even if the amount of glass added is small, and completed the present invention.

【0015】即ち、本発明は、絶縁基板の表面あるいは
内部にメタライズ配線層が配設された配線基板におい
て、前記絶縁基板が、Li2 Oを5〜30重量%含有
し、屈伏点が400℃〜800℃のリチウム珪酸ガラス
を20〜80体積%と、フォルステライトとクリストバ
ライトとを総量で20〜80体積%の割合で含む成形体
を焼成して得られる40℃〜400℃における熱膨張係
数が8〜18ppm/℃の焼結体からなることを特徴と
するものである。
That is, according to the present invention, in a wiring board in which a metallized wiring layer is provided on the surface or inside of the insulating substrate, the insulating substrate contains 5 to 30% by weight of Li 2 O and the yield point is 400 ° C. The coefficient of thermal expansion at 40 ° C. to 400 ° C. obtained by firing a molded body containing 20 to 80% by volume of lithium silicate glass at ˜800 ° C. and 20 to 80% by volume of forsterite and cristobalite in a total amount. It is characterized by comprising a sintered body of 8 to 18 ppm / ° C.

【0016】また、半導体素子収納用パッケージにおけ
る絶縁基板として、Li2 Oを5〜30重量%含有し、
屈伏点が400℃〜800℃のリチウム珪酸ガラスを2
0〜80体積%と、フォルステライトとクリストバライ
トとを総量で20〜80体積%の割合で含む成形体を焼
成した40℃〜400℃における熱膨張係数が8〜18
ppm/℃の焼結体により構成する。
Further, as an insulating substrate in a package for accommodating semiconductor elements, it contains 5 to 30% by weight of Li 2 O,
2 lithium silicate glass with a yield point of 400 ℃ ~ 800 ℃
The thermal expansion coefficient at 40 ° C. to 400 ° C. is 8 to 18 which is obtained by firing a molded body containing 0 to 80 vol% and forsterite and cristobalite in a total amount of 20 to 80 vol%.
It is composed of a sintered body of ppm / ° C.

【0017】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記の焼結体を有す
る半導体素子収納用パッケージを接続端子を介して回路
基板の配線導体にロウ付け接合し実装されるものであ
る。
Further, according to the present invention, for storing a semiconductor element, the above-mentioned sintered body is provided as an insulating substrate on an external electric circuit board in which a wiring conductor is adhered and formed on the surface of an insulating body containing at least an organic resin. The package is mounted by brazing and connecting to the wiring conductor of the circuit board via the connection terminal.

【0018】[0018]

【作用】本発明によれば、配線基板や、半導体素子収納
用パッケージの絶縁基板として、Li2 Oを5〜30重
量%含有し、屈伏点が400℃〜800℃のリチウム珪
酸ガラスを20〜80体積%と、必須成分としてフォル
ステライトとクリストバライトとを20〜80体積%の
割合で含む成形体を焼成することにより40℃〜400
℃における熱膨張係数が8〜18ppm/℃の焼結体を
容易再現よく製造することができる。
According to the present invention, as a wiring substrate or an insulating substrate for a semiconductor element housing package, 20 to 20% of lithium silicate glass containing 5 to 30% by weight of Li 2 O and having a yield point of 400 to 800 ° C is used. 40 ° C. to 400 ° C. by firing a molded body containing 80 vol% and forsterite and cristobalite as essential components in a proportion of 20 to 80 vol%.
A sintered body having a coefficient of thermal expansion at 8 ° C of 8 to 18 ppm / ° C can be easily and reproducibly manufactured.

【0019】特に、上記ガラスとして、Li2 Oを必須
の成分としてその含有量が5〜30重量%のリチウム珪
酸ガラスを用いることにより、焼結後の焼結体中に高熱
膨張のリチウムシリケート(例えば、Li2 SiO3
を析出することができ、しかも、屈伏点が比較的低く、
ガラスの添加量が少なくても低温焼成が可能であるため
に、Cuからなるメタライズ配線層と同時に焼成するこ
とができる。
In particular, by using lithium silicate glass containing 5% to 30% by weight of Li 2 O as an essential component as the above glass, a high thermal expansion lithium silicate ( For example, Li 2 SiO 3 )
Can be deposited, and the yield point is relatively low,
Since low temperature firing is possible even when the amount of glass added is small, it is possible to fire at the same time as the metallized wiring layer made of Cu.

【0020】また、屈伏点が400℃〜800℃のリチ
ウム珪酸ガラスを用いることにより、ガラス含有量を低
減しフィラー量を増量することができ、また焼成収縮開
始温度を上昇することが可能である。それにより、成形
時に添加された有機樹脂等の成形用バインダーを効率的
に除去するとともに、絶縁基体と同時に焼成されるメタ
ライズとの焼成条件のマッチングを図ることができる。
Further, by using a lithium silicate glass having a deformation point of 400 ° C. to 800 ° C., it is possible to reduce the glass content, increase the filler amount, and increase the firing shrinkage start temperature. . As a result, it is possible to efficiently remove the molding binder such as the organic resin added at the time of molding and match the firing conditions with the metallization that is fired at the same time as the insulating substrate.

【0021】一方、フィラーとしてクリストバライトを
添加した場合、200℃付近で熱膨脹係数が急激に変化
する変極点が存在し得るが、本発明によれば、フォルス
テライトとクリストバライトの組み合わせにより、フォ
ルステライト中のMgOが一部クリストバライトに固溶
する。これにより40〜400℃の温度領域内でのクリ
ストバライト自体が有する熱膨張係数の変極点がなくな
るという特異的な現象が生じる結果、熱膨張特性に変極
点がなく、熱膨張係数を8〜18ppm/℃の範囲で制
御することができる。
On the other hand, when cristobalite is added as a filler, there may be an inflection point at which the coefficient of thermal expansion sharply changes at around 200 ° C. According to the present invention, the combination of forsterite and cristobalite causes a change in forsterite. MgO partially forms a solid solution with cristobalite. This causes a peculiar phenomenon that the inflection point of the thermal expansion coefficient of cristobalite itself in the temperature range of 40 to 400 ° C. disappears, and as a result, there is no inflection point in the thermal expansion characteristics and the thermal expansion coefficient is 8 to 18 ppm / It can be controlled in the range of ° C.

【0022】なお、フィラー成分がフォルステライトの
みの場合には、8ppm/℃以上の熱膨張係数の焼結体
が得られるが、誘電率が6を越えてしまい、配線層を具
備する絶縁基板材料には不適である。
When the filler component is only forsterite, a sintered body having a thermal expansion coefficient of 8 ppm / ° C. or more can be obtained, but the dielectric constant exceeds 6, and the insulating substrate material having the wiring layer is obtained. Is not suitable for.

【0023】また、リチウム珪酸ガラスから析出するリ
チウム珪酸結晶相の熱膨張係数は13ppm/℃程度で
あるが、かかるガラスにフォルステライトとクリストバ
ライトを添加することによりさらに高熱膨張係数のクオ
ーツを安定に析出できる。またフィラーとしてさらに、
40℃〜400℃における熱膨張係数が6ppm/℃以
上の金属酸化物を添加すれば、焼結体全体の熱膨張係数
を8〜18ppm/℃の範囲で容易に制御することがで
きる。
The coefficient of thermal expansion of the lithium silicate crystal phase precipitated from the lithium silicate glass is about 13 ppm / ° C. By adding forsterite and cristobalite to such glass, quartz having a higher coefficient of thermal expansion is stably deposited. it can. Also as a filler,
By adding a metal oxide having a thermal expansion coefficient of 6 ppm / ° C. or higher at 40 ° C. to 400 ° C., the thermal expansion coefficient of the entire sintered body can be easily controlled within the range of 8 to 18 ppm / ° C.

【0024】このように、ガラス−エポキシ基板などの
プリント基板からなる外部電気回路に対して実装される
半導体素子収納用パッケージにおける絶縁基板として4
0〜400℃の温度範囲における熱膨張係数が8〜18
ppm/℃のセラミックスを用いることにより、絶縁基
板と外部電気回路基板との間に両者の熱膨張係数の差が
小さくなり、その結果、絶縁基板と外部電気回路基板の
熱膨張係数の相違に起因する熱応力によって端子が外部
電気回路の配線導体とが接続不良を起こすことがなく、
これによっても容器内部に収容する半導体素子と外部電
気回路とを長期間にわたり正確に、且つ強固に電気的接
続させることが可能となる。
As described above, as an insulating substrate in a package for accommodating semiconductor elements mounted on an external electric circuit formed of a printed circuit board such as a glass-epoxy substrate, 4
The coefficient of thermal expansion in the temperature range of 0 to 400 ° C. is 8 to 18
By using the ppm / ° C ceramics, the difference in the coefficient of thermal expansion between the insulating substrate and the external electric circuit board becomes small, and as a result, the difference in the coefficient of thermal expansion between the insulating board and the external electric circuit board results. The terminal does not cause a connection failure with the wiring conductor of the external electric circuit due to the thermal stress.
This also makes it possible to electrically connect the semiconductor element housed inside the container and the external electric circuit accurately and firmly for a long period of time.

【0025】また、パッケージの内部配線として使用さ
れるCuの熱膨張係数18ppm/℃に対しても近似の
熱膨張係数を有するため、メタライズ配線の基板への密
着性等の信頼性を高めることができる。
Further, since the thermal expansion coefficient of Cu used as the internal wiring of the package is approximately 18 ppm / ° C., the reliability of the adhesion of the metallized wiring to the substrate can be improved. it can.

【0026】[0026]

【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the accompanying drawings showing an embodiment.

【0027】(実装構造)図1及び図2は、本発明の一
例を示す図であり、絶縁基板の表面あるいは内部にメタ
ライズ配線層が配設された、いわゆる配線基板を基礎的
構造とするものであるが,図1及び図2は,その代表的
な例として半導体素子収納用パッケージとその実装構造
の一実施例を示すものであり、AはBGA型パッケー
ジ、Bは外部電気回路基板である。
(Mounting Structure) FIGS. 1 and 2 are views showing an example of the present invention, which has a basic structure of a so-called wiring board in which a metallized wiring layer is provided on the surface or inside of an insulating substrate. 1 and 2 show one example of a semiconductor element housing package and its mounting structure as a typical example thereof, A is a BGA type package, and B is an external electric circuit board. .

【0028】図1において、パッケージAは、絶縁基板
1と蓋体2とメタライズ配線層3と端子4およびパッケ
ージの内部に収納される半導体素子5により構成され、
絶縁基板1及び蓋体2は半導体素子5を内部に気密に収
容するための容器6を構成する。つまり、絶縁基板1は
上面中央部に半導体素子5が載置収容される凹部1aが
設けてあり、凹部1a底面には半導体素子5はガラス、
樹脂等の接着剤を介して接着固定される。
In FIG. 1, a package A comprises an insulating substrate 1, a lid 2, a metallized wiring layer 3, terminals 4 and a semiconductor element 5 housed inside the package.
The insulating substrate 1 and the lid body 2 constitute a container 6 for hermetically housing the semiconductor element 5 therein. That is, the insulating substrate 1 is provided with the recess 1a in which the semiconductor element 5 is placed and housed in the center of the upper surface, and the semiconductor element 5 is made of glass on the bottom surface of the recess 1a.
It is adhered and fixed via an adhesive such as resin.

【0029】また、絶縁基板1には半導体素子5が載置
収容される凹部1aの周辺から下面にかけて複数個のメ
タライズ配線層3が被着形成されており、更に絶縁基板
1の下面には図2に示すように多数の凹部1bが設けら
れており、凹部1bの底面にはメタライズ配線層3と電
気的に接続された接続パッド3aが被着形成されてい
る。この接続パッド3aの表面には半田(錫−鉛合金)
などのロウ材から成る突起状端子4が外部電気回路基板
への接続端子4として取着されている。この突起状端子
4の取付方法としては、球状もしくは柱状のロウ材を接
続パッド3aに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
A plurality of metallized wiring layers 3 are adhered and formed on the insulating substrate 1 from the periphery of the concave portion 1a in which the semiconductor element 5 is mounted and accommodated to the lower surface thereof. As shown in FIG. 2, a large number of recesses 1b are provided, and connection pads 3a electrically connected to the metallized wiring layer 3 are adhered to the bottom surface of the recesses 1b. Solder (tin-lead alloy) is formed on the surface of the connection pad 3a.
A protruding terminal 4 made of a brazing material such as is attached as a connection terminal 4 to the external electric circuit board. As a method of mounting the protruding terminals 4, there are a method of arranging a spherical or columnar brazing material on the connection pad 3a and a method of printing the brazing material on the connection pad by a screen printing method.

【0030】この接続パッド3aに取着されている接続
端子4は絶縁基板1の下面に突出部4aを有しており、
半導体素子5の各電極が接続されている接続パッド3a
を外部電気回路基板Bの配線導体8に接続させるととも
に半導体素子収納用パッケージAを外部電気回路基板B
上に実装させる作用を為す。
The connection terminal 4 attached to the connection pad 3a has a protrusion 4a on the lower surface of the insulating substrate 1,
Connection pad 3a to which each electrode of the semiconductor element 5 is connected
Is connected to the wiring conductor 8 of the external electric circuit board B, and the semiconductor element housing package A is connected to the external electric circuit board B.
It has the effect of being mounted on top.

【0031】なお、接続パッド3aと電気的に接続され
たメタライズ配線層3は、半導体素子5の各電極とボン
ディングワイヤ7を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド3aと電気的に接
続されることになる。
The metallized wiring layer 3 electrically connected to the connection pads 3a is electrically connected to each electrode of the semiconductor element 5 through the bonding wires 7, so that the electrodes of the semiconductor element are connected to each other. It will be electrically connected to the pad 3a.

【0032】一方、外部電気回路基板Bとしては、ガラ
ス−エポキシ樹脂の複合材料などの有機樹脂を含む材料
からなり、40〜400℃における熱膨張係数が12〜
16ppm/℃の絶縁体9の表面に、配線導体として、
Cu、Au、Al、Ni、Pb−Snなどの金属からな
る配線導体8が被着形成された一般的なプリント基板で
ある。
On the other hand, the external electric circuit board B is made of a material containing an organic resin such as a glass-epoxy resin composite material, and has a coefficient of thermal expansion of 12 to 40 at 400 to 400 ° C.
On the surface of the insulator 9 of 16 ppm / ° C., as a wiring conductor,
It is a general printed board on which a wiring conductor 8 made of a metal such as Cu, Au, Al, Ni, or Pb-Sn is adhered.

【0033】上記半導体素子収納用パッケージAを上記
外部電気回路基板Bに実装するには、パッケージAの絶
縁基板1下面の接続パッド3aに取着されている半田か
ら成る突起状端子4を外部電気回路基板Bの配線導体8
上に載置当接させ、しかる後、約250〜400℃の温
度で加熱することにより、半田などのロウ材からなる突
起状端子4自体が溶融し、端子4を配線導体8に接合さ
せることによって外部電気回路基板B上に実装される。
この時、配線導体8の表面には端子4とのロウ材による
接続を容易に行うためにロウ材が被着されていることが
望ましい。
In order to mount the semiconductor element housing package A on the external electric circuit board B, the projecting terminals 4 made of solder attached to the connection pads 3a on the lower surface of the insulating board 1 of the package A are externally electrically connected. Wiring conductor 8 of circuit board B
By placing and abutting on top, and then heating at a temperature of about 250 to 400 ° C., the protruding terminals 4 themselves made of a brazing material such as solder are melted and the terminals 4 are joined to the wiring conductors 8. Is mounted on the external electric circuit board B.
At this time, it is desirable that a brazing material is adhered to the surface of the wiring conductor 8 in order to easily connect the terminal 4 with the brazing material.

【0034】また、他の例として、図3に示すように前
記接続端子として、接続パッド3aに対して高融点材料
からなる球状端子10を低融点ロウ材11によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばPb40重量%−Sn
60重量%の低融点の半田からなる場合、球状端子は例
えばPb90重量%−Sn10重量%の高融点半田や、
Cu、Ag、Ni、Al、Au、Pt、Feなどの金属
により構成される。かかる構成においてはパッケージA
の絶縁基板1下面の接続パッド3aに取着されている球
状端子10を外部電気回路基板Bの配線導体8上に載置
当接させ、しかる後、球状端子10を半田などのロウ材
12により配線導体8に接着させて外部電気回路基板B
上に実装することができる。また、低融点のロウ材とし
てAu−Sn合金を用いて接続端子を外部電気回路基板
に接続してもよく、さらに上記球状端子に代わりに柱状
の端子を用いてもよい。
As another example, as shown in FIG. 3, a spherical terminal 10 made of a high melting point material is brazed to the connection pad 3a by a low melting point brazing material 11 as shown in FIG. This high melting point material needs to have a higher melting point than the low melting point brazing material used for brazing, and the brazing brazing material is, for example, Pb 40 wt% -Sn.
In the case of being composed of a solder having a low melting point of 60% by weight, the spherical terminal may be, for example, a solder having a high melting point of 90% by weight of Pb and 10% by weight of Sn,
It is composed of a metal such as Cu, Ag, Ni, Al, Au, Pt, and Fe. In this configuration, package A
The spherical terminals 10 attached to the connection pads 3a on the lower surface of the insulating substrate 1 are placed and abutted on the wiring conductors 8 of the external electric circuit board B, and then the spherical terminals 10 are soldered with a brazing material 12 such as solder. External electric circuit board B by being adhered to the wiring conductor 8
Can be implemented on. The connection terminal may be connected to an external electric circuit board using an Au-Sn alloy as a low melting point brazing material, and a columnar terminal may be used instead of the spherical terminal.

【0035】次に、図4をもとにリードレスチップキャ
リア(LCC)型のパッケージCの外部電気回路基板B
への実装構造について説明する。この図4において、前
記図1と同一部材には、同一の番号を付与した。図4に
おけるパッケージCでは、メタライズ配線層3が絶縁基
板1の側面に導出され、側面に導出されたメタライズ層
が接続端子4を構成している。また、このパッケージC
では、例えば電磁波障害を防止するために、半導体素子
5を収納する凹部1aにエポキシ樹脂等が充填され、ま
た凹部は導電性樹脂からなる蓋体13により密閉されて
いる。また、パッケージCの底面にはアースのための導
電層14が形成されている。
Next, referring to FIG. 4, an external electric circuit board B of a leadless chip carrier (LCC) type package C is shown.
The mounting structure for is explained. 4, the same members as those in FIG. 1 are designated by the same numbers. In the package C in FIG. 4, the metallized wiring layer 3 is led out to the side surface of the insulating substrate 1, and the metallized layer led out to the side surface constitutes the connection terminal 4. Also, this package C
Then, for example, in order to prevent electromagnetic interference, the recess 1a for housing the semiconductor element 5 is filled with an epoxy resin or the like, and the recess is sealed by a lid 13 made of a conductive resin. Further, a conductive layer 14 for grounding is formed on the bottom surface of the package C.

【0036】このパッケージCを外部電気回路基板Bに
実装するには、パッケージCの絶縁基板1側面の接続端
子4を外部電気回路基板Bの配線導体8上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子4や配線導体8の表面にはロウ材による接続を容易に
行うために表面にロウ材が被着されていることが望まし
い。
To mount the package C on the external electric circuit board B, the connecting terminals 4 on the side surface of the insulating substrate 1 of the package C are placed on and abutted on the wiring conductors 8 of the external electric circuit board B, and brazing material or the like. To electrically connect. At this time, it is desirable that the surface of the connection terminal 4 or the wiring conductor 8 is coated with a brazing material in order to facilitate connection with the brazing material.

【0037】(基板材料)本発明によれば、このような
外部電気回路基板Bの表面に実装される半導体素子収納
用パッケージとして、その絶縁基板1が40〜400℃
の温度範囲における熱膨張係数が8〜18ppm/℃、
特に9〜14ppm/℃の焼結体からなることが重要で
ある。これは、前述した外部電気回路基板Bとの熱膨張
差により熱応力の発生を緩和し、外部電気回路基板Bと
パッケージAとの電気的接続状態を長期にわたり良好な
状態に維持するために重要であり、この熱膨張係数が8
ppm/℃より小さいか、あるいは18ppm/℃より
大きいと、いずれも熱膨張差に起因する熱応力が大きく
なり、外部電気回路基板BとパッケージAとの電気的接
続状態が悪化することを防止することができない。
(Substrate Material) According to the present invention, as the package for housing a semiconductor element mounted on the surface of such an external electric circuit board B, its insulating substrate 1 has a temperature of 40 to 400 ° C.
Coefficient of thermal expansion in the temperature range of 8 to 18 ppm / ° C,
In particular, it is important that the sintered body be 9 to 14 ppm / ° C. This is important for alleviating the generation of thermal stress due to the difference in thermal expansion between the external electric circuit board B and the electrical connection state between the external electric circuit board B and the package A maintained for a long period of time. And the coefficient of thermal expansion is 8
If it is lower than ppm / ° C. or higher than 18 ppm / ° C., the thermal stress due to the difference in thermal expansion becomes large and the electrical connection between the external electric circuit board B and the package A is prevented from deteriorating. I can't.

【0038】なお、絶縁基板の熱膨張係数が8〜18p
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまうため、半導
体素子を絶縁基板に接着する場合には、そのガラス、有
機系接着材などから適宜選択することが必要である。熱
膨張差による応力を緩衝するには可撓性の材料により構
成することが望ましく、例えば、エポキシ系、ポリイミ
ド系の有機系接着材や、この接着材にAgなどの金属を
添加したものが好適に使用される。
The thermal expansion coefficient of the insulating substrate is 8 to 18 p.
When the semiconductor element is bonded to the insulating substrate, its glass, organic adhesive, etc. are increased because the difference in thermal expansion between the semiconductor element and the semiconductor element using Si as a substrate becomes large as the pm / ° C. increases. It is necessary to appropriately select from In order to buffer the stress due to the difference in thermal expansion, it is desirable to use a flexible material. For example, an epoxy-based or polyimide-based organic adhesive material or a material obtained by adding a metal such as Ag to this adhesive material is preferable. Used for.

【0039】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、結晶性ガラ
ス20〜80体積%と、フィラー成分を80〜20体積
%含む成形体を焼成してなる焼結体により構成するもの
である。この結晶性ガラスとフィラー成分の量を上記の
範囲に限定したのは、結晶性ガラス成分量が20体積%
より少ない、言い換えればフィラー成分が80体積%よ
り多いと液相焼結することができずに高温で焼成する必
要があり、その場合、メタライズ同時焼成においてメタ
ライズが溶融してしまう。また、結晶性ガラスが80体
積%より多い、言い換えるとフィラー成分が20体積%
より少ないと焼結体の特性が結晶性ガラスの特性に大き
く依存してしまい、材料特性の制御が困難となるととも
に、焼結開始温度が低くなるために配線導体と同時焼成
できないといった問題が生じる。また、原料のコストも
高くなる。
According to the present invention, as a sintered body constituting such an insulating substrate having a high coefficient of thermal expansion, a molded body containing 20 to 80% by volume of crystalline glass and 80 to 20% by volume of a filler component is fired. It is configured by a sintered body obtained by. The reason why the amounts of the crystalline glass and the filler component are limited to the above range is that the amount of the crystalline glass component is 20% by volume.
If it is less, in other words, more than 80% by volume of the filler component, liquid phase sintering cannot be performed and it is necessary to fire at a high temperature. In that case, the metallization melts in the metallization simultaneous firing. Further, the crystalline glass is more than 80% by volume, in other words, the filler component is 20% by volume.
If the amount is smaller, the properties of the sintered body will largely depend on the properties of the crystalline glass, making it difficult to control the material properties and causing a problem that the sintering start temperature becomes low and it cannot be co-fired with the wiring conductor. . Also, the cost of the raw material increases.

【0040】また、結晶性ガラスとしては、Li2 Oを
5〜30重量%、特に5〜20重量%の割合で含有する
リチウム珪酸ガラスを用いることが重要であり、このよ
うなリチウム珪酸ガラスを用いることにより高熱膨張係
数を有するリチウム珪酸を析出させることができる。な
お、Li2 O中の含有量が5重量%より低いと、焼成時
にリチウム珪酸の結晶の生成量が少なくなり高熱膨張化
が達成できず、30重量%より多いと誘電正接が100
×10-4を越えるため、基板としての特性が劣化する。
また、このガラス中にはPbを実質的に含まないことが
望ましい。これは、Pbが毒性を有するため、製造工程
中での被毒を防止するための格別な装置および管理を必
要とするために焼結体を安価に製造することができない
ためである。Pbが不純物として不可避的に混入する場
合を考慮すると、Pb量は0.05重量%以下であるこ
とが望ましい。
As the crystalline glass, it is important to use lithium silicate glass containing Li 2 O in an amount of 5 to 30% by weight, particularly 5 to 20% by weight, and such a lithium silicate glass is used. By using it, lithium silicic acid having a high coefficient of thermal expansion can be deposited. If the content in Li 2 O is lower than 5% by weight, the amount of lithium silicic acid crystals produced during firing will be small and high thermal expansion cannot be achieved. If the content is higher than 30% by weight, the dielectric loss tangent will be 100.
Since it exceeds × 10 -4 , the characteristics as a substrate deteriorate.
Further, it is desirable that Pb is not substantially contained in this glass. This is because Pb is toxic and requires a special apparatus and control for preventing poisoning during the manufacturing process, so that the sintered body cannot be manufactured at low cost. Considering the case where Pb is unavoidably mixed as an impurity, the amount of Pb is preferably 0.05% by weight or less.

【0041】さらに、結晶性ガラスの屈伏点は400℃
〜800℃、特に400〜650℃であることも必要で
ある。これは、結晶性ガラスおよびフィラーからなる混
合物を成形する場合、有機樹脂等の成形用バインダーを
添加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が40
0℃より低いと結晶性ガラスが低い温度で焼結が開始さ
れるために、例えばAg、Cu等の焼結開始温度が60
0〜800℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が800
℃より高いと結晶性ガラス量を多くしないと焼結しにく
くなるため、高価な結晶性ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
Further, the yield point of crystalline glass is 400 ° C.
It is also necessary that the temperature is from 800 to 800C, especially from 400 to 650C. This is because when molding a mixture of crystalline glass and a filler, a molding binder such as an organic resin is added, but this binder is efficiently removed, and at the same time, firing conditions with metallization that is fired at the same time as the insulating substrate. Necessary to achieve matching, the yield point is 40
If the temperature is lower than 0 ° C., the sintering of the crystalline glass starts at a low temperature.
This is because simultaneous firing with metallization at 0 to 800 ° C. cannot be performed, and densification of the molded body starts at a low temperature, so that the binder cannot be decomposed and volatilized, and a binder component remains to affect the properties. On the other hand, the yield point is 800
If the temperature is higher than ℃, sintering becomes difficult unless the amount of crystalline glass is increased, and the cost of the sintered body is increased because a large amount of expensive crystalline glass is required.

【0042】また、結晶性ガラスの40℃〜400℃に
おける熱膨張係数が6〜18ppm/℃、特に、7〜1
3ppm/℃であることも必要である。これは、熱膨張
係数が上記範囲を逸脱するとフィラーとの熱膨張差が生
じ、焼結体の強度の低下の原因になる。また、フィラー
の熱膨張係数が6ppm/℃未満では、焼結体の熱膨張
係数を8〜18ppm/℃にすることも困難となる。
The coefficient of thermal expansion of the crystalline glass at 40 ° C. to 400 ° C. is 6 to 18 ppm / ° C., particularly 7-1.
It is also necessary to be 3 ppm / ° C. This is because when the coefficient of thermal expansion deviates from the above range, a difference in thermal expansion with the filler occurs, which causes a decrease in strength of the sintered body. If the coefficient of thermal expansion of the filler is less than 6 ppm / ° C., it is also difficult to make the coefficient of thermal expansion of the sintered body 8 to 18 ppm / ° C.

【0043】上記の特性を満足する結晶性ガラスとして
は、例えば SiO2 −Li2 O−Al2 3 、 SiO2 −Li2 O−Al2 3 −MgO−TiO2 SiO2 −Li2 O−Al2 3 −MgO−Na2 O−
F SiO2 −Li2 O−Al2 3 −K2 O−Na2 O−
ZnO、 SiO2 −Li2 O−Al2 3 −K2 O−P2 5 SiO2 −Li2 O−Al2 3 −K2 O−P2 5
ZnO−Na2 O SiO2 −Li2 O−MgO、 SiO2 −Li2 O−ZnO、 等の組成物が挙げられ、このうち、SiO2 は本発明に
よれば、リチウム珪酸を形成するための必須の成分であ
り、SiO2 はガラス全量中、60〜85重量%の割合
で存在し、SiO2 とLi2 Oとの合量がガラス全量
中、65〜95重量%であることがリチウム珪酸結晶を
析出させる上で望ましい。なお、このリチウム珪酸ガラ
ス中には、B2 3 は1重量%以下であることが望まし
い。
Examples of the crystalline glass satisfying the above characteristics include SiO 2 —Li 2 O—Al 2 O 3 and SiO 2 —Li 2 O—Al 2 O 3 —MgO—TiO 2 SiO 2 —Li 2 O. -Al 2 O 3 -MgO-Na 2 O-
F SiO 2 -Li 2 O-Al 2 O 3 -K 2 O-Na 2 O-
ZnO, SiO 2 -Li 2 O- Al 2 O 3 -K 2 O-P 2 O 5 SiO 2 -Li 2 O-Al 2 O 3 -K 2 O-P 2 O 5 -
Examples thereof include compositions such as ZnO—Na 2 O SiO 2 —Li 2 O—MgO and SiO 2 —Li 2 O—ZnO. Of these, SiO 2 is used for forming lithium silicic acid according to the present invention. Lithium silicic acid is an essential component, and SiO 2 is present in a proportion of 60 to 85 wt% in the total amount of glass, and the total amount of SiO 2 and Li 2 O is 65 to 95 wt% in the total amount of glass. It is desirable for precipitating crystals. In this lithium silicate glass, B 2 O 3 is desirably 1% by weight or less.

【0044】一方、フィラー成分としては、フォルステ
ライトとクリストバライトを総量で20〜80体積%、
特に40〜70体積%の割合で配合し、さらにフォルス
テライトとクリストバライトの重量比率が1:9〜9:
1であることが望ましい。これらのフィラーは単独で
は、フォルステライトが10ppm/℃、クリストバラ
イトが13〜30ppm/℃の熱膨張係数を有すること
から、これらを適宜配合することによりガラス−セラミ
ック焼結体の熱膨張係数を制御することができる。
On the other hand, as the filler component, forsterite and cristobalite in a total amount of 20 to 80% by volume,
Particularly, it is mixed in a ratio of 40 to 70% by volume, and the weight ratio of forsterite and cristobalite is 1: 9 to 9 :.
It is desirable that it is 1. These fillers alone have a thermal expansion coefficient of forsterite of 10 ppm / ° C. and cristobalite of 13 to 30 ppm / ° C., so that the thermal expansion coefficient of the glass-ceramic sintered body can be controlled by appropriately mixing these. be able to.

【0045】また、フィラー成分としては、熱膨張係数
の制御のために他のフィラー成分を混合することもでき
る。フィラーとしては、少なくとも40〜400℃にお
ける熱膨張係数が6ppm/℃以上の金属酸化物を用い
ることが望ましい。
Further, as the filler component, other filler components may be mixed in order to control the thermal expansion coefficient. As the filler, it is desirable to use a metal oxide having a thermal expansion coefficient of at least 6 ppm / ° C. at 40 to 400 ° C.

【0046】このような熱膨張係数が6ppm/℃以上
の結晶相としては、クォーツ(SiO2 )、トリジマイ
ト(SiO2 )、スピネル(MgO・Al2 3 )、ウ
ォラストナイト(CaO・SiO2 )、モンティセラナ
イト(CaO・MgO・SiO2 )、ネフェリン(Na
2 O・Al2 3 ・SiO2 )、リチウムシリケート
(Li2 O・SiO2 )、ジオプサイド(CaO・Mg
O・2SiO2 )、メルビナイト(3CaO・MgO・
2SiO2 )、アケルマイト(2CaO・MgO・2S
iO2 )、マグネシア(MgO)、アルミナ(Al2
3 )、カーネギアイト(Na2 O・Al2 3 ・2Si
2 )、エンスタタイト(MgO・SiO2 )、ホウ酸
マグネシウム(2MgO・B2 3 )、セルシアン(B
aO・Al2 3 ・2SiO2 )、B2 3 ・2MgO
・2SiO2 、ガーナイト(ZnO・Al2 3 )、ペ
タライト(LiAlSi4 10)の群から選ばれる少な
くとも1種以上が挙げられる。これらの中でも特に8p
pm/℃以上の結晶相が良い。また、上記フィラー中に
は、その添加により最終焼結体の熱膨張係数が18pp
m/℃を越える場合がある。その場合には、熱膨張係数
が小さいフィラーと混合して熱膨張係数を適宜制御する
ことが必要である。上記のようなその他のフィラーを用
いる場合においても、添加フィラー量は20〜80体積
%の範囲になるように調製することが必要である。
[0046] As the thermal expansion coefficient of more than 6 ppm / ° C. the crystalline phase, quartz (SiO 2), tridymite (SiO 2), spinel (MgO · Al 2 O 3) , wollastonite (CaO · SiO 2 ), Monticellanite (CaO / MgO / SiO 2 ), Nepheline (Na
2 O ・ Al 2 O 3・ SiO 2 ), lithium silicate (Li 2 O ・ SiO 2 ), diopside (CaO ・ Mg
O.2SiO 2 ), melvinite (3CaO.MgO.)
2SiO 2 ), Akermite (2CaO.MgO.2S)
iO 2 ), magnesia (MgO), alumina (Al 2 O)
3 ), Carnegieite (Na 2 O.Al 2 O 3 .2Si)
O 2 ), enstatite (MgO.SiO 2 ), magnesium borate (2MgO.B 2 O 3 ), celsian (B
aO.Al 2 O 3 .2SiO 2 ), B 2 O 3 .2MgO
At least one selected from the group consisting of 2SiO 2 , garnite (ZnO.Al 2 O 3 ) and petalite (LiAlSi 4 O 10 ). Of these, especially 8p
A crystal phase of pm / ° C or higher is preferable. In addition, the thermal expansion coefficient of the final sintered body is 18 pp in the above filler.
It may exceed m / ° C. In that case, it is necessary to appropriately control the thermal expansion coefficient by mixing with a filler having a small thermal expansion coefficient. Even when using the other fillers as described above, it is necessary to adjust the amount of the added filler to be in the range of 20 to 80% by volume.

【0047】上記の結晶性ガラスおよびフィラーとは、
結晶性ガラスの屈伏点に応じ、その量を適宜調整するこ
とが望ましい。即ち、結晶性ガラスの屈伏点が400℃
〜650℃と低い場合、低温での焼結性が高まるためフ
ィラーの含有量は50〜80体積%の比較的多く配合で
きる。これに対して、結晶性ガラスの屈伏点が650℃
〜800℃と高い場合、焼結性が低下するためフィラー
の含有量は20〜50体積%の比較的少なく配合するこ
とが望ましい。この結晶性ガラスの屈伏点は、メタライ
ズ配線層の焼成条件に合わせて制御することが望まし
い。
The above-mentioned crystalline glass and filler are
It is desirable to appropriately adjust the amount according to the sag point of the crystalline glass. That is, the yield point of crystalline glass is 400 ° C.
When it is as low as ˜650 ° C., the sinterability at low temperature is enhanced, so that the content of the filler can be relatively large, 50 to 80% by volume. On the other hand, the yield point of crystalline glass is 650 ° C.
When it is as high as 800 ° C., the sinterability is lowered, so that it is desirable to mix the filler in a relatively small amount of 20 to 50% by volume. It is desirable to control the sag point of the crystalline glass according to the firing conditions of the metallized wiring layer.

【0048】例えば、メタライズ配線層として、Cu、
Ag、Ni、Pd、Auのうちの1種以上により構成す
る場合、これらのメタライズの焼成は600〜1000
℃で生じるため、同時焼成を行うには、結晶性ガラスの
屈伏点は400℃〜650℃であり、フィラーの含有量
は50〜80体積%であるのが好ましい。また、このよ
うに高価な結晶性ガラスの配合量を低減することにより
焼結体のコストも低減できる。
For example, as the metallized wiring layer, Cu,
When the metallization is made of one or more of Ag, Ni, Pd, and Au, firing of these metallizations is 600 to 1000.
Since it occurs at a temperature of 0 ° C., the yield point of the crystalline glass is preferably 400 ° C. to 650 ° C., and the content of the filler is preferably 50% to 80% by volume in order to perform the co-firing. Further, by reducing the amount of the expensive crystalline glass, the cost of the sintered body can be reduced.

【0049】この結晶性ガラスとフィラーとの混合物
は、適当な成形の有機樹脂バインダーを添加した後、所
望の成形手段、例えば、ドクターブレード、圧延法、金
型プレス等によりシート状に任意の形状に成形後、焼成
する。
The mixture of the crystalline glass and the filler is added to an organic resin binder of an appropriate shape, and then formed into a sheet by a desired forming means such as a doctor blade, a rolling method or a die press. After molding, it is fired.

【0050】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、700℃前後の大気雰囲気中で行われるが、配線導
体としてCuを用いる場合には、水蒸気を含有する10
0〜700℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は700〜850℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶化ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
In the firing, first, the binder component blended for molding is removed. The binder is removed in an air atmosphere at about 700 ° C., but when Cu is used as the wiring conductor, it contains water vapor.
This is performed in a nitrogen atmosphere at 0 to 700 ° C. At this time, it is preferable that the shrinkage start temperature of the molded body is about 700 to 850 ° C., and if the shrinkage start temperature is lower than this, it becomes difficult to remove the binder. It is necessary to control the yield point as described above.

【0051】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてCuを用いる場合には、85
0〜1050℃の非酸化性雰囲気中で行われる。
The firing is carried out in an oxidizing atmosphere at 850 ° C. to 1300 ° C., whereby the relative density is densified to 90% or more. If the baking temperature at this time is lower than 850 ° C., the metallization layer cannot be densified, and if it exceeds 1300 ° C., the metallization layer is melted by simultaneous baking with the metallization wiring layer. However, when Cu is used as the wiring conductor, 85
It is performed in a non-oxidizing atmosphere at 0 to 1050 ° C.

【0052】このようにして作製されたガラスセラミッ
ク焼結体中には、フィラーとして添加したフォルステラ
イト、クリストバライト等のフィラー成分以外に、結晶
性ガラスからリチウムシリケートが析出する。
In the glass ceramic sintered body thus produced, lithium silicate is precipitated from the crystalline glass in addition to the filler components such as forsterite and cristobalite added as fillers.

【0053】。その他、結晶性ガラスとフィラーとの反
応により生成した結晶相も存在する場合がある。そし
て、これらの結晶相の粒界には、ガラス相が存在する。
.. In addition, there may be a crystal phase generated by the reaction between the crystalline glass and the filler. Then, a glass phase exists at the grain boundaries of these crystal phases.

【0054】また、上記フィラー中にはその添加により
最終焼結体の熱膨張係数が18ppm/℃を越える場合
がある。その場合には、熱膨張係数が小さいフィラーと
混合して熱膨張係数を適宜制御することが必要である。
Further, the thermal expansion coefficient of the final sintered body may exceed 18 ppm / ° C. due to the addition of the filler. In that case, it is necessary to appropriately control the thermal expansion coefficient by mixing with a filler having a small thermal expansion coefficient.

【0055】また、上記ガラスセラミック焼結体を絶縁
基板として、Cu、Ag、Ni、Pd、Auのうちの1
種以上からなるメタライズ配線層を配設した配線基板や
パッケージを製造するには、絶縁基板を構成するための
前述したような結晶化ガラスとフィラーからなる原料粉
末に適当な有機バインダー、可塑剤、溶剤を添加混合し
て泥漿物を作るとともに該泥漿物をドクターブレード法
やカレンダーロール法を採用することによってグリーン
シート(生シート)と作製する。そして、メタライズ配
線層3及び接続パッドとして、適当な金属粉末に有機バ
インダー、可塑剤、溶剤を添加混合して得た金属ペース
トを前記グリーンシートに周知のスクリーン印刷法によ
り所定パターンに印刷塗布する。また、場合によって
は、前記グリーンシートに適当な打ち抜き加工してスル
ーホールを形成し、このホール内にもメタライズペース
トを充填する。そしてこれらのグリーンシートを複数枚
積層し、グリーンシートとメタライズとを同時焼成する
ことにより多層構造の配線基板やパッケージを得ること
ができる。
In addition, one of Cu, Ag, Ni, Pd, and Au is used by using the glass ceramic sintered body as an insulating substrate.
In order to manufacture a wiring board or package in which a metallized wiring layer made of at least one kind is arranged, an organic binder, a plasticizer, or a suitable organic binder for the raw material powder consisting of the above-mentioned crystallized glass and a filler for forming the insulating substrate, A solvent is added and mixed to prepare a slurry, and the slurry is prepared as a green sheet (raw sheet) by employing a doctor blade method or a calendar roll method. Then, as the metallized wiring layer 3 and the connection pad, a metal paste obtained by adding and mixing an organic binder, a plasticizer and a solvent to an appropriate metal powder is printed and applied to the green sheet in a predetermined pattern by a known screen printing method. In some cases, the green sheet is appropriately punched to form a through hole, and the hole is filled with a metallizing paste. Then, by laminating a plurality of these green sheets and simultaneously firing the green sheets and the metallization, it is possible to obtain a wiring board or a package having a multilayer structure.

【0056】以下、本発明をさらに具体的な例で説明す
る。 実施例1 結晶性ガラスとして、重量比率で74%SiO2 −1
4%Li2 O−4%Al2 3 −2%P2 5 −2%K
2 O−2%ZnO−2%Na2 O(Pb含有量50pp
m以下、屈伏点480℃)、および重量比率で78%
SiO2 −10%Li2 O−4%Al2 3 −2%P2
5 −2%K2 O−3%K2 O−1%Na2 O(Pb含
有量50ppm以下、屈伏点480℃)の2種のガラス
を準備し、さらに他のフィラー成分として、ペタライト
(LiAlSi4 10、 熱膨張係数8ppm/℃)、
ネフェリン(Na2 O・Al2 3 ・SiO2 、熱膨張
係数9ppm/℃)を用いて表1、2に示す調合組成に
なるように秤量混合した。この混合物を粉砕後、有機バ
インダーを添加して十分に混合した後、1軸プレス法に
より3.5×3.5×15mmの形状の成形体を作製
し、この成形体を700℃のN2 +H2 O中で脱バイン
ダ処理した後、窒素雰囲気中で650〜1300℃で焼
成して焼結体を作製した。
The present invention will be described below in more concrete examples. Example 1 As crystalline glass, 74% by weight of SiO 2 −1
4% Li 2 O-4% Al 2 O 3 -2% P 2 O 5 -2% K
2 O-2% ZnO-2% Na 2 O (Pb content 50 pp
m or less, yield point 480 ° C), and weight ratio of 78%
SiO 2 -10% Li 2 O- 4% Al 2 O 3 -2% P 2
Two kinds of glass of O 5 -2% K 2 O-3% K 2 O-1% Na 2 O (Pb content of 50 ppm or less, yield point 480 ° C.) were prepared, and as another filler component, petalite ( LiAlSi 4 O 10 , thermal expansion coefficient 8 ppm / ° C),
Nepheline (Na 2 O.Al 2 O 3 .SiO 2 , thermal expansion coefficient 9 ppm / ° C.) was used and weighed and mixed so as to have the composition shown in Tables 1 and 2. After pulverizing this mixture, adding an organic binder and thoroughly mixing the mixture, a molded product having a shape of 3.5 × 3.5 × 15 mm is produced by a uniaxial pressing method, and the molded product is subjected to N 2 at 700 ° C. After removing the binder in + H 2 O, it was fired at 650 to 1300 ° C. in a nitrogen atmosphere to prepare a sintered body.

【0057】(特性評価)次に、上記のようにして得ら
れた焼結体に対して40〜400℃の熱膨張係数を測定
し表1、2に示した。また、焼結体を直径60mm、厚
さ2mmに加工し、JISC2141の手法で比誘電率
と誘電損失を求めた。測定はLCRメータ(Y.H.P
4284A)を用いて行い、1MHz,1.0Vrsm
の条件で25℃における静電容量を測定し、この静電容
量から25℃における比誘電率を測定した。
(Characteristic Evaluation) Next, the coefficient of thermal expansion at 40 to 400 ° C. was measured for the sintered body obtained as described above and shown in Tables 1 and 2. Further, the sintered body was processed into a diameter of 60 mm and a thickness of 2 mm, and the relative dielectric constant and the dielectric loss were determined by the method of JISC2141. LCR meter (Y.H.P.
4284A), 1 MHz, 1.0 Vrsm
The electrostatic capacity at 25 ° C. was measured under the conditions of, and the relative dielectric constant at 25 ° C. was measured from this electrostatic capacity.

【0058】次に、表1における各原料組成物を用い
て、溶媒としてトルエンとイソプロピルアルコール、バ
インダーとしてアクリル樹脂、可塑剤としてDBP(ジ
ブチルフタレート)を用いてドクターブレード法により
厚み500μmのグリーンシートを作製した。
Next, using each raw material composition shown in Table 1, toluene and isopropyl alcohol were used as a solvent, acrylic resin was used as a binder, DBP (dibutyl phthalate) was used as a plasticizer, and a green sheet having a thickness of 500 μm was formed by a doctor blade method. It was made.

【0059】このグリーンシートの表面にCuメタライ
ズペーストをスクリーン印刷法により配線パターンに塗
布し、シートの所定箇所に基板の下面まで通過するスル
ーホールを形成しその中にもCuメタライズペーストを
充填した。そして、メタライズペーストが塗布されたグ
リーンシートを6枚積層圧着した。この積層体を700
℃でN2 +H2 O中で脱バインダ後、各焼成温度で窒素
雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成
しパッケージ用の配線基板を作製した。
A Cu metallizing paste was applied on the surface of the green sheet by a screen printing method to form a wiring pattern, through holes were formed at predetermined portions of the sheet to pass through to the lower surface of the substrate, and the Cu metallizing paste was also filled therein. Then, six green sheets coated with the metallizing paste were laminated and pressure-bonded. This stack 700
After removing the binder in N 2 + H 2 O at 0 ° C., the metallized wiring layer and the insulating substrate were simultaneously fired in a nitrogen atmosphere at each firing temperature to produce a wiring board for a package.

【0060】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しCuメタライズからなる接続
パッドを作製した。そして、その接続パッドに図1に示
すように半田(錫30〜10%−鉛70〜90%)から
なる接続端子を取着した。なお、接続端子は、1cm2
当たり30端子の密度で配線基板の下面全体に形成し
た。
Next, a concave portion was formed on the lower surface of the wiring board at a position to be connected to the through hole, and a connection pad made of Cu metallization was prepared. Then, connection terminals made of solder (30 to 10% of tin-70 to 90% of lead) were attached to the connection pads as shown in FIG. The connection terminal is 1 cm 2
It was formed on the entire lower surface of the wiring board at a density of 30 terminals per contact.

【0061】一方、ガラス−エポキシ基板からなる40
〜800℃における熱膨張係数が13ppm/℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備した。
On the other hand, a glass-epoxy substrate 40
A printed circuit board having a wiring conductor made of copper foil formed on the surface of an insulator having a thermal expansion coefficient of 13 ppm / ° C. at ˜800 ° C. was prepared.

【0062】そして、上記のパッケージ用配線基板をプ
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをN2
雰囲気中で260℃で3分間熱処理しパッケージ用配線
基板をプリント基板表面に実装した。この熱処理により
パッケージ用配線基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
The package wiring board is aligned so that the wiring conductors on the printed circuit board and the connection terminals of the package insulating board are connected, and this is placed in an N 2 atmosphere at 260 ° C. for 3 minutes. After heat treatment, the package wiring board was mounted on the surface of the printed board. By this heat treatment, it was confirmed that the solder connection terminals of the package wiring board were melted and electrically connected to the wiring conductors of the printed circuit board.

【0063】(実装時の熱サイクル試験)次に、上記の
ようにしてパッケージ用配線基板をプリント基板表面に
実装したものを大気の雰囲気にて−40℃と125℃の
各温度に制御した恒温槽に試験サンプルを15分/15
分の保持を1サイクルとして最高1000サイクル繰り
返した。そして、各サイクル毎にプリント基板の配線導
体とパッケージ用配線基板との電気抵抗を測定し電気抵
抗に変化が現れるまでのサイクル数を表1、2に示し
た。また、同時焼成によるCuメタライズ層に対して、
メタライズ層の剥離、溶融、焼結不良についての評価を
行った。
(Heat Cycle Test During Mounting) Next, the package wiring board mounted on the surface of the printed board as described above was controlled to a constant temperature of −40 ° C. and 125 ° C. in the atmosphere. Test sample in tank for 15 minutes / 15
The retention of minutes was set as one cycle, and the cycle was repeated up to 1000 cycles. The electrical resistance between the wiring conductor of the printed circuit board and the package wiring substrate was measured for each cycle, and the number of cycles until the electrical resistance changed was shown in Tables 1 and 2. In addition, for the Cu metallization layer by simultaneous firing,
The peeling, melting, and sintering failure of the metallized layer were evaluated.

【0064】[0064]

【表1】 [Table 1]

【0065】[0065]

【表2】 [Table 2]

【0066】表1、2より明らかなように、ガラスの含
有量が20体積%より少ない試料No.1、19では、い
ずれも緻密な焼結体を得ることができず、80体積%を
越える試料No.4、15、22、33では、メタライズ
層が溶融しCuと同時焼成できなかった。
As is clear from Tables 1 and 2, in Sample Nos. 1 and 19 in which the glass content was less than 20% by volume, a dense sintered body could not be obtained, and the glass content exceeded 80% by volume. In samples No. 4, 15, 22, and 33, the metallized layer was melted and could not be co-fired with Cu.

【0067】これに対してフィラー量が20〜80体積
%の本発明品は、誘電率が6以下であり、脱バインダー
不良の発生がなく、Cuメタライズの同時焼成も良好で
あった。また、熱膨張係数が8〜18ppm/℃のガラ
スセラミックを絶縁基板として作製したパッケージ用配
線基板では昇降温1000サイクル後もプリント基板の
配線導体とパッケージ用配線基板との間に電気抵抗変化
は全く見られず、極めて安定で良好な電気的接続状態を
維持できた。
On the other hand, the product of the present invention having a filler amount of 20 to 80% by volume had a dielectric constant of 6 or less, no defect of debinding, and good co-firing of Cu metallization. In addition, in a package wiring board manufactured by using a glass ceramic having a thermal expansion coefficient of 8 to 18 ppm / ° C. as an insulating substrate, there is no change in electrical resistance between the wiring conductor of the printed circuit board and the package wiring board even after 1000 cycles of temperature increase or decrease. It was not seen, and extremely stable and good electrical connection could be maintained.

【0068】X線回折測定による結晶相の同定を行った
結果、本発明の焼結体は、いずれも結晶相としてリチウ
ムシリケート、フォルステライト、エンスタタイト、ク
リストバライトおよびその他のフィラー成分による結晶
相が検出された。
As a result of the identification of the crystal phase by X-ray diffraction measurement, in the sintered bodies of the present invention, the crystal phase due to lithium silicate, forsterite, enstatite, cristobalite and other filler components was detected as the crystal phase. Was done.

【0069】また、出発組成中のフィラーがフォルステ
ライトのみからなる試料No.5、623、24では、誘
電率が6を越え、クリストバライトのみからなる試料N
o.7、8、25、26は、熱膨張の変極点が存在した。
In Samples Nos. 5, 623 and 24 in which the filler in the starting composition consisted of only forsterite, the dielectric constant exceeded 6, and the sample N consisting of cristobalite only.
o. 7, 8, 25, and 26 had inflection points of thermal expansion.

【0070】さらに、フィラーとしてペタライト、ネフ
ェリン、リチウムシリケートを加えた試料No.12〜1
4、30〜32は、焼成温度1000℃未満での焼成が
可能であった。
Sample Nos. 12 to 1 to which petalite, nepheline and lithium silicate were added as fillers
Nos. 4, 30 to 32 could be fired at a firing temperature of less than 1000 ° C.

【0071】実施例2 結晶性ガラスとして、表3に示すように、Li2 O量が
異なるガラスに対して、フィラーとしてフォルステライ
ト、クリストバライトを1:1体積比としたものを用い
て、ガラス:フィラーが重量比で30:70となる割合
で混合し、これを実施例1と同様にして成形し、脱バイ
ンダー処理し、表3に示す温度で焼成した。そして、上
記のようにして得られた焼結体に対して実施例1と同様
にして、40〜400℃の熱膨張係数、比誘電率、誘電
損失および脱バインダー処理後における残留炭素の有無
を確認した。
Example 2 As the crystalline glass, as shown in Table 3, glass having different amounts of Li 2 O was used, and forsterite and cristobalite were used at a volume ratio of 1: 1 as the filler. The fillers were mixed in a weight ratio of 30:70, molded in the same manner as in Example 1, debindered, and fired at the temperatures shown in Table 3. Then, with respect to the sintered body obtained as described above, in the same manner as in Example 1, the thermal expansion coefficient at 40 to 400 ° C., the relative dielectric constant, the dielectric loss, and the presence or absence of residual carbon after the binder removal treatment were determined. confirmed.

【0072】また、表3の組成物を用いて実施例1と同
様にCuをメタライズ配線層とする配線基板を作製し,
これをガラス−エポキシ基板に実装し、実装時の熱サイ
クル試験を行い、さらに同時焼成によるCuメタライズ
の配線層について観察した。結果は表3に示した。
Further, using the compositions shown in Table 3, a wiring board having Cu as a metallized wiring layer was prepared in the same manner as in Example 1,
This was mounted on a glass-epoxy substrate, a thermal cycle test at the time of mounting was performed, and a wiring layer of Cu metallization by simultaneous firing was observed. The results are shown in Table 3.

【0073】[0073]

【表3】 [Table 3]

【0074】表3の結果から明らかなように、屈伏点が
400℃より低い試料No.43ではCuとの同時焼成が
できなかった。屈伏点が800℃を越える試料No.48
では焼成温度を1200℃まで高めないと焼結すること
ができず、そのためにCuのメタライズができなかっ
た。また、結晶化ガラス中にLi2 Oを含まない試料N
o.37では熱膨張係数が6ppm/℃より低く、フィラ
ーとの熱膨張差に起因すると思われるクラックの発生が
認められた。また、Li2 Oの含有量が30重量%を越
える試料No.46では誘電損失が100×10-4より大
きくなった。
As is clear from the results in Table 3, the sample No. 43 having a yield point lower than 400 ° C. could not be co-fired with Cu. Sample No.48 whose yield point exceeds 800 ℃
In that case, it was not possible to sinter unless the firing temperature was raised to 1200 ° C. Therefore, Cu metallization could not be performed. In addition, a sample N containing no Li 2 O in the crystallized glass
In o.37, the coefficient of thermal expansion was lower than 6 ppm / ° C., and the occurrence of cracks which was considered to be due to the difference in thermal expansion with the filler was observed. Further, in the sample No. 46 in which the content of Li 2 O exceeded 30% by weight, the dielectric loss was larger than 100 × 10 -4 .

【0075】これに対して、Li2 O含有量が5〜30
重量%であり、屈伏点が400℃〜800℃のガラスを
用いた試料No.38〜41では、いずれもバインダーの
除去をほぼ完全に行うことができ、緻密質な焼結体を作
製することができた。また、Cuメタライズ層との同時
焼成も可能であり強固な接着強度を示した。
On the other hand, the Li 2 O content is 5 to 30.
In each of Sample Nos. 38 to 41 using glass having a yield point of 400% to 800 ° C, the binder can be removed almost completely, and a dense sintered body can be produced. I was able to. Further, co-firing with the Cu metallized layer was also possible and showed strong adhesive strength.

【0076】なお、X線回折測定による結晶相の同定を
行った結果、Li2 Oが存在しない試料No.37を除
き、いずれの試料においてもリチウム珪酸およびフォル
ステライト、クリストバライト、エンスタタイト結晶相
が検出された。
As a result of the identification of the crystal phase by X-ray diffraction measurement, it was found that lithium silicic acid and forsterite, cristobalite, and enstatite crystal phases were found in all the samples except for sample No. 37 in which Li 2 O was not present. was detected.

【0077】[0077]

【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、使用温度
域で熱膨張係数の急激な変化がなく、熱膨張係数が大き
いプリント基板などの外部電気回路基板に実装した場合
に、両者の熱膨張係数の差に起因する応力発生を抑制
し、パッケージと外部電気回路とを長期間にわたり正
確、かつ強固に電気的接続させることが可能となる。し
かも、半導体回路素子の大型化による多ピン化に十分対
応できる信頼性の高いパッケージの実装構造を実現でき
る。
As described above in detail, according to the wiring board and the package for accommodating semiconductor elements of the present invention, there is no abrupt change in the coefficient of thermal expansion in the operating temperature range, such as a printed circuit board having a large coefficient of thermal expansion. When mounted on an external electric circuit board, it is possible to suppress the stress generation due to the difference in thermal expansion coefficient between the two and to electrically connect the package and the external electric circuit accurately and firmly for a long period of time. . Moreover, it is possible to realize a highly reliable package mounting structure that can sufficiently cope with the increase in the number of pins due to the increase in size of semiconductor circuit elements.

【0078】さらに、Li2 Oを含む結晶性ガラスと特
定のフィラーとの組み合わせにより原料コストを下げ、
しかもメタライズとの同時焼成を可能とし、バインダー
の効率的な除去を行うことができるため、高品質で且つ
安価な配線基板および半導体素子収納用パッケージを提
供できる。
Furthermore, the combination of crystalline glass containing Li 2 O and a specific filler reduces the raw material cost,
Moreover, since it is possible to perform co-firing with metallization and remove the binder efficiently, it is possible to provide a high-quality and inexpensive wiring board and semiconductor element housing package.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明におけるボールグリッドアレイ型の半導
体素子収納用パッケージの実装構造を説明するための断
面図である。
FIG. 1 is a cross-sectional view for explaining a mounting structure of a ball grid array type semiconductor element storage package according to the present invention.

【図2】図1における接続端子の要部拡大断面図であ
る。
FIG. 2 is an enlarged cross-sectional view of a main part of a connection terminal in FIG.

【図3】他の実施例における接続端子の要部拡大断面図
である。
FIG. 3 is an enlarged cross-sectional view of a main part of a connection terminal according to another embodiment.

【図4】本発明におけるリードレスチップキャリア型の
パッケージの実装構造を説明するための断面図である。
FIG. 4 is a sectional view for explaining a mounting structure of a leadless chip carrier type package according to the present invention.

【符号の説明】[Explanation of symbols]

1・・・絶縁基板 2・・・蓋体 3・・・メタライズ配線層 4・・・接続端子 5・・・半導体素子 6・・・容器 8・・・配線導体 9・・・絶縁体 A・・・BGA型パッケージ B・・・外部電気回路基板 C・・・LCC型パッケージ 1 ... Insulating substrate 2 ... Lid body 3 ... Metallized wiring layer 4 ... Connection terminal 5 ... Semiconductor element 6 ... Container 8 ... Wiring conductor 9 ... Insulator A. ..BGA type package B ... External electric circuit board C ... LCC type package

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米倉 秀人 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 民 保秀 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 古久保 洋二 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hideto Yonekura 1-4, Yamashita-cho, Kokubun-shi, Kagoshima Prefecture Kyocera Stock Company Research Institute (72) Inventor Yasuhide Minami 1-4, Yamashita-cho, Kokubun-shi, Kagoshima (72) Inventor, Yoji Kokubo, 1-4 Yamashita-cho, Kokubun City, Kagoshima Prefecture Kyocera Corporation, Research Institute

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板の表面あるいは内部にメタライズ
配線層が配設された配線基板において、前記絶縁基板
が、Li2 Oを5〜30重量%含有し、屈伏点が400
℃〜800℃のリチウム珪酸ガラスを20〜80体積%
と、フォルステライトとクリストバライトとを総量で2
0〜80体積%の割合で含む成形体を焼成して得られた
40℃〜400℃における線熱膨張係数が8〜18pp
m/℃の焼結体からなることを特徴とする配線基板。
1. A wiring board in which a metallized wiring layer is provided on the surface or inside of an insulating substrate, wherein the insulating substrate contains 5 to 30% by weight of Li 2 O and has a yield point of 400.
20 ~ 80% by volume of lithium silicate glass at ℃ ~ 800 ℃
And the total amount of forsterite and cristobalite is 2
The linear thermal expansion coefficient at 40 ° C. to 400 ° C. obtained by firing a molded body containing 0 to 80% by volume is 8 to 18 pp.
A wiring board comprising a sintered body of m / ° C.
【請求項2】接続端子が取着された絶縁基板と、蓋体と
からなる容器内部に半導体素子が収納され、前記接続端
子と前記半導体素子の電極とが前記絶縁基板の表面ある
いは内部に配設されたメタライズ配線層により電気的に
接続されてなる半導体素子収納用パッケージにおいて、
前記絶縁基板が、Li2 Oを5〜30重量%含有し、屈
伏点が400℃〜800℃のリチウム珪酸ガラスを20
〜80体積%と、フォルステライトとクリストバライト
とを総量で20〜80体積%の割合で含む成形体を焼成
して得られた40℃〜400℃における線熱膨張係数が
8〜18ppm/℃の焼結体からなることを特徴とする
半導体素子収納用パッケージ。
2. A semiconductor element is housed in a container consisting of an insulating substrate having connection terminals attached thereto and a lid, and the connection terminals and electrodes of the semiconductor element are arranged on the surface or inside of the insulating substrate. In a package for housing a semiconductor element, which is electrically connected by the provided metallized wiring layer,
The insulating substrate contains lithium silicate glass having a Li 2 O content of 5 to 30% by weight and a yield point of 400 ° C. to 800 ° C.
˜80% by volume, and a linear thermal expansion coefficient at 40 ° C. to 400 ° C. obtained by firing a molded body containing forsterite and cristobalite in a total amount of 20 to 80% by volume of 8 to 18 ppm / ° C. A package for housing a semiconductor element, which is composed of a united body.
【請求項3】少なくとも有機樹脂を含む絶縁体の表面に
配線導体が被着形成された外部電気回路基板上に、請求
項2記載の半導体素子収納用パッケージの前記接続端子
を前記配線導体にロウ付け接合し実装してなることを特
徴とする半導体素子収納用パッケージの実装構造。
3. The connection terminal of the package for accommodating a semiconductor element according to claim 2, wherein the wiring conductor is soldered to the wiring conductor on an external electric circuit board having a wiring conductor adhered to the surface of an insulator containing at least an organic resin. A mounting structure of a package for accommodating a semiconductor element, which is characterized by being attached and bonded.
JP25343795A 1995-09-29 1995-09-29 Wiring board, semiconductor device storage package using the same, and mounting structure thereof Expired - Fee Related JP3339999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25343795A JP3339999B2 (en) 1995-09-29 1995-09-29 Wiring board, semiconductor device storage package using the same, and mounting structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25343795A JP3339999B2 (en) 1995-09-29 1995-09-29 Wiring board, semiconductor device storage package using the same, and mounting structure thereof

Publications (2)

Publication Number Publication Date
JPH0986960A true JPH0986960A (en) 1997-03-31
JP3339999B2 JP3339999B2 (en) 2002-10-28

Family

ID=17251394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25343795A Expired - Fee Related JP3339999B2 (en) 1995-09-29 1995-09-29 Wiring board, semiconductor device storage package using the same, and mounting structure thereof

Country Status (1)

Country Link
JP (1) JP3339999B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174627A (en) * 1997-08-29 1999-03-16 Kyocera Corp Wiring board and its mounting structure
US7309669B2 (en) 2001-12-25 2007-12-18 Ngk Spark Plug Co., Ltd. Dielectric material and dielectric sintered body, and wiring board using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174627A (en) * 1997-08-29 1999-03-16 Kyocera Corp Wiring board and its mounting structure
US7309669B2 (en) 2001-12-25 2007-12-18 Ngk Spark Plug Co., Ltd. Dielectric material and dielectric sintered body, and wiring board using the same

Also Published As

Publication number Publication date
JP3339999B2 (en) 2002-10-28

Similar Documents

Publication Publication Date Title
JP3426926B2 (en) Wiring board and its mounting structure
JP3346693B2 (en) Glass-ceramic sintered body and wiring board using the same
JP3527038B2 (en) Low-temperature fired ceramics, wiring board made of the ceramics
JP3339999B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3323043B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3297567B2 (en) Package for housing semiconductor element and its mounting structure
JP3719834B2 (en) Low temperature fired ceramics
JP3699571B2 (en) Wiring board and its mounting structure
JP3559407B2 (en) Glass ceramic sintered body and multilayer wiring board using the same
JP3323074B2 (en) Wiring board, package for housing semiconductor element and its mounting structure
JP3193275B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3210844B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3347583B2 (en) Wiring board mounting structure
JP3305579B2 (en) Wiring board, semiconductor element storage package and mounting structure
JP3210837B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3314131B2 (en) Wiring board
JP2002137960A (en) Low temperature fired porcelain composition, low temperature fired porcelain, and wiring board using the same
JP3450998B2 (en) Wiring board and its mounting structure
JPH1117065A (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3748315B2 (en) Wiring board, semiconductor element storage package and mounting structure
JP3677468B2 (en) Package and its mounting structure
JPH11335156A (en) Low temperature fired porcelain composition and method for producing porcelain
JPH10135370A (en) Wiring board, semiconductor element storage package and mounting structure thereof
JP2002324876A (en) Wiring board and its mounting structure
JP3523589B2 (en) Low-temperature firing porcelain and wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees