JP3818465B2 - インダクタンス素子 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、インダクタンス素子に関し、更に詳しくは、高周波動作する電力伝送用回路、例えばスイッチング電源において、チョークコイルや変成器等として用いるのに適したインダクタンス素子に関わる。
【０００２】
【従来の技術】
情報機器、通信機器、計測機器などの電子機器、工作機械などの製造装置の電子回路及び機械的な駆動に用いられる電源装置として、動作周波数の高い高周波スイッチング電源が用いられるようになっている。高周波スイッチング電源では、パルスなどの交流波形を直流波形に変換し、直流安定化出力を得る。交流を直流に変換する手段として一般的にＬＣフィルタが使用される。ＬＣフィルタを構成するインダクタンス素子の磁芯のための磁性材料としては、フェライト磁性材料、パーマロイなどの結晶系の金属磁性材料及びアモルファス材料が知られている。このうち、結晶系の金属磁性材料及びアモルファス材料でなるインダクタンス素子は、直流重畳特性に優れているが、鉄損特性ではフェライトに劣る。このため、この種のインダクタンス素子の磁芯材料としては、フェライト磁性材料が主に用いられている。
【０００３】
ところで、携帯用などのコンピュータなどでは小型・薄型化・軽量化が進んでいるが、一方では高速化や高機能化に対し市場のニーズが強く、回路規模が大きくなり大電流化の傾向にある。従って小型・薄型で、かつ、大電流領域でも使用可能な低損失なインダクタンス素子が必要になっている。
【０００４】
従来のこの種のインダクタンス素子は、ギャップのない完全な閉磁路構造の磁芯を用いたギャップなしタイプと、磁芯の一部にギャップを有するギャップ付きタイプの２つが主に用いられていた。
【０００５】
しかし、ギャップなしの場合には、直流重畳がかかる高周波スイッチング電源への適用において、容易に磁気飽和を起こしてしまうという問題があった。
【０００６】
ギャップ付きインダクタンス素子の場合は、磁気飽和を生じる磁界強度が高く、直流重畳を受けた場合でも、磁芯の磁気飽和を回避することができるが、透磁率μが低くなってしまうため、インダクタンスが小さくなるという問題点を生じる。
【０００７】
しかも、ギャップ付きインダクタンス素子の場合、使用する電流の大きさに応じてギャップの大きさを調整する必要があるため、多用途に対して標準化が難しいこと、転用ができないこと、在庫管理が複雑になること、加工コストがかかることなどの生産性低下に結びつく難点を持つ。
【０００８】
ギャップ付きインダクタの１つの例として、一対のフェライトカットコアの間に非磁性物を挿入するスペーサ・ギャップと呼ばれる構造も知られている。このタイプのインダクタンス素子では、フェライトカットコアを切削する必要はなく、生産性上は好都合であるが、非磁性物を挿入したギャップ部分で開磁路になり、磁束漏れによるノイズ障害を生じる。
【０００９】
また、巻線部は、一般に、ウレタン線などの皮膜付き導線をボビンに巻線して構成される。かかる構成の場合には、構造が複雑なために、実際に巻線に利用されていないデッドスペースが多くなり、磁路長が長くなったり、巻線スペースが充分にとれないという問題を生じる。磁路長が長くなると、インダクタンスが反比例して減少する。また巻線スペースが充分にとれない場合には、巻線インピーダンスが充分に下げられないため、銅損が増加する。しかも前述のように、ギャップ付加、磁路長増大により、インダクタンスが低下すると、より多くの巻線数が必要になり、相乗的に、銅損が増加し、小型化に対する大きな障害になる。
【００１０】
上述したように、インダクタンス素子を、高周波動作をするスイッチング電源の電力伝送用回路に用いるには、種々の課題を解決する必要があり、従来知られたインダクタンス素子は、これらの課題解決手段としては、充分ではない。特開平７ー２８８２１０号公報は２種類のフェライトコアを用いたインダクタを開示しているが、上述した課題解決手段は開示していない。
【００１１】
【発明が解決しようとする課題】
本発明の課題は、大電流下において高いインダクタンスを得ることの可能なインダクタンス素子を提供することである。
【００１２】
本発明のもう一つの課題は、小型化及び薄型化されたインダクタンス素子を提供することである。
【００１３】
本発明の更にもう一つの課題は、生産性が高く、コストダウンに寄与し得るインダクタンス素子を提供することである。
【００１４】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るインダクタンス素子は、第１の磁芯と、第２の磁芯と、少なくとも１つの導体とを含む。
【００１５】
前記第１の磁芯及び前記第２の磁芯は、磁気特性が互いに異なり、少なくとも一面が互いに面接触して組み合わされている。前記第１の磁芯及び第２の磁芯の少なくとも一方は、接触面に、少なくとも１つの溝を有し、前記溝は両端が磁芯側面で開口している。
【００１６】
前記導体は、前記溝内に設置され、前記第１の磁芯及び第２の磁芯によって包囲され、前記溝の外部に導出された両端に外部との接続部分となる端子部を有する。
【００１７】
上述したように、本発明に係るインダクタンス素子において、第１の磁芯及び第２の磁芯は、磁気特性が互いに異なるから、他の磁気特性を互いに補完するインダクタンス素子を得ることができる。例えば第１の磁芯に透磁率μが高く、高周波における鉄損が少ないフェライト磁芯を使用し、第２の磁芯に直流重畳特性の優れた金属系の磁芯を使用し、透磁率μ、高周波損失及び直流重畳特性の優れたインダクタンス素子を得ることができる。
【００１８】
第１の磁芯及び第２の磁芯の少なくとも一方は、接触面に少なくとも１つの溝を有し、導体が溝内に設置されているから、導体の断面積を溝の断面積に対応した大きさまで拡大し、導体の銅損を低減することができる。
【００１９】
第１の磁芯及び第２の磁芯は、少なくとも一面が互いに面接触して組み合わされてされ、導体は、溝内に設置され、複合磁芯によって包囲されているから、最短の磁路長を構成でき、高いインダクタンス値が得られる。
【００２０】
しかも、第１の磁芯及び第２の磁芯は、少なくとも一面が互いに面接触して組み合わされているから、磁気回路が閉磁路構成になり、漏れ磁束によるノイズ障害を回避することができる。また、第１の磁芯及び第２の磁芯の間に、実質的な磁気ギャップが生じないから、磁気ギャップによる透磁率μの低下を回避できる。
【００２１】
導体は、溝の外部に導出された両端に、外部との接続部分となる端子部を有するから、端子部を通して、外部回路に接続できると共に、複数のインダクタンス素子を用い、その端子部の接続選択により、直列回路、並列回路またはこれらの組み合わせ回路等、多様な回路構成を実現することができる。
【００２２】
更に、本発明では、金型やエッチングによって予め形成された導体を、溝にはめ込むだけなので、巻線を必要とせず、組み立て作業は至って簡単である。しかもボビンを使用しない上に、またギャップを設ける必要がないので切削加工が不要になる。従って制作コストが低減でき、標準化も容易になり、生産性向上が可能になる。また複数のインダクタンス・セルを構成した場合には、個々のインダクタンス・セルを、独立的に使用できるため、任意に直列接続や並列接続が可能になり、応用範囲が広がる。
【００２３】
【実施例】
図１は本発明に係るインダクタンス素子の平面図、図２は図１の２ー２線に沿った断面図、図３は図１及び図２に示したインダクタンス素子の分解斜視図である。図示するように、本発明に係るインダクタンス素子は、第１の磁芯１と、第２の磁芯２と、少なくとも１つの導体３とを含む。第１の磁芯１及び第２の磁芯２は、磁気特性が互いに異なり、少なくとも一面が互いに面接触して組み合わされている。第１の磁芯及び第２の磁芯のうち、第１の磁芯１は、接触面に、少なくとも１つの溝１１を有する。溝１１は両端が磁芯側面で開口している。
【００２４】
導体３は、溝１１の内部に設置され、主要部３００が第１の磁芯１及び第２の磁芯２によって包囲され、溝１１の外部に導出された両端に外部との接続部分となる端子部３０１、３０２を有する。
【００２５】
第１の磁芯１は、透磁率μが高く、高周波における鉄損の少ない磁性材料、例えばフェライトを使用する。第２の磁芯２は、透磁率μが第１の磁芯１のそれよりも低いが、飽和磁束密度Ｂｓが第１の磁芯１のそれよりも高く、直流重畳特性に優れた磁性材料、例えば金属系の磁性材料を使用する。
【００２６】
第１の磁芯１を、フェライト磁性材料等で構成した場合、金型成形工程を採用することができるので、この際に、溝１１を同時に形成することができる。
【００２７】
導体３は、銅損を小さくするため、平角線などの低インピーダンスの金属材料を用いて構成することが望ましい。溝１１は、導体３を設置するための必要最小限の大きさに設計されている。導体３は、第１の磁芯１もしくは第２の磁芯と絶縁をとるための電気絶縁手段を備えることができる。
【００２８】
図４は図１〜図３に示したインダクタンス素子の電気的等価回路図であり、導体３の端子部３０１と端子部３０２との間でインダクタンスＬが得られる。
【００２９】
上述したように、本発明に係るインダクタンス素子において、第１の磁芯１及び第２の磁芯２は、磁気特性が互いに異なるから、他の磁気特性を互いに補完するインダクタンス素子を得ることができる。例えば第１の磁芯１に透磁率μが高く、かつ、高周波における鉄損が少ないフェライト磁性材料を使用し、第２の磁芯２に直流重畳特性の優れた金属系磁性材料を使用し、透磁率μが高く、高周波損失が小さく、しかも直流重畳特性に優れたインダクタンス素子を得ることができる。
【００３０】
本発明の上述した利点について、従来の磁芯構造と対比して、更に詳しく説明する。図２６はカットコアと呼ばれるフェライト磁芯を用いた従来のインダクタンス素子の断面図である。図２６において、ほぼ同じ断面Ｅ形状の２個のフェライト磁芯４０、４１を上下方向から組み合わせ、中央脚部にコイル４２を巻いてある。コイル４２は、通常、絶縁樹脂で構成したボビン４３に巻かれている。図２６に示す従来例では、フェライト磁芯４０、４１が密着して組み合わされ、ギャップのない磁気回路が構成されている。
【００３１】
図２７はインダクタンス素子の別の従来例を示す図である。この従来例では、中脚部にギャップを構成する空隙４４が設けられている。
【００３２】
図２８はインダクタンス素子の更に別の従来例を示す図である。フェライト磁芯４０および４１の間にギャップを構成する非磁性絶縁物４４を挿入してある。このような構造は、スペーサ・ギャップと呼ばれる。図２６〜図２８の何れの従来例においても、コイル４２には、一般に、ウレタン線などの皮膜付導線が使用される。
【００３３】
図２９は横軸に磁界の強さＨ、縦軸に磁束密度Ｂをとった折線近似のＢＨ曲線を示しており、Ｂ＝μＨの関係から曲線の傾斜が透磁率μを表す。インダクタンス素子のインダクタンスＬは透磁率μに比例する。またＢｓは飽和磁束密度であり、この値を越えると透磁率μが激減し、飽和状態に達する。
【００３４】
横軸の磁界の強さは
Ｈ＝Ｎ・Ｉ／Ｌｅ
で表される。ここでＮは巻線数、Ｉは電流、Ｌｅは磁路長を表す。すなわち磁界の強さは、流れる電流に比例する。
【００３５】
図２９の曲線ａは図２６に示した「ギャップなし」のインダクタンス素子の一般的特性傾向を示すＢＨ曲線である。曲線ａに示すように、ギャップなしの場合、磁界の強さが磁界強度Ｈ１以下のときに透磁率μが大きく、高いインダクタンスを得ることができる。しかし、磁気飽和を生じる磁界強度Ｈ１が小さいため、わずかな直流重畳がかかるだけで、磁界強度Ｈ１を越えて飽和領域に至ってしまう。従って、このタイプのインダクタンス素子は、直流重畳がかかる用途、例えばスイッチング電源のＬＣフィルタには適さない。
【００３６】
図２９の曲線ｂは図２６または図２７に示された「ギャップあり」のインダクタンス素子の一般的特性傾向を示すＢＨ曲線である。フェライト磁芯４０、４１にギャップを設けると、図２９の曲線ｂのように、磁気飽和を起こす磁界強度が、曲線ａの場合の磁界強度Ｈ１よりも大きな磁界強度Ｈ２の点まで改善される。しかし、ＢＨ曲線の傾きが緩やかになって、透磁率μが下がり、インダクタンスが低下する。このように、ギャップを設けて磁気飽和を生じる磁界強度を高くし、直流重畳特性を改善しようとすると、インダクタンスが低下してしまうため、従来の一般的な磁芯構造では、直流重畳特性を改善しながら、大きなインダクタンスを得ることが、非常に困難であった。
【００３７】
これに対して、本発明においては、異なった磁気特性を有する第１の磁芯１と第２の磁芯２を併用することにより、相互補完に適した特性の組み合わせを実現し、直流重畳特性に優れ、かつ、インダクタンスの大きなインダクタンス素子を得ることができる。
【００３８】
更に、本発明において、導体３を、第１の磁芯１と第２の磁芯２で囲むことによって最短の磁路長を構成でき、高いインダクタンス特性が得られる。図２６〜図２８に示した従来構造の場合、ボビン４３に皮膜付導線でなるコイル４２を巻線する構造を有するので、実際に巻線に利用されていないデッドスペースが多くなり、磁路長が長くなったり、巻線スペースが充分にとれないという問題を生じる。インダクタンス素子のインダクタンスＬは
Ｌ＝Ｎ²・μ・Ｓ／Ｌｅ
で表される。ここでＮは巻数、Ｓは磁芯の断面積、Ｌｅは磁芯の磁路長である。この式に示す通り、磁路長Ｌｅが長くなると、インダクタンスＬが反比例して減少することになってしまう。
【００３９】
また巻線スペースが充分にとれない場合には、巻線のインピーダンスが充分に下げられないため、銅損が増加する。しかも、ギャップ付加、磁路長増大により、インダクタンスが低下すると、より多くの巻線数が必要になり、相乗的に銅損が増加すし、小型化に対する大きな障害になる。
【００４０】
これに対して、本発明の場合、前述したように、最短の磁路長を構成でき、高いインダクタンス特性が得られる。このため、本発明に係るインダクタンス素子を、高周波スイッチング電源のＬＣフィルタ等に用いた場合、リップル電圧を低減させることができる。
【００４１】
図５は図１〜図４に示した本発明に係るインダクタンス素子を用いたＬＣフィルタ回路、図６は図５においてパルス電圧Ｅｉｎを入力として、直流出力電圧Ｅｏを得る場合の波形を示す図である。△Ｅｏは直流出力電圧Ｅｏに含まれるリップル電圧を示し、Ｔは周期、τはパルス電圧のオン時間である。コンデンサＣ１のインピーダンスをＺｃとし、インダクタンス素子のインダクタンスをＬとすると、リップル電圧△Ｅｏは、
ΔＥｏ＝Ｅｉｎ・τ・Ｚｃ／Ｌ
で表される。この式によれば、リップル電圧△ＥｏはインダクタンスＬに反比例するから、リップル電圧△Ｅｏを低減するには、インダクタンスＬを大きくしなければならない。本発明によれば、上述したように、高いインダクタンスが得られるから、リップル電圧△Ｅｏを低減することができる。インダクタンスＬが小さい場合には、リップル電圧△Ｅｏを低減するために、動作周波数を上げる必要を生じ、効率の低下、ノイズの増加及び部品コスト増加などを伴う。
【００４２】
更に、本発明において、第１の磁芯１は接触面に溝１１を有し、導体３が溝１１内に設置されているから、導体３の断面積を溝１１の断面積に対応した大きさまで拡大し、導体３の銅損を低減することができる。
【００４３】
しかも、第１の磁芯１及び第２の磁芯２は、少なくとも一面が互いに面接触して組み合わされているから、磁気回路が閉磁路構成になり、漏れ磁束によるノイズ障害を確実に回避することができる。また、第１の磁芯１及び第２の磁芯２には、実質的な磁気ギャップが生じないから、磁気ギャップによる透磁率μの低下を回避できる。
【００４４】
本発明では、金型やエッチングによって予め形成された導体３を、溝１１にはめ込むだけなので、巻線を必要とせず、組み立て作業は至って簡単である。しかもボビンを使用しない上に、またギャップを設ける必要がないので切削加工が不要になる。従って制作コストが低減でき、標準化も容易になり生産上の問題が解決可能になる。また複数のインダクタンス・セルを構成した場合には個々のインダクタンス・セルは独立的に使用できるため任意に直列接続や並列接続が可能になり、応用範囲が広がる。
【００４５】
導体３を囲む磁芯は、第１の磁芯１及び第２の磁芯２の２種類に限る必要はなく、更に多くの磁芯で構成し、高性能化することもできる。
【００４６】
図７は本発明に係るインダクタンス素子の別の実施例を示す平面図、図８は図７の８ー８線に沿った断面図である。この実施例では、第１の磁芯１及び第２の磁芯２を、テープ５によって結合した構造となっている。このほか、金属バンド等を用いて締めつけてもよい。
【００４７】
本発明において、導体３は、溝１１の外部に導出された両端に、外部との接続部分となる端子部３０１、３０２を有するから、端子部３０１、３０２を通して、外部回路に接続できると共に、複数のインダクタンス素子を用い、その端子部３０１、３０２の接続選択により、直列回路、並列回路またはこれらの組み合わせ回路等、多様な回路構成を実現することができる。
【００４８】
図９は複数個ｎのインダクタンス素子６１〜６ｎを回路基板７上で並列接続した例を示し、図１０はその電気的等価回路図を示している。図９に示した実施例では、任意の複数個ｎのインダクタンス素子６１〜６ｎを、回路基板７上に配置し、回路基板７上に形成された導体パターン８１、８２にインダクタンス素子の端子部３０１、３０２を半田等の手段によって接続固定してある。これにより、図１０に示すように、インダクタンス素子６１〜６ｎを並列接続した回路構成が得られる。
【００４９】
図１１は複数個ｎ＝３のインダクタンス素子６１、６２、６３を回路基板７上で直列接続した例を示し、図１２はその電気的等価回路図を示している。図１１に示した実施例では、回路基板７上に形成された導体パターン８１〜８４に、インダクタンス素子６１〜６ｎの端子部３０１、３０２を半田等の手段によって接続固定してある。これにより、図１０に示すように、インダクタンス素子６１〜６ｎを直列接続した回路構成が得られる。図示は省略するが、直並列接続であっても、容易に実現できる。
【００５０】
図１３は本発明に係るインダクタンス素子の別の実施例を示す平面図、図１４は図１３に示したインダクタンス素子の正面図、図１５は図１３及び図１４に示したインダクタンス素子の電気的等価回路図である。この実施例では、第１の磁芯１に設けられた溝１１に複数の導体３１、３２、３３を設置してある。溝１１内の導体３１〜３３の周りには絶縁樹脂９が充填されている。導体３１〜３３の個数は用途に応じて任意に設定できる。
【００５１】
図１６は図１３及び図１４に示したインダクタンス素子をプリント基板７の上に実装した状態を示す平面図、図１７は図１６の電気的等価回路図である。導体３１〜３３は、導体パターン８３及び８４により、同一方向の電流Ｉｏが流れるように接続されている。導体パターン８３及び８４はインダクタンス素子の下側を通って導かれている。
【００５２】
導体３１〜３３によるターン数をＮ（＝３）とし、磁芯１、２の断面積をＳとし、磁芯１、２による磁路長をＬｅとすると、インダクタンスＬは、前述したようにＬ＝Ｎ²・μ・Ｓ／Ｌｅで表されるから、図１３、図１４に示したインダクタンス素子を、図１６及び図１７に示すように結線することにより、大きなインダクタンスを得ることができる。また、導体３１〜３３は互いに絶縁された構造になっているので、インダクタだけでなく、変成器としても使用可能である。
【００５３】
図１８は本発明に係るインダクタンス素子の別の実施例を示す正面図である。この実施例では、第１の磁芯１に、互いにほぼ平行となる複数の溝１１、１２、１３を備え、溝１１、１２、１３のそれぞれに導体３１、３２、３３を配置してある。溝１１、１２、１３の内部には絶縁樹脂９１〜９３が充填されている。この実施例によれば、溝１１、１２、１３に設置された導体３１、３２、３３により、最短の平均磁路長でなるインダクタンス・セルＬ１、Ｌ２、Ｌ３を構成できる。図１８に示したインダクタンス素子は図１５に示した電気的等価回路によって表現できる。
【００５４】
図１９は図１８に示したインダクタンス素子をプリント基板７上に実装した平面図、図２０は図１９の回路接続を示す電気回路図である。導体３１〜３３は、回路基板７上に形成された導体パターン８３、８４によって直列に接続されており、導体３１〜３３によるインダクタンスＬ１、Ｌ２、Ｌ３を直列接続したインダクタンス回路が形成されている（図２０参照）。この接続によって、インダクタンスＬ１、Ｌ２、Ｌ３を加算したインダクタンス（Ｌ１＋Ｌ２＋Ｌ３）を持つインダクタンス素子が構成できる。
【００５５】
図２１は図１３〜図１８に示したインダクタンス素子をプリント基板７上に実装した別の例における平面図、図２２は図２１の回路接続を示す電気回路図である。導体３１〜３３は、回路基板７上に形成された導体パターン８１、８２によって並列に接続されている。このようにインダクタンス・セルを単独・直列・並列など、自由に使用できるので多くの用途に対応できる。
【００５６】
図２３は本発明に係るインダクタンス素子の別の実施例を示す分解斜視図、図２４は図２３に示したインダクタンス素子の部分組立を示す斜視図である。この実施例では、第１の磁芯１は一面に複数の溝１１〜１５を有しており、導体３は、溝１１〜１５のそれぞれに挿入される導体片３１〜３５の両端を、横枠３６、３７によって結合した連続体となっている。横枠３６、３７には端子部３０１、３０２が設けられている。この実施例に示すインダクタンス素子は、図２２に示すような等価回路を構成する。
【００５７】
図２５は本発明に係るインダクタンス素子の別の実施例を示す分解斜視図である。この実施例では、第１の磁芯１は一面に複数の溝１１〜１５を有しており、導体３は、溝１１〜１５のそれぞれに挿入される導体片３１〜３５を、順次に直列に接続した連続体となっている。端子部３０１、３０２は、連続体の両端に備えられている。この実施例に示すインダクタンス素子は、図２０に示すような等価回路を構成する。
【００５８】
図２３〜図２５に示すインダクタンス素子は、予め、金型やエッチングなどで構成した導体３を、第１の磁芯１にはめ込むだけで、磁気回路が簡単、かつ、安価に構成できるという利点を生じる。
【００５９】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）大電流下において高いインダクタンスを得ることの可能なインダクタンス素子を提供することができる。
（ｂ）小型化及び薄型化されたインダクタンス素子を提供することができる。
（ｃ）生産性が高く、コストダウンに寄与し得るインダクタンス素子を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明に係るインダクタンス素子の平面図である。
【図２】図１の２ー２線に沿った断面図である。
【図３】図１及び図２に示したインダクタンス素子の分解斜視図である。
【図４】図１〜図３に示したインダクタンス素子の電気的等価回路図であり
【図５】図１〜図４に示した本発明に係るインダクタンス素子を用いたＬＣフィルタ回路図である。
【図６】図５においてパルス電圧を入力として、直流出力電圧を得る場合の波形を示す図である。
【図７】本発明に係るインダクタンス素子の別の実施例を示す平面図である。
【図８】図７の８ー８線に沿った断面図である。
【図９】複数個のインダクタンス素子を回路基板上で並列接続した実施例を示す図である。
【図１０】図９に示した実施例の電気的等価回路図である。
【図１１】複数のインダクタンス素子を回路基板上で並列接続した実施例を示す図である。
【図１２】図１１に示した実施例の電気的等価回路図を示している。
【図１３】本発明に係るインダクタンス素子の別の実施例を示す平面図である。
【図１４】図１３に示したインダクタンス素子の正面図である。
【図１５】図１３及び図１４に示したインダクタンス素子の電気的等価回路図である。
【図１６】図１３及び図１４に示したインダクタンス素子をプリント基板上に実装した状態を示す平面図である。
【図１７】図１６の電気的等価回路図である。
【図１８】本発明に係るインダクタンス素子の別の実施例を示す正面図である。
【図１９】図１８に示したインダクタンス素子をプリント基板上に実装した平面図である。
【図２０】図１９の回路接続を示す電気回路図である。
【図２１】図１３〜図１８に示したインダクタンス素子をプリント基板上に実装した別の例における平面図である。
【図２２】図２１の回路接続を示す電気回路図である。
【図２３】本発明に係るインダクタンス素子の別の実施例を示す分解斜視図である。
【図２４】図２３に示したインダクタンス素子の部分組立を示す斜視図である。
【図２５】本発明に係るインダクタンス素子の別の実施例を示す分解斜視図である。
【図２６】従来のインダクタンス素子の断面図である。
【図２７】インダクタンス素子の別の従来例を示す図である。
【図２８】インダクタンス素子の更に別の従来例を示す図である
【図２９】折線近似のＢＨ曲線を示す図である。
【符号の説明】
１ 第１の磁芯
２ 第２の磁芯
３ 導体

Claims (2)

1. 第１の磁芯と、第２の磁芯と、少なくとも１つの導体とを含むインダクタ素子であって、
   前記第１の磁芯及び前記第２の磁芯は、磁気特性が互いに異なり、少なくとも一面が互いに面接触して組み合わされており、
   前記第１の磁芯及び第２の磁芯の少なくとも一方は、接触面に、少なくとも２つの溝を有しており、前記溝は、それぞれ、一定の方向に延び、かつ、互いに間隔を隔てており、
   前記導体は、２つの横枠と、少なくとも２つの導体片とを含む連続体でなり、外部との接続部分となる端子部を有しており、
   前記導体片は、それぞれ、別個の前記溝内に設置され、前記第１の磁芯及び第２の磁芯によって包囲され、両端が前記横枠に接続されて並列回路を構成しており、
   前記端子部は、前記横枠を介して前記導体片に接続されている、
   インダクタンス素子。
2. 第１の磁芯と、第２の磁芯と、少なくとも１つの導体とを含むインダクタ素子であって、
   前記第１の磁芯及び前記第２の磁芯は、磁気特性が互いに異なり、少なくとも一面が互いに面接触して組み合わされており、
   前記第１の磁芯及び第２の磁芯の少なくとも一方は、接触面に、少なくとも３つの溝を有しており、前記溝は、それぞれ、一定の方向に延び、かつ、互いに間隔を隔てており、
   前記導体は、直列回路を構成するように互いに接続された少なくとも３つの導体片を含む連続体でなり、前記導体片は、それぞれ、別個の前記溝内に設置され、前記第１の磁芯及び第２の磁芯によって包囲されている、
   インダクタンス素子。

Images