JP7040928B2 - インダクタ - Google Patents

Description

本発明は、多フェーズ方式の非絶縁型ＤＣ／ＤＣコンバータ等の電源回路に使用されるインダクタに関する。

近年においては、サーバ及びストレージ等の電気機器において用いられるＤＣ／ＤＣコンバータに対して、消費電流の増大に対応するための大電流化及び低電圧化の要求が強まっている。また、当該電気機器の小型化の要求及び内部回路の複雑化が進んでいるため、当該電気機器に搭載されるＤＣ／ＤＣコンバータ自体の小型化の要求も強まっている。

従来から、ＤＣ／ＤＣコンバータのスイッチング周波数をより高くする場合に、当該周波数の増大に対応させてコイルの巻線回数を減少させ、コイルのインダクタンス値を低下させることが可能であることが知られている。また、コイルの巻線回数を減少させると、直流抵抗が低下し、大電流化を図ることが可能になっている。例えば、特許文献１には、コイルの巻線回数を１ターンとしたインダクタが開示されている。

また、大電流化の要求への対応方法として、一つの電気機器又は電源回路において、複数の回路を並列で駆動して、供給される電流を各回路に分担する多フェーズ化が知られている。このような場合には、電気機器又は電源回路の各回路である各フェーズのそれぞれにインダクタが必要となり、インダクタの数量が増加して実装スペースが大きくなり、電気機器又は電源回路の小型化を図ることが困難となる。このような問題を解決する方法として、特許文献２には、ＥＲ型コアとＩ型コアの間に、電気的に独立した２つのコイルが配置された２フェーズ対応のインダクタが開示されている。

特開２０００－６８１２９号公報 特開２００４－２２１４７４号公報

しかしながら、従来のようなＥＲＩコア（ＥＲ型コアとＩ型コアの組合せ）、ＥＥコア（２つのＥ型コアの組合せ）、ＥＩコア（Ｅ型コアとＩ型コアの組合せ）では、コア内の磁気損失であるコア損失への対応が不十分であり、要求されるインダクタの特性を満たすことができない問題がある。すなわち、多フェーズ方式のＤＣ／ＤＣコンバータにおける市場要求を十分に満たすことができていなかった。

本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、優れた直流重畳特性及び直流抵抗を維持しつつもコア損失を低減し、多フェーズ方式のＤＣ／ＤＣコンバータの小型化に寄与可能なインダクタを提供することにある。

上述した目的を達成するため、本発明の第１の態様に係るインダクタは、巻線回数が１ターンであって、同一方向に延在する延在部をそれぞれが備える複数のコイルと、前記複数のコイルを収容する複数の凹部を備える第１コア部と、前記第１コア部と協働して前記複数のコイルの延在部を覆う第２コア部と、を有し、前記第１コア部と前記第２コア部とは、前記複数のコイルに電流を流して生じる磁力線が互いに近接する以外の領域において、互いに接触している。

上述したインダクタは、巻線回数が１ターンのコイルを複数有しているため、優れた直流抵抗及び直流重畳特性を確保することが可能となる。また、第１コア部と第２コア部とは、複数のコイルに電流を流して生じる磁力線が互いに近接する以外の領域において、互いに接触しているため、磁力線同士の干渉が生じやすい領域において磁束が途切れることがなくなる。これにより、当該磁力線同士の干渉が生じやすい領域におけるコア部材のギャップの影響が低減し、インダクタ自体のコア損失を低減することができる。

本発明の第２の態様に係るインダクタは、上記第１の態様に係るインダクタにおいて、前記第２コア部は、前記第１コア部の凹部に嵌合する凸部を備えることである。これにより、コイルを強固に保持することが可能となり、コイルのずれ及び脱離が防止されることになる。

本発明の第３の態様に係るインダクタは、上記第１又は第２の態様に係るインダクタにおいて、前記複数のコイルは、前記延在部に両端から前記第１コア部及び前記第２コア部の表面に沿って延在する端子部を備えることである。これにより、優れた直流抵抗及び直流重畳特性を維持しつつも、インダクタを回路基板に容易に実装できることが可能となり、インダクタ自体の小型化も図ることができる。

本発明の第４の態様に係るインダクタは、上記第１乃至第３の態様のいずれかに係るインダクタにおいて、前記第１コア部は、Ｈ状の外形形状を備え、前記第２コア部は、前記第１コア部を挟持することである。これにより、磁力線同士の干渉が生じやすい領域におけるコア部材のギャップの影響がより低減し、インダクタ自体のコア損失をより一層低減させ、更にはインダクタを回路基板により容易に実装できることが可能となり、インダクタ自体のより一層の小型化も図ることができる。

本発明の第５の態様に係るインダクタは、上記第１乃至第３の態様のいずれかに係るインダクタにおいて、前記第１コア部は、直方体の４つの側面のそれぞれに前記凹部が形成された外形形状を備え、前記第２コア部は、前記第１コア部の前記凹が形成された４つの面を囲むことである。これにより、４フェーズ方式のＤＣ／ＤＣコンバータに対応することが可能となり、ＤＣ／ＤＣコンバータの小型化をより一層図ることが可能になる。

本発明に係るインダクタによれば、優れた直流重畳特性及び直流抵抗を維持しつつもコア損失を低減し、多フェーズ方式のＤＣ／ＤＣコンバータの小型化に寄与することができる。

実施例に係るインダクタの分解斜視図である。 実施例に係るインダクタの斜視図である。 図２の線III－IIIに沿ったインダクタの断面図である。 実施例に係るインダクタの磁場の状態を示す図である。 比較例に係るインダクタの磁場の状態を示す図である。 変形例に係るインダクタの断面図である。

以下、図面を参照し、本発明によるインダクタの実施の形態について、実施例及び変形例に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施例及び変形例の説明に用いる図面は、いずれも本発明によるインダクタ及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、又は省略等を行っており、各構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、実施例及び変形例で用いる様々な数値は、いずれも一例を示すものであり、必要に応じて様々に変更することが可能である。

＜実施例＞
以下において、図１乃至図３を参照しつつ、本実施例に係るインダクタ１０の構造について説明する。ここで、図１は本実施例に係るインダクタ１０の分解斜視図である。また、図２は本実施例に係るインダクタ１０の斜視図である。更に、図３は、図２の線III－IIIに沿ったインダクタ１０の断面図である。ここで、図１における一方向をＸ方向と定義し、Ｘ方向に直交する方向をＹ方向、及びＺ方向と定義するとともに、特にインダクタ１０の高さ方向をＺ方向と定義する。

図１乃至図３から分かるように、本実施例に係るインダクタ１０は、２つのコイル（第１コイル１１及び第２コイル１２）、３つのコア（第１コア１３、第２コア１４、及び第３コア１５）から構成されている。また、インダクタ１０は、図２に示すように、構成部材を組み立てることにより、後述する端子部が側面に露出した略直方体状の外形を有することになる。更に、インダクタ１０において、第１コイル１１及び第２コイル１２は３つのコアによって電気的に接続されることなく、すなわち２つのコイルが電気的に独立して設けられていることから、インダクタ１０は２フェーズ方式の非絶縁型ＤＣ／ＤＣコンバータ等の電源回路に使用が可能となっている。

図１に示すように、第１コイル１１及び第２コイル１２のそれぞれは、巻線回数が１ターンであって、平板状の金属板を折り曲げ及び切断等の各種の加工を施すことによって得られる。例えば、金属板としては、銅板を使用することができるが、これに限定されることなく、要求されるインダクタ１０の電気的特性に応じて、種々の金属を使用することができる。このように第１コイル１１の巻線回数を１ターンとすることにより、優れた直流抵抗及び直流重畳特性を確保することが可能となる。

また、第１コイル１１及び第２コイル１２は、同一の形状を有しており、３つのコアによって挟まれて保持される際には同一方向に延在し、Ｙ方向を対称軸として線対称となるように配設される。図１に示すように、第１コイル１１は、Ｙ方向に延在する延在部１１ａ、及び延在部１１ａの両端から第１コア１３及び第２コア１４の表面に沿ってＺ方向に延在する端子部１１ｂから構成されている。より具体的に、第１コイル１１は、延在部１１ａの両端においてＸ方向に折れ曲り且つＺ方向に延在する形状を有し、換言すると、第１コイル１１の全体形状は、略コ字状となっている。

ここで、延在部１１ａの主な機能としては、第１コイル１１に電流を流した場合に磁場を発生することである。一方、端子部１１ｂは、インダクタ１０を２フェーズ方式の非絶縁型ＤＣ／ＤＣコンバータ等の電源回路に実装する際に、半田付けをする部分として主に機能する。このような第１コイル１１の略コ字形状により、巻線回数が１ターンとしつつも、回路基板に容易に実装できる構造がとられているため、優れた直流抵抗及び直流重畳特性を維持しつつも、インダクタ１０の小型化を図ることができる。

同様に、第２コイル１２は、Ｙ方向に延在する延在部１２ａ、及び延在部１２ａの両端から第１コア１３及び第３コア１５の表面に沿ってＺ方向に延在する端子部１２ｂから構成されている。より具体的には、図１に示すように、第２コイル１２も、延在部１２ａの両端においてＸ方向に折れ曲り且つＺ方向に延在する形状を有し、第２コイル１２の全体形状は略コ字状となっている。

第１コア１３の材料としては、例えば、ＭｎＺｎ系フェライト磁性材料、又はＮｉＺｎ系フェライト磁性材料を使用してもよい。また、第１コア１３は、直方体の２つの面（ＹＺ面）のそれぞれに、Ｙ方向に延在する凹部（溝）１３ａが形成されている。すなわち、第１コア１３のＸＺ面における形状はＨ状となり、換言すると、第１コア１３はＨ状の外形形状を備えている。ここで、第１コア１３の凹部１３ａには、第１コイル１１の延在部１１ａ及び第２コイル１２の延在部１２ａが収容されることになる。

第２コア１４及び第３コア１５は、同一の形状を有しており、第１コア１３と協働して２つのコイルの延在部１１ａ，１２ａを覆う際には、Ｙ方向を対称軸として線対称となるように配設される。すなわち、第２コア１４及び第３コア１５は、第１コア１３をＸ方向において挟持している。また、第２コア１４及び第３コア１５は、平板に凸部（突起）が形成された外形形状を備えている。具体的に、第２コア１４は、平板部１４ａ、及び第１コア１３の凹部１３ａに嵌合する凸部１４ｂから構成されている。同様に、第３コア１５は、平板部１５ａ、及び第１コア１３の凹部１３ａに嵌合する凸部１５ｂから構成されている。

ここで、第２コア１４の凸部１４ｂが第１コア１３の凹部１３ａに嵌合されると、第１コア１３の凹部１３ａの底面と第２コア１４の凸部１４ｂの頂面との間において、第１コイル１１の延在部１１ａが挟持されることになる。同様に、第３コア１５の凸部１５ｂが第１コア１３の凹部１３ａに嵌合されると、第１コア１３の凹部１３ａの底面と第３コア１５の凸部１５ｂの頂面との間において、第２コイル１２の延在部１２ａが挟持されることになる。これにより、第１コイル１１及び第２コイル１２が強固に保持されることになり、コイルのずれ及び脱離が防止されることになる。

なお、本実施例においては、中央に位置する第１コア１３を主コア部（第１コア部）とし、両端に位置する第２コア１４及び第３コア１５を副コア部（第２コア部）としている。また、３つのコアの接合については、絶縁性の接着剤を使用してもよいが、テープ又はバンドによっておこなってもよい。

次に、図４に示すように、本実施例に係るインダクタ１０の第１コイル１１及び第２コイル１２に電流を流すと、ＸＺ面において第１コイル１１及び第２コイル１２を中心とする磁場が生じることになる。特に、本実施例に係るインダクタ１０においては、第１コイル１１及び第２コイル１２に電流を流した際に生じる磁力線が、インダクタ１０の中央部において近接することになる。なお、近接とは、磁力線同士が接触することではなく、非常に近づくことを意味する。ここで、図４は、本実施例に係るインダクタ１０の磁場の状態を示す模式図である。

図４に示すように、インダクタ１０の中央部にはＨ型形状の第１コア１３が位置しているため、当該磁力線同士が近接する領域においては、コア部材のギャップ（隙間）が存在していない。一方で、当該磁力線同士が近接しない（すなわち、互いに干渉しない）領域において、当該ギャップである第１コア１３と第２コア１４との境界（接触面）、及び第１コア１３と第３コア１５との境界（接触面）が存在する。換言すると、第１コア１３と第２コア１４、及び第１コア１３と第３コア１５は、第１コイル及び第２コイルに電流を流した際に生じる磁力線が互いに近接する以外の領域において、互いに接触していることになる。

このような構成により、当該磁力線同士の干渉が生じやすい領域において、磁束が途切れることがなくなる。このため、当該磁力線同士の干渉が生じやすい領域におけるコア部材のギャップの影響を低減することができ、インダクタ１０自体のコア損失を低減することができる。

一方、図５に示すように、比較例に係るインダクタ２０は、公知の構造を備える一般的なインダクタである。具体的に、インダクタ２０は、Ｅ型の第１コア２１及び第２コア２２を組み合わせたＥＥコアを有しており、第１コア２１と第２コア２２との間の空間に伝的に独立した第１コイル２３及び第２コイル２４が配設されている。すなわち、比較例に係るインダクタ２０も、フェーズ方式の非絶縁型ＤＣ／ＤＣコンバータ等の電源回路に使用が可能となっている。ここで、図５は、比較例に係るインダクタ２０の磁場の状態を示す模式図である。

比較例に係るインダクタ２０は、上述した実施例に係るインダクタ１０とは異なり、図５に示すように、第１コイル２３及び第２コイル２４に電流を流した際に生じる磁力線が近接する領域には、第１コア２１と第２コア２２との境界（接触面）が存在している。すなわち、比較例に係るインダクタ２０における第１コア２１と第２コア２２とは、第１コイル２３及び第２コイル２４に電流を流して生じる磁力線が互いに近接する領域において、互いに接触していることになる。

このような構成においては、当該磁力線同士の干渉が生じやすい領域において、磁束が途切れることになる。このため、当該磁力線同士の干渉が生じやすい領域におけるコア部材のギャップの影響を低減することができず、インダクタ２０自体のコア損失の低減が困難となっている。

上述した実施例に係るインダクタ１０と、比較例に係るインダクタ２０とについて、コア損失特性に関するシミュレーションを行ったが、比較例のコア損失が５．７８Ｗ（ワット）に対して、実施例のコア損失は４．２２Ｗ（ワット）という結果が得られた。すなわち、実施例に係るインダクタ１０は、比較例に係るインダクタ２０と比較して、コア損失を低減できるということが、シミュレーションの数値からも確認することができた。なお、シミュレーションにおいては、インダクタ１０とインダクタ２０とは、寸法を同一としつつ、コアの構造のみが異なるように設定した。すなわち、コアの構造の相違のみが、シミュレーションの結果の相違に起因するようにした。

以上のように、本実施例に係るインダクタ１０は、巻線回数が１ターンの第１コイル１１及び第２コイル１２を有しているため、優れた直流抵抗及び直流重畳特性を確保することが可能となる。また、主コア部である第１コア１３と副コア部である第２コア１４及び第３コア１５とは、第１コイル１１及び第２コイル１２に電流を流して生じる磁力線が互いに近接する以外の領域において、互いに接触しているため、磁力線同士の干渉が生じやすい領域において磁束が途切れることがない。これにより、当該磁力線同士の干渉が生じやすい領域におけるコア部材のギャップの影響が低減し、インダクタ１０自体のコア損失を低減することができる。これのことを換言すると、本実施例に係るインダクタ１０は、優れた直流重畳特性及び直流抵抗を維持しつつもコア損失を低減し、多フェーズ方式のＤＣ／ＤＣコンバータの小型化に寄与することができる。

＜変形例＞
上述した実施例に係るインダクタ１０は、２フェーズ方式の非絶縁型ＤＣ／ＤＣコンバータ等の電源回路に使用が可能となっていたが、コイル数を増加させて、他のフェーズ方式の非絶縁型ＤＣ／ＤＣコンバータに使用可能としてもよい。例えば、図６に示すような４フェーズ方式対応型としてよい。以下において、図６を参照しつつ、他のフェーズ方式の電源回路に対応可能なインダクタを変形例として説明する。ここで、図６は、図３と同様に示す、変形例に係るインダクタの断面図である。

図６に示すように、変形例に係るインダクタ３０は、第１コア３３に形成された４つの凹部の底部に４つのコイル（第１コイル３１、第２コイル３２、第３コイル３６、及び第４コイル３７）が配置され、当該４つのコイルを第１コア３３と協働して覆い且つ挟持する４つのコア（第２コア３４、第３コア３５、第４コア３８、及び第５コア３９）が第１コア３３の４つの面を囲んで配置された構造を有している。すなわち、インダクタ３０は、上述した実施例に係るインダクタ１０と比較して、中央に位置する主コア部の２つのＸＹ面にも凹部が追加されて設けられ、当該凹部に対してもコイル及び副コア部が設けられた構造を有している。

より具体的に、第１コア３３は、直方体の４つの側面（２つのＹＺ面、及び２つのＸＹ面）のそれぞれに凹部が形成された外形寸法を備えている。また、第２コア３４、第３コア３５、第４コア３８、及び第５コア３９（すなわち、第２コア部）は、上述した実施例の第２コア１４と同一の形状を有している。更に、第１コイル３１、第２コイル３２、第３コイル３６、及び第４コイル３７は、上述した実施例の第１コイル１１と同一の形状を有している。

以上のことから、変形例に係るインダクタ３０も、優れた直流重畳特性及び直流抵抗を維持しつつもコア損失を低減し、多フェーズ方式のＤＣ／ＤＣコンバータのより一層の小型化に寄与することができる。

なお、上述した実施例及び変形例においては、２フェーズ方式又は４フェーズ方式の非絶縁型ＤＣ／ＤＣコンバータ等の電源回路に使用可能なインダクタを説明したが、例えば、インダクタの中央に位置する主コア部を三角柱状に形成し、当該主コア部の側面に３つのコイル及び副コア部（３つのコア）を設け、３フェーズ方式の電源回路に対応させてもよい。すなわち、主コア部の周囲に複数のコイル及び副コア部を配置し、当該複数のコイルに電流を流して生じる磁力線が互いに近接する以外の領域において、主コア部と副コア部とが互いに接触するように調整することを前提とし、主コア部の形状を適宜選択しつつ、コイルの数量を調整することで、他のフェーズ方式の電源回路に使用可能なインダクタも実現することができる。また、上述した実施例に係るインダクタ１０、及び変形例に係るインダクタ３０を複数準備して並列接続することにより、更なる多フェーズ化に対応してもよい。

更に、上述した実施例及び変形例においては、インダクタの中央に位置する主コア部に凹部を設け、副コア部に凸部を設けていたが、主コア部に凸部を設け、副コア部に凹部を設けるようにしてもよい。このような場合であっても、主コア部と副コア部とは、コイルに電流を流して生じる磁力線が互いに近接する以外の領域において、互いに接触しているため、磁力線同士の干渉が生じやすい領域において磁束が途切れることがない。これにより、当該磁力線同士の干渉が生じやすい領域におけるコア部材のギャップの影響が低減し、インダクタ自体のコア損失を低減することができる。

１０ インダクタ
１１ 第１コイル
１１ａ 延在部
１１ｂ 端子部
１２ 第２コイル
１２ａ 延在部
１２ｂ 端子部
１３ 第１コア（第１コア部）
１３ａ 凹部
１４ 第２コア（第２コア部）
１４ａ 平板部
１４ｂ 凸部
１５ 第３コア（第２コア部）
１５ａ 平板部
１５ｂ 凸部

Claims (5)

1. 巻線回数が１ターンであって、同一方向に延在する延在部をそれぞれが備える複数のコイルと、
   前記複数のコイルを収容する複数の凹部を備える第１コア部と、
   前記第１コア部と協働して前記複数のコイルの延在部を覆う第２コア部と、を有し、
   前記第１コア部と前記第２コア部とは、前記複数のコイルに電流を流して生じる磁力線が互いに近接する以外の領域において、互いに接触し、
   前記第２コア部は、前記第１コア部の凹部に嵌合する凸部を備えるインダクタ。
2. 前記複数のコイルは、前記延在部に両端から前記第１コア部及び前記第２コア部の表面に沿って延在する端子部を備える請求項１記載のインダクタ。
3. 前記第１コア部は、Ｈ状の外形形状を備え、
   前記第２コア部は、前記第１コア部を挟持する請求項１または２に記載のインダクタ。
4. 前記第１コア部は、直方体の４つの側面のそれぞれに前記凹部が形成された外形形状を備え、
   前記第２コア部は、前記第１コア部の前記凹部が形成された４つの面を囲む請求項１または２に記載のインダクタ。
5. 前記複数のコイルのそれぞれの延在部は、平板状の形状を有し、
   前記延在部は、前記第１コア部の対応する凹部の底面と、前記第２コア部の凸部の頂面との間において挟持されて固定される、請求項１乃至４のいずれか１項に記載のインダクタ。

Images