[go: up one dir, main page]

JP3798220B2 - 半導体装置およびそれを用いる液晶モジュール - Google Patents

半導体装置およびそれを用いる液晶モジュール Download PDF

Info

Publication number
JP3798220B2
JP3798220B2 JP2000106959A JP2000106959A JP3798220B2 JP 3798220 B2 JP3798220 B2 JP 3798220B2 JP 2000106959 A JP2000106959 A JP 2000106959A JP 2000106959 A JP2000106959 A JP 2000106959A JP 3798220 B2 JP3798220 B2 JP 3798220B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
tape
liquid crystal
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000106959A
Other languages
English (en)
Other versions
JP2001291739A (ja
Inventor
克幸 内藤
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000106959A priority Critical patent/JP3798220B2/ja
Priority to US09/822,219 priority patent/US6441474B2/en
Priority to TW090108320A priority patent/TW515013B/zh
Priority to KR10-2001-0018353A priority patent/KR100442728B1/ko
Priority to CNB011162740A priority patent/CN1184683C/zh
Publication of JP2001291739A publication Critical patent/JP2001291739A/ja
Application granted granted Critical
Publication of JP3798220B2 publication Critical patent/JP3798220B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの実装にテープを用いた半導体装置のパッケージ構造に関し、またその半導体装置を用いる液晶モジュールに関する。
【０００２】
【従来の技術】
パーソナルコンピュータのモニタとして用いられる液晶表示装置や、携帯電話の端末装置およびゲーム機などの携帯形の機器などでは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）と呼ばれる半導体チップの実装にテープが用いられている。そして、その実装には、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＰ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）等のパッケージ構造が用いられている。
【０００３】
図１３および図１４は従来の実装方法を説明するための図であり、図１３は正面図であり、図１４は図１３の切断面線Ａ−Ａから見た断面図である。これらの図１３および図１４はＴＣＰ構造としている。ポリイミド等の有機材料から成る基材１にＣｕ配線パターン２がパターニングされてテープ３が形成される。前記Ｃｕ配線パターン２は、その引出部２ａ，２ｂが基材１の周縁部から相互に平行となるように引出され、異方導電性膜等を介して、引出部２ａは液晶パネルのパッドに、引出部２ｂは電源や画像データ信号が伝送されるプリント基板のパッドに、それぞれ電気的に接続される。
【０００４】
基材１には、実装される半導体チップ４，５に対応して、デバイスホール６，７が形成されている。前記Ｃｕ配線パターン２は、これらのデバイスホール６，７内に引込まれ、インナーリード２ｃとなっている。前記Ｃｕ配線パターン２には、前記インナーリード２ｃおよび引出部２ａ，２ｂ以外の部分で、Ｓｎメッキ（図示せず）が施されている。前記インナーリード２ｃは、矩形の半導体チップ４，５の四辺全てに配列されたＡｕバンプ８に対応して、四方から前記デバイスホール６，７内に突出している。半導体チップ４，５のＡｕバンプ８は前記インナーリード２ｃに無電解メッキされたＳｎと共晶接合され、これをＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）と呼んでいる。
【０００５】
こうして実装された半導体チップ４，５の素子面およびインナーリード２ｃの周辺ｗは樹脂９によって封止され、機械的強度保持や環境からの保護が実現されている。なお、テープ３のインナーリード２ｃ等の電極部分以外は、ソルダーレジスト１０の被服によって保護されている。以上のプロセスがテープ３上のまま連続的に行なわれ、効率良く実装が行われている。
【０００６】
ところで、近年の電子機器の高機能化によって、上記のような１つのテープヘの多チップ実装が望まれている。これは、たとえば前記携帯電話の端末装置やゲーム機など小形の機器に搭載される液晶モジュールを例とすると、増大する液晶パネルの配線数に対して、ドライバ動作を効率化するために、先ず該ドライバＩＣ内にメモリが設けられるようになり、それがやがて更なる画素数の増大やカラー化によってメモリ容量の増大を招くことになった。たとえば、コモンおよびセグメントドライバとＳＲＡＭとをコモンおよびセグメントドライバで必要なプロセスで作製すると、ＳＲＡＭ部分は半導体チップ面積の６割を占めるようになっている。
【０００７】
一方、液晶パネルの画素コントラストをコントロールするため耐圧が必要なドライバ部分は微細加工での作製は不向きであるが、メモリ部分は微細なプロセスを適用することによって前記液晶パネルの配線数に相当した集積度に対応することができる。このため、前記ドライバ部分とメモリ部分とをそれぞれ最適プロセスで形成し、１つのテープにドライバチッブとＳＲＡＭチップという２つの半導体チッブを実装することが考えられる。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述のような実装構造では、半導体チップ４，５のＡｕバンプ８は前記ＩＬＢするために矩形の該半導体チップ４，５の周辺に配置され、これに対応してインナーリード２ｃはデバイスホール６，７の全四辺から突出し、Ｃｕ配線パターン２の高密度化に対応している。このため、引出部２ａ，２ｂに対向する辺からはＣｕ配線パターン２を直進形成することができるけれども、引出部２ａ，２ｂに対向しない辺からはＣｕ配線パターン２の引回しが複雑になり、テープ３のプロセス不良や引回しスペースを確保するためにテープ３が大型化する等の問題を有している。
【０００９】
また、Ｃｕ配線パターン２の配線が長くなることによって信号に鈍りが生じる等の電気的な問題も発生し、高速化に対応できなくなっている。このような問題は、個々の半導体チップ４，５がテープ３に実装されるにあたって生じる問題であり、複数の半導体チップ４，５が実装される場合には益々顕著化する。このため、多チッブ実装の要求があるところ、上記の問題でその実現は困難となっている。
【００１０】
本発明の目的は、１つのテープに複数の半導体チップをより小さく実装することができる半導体装置およびそれを用いる液晶モジュールを提供することである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、有機基材上に配線パターンが形成されたテープに半導体チップが実装されて成る半導体装置において、前記半導体チップを長手状とし、複数の長手状の半導体チップの長辺が前記配線パターンの引出し方向と略垂直となるように実装されることを特徴とする。
【００１２】
上記の構成によれば、ＴＣＰやＣＯＦ等のテープに半導体チップが実装されて成る半導体装置において、半導体チップを長手状としてバンプを長辺に配列し、その長辺が配線パターンの引出し方向と略垂直となるように実装される。
【００１３】
したがって、多数の配線パターンを相互に略平行、かつ入出力先に対して略直進するように配線することができる。特に、半導体チップ間に複雑な引回しがなく、両者が略直線の配線パターンで接続されると、チップ間隔を狭くすることができる。これによって、複数の半導体チップを実装するにあたって、テープの幅を狭くして接続される機器を小型化することができ、また配線長による鈍り等の影響も小さく、高速化に対応することもできる。
【００１４】
また、本発明の半導体装置は、前記半導体チップの厚さが相互に異なることを特徴とする。
【００１５】
上記の構成によれば、薄い半導体チップから順にボンディングしてゆくことによって、ボンダーの治具が半導体チップに接触してダメージを与えてしまう可能性を小さくすることができる。
【００１６】
したがって、半導体チップを近接して実装することができ、チップ実装位置の制約が小さくなり、配線パターンの取回し等、設計に余裕を持たせることができる。
【００１７】
さらにまた、本発明の半導体装置では、前記テープには、前記半導体チップ間に、折曲げを容易にするためのスリットが形成されることを特徴とする。
【００１８】
上記の構成によれば、たとえば接続される液晶パネルの裏側に折曲げるなどの組立ての自由度を向上することができる。
【００１９】
また、本発明の半導体装置では、前記半導体チップ間の配線パターンには、折曲げを容易にするためにソルダーレジストを形成しないことを特徴とする。
【００２０】
上記の構成によれば、半導体チップ間の配線パターンにはソルダーレジストを形成しないので、該ソルダーレジストの無い部分でテープを湾曲させても、配線パターンに断線が生じる虞は小さく、たとえば接続される液晶パネルの裏側に折曲げるなどの組立ての自由度を向上することができる。
【００２１】
さらにまた、本発明の半導体装置では、前記半導体チップは、ＳＲＡＭと液晶ドライバＩＣとの２つのチップであることを特徴とする。
【００２２】
上記の構成によれば、ＤＲＡＭ（ダイナミックＲＡＭ）等に比べて、素子数は多くなるけれども、消費電力が小さく、液晶ドライバＩＣに隣接して配置するメモリとして好適なＳＲＡＭ（スタティックＲＡＭ）との２チップで半導体装置を構成する。
【００２３】
したがって、ＳＲＡＭは通常の矩形のチップよりもウエハからの取れ数は少なくなるものの、それを液晶ドライバＩＣに隣接して配置することができる。
【００２４】
また、本発明の液晶モジュールでは、前記請求項５記載の半導体装置を液晶パネルに接続して成ることを特徴とする。
【００２５】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図５に基づいて説明すれば以下のとおりである。
【００２６】
図１は本発明の実施の第１の形態の半導体装置の正面図であり、図２は図１の切断面線Ｂ−Ｂから見た断面図である。ポリイミド等の有機材料から成る基材１１にＣｕ配線パターン１２がパターニングされてテープ１３が形成される。前記Ｃｕ配線パターン１２は、その引出部１２ａ，１２ｂが基材１１の周縁部から相互に平行となるように引出され、異方導電性膜等を介して、引出部１２ａは液晶パネル３０（図５図示）の電極に、引出部１２ｂは電源や画像データ信号が伝送されるプリント基板の電極に、それぞれ電気的および機械的に接続される。
【００２７】
基材１１には、実装される半導体チップ１４，１５に対応して、デバイスホール１６，１７が形成されている。前記Ｃｕ配線パターン１２は、これらのデバイスホール１６，１７内に引込まれ、インナーリード１２ｃとなっている。前記Ｃｕ配線パターン１２には、前記インナーリード１２ｃおよび引出部１２ａ，１２ｂ以外の部分で、Ｓｎメッキ（図示せず）が施されている。
【００２８】
本発明では、前記半導体チップ１４，１５は、そのアスペクト比が１０以上の長手状であり、Ｃｕ配線パターン１２の引出し方向と略垂直となるように実装される。前記インナーリード１２ｃは、長手状の半導体チップ１４，１５の長辺に配列されたＡｕバンプ１８に対応して、前記デバイスホール１６，１７内に突出している。半導体チップ１４，１５のＡｕバンプ１８は前記インナーリード１２ｃに無電解メッキされたＳｎと共晶接合され、前記ＩＬＢ接続される。
【００２９】
前記半導体チップ１４は、ＳＲＡＭであり、たとえばチップ面積は１６ｍｍ×１．６ｍｍで４００μｍの厚さであり、０．３５μｍ以下のプロセスで作製されている。また、前記半導体チップ１５は、ドライバＩＣであり、たとえばチップ面積は１１ｍｍ×１ｍｍで６２５μｍの厚さであり、０．６５μｍのプロセスで作製されている。前記ＳＲＡＭは、ＤＲＡＭ等に比べて、素子数は多くなるけれども、消費電力が小さく、液晶ドライバＩＣに隣接して配置するメモリとして好適であり、このように長手状に形成することによって、通常の矩形のチップよりもウエハからの取れ数は少なくなるものの、それをドライバＩＣに隣接して配置することができる。
【００３０】
本発明では、先ず半導体チップ１４がボンディングされ、次に同じボンダーの治具を使用して、半導体チップ１５がボンディングされる。そして、２つの半導体チップ１４，１５の厚みの差は、このように２００μｍ以上とすることが望ましい。これによって、２回目の半導体チップ１５をボンディングする際に、ボンダーの治具が接触して、１回目にボンディングした半導体チップ１４にダメージを与えてしまう可能性を小さくすることができる。したがって、半導体チップ１４，１５を近接して実装することができ、チップ実装位置の制約が小さくなり、Ｃｕ配線パターン１２の取回し等、設計に余裕を持たせることができる。
【００３１】
なお、この半導体チップ１４，１５の実装間隔は、小さくする程、テープ１３の幅を狭くすること可能であるけれども、前記ボンダーの治具との干渉を考慮して、０．５〜３ｍｍとすればよい。前記ＩＬＢの条件は、１バンプ当りの接続荷重が３０ｇｆ、接続時間が３秒、ボンディングツールの温度が４００℃であった。これによって、半導体チップ１４，１５間の１００本以上のＣｕ配線パターン１２と電気的導通が得られている。
【００３２】
図３は、ＩＬＢ時に使用されるプレート２１の正面図であり、図４はチップ実装時の様子を示す断面図である。このプレート２１は、たとえば厚さ０．５ｍｍt のインバー材から成り、ＩＬＢ接続する半導体チップ１４，１５の大きさおよび間隔に対応したブランク２１ａ，２１ｂが設けられている。前記デバイスホール１６，１７と該プレート２１のブランク２１ａ，２１ｂとが相互に位置合わせされた後、前記の条件でＩＬＢ接続される。このプレート２１がテープ１３を支えることによって、ボンディング時のツール２２の押圧によるテープ１３のたわみ変形等の歪みを防止することができる。
【００３３】
このようにして実装された半導体チップ１４，１５の素子面およびインナーリード１２ｃの周辺Ｗは樹脂１９によって封止され、機械的強度保持や環境からの保護が実現されている。この樹脂封止は、前記ＩＬＢ後に、液状樹脂を半導体チップ１４，１５の素子面より必要量、たとえば５秒で３０ｍｇを滴下し、その後１２０℃で２０分の熱処理によって実現される。これによって、半導体チップ１４，１５の素子面が参照符１９ａで示すように覆われるとともに、側面には前記素子面から流れた樹脂によってフィレット１９ｂが形成される。これら半導体チップ１４，１５の素子面と側面との樹脂を硬化させることで、より強固に保持封止することができる。
【００３４】
なお、テープ１３のインナーリード１２ｃ等の電極部分以外は、ソルダーレジスト２０の被覆によって保護されている。以上のプロセスがテープ１３上のまま連続的に行なわれ、効率良く実装が行われている。
【００３５】
図５は上述のように構成された半導体装置の一搭載例である液晶モジュールの正面図である。この液晶モジュールは、携帯電話の端末装置の表示装置として用いられ、液晶パネル３０に単一のテープ１３が接続されて構成されている。
【００３６】
以上のように本発明では、半導体チップ１４，１５を長手状として、Ｃｕ配線パターン１２の引出し方向と略垂直となるように実装するので、多数のＣｕ配線パターン１２を相互に略平行、かつ引出部１２ａ，１２ｂに対して略直進するように配線することができる。特に、半導体チップ１４，１５間に複雑な引回しがなく、両者が略直線の配線パターンで接続されると、チップ間隔を狭くすることができる。これによって、テープ１３と半導体チップ１４，１５との形状が相似の関係を有するようになり、複数の半導体チップ１４，１５を実装するにあたって、テープ１３の幅を狭くして、接続される機器（前記液晶パネル３０）を小型化することができ、また配線長による鈍り等の影響も小さく、高速化に対応することもできる。
【００３７】
本発明の実施の第２の形態について、図６および図７に基づいて説明すれば以下のとおりである。
【００３８】
図６は本発明の実施の第２の形態の半導体装置の断面図である。前述の図１〜図４で示す半導体装置はＴＣＰ構造であるのに対して、この半導体装置はＣＯＦ構造であり、対応する部分には同一の参照符号を付して、その説明を省略する。前記有機材料から成る基材３１にＣｕ配線パターン３２がパターニングされてテープ３３が形成される。前記Ｃｕ配線パターン１２には、Ｎｉメッキ（図示せず）さらにはＡｕメッキ（図示せず）が施されている。
【００３９】
このテープ３３には、フリップチップ接続によって前記半導体チップ１４，１５が実装される。その実装は、図７で示すように、基台３４上にテープ３３が位置合わせされて載置された後、前記ツール２２によって、たとえば前記Ａｕバンプ１８と電極とがＡｕ−Ａｕ熱圧着接続されることで実現される。接続条件は、たとえば４５０℃、１７０×１０-4ｇｆ／ｍ2 、２秒である。
【００４０】
その後、各半導体チップ１４，１５とテープ３３との狭い隙間および半導体チップ１４，１５の周囲は、前記樹脂１９によって封止される。この樹脂封止は、液状樹脂を半導体チップ１４，１５の長辺エッジに沿ってテープ３３上に連続的に滴下させ、毛細管現象で半導体チップ１４，１５とテープ３３との隙間に参照符１９ａで示すように充填し、さらに半導体チップ１４，１５の側面にフィレット１９ｂを形成させることによって実現している。樹脂の硬化条件は前述のＩＬＢの場合と同条件である。半導体チップ１４，１５間のフィレットは、参照符１９ｃで示すように樹脂が連続していることによって強度向上が図られる。
【００４１】
このようにして、本発明を前記ＣＯＦ構造にも適用することができる。
【００４２】
本発明の実施の第３の形態について、図８に基づいて説明すれば以下のとおりである。
【００４３】
図８は本発明の実施の第３の形態の半導体装置の断面図である。前述の図１〜図４ならびに図６および図７で示す半導体装置に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この半導体装置では、前記有機材料から成る基材４１にＣｕ配線パターン４２がパターニングされてテープ４３が形成される。テープ４３には、前記デバイスホール１６，１７が形成されて前記半導体チップ１４，１５がＩＬＢ接続されるとともに、テープ４３上には、さらに半導体チップ４４がフリップチップ接続される。すなわち、この半導体装置は、前記ＴＣＰ構造およびＣＯＦ構造を共に備える。
【００４４】
半導体チップ１５，４４はＣｕ配線パターン４２側から実装され、半導体チップ１４は基材４１側から実装される（半導体チップ１４がＣｕ配線パターン４２側から実装され、半導体チップ１５が基材４１側から実装されるようにしてもよい）。半導体チップ１４，１５はそのＡｕバンプ１８と前記Ｓｎメッキされたインナーリード１２ｃとが共晶接続され、半導体チップ４４はそのＡｕバンプ１８と電極とがＡｕ−Ａｕ熱圧着接続される。テープ４３に実装された半導体チップ１４，１５は、隣接するチップ間に、前記参照符１９ｃで示すように樹脂を連続させることで機械的強度が向上されている。
【００４５】
本発明の実施の第４の形態について、図９に基づいて説明すれば以下のとおりである。
【００４６】
図９は本発明の実施の第４の形態の半導体装置の断面図である。前述の図８で示す半導体装置に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この半導体装置では、テープ４３上には、前記半導体チップ１４，１５以外に、抵抗やコンデンサ等の他の電子部品４５，４６が、１または複数個搭載されている。前記電子部品４５，４６の実装は、先ずメタルマスクを用いて半田ペーストを印刷した後、次に該電子部品４５，４６を搭載し、続いてピーク温度２４０℃の熱雰囲気で半田付けすることで実現される。２つの半導体チップ１４，１５の実装は、その後実施される。
【００４７】
前記電子部品４５，４６は、２つの半導体チップ１４，１５の間に実装されてもよく、また同一部品が複数個搭載されてもよい。
【００４８】
本発明の実施の第５の形態について、図１０〜図１２に基づいて説明すれば以下のとおりである。
【００４９】
図１０は本発明の実施の第５の形態の半導体装置の正面図であり、図１１は図１０の切断面線Ｃ−Ｃから見た断面図である。この半導体装置は前述の図７および図８で示す半導体装置に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この半導体装置では、前記有機材料から成る基材３１には、半導体チップ１４，１５間にスリット５２が形成されるとともに、その間のＣｕ配線パターン１２に対して、前記ソルダーレジスト２０が形成されないブランク部を設けることである。
【００５０】
前記スリット５２およびブランク部は、テープ５３の強度を損なうことなく、折曲げを容易にするために設けられており、半導体チップ１４，１５の長辺方向に沿って形成され、その幅は、たとえば１００μｍである。これによってテープ５３をフレキシブルに折曲げることができ、前記引出部１２ａ，１２ｂ周辺への曲げ応力を緩和することができる。
【００５１】
このように構成することによって、図１２で示すようにテープ５３を折曲げることができ、半導体チップ１４，１５の背面同士を接着剤５４で接着することによって、テープ５３の占有面積をさらに狭くすることができる。図１２は、前記図１０および図１１で示す半導体装置を搭載する液晶モジュールの断面図であり、前記テープ５３を折曲げることによって、該液晶モジュールの小型化に寄与することができる。
【００５２】
前記接着剤５４の選定は、半導体チップ１４，１５の基準電位に対応して行われ、両半導体チップ１４，１５の基準電位が相互に異なるならば絶縁性の樹脂を、同一なら導電性樹脂を用いて、電気性能の低下を防止する。Ｃｕ配線パターン１２の引出部１２ａは、前記異方導電性膜等を介して、液晶パネル３０の電極に電気的および機械的に接続される。
【００５３】
なお、以上に説明した半導体チップ１４，１５；４４の実装方法およびチップ数はこれに限らず、本特許に即した構造であればいずれの形態でもその効果を得ることができる。
【００５４】
【発明の効果】
本発明の半導体装置は、以上のように、ＴＣＰやＣＯＦ等のテープに半導体チップが実装されて成る半導体装置において、半導体チップを長手状としてバンプを長辺に配列し、その長辺が配線パターンの引出し方向と略垂直となるように実装する。
【００５５】
それゆえ、多数の配線パターンを相互に略平行、かつ入出力先に対して略直進するように配線することができる。特に、半導体チップ間に複雑な引回しがなく、両者が略直線の配線パターンで接続されると、チップ間隔を狭くすることができる。これによって、複数の半導体チップを実装するにあたって、テープの幅を狭くして接続される機器を小型化することができ、また配線長による鈍り等の影響も小さく、高速化に対応することもできる。
【００５６】
また、本発明の半導体装置は、以上のように、前記半導体チップの厚さを相互に異なるようにし、薄い半導体チップから順にボンディングしてゆく。
【００５７】
それゆえ、ボンダーの治具が半導体チップに接触してダメージを与えてしまう可能性を小さくすることができ、半導体チップの近接した実装が可能になり、チップ実装位置の制約が小さくなって、配線パターンの取回し等、設計に余裕を持たせることができる。
【００５８】
さらにまた、本発明の半導体装置は、以上のように、前記テープには、前記半導体チップ間に、折曲げを容易にするためのスリットを形成する。
【００５９】
それゆえ、接続される液晶パネルの裏側に折曲げるなどの組立ての自由度を向上することができる。
【００６０】
また、本発明の半導体装置は、以上のように、前記半導体チップ間の配線パターンには、折曲げを容易にするためにソルダーレジストを形成しないようにする。
【００６１】
それゆえ、接続される液晶パネルの裏側に折曲げるなどの組立ての自由度を向上することができる。
【００６２】
さらにまた、本発明の半導体装置は、以上のように、前記半導体チップを、ＳＲＡＭと液晶ドライバＩＣとの２つのチップとする。
【００６３】
それゆえ、ＳＲＡＭは通常の矩形のチップよりもウエハからの取れ数は少なくなるものの、液晶ドライバＩＣに隣接して配置することができる。
【００６４】
また、本発明の液晶モジュールは、以上のように、前記請求項５記載の半導体装置を液晶パネルに接続して成る。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の半導体装置の正面図である。
【図２】図１の切断面線Ｂ−Ｂから見た断面図である。
【図３】ＩＬＢ時に使用されるプレートの正面図である。
【図４】チップ実装時の様子を示す断面図である。
【図５】図１〜図４で示す半導体装置の一搭載例である液晶モジュールの正面図である。
【図６】本発明の実施の第２の形態の半導体装置の断面図である。
【図７】チップ実装時の様子を示す断面図である。
【図８】本発明の実施の第３の形態の半導体装置の断面図である。
【図９】本発明の実施の第４の形態の半導体装置の断面図である。
【図１０】本発明の実施の第５の形態の半導体装置の正面図である。
【図１１】図１０の切断面線Ｃ−Ｃから見た断面図である。
【図１２】図１０および図１１で示す半導体装置を搭載する液晶モジュールの断面図である。
【図１３】従来の実装方法を説明するための正面図である。
【図１４】図１３の切断面線Ａ−Ａから見た断面図である。
【符号の説明】
１１，３１，４１ 基材
１２，３２，４２ Ｃｕ配線パターン
１２ａ，１２ｂ 引出部
１２ｃ インナーリード
１３，３３，４３，５３ テープ
１４，１５；４４ 半導体チップ
１６，１７ デバイスホール
１８ Ａｕバンプ
１９ 樹脂
２０ ソルダーレジスト
２１ プレート
２１ａ，２１ｂ ブランク
２２ ツール
３０ 液晶パネル
３４ 基台
４５，４６ 電子部品
５２ スリット

Claims (6)

  1. 有機基材上に配線パターンが形成されたテープに半導体チップが実装されて成る半導体装置において、
    前記半導体チップを長手状とし、複数の長手状の半導体チップの長辺が前記配線パターンの引出し方向と略垂直となるように実装されており、
    前記半導体チップの厚さが相互に異なることを特徴とする半導体装置。
  2. 前記半導体チップをフリップチップ接続によってテープに実装した、ＣＯＦ構造を有していることを特徴とする請求項１に記載の半導体装置。
  3. 前記テープには、前記半導体チップ間に、折曲げを容易にするためのスリットが形成されることを特徴とする請求項１または２記載の半導体装置。
  4. 前記半導体チップ間の配線パターンには、折曲げを容易にするためにソルダーレジストを形成しないことを特徴とする請求項１または２記載の半導体装置。
  5. 前記半導体チップは、ＳＲＡＭと液晶ドライバＩＣとの２つのチップであることを特徴とする請求項１〜４の何れかに記載の半導体装置。
  6. 前記請求項５記載の半導体装置を液晶パネルに接続して成る液晶モジュール。
JP2000106959A 2000-04-07 2000-04-07 半導体装置およびそれを用いる液晶モジュール Expired - Lifetime JP3798220B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000106959A JP3798220B2 (ja) 2000-04-07 2000-04-07 半導体装置およびそれを用いる液晶モジュール
US09/822,219 US6441474B2 (en) 2000-04-07 2001-04-02 Semiconductor device and liquid crystal module adopting the same
TW090108320A TW515013B (en) 2000-04-07 2001-04-06 Semiconductor device and liquid crystal module adopting the same
KR10-2001-0018353A KR100442728B1 (ko) 2000-04-07 2001-04-06 반도체장치 및 이를 사용하는 액정모듈
CNB011162740A CN1184683C (zh) 2000-04-07 2001-04-09 半导体器件和采用半导体器件的液晶模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106959A JP3798220B2 (ja) 2000-04-07 2000-04-07 半導体装置およびそれを用いる液晶モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004028646A Division JP3961491B2 (ja) 2004-02-04 2004-02-04 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール

Publications (2)

Publication Number Publication Date
JP2001291739A JP2001291739A (ja) 2001-10-19
JP3798220B2 true JP3798220B2 (ja) 2006-07-19

Family

ID=18620038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106959A Expired - Lifetime JP3798220B2 (ja) 2000-04-07 2000-04-07 半導体装置およびそれを用いる液晶モジュール

Country Status (5)

Country Link
US (1) US6441474B2 (ja)
JP (1) JP3798220B2 (ja)
KR (1) KR100442728B1 (ja)
CN (1) CN1184683C (ja)
TW (1) TW515013B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7173322B2 (en) 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4381698B2 (ja) * 2003-03-10 2009-12-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7734943B2 (en) * 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
JP2006041328A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
CN100463158C (zh) * 2006-08-21 2009-02-18 南茂科技股份有限公司 薄膜覆晶封装构造及其多层电路卷带结构
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
JP5008767B2 (ja) * 2008-09-29 2012-08-22 シャープ株式会社 基板モジュールおよびその製造方法
JP2010177563A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 表示駆動用半導体装置
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
JP5270497B2 (ja) * 2009-09-02 2013-08-21 シャープ株式会社 半導体装置およびその電力供給方法
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
KR102258746B1 (ko) 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
US20160313838A1 (en) * 2015-04-21 2016-10-27 Lg Display Co., Ltd. Touch Screen Integrated Display Device
KR102611214B1 (ko) 2016-08-30 2023-12-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111341737A (zh) * 2020-04-14 2020-06-26 武汉华星光电技术有限公司 一种封装结构和显示装置
CN112867245B (zh) * 2021-03-11 2022-07-26 京东方科技集团股份有限公司 柔性电路板、显示装置及制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357233A (ja) 1989-07-26 1991-03-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04144142A (ja) * 1990-10-04 1992-05-18 Toshiba Corp 半導体装置
KR970001891B1 (ko) * 1991-02-08 1997-02-18 가부시키가이샤 도시바 반도체장치와 반도체장치의 제조방법
JP3019497B2 (ja) * 1991-07-31 2000-03-13 関西日本電気株式会社 半導体装置とその製造方法
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6054975A (en) * 1996-08-01 2000-04-25 Hitachi, Ltd. Liquid crystal display device having tape carrier packages
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus

Also Published As

Publication number Publication date
US20010050431A1 (en) 2001-12-13
US6441474B2 (en) 2002-08-27
KR100442728B1 (ko) 2004-08-02
TW515013B (en) 2002-12-21
KR20010090758A (ko) 2001-10-19
JP2001291739A (ja) 2001-10-19
CN1184683C (zh) 2005-01-12
CN1317827A (zh) 2001-10-17

Similar Documents

Publication Publication Date Title
JP3798220B2 (ja) 半導体装置およびそれを用いる液晶モジュール
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US7531441B2 (en) Method of manufacturing semiconductor device
US7329597B2 (en) Semiconductor chip and tab package having the same
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP2002110898A (ja) 半導体装置
JP2001007472A (ja) 電子回路装置およびその製造方法
JP2004179442A (ja) マルチチップモジュール
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
KR100986294B1 (ko) 인쇄회로기판의 제조방법
KR100891652B1 (ko) 반도체 칩 실장용 기판
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH0645763A (ja) 印刷配線板
TW200807668A (en) Pluggable tape type IC package
KR100608331B1 (ko) 멀티 칩 패키지
JP2504969Y2 (ja) 半導体の実装構造
JPH04159767A (ja) 混成集積回路
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
KR20070078030A (ko) 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지
JP2001230368A (ja) 集積回路のパッケージ構造
JPH0831500B2 (ja) フィルムキャリアテープ
KR20040089399A (ko) 볼 그리드 어레이 스택 패키지
JPH0281446A (ja) チップキャリア基板

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3798220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

EXPY Cancellation because of completion of term