KR20070078030A - 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지 - Google Patents

Abstract

본 발명은 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를 이용한 테이프 패키지에 관한 것으로, 전극 범프에 접속되는 배선패턴들 사이에 전기적 쇼트가 발생되는 것을 억제하고, 전극 범프의 미세피치화에 대응할 수 있으며, 배선패턴의 전극 범프에 대한 본딩 공정 조건을 완화하기 위한 것이다. 본 발명은 폭이 20% 이상 차이나는 반도체 칩의 전극 범프에 접속하기 위한 배선패턴이 베이스 필름의 일면에 형성된 테이프 배선기판으로, 배선패턴은 최소 전극 범프 폭의 45 내지 55%의 폭을 가지며, 배선패턴의 폭 차이는 10% 이내인 것을 특징으로 하는 테이프 배선기판 및 그를 이용한 테이프 패키지를 제공한다.

테이프 배선기판, 테이프 패키지, 씨오에프(COF), 티씨피(TCP), 응력(stress)

Description

응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를 이용한 테이프 패키지{Tape substrate comprising wiring pattern of stress relaxation type and tape package using the same}

도 1은 본 발명의 실시예에 따른 테이프 배선기판을 이용한 테이프 패키지를 보여주는 평면도이다.

도 2의 "A" 부분의 확대도이다.

도 3은 도 2의 Ⅲ-Ⅲ선 단면도이다.

도 4a는 종래기술에 따른 테이프 패키지로서, 전극 범프에 배선패턴이 본딩된 상태를 보여주는 단면도이다.

도 4b는 본 발명의 실시예에 따른 테이프 패키지로서, 전극 범프에 배선패턴이 본딩된 상태를 보여주는 단면도이다.

* 도면의 주요 부분에 대한 설명 *

10 : 반도체 칩 12 : 활성면

13 : 전극 패드 14 : 보호층

16 : 전극 범프 16a : 입력 범프

16b : 출력 범프 17 : 더미 범프

20 : 테이프 배선기판 21 : 베이스 필름

23 : 입력 배선패턴 25 : 출력 배선패턴

30 : 성형수지 100 : 테이프 패키지

본 발명은 테이프 패키지 기술에 관한 것으로, 더욱 상세하게는 반도체 칩을 테이프 배선기판에 본딩하는 과정에서 작용하는 응력을 최소화하면서 전기적 쇼트 발생을 억제할 수 있는 테이프 배선기판 및 그를 이용한 테이프 패키지에 관한 것이다.

최근 휴대폰용 LCD(Liquid Crystal Display), 컴퓨터용 TFT LCD(Thin Film Transistor LCD), 가정용 PDP(Plasma Display Panel) 등 평판 표시 장치 산업의 발달에 힘입어 평판 표시 장치의 구동 칩(drive IC) 부품인 테이프 패키지(tape package)의 제조 산업 또한 발전하고 있다. 이들 테이프 패키지는 평판 표시 장치의 경박화에 따라 보다 가는 선폭의 배선패턴이 요구되고 있다.

이와 같은 테이프 패키지는 테이프 배선기판(tape substrate)을 이용한 반도체 패키지로서, 테이프 캐리어 패키지(Tape Carrier Package; TCP)와 칩 온 필름(Chip On Film; COF) 패키지로 나눌 수 있다. TCP는 테이프 배선기판의 윈도우(window)에 노출된 인너 리드(inner lead)에 반도체 칩이 인너 리드 본딩(Inner Lead Bonding; ILB) 방식으로 실장된 구조를 갖는다. COF 패키지는 윈도우가 없는 테이프 배선기판에 반도체 칩이 플립 칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.

테이프 패키지는 외부접속단자로 솔더 볼 대신에 테이프 배선기판 위에 형성된 배선패턴을 사용하며, 배선패턴의 끝단이 인쇄회로기판과 디스플레이 패널(panel)에 접합된다.

테이프 배선기판에 실장되는 반도체 칩의 전극 범프를 살펴보면, 상대적으로 전류와 전압이 크게 흐르는 입력 범프가 출력 범프보다는 상대적으로 크게 형성된다. 아울러 입력 범프에 접속되는 입력 배선패턴이 출력 범프에 접속되는 출력 배선패턴의 폭보다는 큰 폭으로 형성된다.

그런데 이와 같이 입력 배선패턴과 출력 배선패턴의 폭이 상이할 경우, 반도체 칩을 테이프 배선기판에 본딩하는 과정에서 작용하는 응력에 의해 배선패턴이 심하게 변형되는 문제가 발생된다. 이와 같은 문제는 배선패턴의 폭의 차이에 기인하며, 폭의 차이가 클수록 변형은 더 심하게 발생된다.

이와 같은 문제를 해소하기 위해서, 일본공개특허공보 제2000-357716호에 배선패턴(리드)을 동일한 폭으로 형성하는 예가 개시되어 있다. 즉 배선패턴은 범프 피치(pitch) 방향으로 최소의 전극 범프 폭에 대하여 65 내지 75%의 폭을 갖도록 형성된다.

그런데 배선패턴이 최소의 전극 범프 폭에 대해서 65 내지 75%의 폭을 갖도록 형성할 경우, 이웃하는 배선패턴 사이에 전기적 쇼트가 발생될 수 있다. 즉, 반도체 칩의 입출력 단자 수의 증가에 따라서 전극 범프의 피치도 미세피치화되고 있다. 이로 인해 최소 폭을 갖는 전극 범프에 본딩되는 배선패턴 사이의 전기적 쇼트 를 억제할 수 있는 정렬 마진(margin)도 따라서 줄어들게 되는데, 최소의 전극 범프 폭에 대하여 65 내지 75%의 폭을 갖도록 배선패턴을 형성할 경우, 최소의 폭을 갖는 전극 범프에 접속되는 배선패턴들 사이에 전기적 쇼트가 발생될 수 있다.

배선패턴이 최소의 전극 범프 폭에 대해서 65 내지 75%의 폭을 갖도록 형성되기 때문에, 배선패턴의 미세피치화에 대한 대응성이 떨어진다. 예컨대, 도 4a를 참조하면, 종래기술에 따른 테이프 패키지(200)는 반도체 칩(110)이 전극 범프(116)를 매개로 테이프 배선기판(120)의 배선패턴(125)에 본딩된 구조를 갖는다. 이때 배선패턴(125)이 최소의 전극 범프(116)의 폭(a)에 대해서 70%의 폭을 갖도록 형성되고 배선패턴(125)의 피치(p)가 35㎛이다. 그리고 전극 범프(116)의 폭(a)는 23㎛이고, 배선패턴(125)의 폭(b)은 18㎛이다.

이 경우 배선패턴(125)과 전극 범프(116)의 정렬 여유(alignment margin; m)가 3㎛이하가 되기 때문에, 본딩 공정을 정상적으로 진행하는 것이 어렵다. 이때 배선패턴(125)는 출력 배선패턴일 수 있다.

그리고 배선패턴이 동일 폭을 갖도록 형성되기 때문에, 편차가 심한 배선패턴을 갖는 테이프 패키지에 비해서는 어느 정도 배선패턴의 전극 범프에 대한 안정적인 접합성을 유지할 수 있다. 하지만 전극 범프의 폭 대비 배선패턴의 폭이 넓기 때문에, 본딩 공정 조건이 가혹한다. 즉, 배선패턴의 폭에 따라서 본딩 공정 조건(압력, 온도, 시간)이 달라지게 되는데, 폭이 넓을수록 압력, 온도 및 시간이 증가한다. 그런데 전술된 바와 같이 배선패턴의 폭이 최소의 전극 범프 폭의 65 내지 75%로 넓기 때문에, 고온/고압에 따른 베이스 필름과 배선패턴 사이의 열팽창계수 의 차이에 따른 열적 스트레스로 인해 베이스 필름의 열 변형이 심하게 발생될 수 있다. 이는 전극 범프와 배선패턴 사이의 접합성을 떨어뜨리는 요인으로 작용할 수 있다. 고압에 의해 배선패턴이 변형될 수 있는데, 폭이 넓어 복원성이 떨어진다. 그리고 고온/고압이 작용하는 시간이 증가하기 때문에, 본딩 공정 시간이 길어져 생산성이 저하된다.

따라서, 본 발명의 제 1 목적은 전극 범프에 접속되는 배선패턴 사이에 전기적 쇼트가 발생되는 것을 억제할 수 있도록 하는 데 있다.

본 발명의 제 2 목적은 전극 범프의 미세피치화에 대응할 수 있도록 하는 데 있다.

본 발명의 제 3 목적은 본딩 공정 조건을 완화할 수 있도록 하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 베이스 필름의 일면에 배선패턴이 형성된 테이프 배선기판을 제공한다. 베이스 필름은 활성면의 가장자리 둘레에 폭이 20% 이상 차이나는 복수의 전극 범프가 형성된 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 배선패턴은 칩 실장 영역 주위에 형성되며, 일단이 전극 범프에 접속되고, 일단과 연결된 타단은 칩 실장 영역을 중심으로 양쪽으로 뻗어 있다. 특히 배선패턴은 최소 전극 범프 폭의 45 내지 55%의 폭을 가지며, 배선패턴의 폭 차이는 10% 이내이다.

본 발명에 따른 테이프 배선기판에 있어서, 배선패턴은 동일한 두께를 갖는 다.

본 발명에 따른 테이프 배선기판에 있어서, 배선패턴은 반도체 칩의 입력 범프에 접속되어 일측으로 뻗어 있는 입력 배선패턴과, 반도체 칩의 출력 범프에 접속되어 타측으로 뻗어 있는 출력 배선패턴을 포함한다. 이때 입력 배선패턴과 출력 배선패턴의 폭의 차이가 10% 이내이다.

본 발명에 따른 테이프 배선기판에 있어서, 출력 배선패턴은 베이스 필름의 장변에 배열되는 제 1 출력 배선패턴과, 베이스 필름의 단변에 배열되는 제 2 출력 배선패턴을 포함한다. 이때 제 1 출력 배선패턴과 제 2 출력 배선패턴의 폭의 차이가 10% 이내이다.

본 발명에 따른 테이프 배선기판에 있어서, 전극 범프의 피치는 35 내지 45㎛일 수 있다.

본 발명에 따른 테이프 배선기판에 있어서, 배선패턴은 동일한 폭을 갖도록 형성될 수 있다.

본 발명은 또한 전술된 테이프 배선기판을 이용한 테이프 패키지를 제공한다. 즉 본 발명에 따른 테이프 패키지는 테이프 배선기판의 일면에 반도체 칩이 본딩되고, 본딩된 부분은 반도체 칩과 테이프 배선기판 사이에 충진된 성형수지에 의해 보호된다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 테이프 배선기판(20)을 이용한 테이프 패키지(100)를 보여주는 평면도이다. 도 2의 "A" 부분의 확대도이다. 그리고 도 3은 도 2의 Ⅲ-Ⅲ선 단면도이다. 이때 도 1 및 도 2에서는 배선패턴(23, 25)이 형성되는 베이스 필름과 성형수지의 도시를 생략하였으며, 일부 배선패턴(23, 25)만을 도시하였다.

도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 테이프 패키지(100)는 반도체 칩(10)이 전극 범프(16)를 매개로 테이프 배선기판(20)의 배선패턴(23, 25)에 플립 칩 본딩되며, 플립 칩 본딩된 부분은 반도체 칩(10)과 테이프 배선기판(20) 사이에 충진된 성형수지(30)에 의해 보호되는 COF 패키지의 일종이다. 특히 배선패턴(23, 25)은 최소 전극 범프(16) 폭의 45 내지 55%의 폭(b1, b2, b3)을 가지며, 배선패턴(23, 25)의 폭 차이는 10% 이내로 형성된다.

따라서 배선패턴(23, 25)은 최소 전극 범프(16) 폭 대비 45 내지 55%의 폭(b1, b2, b3)을 갖도록 형성함으로써, 전극 범프(16)에 접속되는 배선패턴(23, 25) 사이에 전기적 쇼트가 발생되는 것을 억제한다. 배선패턴(23, 25)의 폭(b1, b2, b3)을 줄임으로써, 전극 범프(16)의 미세피치화에 대응할 수 있다. 그리고 배선패턴(23, 25)의 폭(b1, b2, b3)을 줄이면서 폭의 편차가 10% 이내로 유지함으로써, 플립 칩 본딩 공정 조건을 완화하여 배선패턴(23, 25)의 변형량의 편차를 최소화하여 배선패턴(23, 25)의 전극 범프(16)에 대한 접합 신뢰성을 유지할 수 있다.

본 발명의 실시예에 따른 테이프 패키지(100)에 대해서 구체적으로 설명하면 다음과 같다.

반도체 칩(10)은 활성면(12)의 가장자리 둘레에 전극 패드(13)들이 형성된 에지 패드형 반도체 칩으로, 전극 패드(13)에 각각 전극 범프(16)가 형성되어 있다. 전극 패드(13)를 제외한 활성면(12)은 보호층(14; passivation layer)으로 덮여 보호된다. 전극 패드(13)는 활성면(12) 내부에 형성된 집적회로들과 전기적으로 연결되며, 전기 전도성이 양호한 알루미늄(Al), 구리(Cu) 등으로 형성된다. 보호층(14)은 산화막, 질화막 또는 그 조합으로 형성된다.

특히 반도체 칩(10)은 활성면(12)이 직사각형 형태를 가지며, 전극 패드(13)는 입력 패드(13a)와 출력 패드(13b)로 이루어진다. 입력 패드(13a)에는 입력 범프(16a)가 형성되고, 출력 패드(13b)에는 출력 범프(16b)가 형성된다. 입력 패드(13a)는 활성면(12)의 일측의 장변의 중심 부분에 형성된다. 출력 패드(13b)는 입력 패드(13a)가 형성된 영역을 제외한 활성면(12)의 가장자리 영역에 형성된다. 그리고 입력 패드(13a)는 출력 패드(13b)의 폭에 비해서 상대적으로 큰 폭을 갖도록 형성되기 때문에, 입력 범프(16a) 또한 출력 범프(16b)의 폭(a2, a3)에 비해서 상대적으로 큰 폭(a1)을 갖도록 형성된다. 출력 범프(16b)는 활성면(12)의 장변에 배열되는 제 1 출력 범프(16b-1)와, 활성면(12)의 단변에 배열되는 제 2 출력 범프(16b-2)를 포함하며, 제 2 출력 범프(16b-2)가 제 1 출력 범프(16b-1)의 폭(a3)보다는 상대적으로 큰 폭(a2)을 갖도록 형성된다. 이때 입력 범프(16a) 대비 최소 크기의 출력 범프(16b)의 폭의 차이(a1-a3)는 20% 이상 차이가 발생될 수 있다. 그리고 배선패턴(23, 25)이 받는 응력을 완화하기 위해서, 활성면(12)의 모서리 부분에 형성된 더미 패드에는 더미 범프(17)가 형성된다.

한편 가장 작은 폭(b3)을 갖는 전극 범프(16)는 제 1 출력 범프(16b-1)일 수 있다.

테이프 배선기판(20)은 베이스 필름(21; base film)의 일면에 금속층을 패터닝하여 형성된 배선패턴(23, 25)을 포함한다.

베이스 필름(21)은 중심 부분에 반도체 칩(10)이 실장되는 칩 실장 영역이 마련되어 있다. 베이스 필름(21)의 소재로 절연성의 합성수지가 사용될 수 있으며, 예컨대 폴리이미드 수지(polyimide resin), 아크릴 수지(acrylic resin), 폴리에테르니트릴 수지(polyether-nitrile resin), 폴리에테르술폰 수지(polyether-sulfone resin), 폴리에틸렌 테레프탈레이트 수지(polyethylene terephthalate resin) 폴리에틸렌 나프탈레이드 수지(polyethylene naphthalate resin) 또는 폴리염화비닐 수지(polyvinyl chloride resin) 등의 합성수지가 사용될 수 있다. 바람직하게는 베이스 필름(21)의 소재로 폴리이미드 수지를 사용하는 것이다.

배선패턴(23, 25)은 베이스 필름(21)의 일면에 금속층으로 동박(Cu Foil)을 부착한 다음 사진 공정으로 패터닝하여 형성한다. 배선패턴(23, 25)은 일단에 전극 패드(13)들이 각각 전극 범프(16)를 매개로 플립 칩 본딩되고, 일단들과 연결된 타단들은 칩 실장 영역 밖으로 뻗어 있는 입력 배선패턴(23)과 출력 배선패턴(25)들을 포함한다. 이때 배선패턴(23, 25)들의 일단은 전극 범프(16)들이 본딩될 수 있도록 칩 실장 영역의 가장자리 둘레에 형성되며, 입력 배선패턴(23)들의 타단은 반도체 칩(10)을 중심으로 베이스 필름(21)의 일측으로 뻗어 있고, 출력 배선패턴(25)들의 타단은 베이스 필름(21)의 타측으로 뻗어 있다. 입력 배선패턴(23)들의 타단은 인쇄회로기판에 본딩되고, 출력 배선패턴(25)들의 타단은 패널에 본딩된다.

이때 출력 배선패턴(25)은 베이스 필름(21)의 장변에 배열되어 제 1 출력 범프(16b-1)에 본딩되는 제 1 출력 배선패턴(25a)과, 베이스 필름(21)의 단변에 배열되어 제 2 출력 범프(16b-2)에 본딩되는 제 2 출력 배선패턴(25b)을 포함한다.

배선패턴(23, 25)의 소재로서 구리를 비롯하여 양호한 전기 전도성을 갖는 니켈(Ni), 금(Au), 솔더(solder) 또는 이들 재료의 합금 등이 사용될 수 있다. 한편 제 1 실시예에서는 배선패턴(23, 25)이 베이스 필름(21)의 일면에만 형성된 예를 개시하였지만, 양면에 형성될 수 있다.

특히 배선패턴(23, 25)은 최소 전극 범프(16) 폭의 45 내지 55%을 폭을 가지며, 배선패턴(23, 25)의 폭(b1, b2, b3) 차이는 10% 이내로 형성하는 것이 바람직하다. 이때 배선패턴(23, 25)의 폭(b1, b2, b3)이 45%보다 작을 경우, 배선패턴(23, 25)의 폭(b1, b2, b3)이 너무 좁기 때문에, 배선패턴(23, 25)이 플립 칩 본딩하는 과정에서 끊어지는 문제가 발생된다. 반대로 배선패턴(23, 25)의 폭(b1, b2, b3)이 55%보다 클 경우, 최소 전극 범프(16)의 폭 대비 배선패턴(23, 25)의 폭(b1, b2, b3)이 넓기 때문에, 종래기술에 기술된 바와 같은 문제가 발생된다. 그리고 배선패턴(23, 25)의 폭(b1, b2, b3)의 차이가 10% 이상 발생될 경우, 배선패턴(23, 25)의 변형의 편차가 심하게 발생되어 배선패턴(23, 25)과 전극 범프(16) 사이의 접합 신뢰성이 떨어진다. 더욱 바람직하게는 배선패턴(23, 25)은 최소 전극 범프(16) 폭의 45 내지 50%을 폭을 가지며, 배선패턴(23, 25)의 폭(b1, b2, b3) 차이는 10% 이내로 형성하는 것이 바람직하다.

따라서 입력 배선패턴(23)과 출력 배선패턴(25)의 폭의 차이(b1-b2, b1-b3)는 10% 이내로 형성하는 것이 바람직하다. 그리고 제 1 출력 배선패턴(16b-1)과 제 2 출력 배선패턴(16b-2)폭의 차이(b2-b3) 또한 10% 이내로 형성하는 것이 바람직하다.

이때 배선패턴(23, 25)은 베이스 필름(21)의 일면에 부착된 동박을 패터닝하여 형성되기 때문에, 일정한 두께로 형성된다. 그리고 바람직하게는 배선패턴(23, 25)을 동일한 폭(b1=b2=b3)으로 형성하는 것이다.

그리고 전술된 바와 같이, 전극 범프(16)의 미세피치화에 대응할 수 있습니다. 예컨대, 도 4b를 참조하면, 출력 배선패턴(25)이 최소의 전극 범프(16)의 폭(a)에 대해서 50%의 폭(b)을 갖도록 형성되고 출력 배선패턴(25)의 피치(p)가 35㎛를 갖는다. 이때 전극 범프(16)의 폭(a)은 23㎛이고, 출력 배선패턴(25)의 폭은 12㎛이다.

이 경우 배선패턴(25)과 전극 범프(16)의 정렬 여유(m)가 5.5㎛이기 때문에, 본딩 공정을 정상적으로 진행할 수 있습니다. 물론 출력 배선패턴(25)의 피치(p)가 35㎛ 이상인 경우, 예컨대 45㎛인 경우에는 배선패턴과 전극 범프의 정렬 여유가 더 크기 때문에 당연히 본딩 공정을 정상적으로 진행할 수 있다.

한편 제 1 실시예에서는 테이프 패키지(100)로서 COF 패키지를 개시하였지만, TCP에도 그대로 적용할 수 있음은 물론이다.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아 니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

따라서, 본 발명의 구조를 따르면 배선패턴은 최소 전극 범프 폭의 45 내지 55%의 폭을 가지며, 배선패턴의 폭 차이는 10% 이내로 형성되기 때문에, 전극 범프에 접속되는 배선패턴들 사이에 전기적 쇼트가 발생되는 것을 억제한다.

배선패턴의 폭을 줄임으로써, 전극 범프의 미세피치화에 대응할 수 있다.

그리고 배선패턴의 폭을 줄이면서 폭의 편차는 10% 이내로 유지함으로써, 본딩 공정에서 작용하는 응력을 완화할 수 있을 뿐만 아니라 본딩 공정 조건을 완화하여 배선패턴의 변형량의 편차를 최소화하여 배선패턴의 전극 범프에 대한 접합 신뢰성을 유지할 수 있다.

Claims (21)

1. 활성면의 가장자리 둘레에 폭이 20% 이상 차이나는 복수의 전극 범프가 형성된 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름과;

   상기 칩 실장 영역 주위에 형성되며, 일단이 상기 전극 범프에 접속되고 상기 일단과 연결된 타단은 상기 칩 실장 영역을 중심으로 양쪽으로 뻗어 있는 배선패턴;을 포함하며,

   상기 배선패턴은 최소 전극 범프 폭의 45 내지 55%의 폭을 가지며, 상기 배선패턴의 폭 차이는 10% 이내인 것을 특징으로 하는 테이프 배선기판.
2. 제 1항에 있어서, 상기 배선패턴은 동일한 두께를 갖는 것을 특징으로 하는 테이프 배선기판.
3. 제 2항에 있어서, 상기 배선패턴은,

   상기 반도체 칩의 입력 범프에 접속되어 일측으로 뻗어 있는 입력 배선패턴과;

   상기 반도체 칩의 출력 범프에 접속되어 타측으로 뻗어 있는 출력 배선패턴;을 포함하며,

   상기 입력 배선패턴과 상기 출력 배선패턴의 폭의 차이가 10% 이내인 것을 특징으로 하는 테이프 배선기판.
4. 제 3항에 있어서, 상기 출력 배선패턴은,

   상기 베이스 필름의 장변에 배열되는 제 1 출력 배선패턴과;

   상기 베이스 필름의 단변에 배열되는 제 2 출력 배선패턴;을 포함하며,

   상기 제 1 출력 배선패턴과 상기 제 2 출력 배선패턴의 폭의 차이가 10% 이내인 것을 특징으로 하는 테이프 배선기판.
5. 제 4항에 있어서, 상기 전극 범프의 피치는 35 내지 45㎛인 것을 특징으로 하는 테이프 배선기판.
6. 제 1 항 내지 제 5항 중 어느 한 항에 있어서, 상기 배선패턴은 동일한 폭을 갖는 것을 특징으로 하는 테이프 배선기판.
7. 활성면의 가장자리 둘레에 폭이 20% 이상 차이나는 복수의 전극 범프가 형성된 반도체 칩과;

   상기 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름과, 상기 칩 실장 영역 주위에 형성되며, 일단이 상기 전극 범프에 접속되고 상기 일단과 연결된 타단은 상기 칩 실장 영역을 중심으로 양쪽으로 뻗어 있는 배선패턴을 갖는 테이프 배선기판과;

   상기 반도체 칩과 상기 테이프 배선기판의 본딩된 부분을 보호하는 성형수 지;를 포함하며,

   상기 배선패턴은 최소 전극 범프 폭의 45 내지 55%의 폭을 가지며, 상기 배선패턴의 폭 차이는 10% 이내인 것을 특징으로 하는 테이프 패키지.
8. 제 7항에 있어서, 상기 배선패턴은 동일한 두께를 갖는 것을 특징으로 하는 테이프 패키지.
9. 제 8항에 있어서, 상기 전극 범프는,

   상기 활성면의 일측의 장변에 배열되는 복수의 입력 범프와;

   상기 입력 범프가 형성된 영역을 제외한 상기 활성면의 가장자리 영역에 형성된 출력 범프;를 포함하며,

   상기 입력 범프와 출력 범프의 폭의 차이가 20% 이상인 것을 특징으로 하는 테이프 패키지.
10. 제 9항에 있어서, 상기 배선패턴은,

    상기 반도체 칩의 입력 범프에 접속되어 일측으로 뻗어 있는 입력 배선패턴과;

    상기 반도체 칩의 출력 범프에 접속되어 타측으로 뻗어 있는 출력 배선패턴;을 포함하며,

    상기 입력 배선패턴과 상기 출력 배선패턴의 폭의 차이가 10% 이내인 것을 특징으로 하는 테이프 패키지.
11. 제 10항에 있어서, 상기 출력 배선패턴은,

    상기 베이스 필름의 장변에 배열되는 제 1 출력 배선패턴과;

    상기 베이스 필름의 단변에 배열되는 제 2 출력 배선패턴;을 포함하며,

    상기 제 1 출력 배선패턴과 상기 제 2 출력 배선패턴의 폭의 차이가 10% 이내인 것을 특징으로 하는 테이프 패키지.
12. 제 11항에 있어서, 상기 전극 범프의 피치는 35 내지 45㎛인 것을 특징으로 하는 테이프 패키지.
13. 제 7 항 내지 제 12항 중 어느 한 항에 있어서, 상기 배선패턴은 동일한 폭을 갖는 것을 특징으로 하는 테이프 패키지.
14. 반도체 칩에 형성되는 크기가 다른 복수의 전극 범프에 접속하기 위한 배선패턴이 베이스 필름의 일면에 형성된 테이프 배선기판으로,

    상기 배선패턴은 최소 전극 범프 폭의 45 내지 55%의 폭을 가지며, 상기 배선패턴의 폭 차이는 10% 이내인 것을 특징으로 하는 테이프 배선기판.
15. 제 14항에 있어서, 상기 배선패턴은 동일한 두께를 갖는 것을 특징으로 하는 테이프 배선기판.
16. 제 15항에 있어서, 상기 배선패턴은,

    상기 반도체 칩의 입력 범프에 접속되는 입력 배선패턴과;

    상기 반도체 칩의 출력 범프에 접속되는 출력 배선패턴;을 포함하며,

    상기 입력 배선패턴과 상기 출력 배선패턴의 폭의 차이가 10% 이내인 것을 특징으로 하는 테이프 배선기판.
17. 제 16항에 있어서, 상기 출력 배선패턴은,

    상기 베이스 필름의 장변에 배열되는 제 1 출력 배선패턴과;

    상기 베이스 필름의 단변에 배열되는 제 2 출력 배선패턴;을 포함하며,

    상기 제 1 출력 배선패턴과 상기 제 2 출력 배선패턴의 폭의 차이가 10% 이내인 것을 특징으로 하는 테이프 배선기판.
18. 제 17항에 있어서, 상기 전극 범프의 피치는 35 내지 45㎛인 것을 특징으로 하는 테이프 배선기판.
19. 제 14 항 내지 제 18항 중 어느 한 항에 있어서, 상기 배선패턴은 동일한 폭을 갖는 것을 특징으로 하는 테이프 배선기판.
20. 제 14항 내지 제 18항 중 어느 한 항에 따른 테이프 배선기판과;

    활성면의 가장자리 영역을 따라서 형성된 크기가 다른 복수의 전극 범프를 가지며, 상기 전극 범프를 매개로 상기 테이프 배선기판의 배선패턴에 접속되는 반도체 칩과;

    상기 반도체 칩과 상기 테이프 배선기판의 본딩된 부분을 보호하는 성형수지;를 포함하는 것을 특징으로 하는 테이프 패키지.
21. 제 20항에 있어서, 상기 배선패턴은 동일한 폭을 갖는 것을 특징으로 하는 테이프 패키지.

Images