JP3766239B2

JP3766239B2 - 半導体増幅回路および無線通信装置

Info

Publication number: JP3766239B2
Application number: JP24246699A
Authority: JP
Inventors: 裕崇上野; 康弘布川; 徹朗安達
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1998-08-31
Filing date: 1999-08-30
Publication date: 2006-04-12
Anticipated expiration: 2019-08-30
Also published as: JP2000151310A

Description

【０００１】
【発明の属する技術分野】
本発明は無線通信装置（無線通信機）および無線通信機に組み込まれる半導体増幅回路（高周波電力増幅器；高周波パワーモジュール）に関し、特に低出力モード時の増幅効率を向上させることができる技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
自動車電話，携帯電話機等の無線通信機（移動通信装置）の送信機の送信側出力段には、ＭＯＳＦＥＴやＧａＡｓ−ＭＥＳＦＥＴ等を多段に組み込んだ増幅器（高周波電力増幅器：ＲＦパワーモジュール）が組み込まれている。
【０００３】
一般に、携帯電話機では使用環境に合わせて基地局からのパワーレベル指示信号によって周囲環境に適応するように出力を変えて通話を行い、他の携帯電話機との間で混信を生じさせないようなシステムが構成されている。
【０００４】
高周波電力増幅器（高周波電力増幅器ＩＣ：ＲＦ電力増幅回路）については、日経ＢＰ社発行「日経エレクトロニクス」1997年１月27日号、P115〜P126に記載されている。この文献には、北米の９００ＭＨｚ帯のセルラ方式携帯電話の標準方式や欧州のＧＳＭ方式について記載されている。また、この文献には、出力制御方式についても記載されていて、「出力制御方式として広く使用されている方式は，送信部の最終段の利得は一定にしておいて，プログラマブルな減衰器を用いて最終段への入力信号の大きさを変える・・・」等と記載されている。
【０００５】
さらに、同文献には、「どの方式であれユーザは，携帯電話機の遠方の基地局との通信能力を電池寿命と同じくらい重要だと考える。セルラ方式携帯電話機の規格はすべて低と高の出力範囲を規定しているが、設計者は許容されている最大出力に近い出力が得られるように設計するのが得策である。」旨記載されている。
【０００６】
【発明が解決しようとする課題】
セルラ方式携帯電話機における送信側出力段の高周波電力増幅器（高周波電力増幅回路）は、ＡＰＣ（Automatic Power Control）回路によってその出力が制御されていて、通話に必要な出力となるようにゲート電圧が制御される構成になっている。
【０００７】
前記電力増幅回路は、最大出力で電源効率が最も良くなるため、電力増幅回路の出力レベルが小さい場合には、その電源効率が急激に低下することになる。このため、基地局が近い状態等での出力レベルが小さい使用の場合には、電源効率が低く、電池の消費率が高くなり、電池寿命が短くなる。この結果、一電池当たりの通話時間が短くなる。
【０００８】
また、従来の高周波電力増幅器では、最終段パワーＭＯＳのゲートバイアスを下げるだけであることから、低出力（たとえば、＋５ｄＢｍ）時のリニアリティやＡＭ／ＡＭ特性（ＡＭ／ＡＭconversion）が低下する。
【０００９】
本発明の目的は、出力レベルの違いに係わらず高い増幅効率で動作する半導体増幅回路（高周波電力増幅器）および無線通信装置（無線通信機）を提供することにある。
【００１０】
本発明の他の目的は、出力レベルの違いに係わらず高い増幅効率で動作する低出力時のリニアリティやＡＭ／ＡＭ特性が良好な高周波電力増幅器および無線通信機を提供することにある。
【００１１】
本発明の他の目的は、通話時間および電池寿命を長くできる高周波電力増幅器および無線通信機を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１４】
なお下記においては半導体増幅素子の例として電界効果トランジスタ（ＦＥＴ）を開示するが、半導体増幅素子は電界効果トランジスタに限られるものではなく、バイポーラトランジスタ，ヘテロ接合バイポーラトランジスタ（ＨＢＴ），ＨＥＭＴ（high-electron-mobillity transistor）等を含み、また半導体増幅素子を形成する半導体基板についてもシリコン基板に限られるものではなく、シリコン−ゲルマニウム基板やガリウム−砒素基板等を含むものである。
【００１５】
（１）複数の電界効果トランジスタを多段に組み込んで構成される半導体増幅回路であって、最終段の電界効果トランジスタのゲート電極に印加するバイアス電圧を制御する補正回路を有するものである。各段の電界効果トランジスタに印加するバイアス電圧は、パワーコントロール端子より供給される。上記補正回路は、自動電力制御（ＡＰＣ）回路から高出力モードの指示がされた場合、パワーコントロール端子より供給されるバイアス電圧の増加に応じて、最終段の電界効果トランジスタのゲート電極に与えるバイアス電圧を一定の増加率で増加させる。一方自動電力制御回路から低出力モードの指示がされた場合、パワーコントロール端子より供給されるバイアス電圧の増加に応じて、上記補正回路は最終段の電界効果トランジスタのゲート電極に与えるバイアス電圧を増加率が漸次低減するように増加させる。
【００１６】
本構成においては、上記半導体増幅回路は、複数の電界効果トランジスタを多段に組み込んだ構成を取り、上記補正回路，入力端子，出力端子，複数の基準電位端子，前記複数の電界効果トランジスタのゲート端子に接続される制御端子，バイアススイッチ端子を有する。
【００１７】
上記補正回路は前記最終段の電界効果トランジスタのゲート電極と前記自動電力制御回路との間のバイアス電源印加経路の接続点Ａに接続される。補正回路は補正用電界効果トランジスタとスイッチ用電界効果トランジスタ、及び複数の抵抗素子により構成される。補正用電界効果トランジスタは、ドレイン端子が接続点Ａに接続され、ゲート端子が抵抗を介して接続点Ａに接続され、ソース端子が基準電位（Ｇｎｄ）に電位固定される。補正用電界効果トランジスタと上記最終段の電界効果トランジスタは、同じ構造を有し、同一基板上に形成され、且つ上記補正用電界効果トランジスタは、上記最終段の電界効果トランジスタを所定の比率で縮小したサイズとなっている。スイッチ用電界効果トランジスタは、ドレイン端子が上記補正用電界効果トランジスタのゲート端子に接続され、ゲート端子がバイアススイッチ端子に接続され、ソース端子が基準電位（Ｇｎｄ）に電位固定される。
【００１８】
前記バイアススイッチ端子には、出力電力レベル制御回路の出力信号が接続される。
【００１９】
（２）また上記（１）の構成において、バイアススイッチ端子に上記自動電力制御回路の出力を接続し、自動電力制御回路の出力信号が所定の設定電圧よりも低い場合を低出力モードとし、高い場合を高出力モードとなるよう構成することも可能である。
【００２０】
本構成においては、（１）のスイッチ用電界効果トランジスタのゲート端子に接続されるバイアススイッチ端子に、上記自動電力制御回路の出力を接続する。
【００２１】
（３）更に他の構成においては、上記補正回路は有さず、上記自動電力制御回路の出力信号が所定の設定電圧より低い場合を低出力モード、高い場合を高出力モードとし、高出力モードの場合は全ての電界効果トランジスタのゲート端子に供給するバイアス電圧を、上記自動電力制御回路の出力信号より供給する。低出力モードの場合、最終段の電界効果トランジスタのゲート端子に供給するバイアス電圧は一定の電圧を印加し、他の電界効果トランジスタには上記自動電力制御回路の出力信号をバイアス電圧として供給する。この場合、最終段の電界効果トランジスタに供給するバイアス電圧は、特に特定されないが、他の電界効果トランジスタに供給する最大ゲート電圧よりも０．５Ｖ程度低い電圧とする。
【００２２】
本構成においては、上記半導体増幅回路は、複数の電界効果トランジスタを多段に組み込んだ構成を取り、入力端子，出力端子，複数の基準電位端子，前記複数の電界効果トランジスタのゲート端子に接続される制御端子を有する。上記制御端子は、最終段の前記電界効果トランジスタ以外の電界効果トランジスタのゲート端子に接続される第１制御端子と、最終段の電界効果トランジスタのゲート端子に接続される第２制御端子とを有する。
【００２３】
前記（１）の手段によれば、（ａ）パワーレベル指示信号に基づいて自動電力制御回路（ＡＰＣ回路）からの出力信号で各電界効果トランジスタのゲート電圧を制御する際、高出力モードでは前記補正回路の接続点Ｂ（バイアススイッチ端子）にHighレベル信号を入力し各電界効果トランジスタのゲート電圧をリニアの状態で使用し、低出力モードでは前記補正回路のバイアススイッチ端子にLowレベル信号を入力して最終段の電界効果トランジスタの効率（増幅効率）が高い状態で使用できることになる。この結果、低出力モードでのリニアリティの向上，ＡＭ／ＡＭ特性が向上するとともに、消費電力の低減が図れ、電池寿命が長くなる。また、電池寿命の向上は通話時間の向上となる。また、消費電力の低減は電池の小型化にも繋がり、無線通信機の小型化，軽量化が達成できる。
【００２４】
（ｂ）前記最終段の電界効果トランジスタと前記補正用電界効果トランジスタはモノリシックに形成され、かつ前記補正用電界効果トランジスタは前記最終段の電界効果トランジスタの所定の比率で縮小した大きさになっていることから、自動電力制御回路の出力信号（制御信号）によるゲートバイアス電圧の変化は、ピークパワー（最大ゲート電圧）のみならず送信出力の立ち上がりと立ち下がりのスロープも合わせて高精度になるともに、ＦＥＴの特性バラツキ，温度変化に対して安定になる。
【００２５】
前記（２）の手段は、前記手段（１）の構成において、接続点Ｂには自動電力制御回路の出力信号が入力される構成になり、自動電力制御回路の出力信号の設定電圧を境として低い状態では前記補正回路は低出力モードをとり、高い状態では高出力モードをとる構成になっていることから、前記手段（１）と同様の効果を有することになる。すなわち、低出力モードでのリニアリティの向上，ＡＭ／ＡＭ特性が向上するとともに、消費電力の低減が図れ、電池寿命が長くなる。
【００２６】
前記（３）の手段は、前記手段（１）のような補正回路は設けないが、高出力モードでは全ての電界効果トランジスタを自動電力制御回路で制御し、前記低出力モードでは最終段の前記電界効果トランジスタのゲートバイアスを一定にし前記他の電界効果トランジスタを前記自動電力制御回路で制御する構成になっていることから、前記手段（１）の構成の場合と同様に低出力モードでは効率が高くなり、ＡＭ／ＡＭ特性が向上する。また、電池寿命、すなわち通話時間も長くなる。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２８】
また下記においては半導体増幅素子の例として電界効果トランジスタ（ＦＥＴ）により説明をするが、半導体増幅素子は電界効果トランジスタに限られるものではなく、バイポーラトランジスタ，ヘテロ接合バイポーラトランジスタ（ＨＢＴ），ＨＥＭＴ（high-electron-mobillity transistor）等を含み、また半導体増幅素子を形成する半導体基板についてもシリコン基板に限られるものではなく、シリコン−ゲルマニウム基板やガリウム−砒素基板等を含むものである。
【００２９】
（実施形態１）
本実施形態１では電界効果トランジスタを３段に従属接続した多段構成の半導体増幅回路（高周波電力増幅器：高周波パワーモジュール）と、その高周波パワーモジュールを組み込んだ無線通信装置（携帯電話機）に適用した例について説明する。
【００３０】
図１乃至図６は本発明の一実施形態（実施形態１）である高周波電力増幅器（高周波パワーモジュール）に係わる図である。図１は本実施形態１の高周波パワーモジュールの等価回路図、図２は高周波パワーモジュールの外観を示す斜視図、図３は高周波パワーモジュールの基板の平面図である。
【００３１】
本実施形態１の高周波電力増幅器（高周波パワーモジュール）１は、図２に示すように、板状の配線基板２の上面（主面）にキャップ３が重ねられ、外観的には偏平な矩形体構造になっている。
【００３２】
高周波パワーモジュール１は、能動部品として、複数の電界効果トランジスタを順次従属接続して回路的に多段構成にした構造になっている。本実施形態１では電界効果トランジスタ（以下単にトランジスタとも呼称する）を、初段トランジスタ（１stＦＥＴ），２段トランジスタ（２ndＦＥＴ），最終段トランジスタ（３rdＦＥＴ）とした３段構成になっている（図３および図１参照）。本実施形態１の高周波パワーモジュール１は、無線通信機としての移動電話用の高周波パワーモジュールを構成している。
【００３３】
キャップ３は金属板を矩形箱状に成形したものであり、周壁４に設けたフック支持アーム５の内側に突出するフック爪６を、前記配線基板２の周壁に設けた図示しない窪んだ係止部に引っ掛けることによって固定されている。
【００３４】
このキャップ３は配線基板２のグランド配線に前記フック爪６を介して電気的に接続されて電磁シールド体を構成している。
【００３５】
前記配線基板２の下面周囲には、各電極端子（外部端子）が設けられ、高周波パワーモジュール１は表面実装によってマザーボード等の実装基板に固定されるようになっている。
【００３６】
図３は配線基板２の平面図である。この図において、配線基板２の一長辺（図中下側）には右から左に向かって、入力端子（Ｐin）１０，パワーコントロール端子（Bias SW)１１，グランド端子（ＧＮＤ）１２，パワーコントロール端子（Ｖapc）１３，グランド端子１４となる。また、他の長辺（図中上側）では右から左に向かって電源端子（Ｖdd1）１５，電源端子（Ｖdd2）１６，グランド端子１７，電源端子（Ｖdd3）１８，出力端子（Ｐout）１９となる。
【００３７】
また、前記配線基板２の表面には、電界効果トランジスタを組み込んだ半導体チップ２５〜２７、Ｒと数値で表示される複数の抵抗，Ｃと数値で表示される複数のコンデンサ，ＣＢと数値で表示される複数のバイパスコンデンサが固定されている。
【００３８】
１stＦＥＴと２ndＦＥＴは単一の半導体基板にモノリシックに形成されている。また、３rdＦＥＴ（Ｑ１）は２個の半導体チップ２６，２７で構成されている。一方の半導体チップ２７、すなわち半導体基板には、前記３rdＦＥＴを構成する電界効果トランジスタと、後述する補正用電界効果トランジスタ（Ｑ２）がモノリシックに形成されている。このＱ１の一部を構成する電界効果トランジスタと、Ｑ２なる電界効果トランジスタはその構造が同じである。しかし、その大きさは、図４に示すように、Ｑ２はＱ１の所定の比率で縮小した大きさになっており、特に限定されないが１／５００程度とすることが出来る。これは、後述する自動電力制御回路の出力信号（制御信号）によるゲートバイアス電圧の変化を、ピークパワー（最大ゲート電圧）のみならず送信出力の立ち上がりと立ち下がりのスロープも合わせて高精度に追従させるためである。図４にはＱ１およびＱ２のゲート〔Gate（１），Gate（２）〕と、Ｑ１およびＱ２のドレイン〔Drain（１），Drain（２）〕のパターンが示されている。
【００３９】
図３において編みかけパターン部分３０はメタライズ層であり、配線または部品固定用のパッドもしくはワイヤ接続用のパッド等となる。前記半導体チップ２５〜２７の図示しない電極と前記編みかけパターン部分３０である配線部分は導電性のワイヤ３１で接続されている。
【００４０】
また、実際には前記半導体チップ２５〜２７やワイヤ３１等必要箇所は絶縁性樹脂で被われている。
【００４１】
本実施形態１の高周波パワーモジュール１は、図１に示すような等価回路になっている。この等価回路は主要部のみを示すものである。なお、長方形はマイクロストリップ線路を示す。
【００４２】
この回路において、パワーコントロール端子（Ｖapc）によって１stＦＥＴ，２ndＦＥＴ，３rdＦＥＴのゲート電圧（Ｖg1，Ｖg2，Ｖg3）を制御する。本実施形態１では、自動電力制御回路の出力を入力するパワーコントロール端子（Ｖapc）と、最終段の電界効果トランジスタ（３rdＦＥＴ）のゲートとの間には、補正回路４０が設けられている。
【００４３】
この補正回路４０は、図１に示すように、前記最終段の電界効果トランジスタ（Ｑ１）のゲートと前記Ｖapc端子との間のバイアス電源印加経路の接続点Ａにドレインが接続されゲートが抵抗Ｒ２を介して接続されソースが基準電位に電位固定されるＮチャネル型の補正用電界効果トランジスタ（Ｑ２）と、前記補正用電界効果トランジスタ（Ｑ２）のゲートにドレインが接続されソースが基準電位に電位固定されゲートが抵抗Ｒ３，Ｒ４を介して基準電位に電位固定されるＮチャネル型のスイッチ用電界効果トランジスタ（Ｑ３）と、前記スイッチ用電界効果トランジスタ（Ｑ３）のゲートと接続点Ｂとの間に接続される抵抗Ｒ３，Ｒ４とを有する構成になっている。前記接続点Ｂは前述のバイアススイッチ端子（Bias SW：パワーコントロール端子）となる。
【００４４】
前記接続点Ｂには、無線通信システムにおいて基地局から受けるパワーレベル指示信号を入力とする出力電力レベル制御回路の出力信号であるHighレベル信号またはLowレベル信号が入力される。
【００４５】
バイアススイッチ端子にHighレベル信号が入力されると、スイッチ用電界効果トランジスタ（Ｑ３）がオンし、補正用電界効果トランジスタ（Ｑ２）のゲートはグランド電位となり、補正用電界効果トランジスタ（Ｑ２）のゲート電圧ＶgはＶapcに比例する特性を示す（図５の左側のグラフ参照）。
【００４６】
また、バイアススイッチ端子にLowレベル信号が入力されると、スイッチ用電界効果トランジスタ（Ｑ３）がオフし、補正用電界効果トランジスタ（Ｑ２）は並列形正クリッパ回路を構成し、図５の右側のグラフに示す特性となる。すなわち、Lowレベル信号が印加されると、図５の右のグラフ（低出力モード時のグラフ）に示すように前記最終段の電界効果トランジスタには最大ゲート電圧が前記他の電界効果トランジスタ（１stＦＥＴ，２ndＦＥＴ）のゲート電圧以下でありかつゲート電圧の前記自動電力制御回路の出力電圧に対する増加率が漸次低減するような特性を示す。
【００４７】
本実施形態１の高周波パワーモジュール１を組み込んだ移動電話では、前記Highレベル信号およびLowレベル信号は基地局から送られてくるパワーレベル指示信号に基づいて発生される。そして、前記自動電力制御回路の出力電圧（Ｖapc）が設定電圧以上となる場合を高出力モードとして使用し、前記設定電圧よりも低い場合を低出力モードとして使用するように構成されている。たとえば、図５のグラフにおいて設定電圧を１．５Ｖとした場合、各トランジスタのゲート電圧（Ｖｇ）は、高出力モードでは図５の左側の高出力モード時のグラフにおいてＶapcが１．５Ｖ以上または１．５Ｖよりも高い状態のゲート電圧（Ｖｇ）となり、低出力モードでは図５の右側の低出力モード時のグラフにおいてＶapcが１．５Ｖよりも低いか１．５Ｖ以下の低い状態のゲート電圧（Ｖｇ）となる。
【００４８】
したがって、この補正回路４０によれば、図５の右側の低出力モード時のグラフから分かるように、最終段の電界効果トランジスタ（３rdＦＥＴ）のゲート電圧（Ｖｇ）は２Ｖ以下ではその変化率がＶapcの増加率に比較して徐々に緩慢となるため、１．５Ｖよりも低い状態での増幅効率が向上することになる。
【００４９】
これは、図６のグラフから分かるように、補正トランジスタ（Ｑ２）のドレイン・ソース電流Ｉdsの変化が大きくてもゲート・ソース電圧Ｖgsの変化が小さいことによる。すなわち、Ｑ２のＩds−Ｖgs特性がＶth以上の領域でＩdsが大きく変化してもＶgsがあまり変化しないことを利用してＶgsをクランプ（クリッパ）することができる結果である。
【００５０】
図７は本実施形態１の高周波パワーモジュールを組み込んだ移動電話（携帯電話機）の一部を示す回路ブロックである。
【００５１】
携帯電話機は、図７の回路ブロック図で示すように、発振器７０から発振されたＲＦ送信信号は、高周波パワーモジュール１の入力端子（Ｐin）に入力される。高周波パワーモジュール１で増幅され出力端子（Ｐout）から出力されたＲＦ送信信号は、電力検出回路７１，送信フィルタ７２を経由してアンテナ７３に至り、アンテナ７３から電波となって送信される。
【００５２】
アンテナ７３で受信されたＲＦ受信信号は、受信回路８０で信号処理される。また、受信回路８０から出力された受信強度信号Ｓ_RIは、Ａ／Ｄ変換器８１でデジタル信号に変換されてコントロールロジック８２に出力する。
【００５３】
コントロールロジック８２は出力電力レベル制御回路８３のコントロールロジック（Ａ）８４と、出力電力補正制御回路８６のコントロールロジック（Ｂ）８７にパワーレベル指示信号Ｓ_PLを出力する。
【００５４】
前記コントロールロジック（Ａ）８４は送られて来たパワーレベル指示信号Ｓ_PLを処理して新たな出力信号を出力する。この信号はＤ／Ａ変換器８５でアナログ信号に変換され、パワーレベル指示電圧Ｖ_PLとなって自動電力制御回路（ＡＰＣ）回路７４に出力され、ＡＰＣ回路７４を制御する信号になる。ＡＰＣ回路７４は、パワーコントロール端子（Ｖapc）に入力される。
【００５５】
一方、前記コントロールロジック（Ｂ）８７は、送られて来たパワーレベル指示信号Ｓ_PLを処理して新たな出力信号を出力する。この信号はＡ／Ｄ変換器８８でアナログ信号に変換され、前記Highレベル信号またはLowレベル信号となってパワーコントロール端子（Bias SW）に出力される。
他方、高周波パワーモジュール１の電源端子Ｖdd（Ｖdd1〜Ｖdd3）には電池９０が接続される。
【００５６】
本実施形態１によれば以下の効果を有する。
（１）パワーレベル指示信号に基づいて自動電力制御回路（ＡＰＣ回路）からの出力信号で各電界効果トランジスタのゲート電圧を制御する際、高出力モードでは前記補正回路４０の接続点Ｂ（バイアススイッチ端子）にHighレベル信号を入力し各電界効果トランジスタのゲート電圧をリニアの状態で使用し、低出力モードでは前記補正回路４０のバイアススイッチ端子にLowレベル信号を入力して最終段の電界効果トランジスタ（３rdＦＥＴ）の効率（増幅効率）が高い状態で使用できることになる。この結果、低出力モードでのリニアリティの向上，ＡＭ／ＡＭ特性が向上するとともに、消費電力の低減が図れ、電池寿命が長くなる。また、電池寿命の向上は通話時間の向上となる。また、消費電力の低減は電池の小型化にも繋がり、無線通信機の小型化，軽量化が達成できる。
【００５７】
（２）最終段の電界効果トランジスタ（Ｑ１）と前記補正用電界効果トランジスタ（Ｑ２）はモノリシックに形成され、かつ前記補正用電界効果トランジスタは前記最終段の電界効果トランジスタの所定の比率で縮小した大きさになっていることから、自動電力制御回路の出力信号（制御信号）によるゲートバイアス電圧の変化は、ピークパワー（最大ゲート電圧）のみならず送信出力の立ち上がりと立ち下がりのスロープも合わせて高精度になるとともに、ＦＥＴの特性バラツキ，温度変化に対して安定になる。
【００５８】
（実施形態２）
図８乃至図１０は本発明の他の実施形態（実施形態２）である高周波パワーモジュールおよびその高周波パワーモジュールを組み込んだ携帯電話機に係わる図である。
【００５９】
本実施形態２の高周波パワーモジュールは図８の等価回路図で示す構成になっている。
本実施形態２の高周波パワーモジュール１は、図８の等価回路図で示すように、前記実施形態１の高周波パワーモジュール１において、接続点Ｂを自動電力制御回路、すなわちＶapcに接続した構造となっている。また、この回路では、前記自動電力制御回路の出力信号の設定電圧を境として低い状態では低出力モードとなり、高い状態では高出力モードとなるように構成されている。
【００６０】
図９は本実施形態２の高周波パワーモジュールを組み込んだ携帯電話機の一部を示す回路ブロックである。この回路ブロックは前記実施形態１において、コントロールロジック８２から接続点Ｂに連なる出力電力補正制御回路を除いた構成になっている。そして、ＡＰＣ回路７４による高出力モードと低出力モードの切替え点になる設定電圧Ｖapc(SW)は、図１０にも示してあるが、次式で与えられる。
【００６１】
【数１】

【００６２】
図１０は本実施形態２の高周波パワーモジュールを組み込んだ携帯電話機における最終段トランジスタのゲートバイアス電圧Ｖg3とパワーコントロール信号電圧Ｖapcの相関を示すグラフである。
【００６３】
本実施形態２の場合は、前記設定電圧Ｖapc(SW)を境として、Ｖapcが小さい領域では低出力モード（図５の右側の特性）となり、Ｖapcが大きい領域では高出力モード（図５の左側の特性）となり、低出力モードで増幅効率の向上が図れる。本実施形態２においても、前記実施形態１と同様に、低出力モードの効率増大から、低出力モードでのリニアリティの向上，ＡＭ／ＡＭ特性が向上するとともに、消費電力の低減が図れ、電池寿命が長くなる。また、電池寿命の向上は通話時間の向上となる。また、消費電力の低減は電池の小型化にも繋がり、無線通信機の小型化，軽量化が達成できる。
【００６４】
（実施形態３）
図１１乃至図１６は本発明の他の実施形態（実施形態３）である高周波パワーモジュールおよびその高周波パワーモジュールを組み込んだに携帯電話機に係わる図である。
【００６５】
本実施形態３の高周波パワーモジュールは図１１の等価回路図で示す構成になっている。
本実施形態３の高周波パワーモジュール１は、図１１の等価回路図で示すように、前記実施形態１のような補正回路は設けず、制御端子を最終段の前記電界効果トランジスタ（３rdＦＥＴ）を除く他の前記電界効果トランジスタ（１stＦＥＴおよび２ndＦＥＴ）のゲートに接続される第１制御端子Ｖapc1と、前記最終段の電界効果トランジスタ（３rdＦＥＴ）のゲートにのみ接続される第２制御端子Ｖapc2とを有する構成になっている。
【００６６】
図１６は本実施形態３の高周波パワーモジュールを組み込んだ携帯電話機の一部を示す回路ブロックである。この回路では、前記実施形態１の回路において、出力電力レベル制御回路８３の出力信号をＡＰＣ回路７４に入力させ、このＡＰＣ回路７４の出力信号を前記第１制御端子Ｖapc1に入力させて１stＦＥＴおよび２ndＦＥＴを制御する初段側制御回路系と、出力電力補正制御回路８６の出力信号を前記第２制御端子Ｖapc2に入力させて最終段の電界効果トランジスタ（３rdＦＥＴ）を一定電圧で制御する最終段制御回路系とが設けられている。
【００６７】
また、前記初段側制御回路系と最終段制御回路系はモード切替え回路９５によって切替えられ、高出力モードの場合には、多段の各トランジスタ（１stＦＥＴ，２ndＦＥＴ，３rdＦＥＴ）が全てがＡＰＣ回路７４によって制御され、低出力モードの場合には、１stＦＥＴと２ndＦＥＴがＡＰＣ回路７４によって制御され、３rdＦＥＴが最終段制御回路系で一定電圧で制御されるようになっている。
【００６８】
前記モード切替え回路９５はコントロールロジック（Ｃ）９６と、このコントロールロジック（Ｃ）９６によって制御されるアナログスイッチ（ＳＷ）９７とで構成されている。モード切替え回路９５はコントロールロジック８２の出力信号によって切り換わるようになっている。
【００６９】
図１２は高出力モードおよび低出力モードにおけるパワーコントロール信号電圧と各トランジスタのゲートバイアス電圧との相関を示すグラフである。低出力モードでは３rdＦＥＴは一定のゲート電圧Ｖｇになっている。そして、たとえばＶapcが１．４Ｖを境として、Ｖapcが高い状態では高出力モードで動作させ、Ｖapcが低い状態では低出力モードで動作させる。これにより、図１３のグラフに示すように増幅効率が向上するとともに、図１５のグラフに示すようにＡＭ／ＡＭ特性が向上する。
【００７０】
また、図１４は本実施形態３の高周波パワーモジュールにおける高出力モードおよび低出力モードにおけるパワーコントロール信号電圧と出力電力との相関を示すグラフである。Ｖapcが１．４Ｖよりも小さい状態では低出力モードで使用した場合、出力電力の効率は出力電力が３０ｄＢｍのとき６％前後向上する（高出力モードの効率は約２３％，低出力モードの効率は約２９％）。
【００７１】
本実施形態３においても、前記実施形態１と同様に、低出力モードの効率増大から、低出力モードでのリニアリティの向上，ＡＭ／ＡＭ特性が向上するとともに、消費電力の低減が図れ、電池寿命が長くなる。また、電池寿命の向上は通話時間の向上となる。また、消費電力の低減は電池の小型化にも繋がり、無線通信機の小型化，軽量化が達成できる。
【００７２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機について説明したが、それに限定されるものではなく、たとえば、自動車電話等他の移動通信機などに適用できる。
本発明は少なくとも電池で駆動する無線通信技術には適用できる。
【００７４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）パワーレベル指示信号に基づくHighレベル信号とLowレベル信号の切り換えで高出力モードと低出力モードとなし、低出力モードでは最終段の電界効果トランジスタのバイアスが相対的に高い値となることから、低出力モードでのリニアリティの向上，ＡＭ／ＡＭ特性が向上するとともに、消費電力の低減が図れる。
（２）この結果、電池寿命が長くなる。
（３）また、消費電力の低減から通話時間の向上を図ることができる。
（４）また、消費電力の低減は電池の小型化にも繋がり、無線通信機の小型化，軽量化も達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である高周波パワーモジュールの等価回路図である。
【図２】本実施形態１の高周波パワーモジュールの外観を示す斜視図である。
【図３】本実施形態１の高周波パワーモジュールの基板の平面図である。
【図４】本実施形態１の高周波パワーモジュールにおける最終段トランジスタと、最終段トランジスタのゲートバイアスを補正する補正トランジスタを示す平面図である。
【図５】本実施形態１の高周波パワーモジュールにおける高出力モードおよび低出力モードにおけるパワーコントロール信号電圧と各トランジスタのゲートバイアス電圧との相関を示すグラフである。
【図６】前記補正トランジスタのゲート・ソース電圧とドレイン・ソース電流との相関を示すグラフである。
【図７】本実施形態１の高周波パワーモジュールを組み込んだ携帯電話機の一部を示す回路ブロックである。
【図８】本発明の他の実施形態（実施形態２）である高周波パワーモジュールの等価回路図である。
【図９】本実施形態２の高周波パワーモジュールを組み込んだ携帯電話機の一部を示す回路ブロックである。
【図１０】本実施形態２の高周波パワーモジュールを組み込んだ携帯電話機における最終段トランジスタのゲートバイアス電圧とパワーコントロール信号電圧の相関を示すグラフである。
【図１１】本発明の他の実施形態（実施形態３）である高周波パワーモジュールの等価回路図である。
【図１２】本実施形態３の高周波パワーモジュールにおける高出力モードおよび低出力モードにおけるパワーコントロール信号電圧と各トランジスタのゲートバイアス電圧との相関を示すグラフである。
【図１３】本実施形態３の高周波パワーモジュールにおける高出力モードおよび低出力モードにおける出力電力と効率との相関を示すグラフである。
【図１４】本実施形態３の高周波パワーモジュールにおける高出力モードおよび低出力モードにおけるパワーコントロール信号電圧と出力電力との相関を示すグラフである。
【図１５】本実施形態３の高周波パワーモジュールと従来の高周波パワーモジュールにおける出力電力とＡＭ／ＡＭ特性との相関を示すグラフである。
【図１６】本実施形態３の高周波パワーモジュールを組み込んだ携帯電話機の一部を示す回路ブロックである。
【符号の説明】
１…高周波電力増幅器（高周波パワーモジュール）、２…配線基板、３…キャップ、４…周壁、５…フック支持アーム、６…フック爪、１０…入力端子（Ｐin）、１１…パワーコントロール端子（Bias SW)、１２…グランド端子（ＧＮＤ）、１３…パワーコントロール端子（Ｖapc）、１４…グランド端子、１５…電源端子（Ｖdd1）、１６…電源端子（Ｖdd2）、１７…グランド端子、１８…電源端子（Ｖdd3）、１９…出力端子（Ｐout）、２５〜２７…半導体チップ、３０…編みかけパターン部分、３１…ワイヤ、４０…補正回路、７０…発振器、７１…電力検出回路、７２…送信フィルタ、７３…アンテナ、７４…ＡＰＣ回路、８０…受信回路、８１…Ａ／Ｄ変換器、８２…コントロールロジック、８３…出力電力レベル制御回路、８４…コントロールロジック（Ａ）、８５…Ｄ／Ａ変換器、８６…出力電力補正制御回路、８７…コントロールロジック（Ｂ）、８８…Ａ／Ｄ変換器、９０…電池、９５…モード切替え回路、９６…コントロールロジック（Ｃ）、９７…アナログスイッチ（ＳＷ）。

Claims

第１端子と第２端子と制御端子とを各々有する複数の半導体増幅素子と、
入力端子と、
出力端子と、
第１電源端子と、
第２電源端子と、
バイアス供給端子と、
出力制御回路と、
出力モード指定端子とを具備して成り、
上記複数の半導体増幅素子は、第１の半導体増幅素子と第２の半導体増幅素子とを有し、
上記第１の半導体増幅素子は、
制御端子には入力端子に供給される信号に応答した信号が供給されると共に、バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続され、
第２端子が第２電源端子に接続され、
上記第２の半導体増幅素子は、
制御端子が第１の半導体増幅素子の第１端子に電気的に接続されると共に、バイアス供給端子に接続され、
第１端子が第１電源端子と出力端子とに接続され、
第２端子が第２電源端子に接続され、
上記第１の半導体増幅素子の第１端子と第２端子との間を流れる電流が、上記第２の半導体増幅素子の第１端子と第２端子との間を流れる電流より小さくなるよう半導体増幅素子が構成され、
出力制御回路は、
上記第２の半導体増幅素子の制御端子とバイアス供給端子との間に接続され、
第１の出力モードでは、半導体増幅回路の出力が所定のレベルに制限されるように、上記第２の半導体増幅素子の制御端子に供給するバイアスレベルを制御し、第２の出力モードでは、半導体増幅回路の出力に応じて、上記第２の半導体増幅素子の制御端子に供給するバイアスレベルを制御する半導体増幅回路。
請求項１において、上記複数の半導体増幅素子は、
更に第３の半導体増幅素子を有し、
第３の半導体増幅素子は、上記第１の半導体増幅素子と入力端子との間に接続され、
制御端子が入力端子に接続されると共に、バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続されると共に上記第１の半導体増幅素子の制御端子に電気的に接続され、
第２端子が第２電源端子に接続され、
第３の半導体増幅素子の第１端子と第２端子との間を流れる電流が、上記第２の半導体増幅素子の第１端子と第２端子との間を流れる電流より小さくなるよう半導体増幅素子が構成されたことを特徴とする半導体増幅回路。
請求項２において、上記出力制御回路は、
上記第１の出力モードでは、最大出力時に第２の半導体増幅素子の制御端子へ供給するバイアスレベルが、他の半導体増幅素子の制御端子へ供給するバイアスレベルより低いことを特徴とする半導体増幅回路。
請求項３において、上記出力制御回路は、
補正用半導体増幅素子とスイッチ用半導体増幅素子とを具備して成り、
補正用半導体増幅素子は、
第１端子は上記バイアス供給端子に接続され、
第２端子は第２電源端子に接続され、
制御端子は抵抗性素子を介してバイアス供給端子に接続され、
スイッチ用半導体増幅素子は、
第１端子は上記補正用半導体増幅素子の制御端子に接続され、
第２端子は第２電源端子に接続され、
制御端子は上記出力モード指定端子に接続されたことを特徴とする半導体増幅回路。
請求項４において、上記半導体増幅回路は、
少なくとも上記第２の半導体増幅素子と上記補正用半導体増幅素子とが、同一半導体基板上に形成されたことを特徴とする半導体増幅回路。
請求項５において、上記半導体増幅回路は、
１の半導体基板上に形成されたことを特徴とする半導体増幅回路。
請求項６において、上記半導体増幅回路は、
上記複数の半導体増幅素子、上記補正用半導体増幅素子および上記スイッチ用半導体増幅素子が電界効果トランジスタを用いて形成されたことを特徴とする半導体増幅回路。
請求項６において、上記半導体増幅回路は、
上記複数の半導体増幅素子、上記補正用半導体増幅素子および上記スイッチ用半導体増幅素子がバイポーラ型トランジスタを用いて形成されたことを特徴とする半導体増幅回路。
請求項６において、上記半導体増幅回路は、
上記複数の半導体増幅素子、上記補正用半導体増幅素子および上記スイッチ用半導体増幅素子がヘテロ接合バイポーラトランジスタを用いて形成されたことを特徴とする半導体増幅回路。
第１端子と第２端子と制御端子とを有する複数の半導体増幅素子と、
入力端子と、
出力端子と、
第１電源端子と、
第２電源端子と、
バイアス供給端子と、
出力制御回路と、
出力モード指定端子とを具備して成り、
上記複数の半導体増幅素子は、第１の半導体増幅素子と第２の半導体増幅素子とを有し、
上記第１の半導体増幅素子は、
制御端子には入力端子に供給される信号に応答した信号が供給されると共に、バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続され、
第２端子が第２電源端子に接続され、
上記第２の半導体増幅素子は、
制御端子が第１の半導体増幅素子の第１端子に電気的に接続されると共に、上記出力制御回路に接続され、
第１端子が第１電源端子と出力端子とに接続され、
第２端子が第２電源端子に接続され、
出力制御回路は、
第２の半導体増幅素子の制御端子とバイアス供給端子との間に接続され、
第１の出力モードでは、第２の半導体増幅素子の制御端子に供給するバイアスレベルが一定となるように制御し、
第２の出力モードでは、半導体増幅回路の出力に応じて、第２の半導体増幅素子の制御端子に供給するバイアスレベルを制御する半導体増幅回路。
請求項１０において、上記複数の半導体増幅素子は、
更に第３の半導体増幅素子を有し、
第３の半導体増幅素子は、上記第１の半導体増幅素子と入力端子との間に接続され、
制御端子が入力端子に接続されると共に、バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続されると共に上記第１の半導体増幅素子の制御端子に電気的に接続され、
第２端子が第２電源端子に接続されたことを特徴とする半導体増幅回路。
請求項１１において、上記出力制御回路は、
上記第１の出力モードでは、最大出力時に第２の半導体増幅素子の制御端子に供給するバイアスレベルが、上記第１又は上記第３の半導体増幅素子に供給するバイアスレベルより低いことを特徴とする半導体増幅回路。
請求項１２において、上記半導体増幅回路は、
１の半導体基板上に形成されたことを特徴とする半導体増幅回路。
請求項１３において、上記半導体増幅回路は、
上記複数の半導体増幅素子が電界効果トランジスタを用いて形成されたことを特徴とする半導体増幅回路。
請求項１３において、上記半導体増幅回路は、
上記複数の半導体増幅素子がバイポーラ型トランジスタを用いて形成されたことを特徴とする半導体増幅回路。
請求項１３において、上記半導体増幅回路は、
上記複数の半導体増幅素子がヘテロ接合バイポーラトランジスタを用いて形成されたことを特徴とする半導体増幅回路。
第１端子と第２端子と制御端子とを有する複数の半導体増幅素子と、
入力端子と、
出力端子と、
第１電源端子と、
第２電源端子と、
第１バイアス供給端子と、
第２バイアス供給端子とを具備して成り、
上記複数の半導体増幅素子は、第１の半導体増幅素子と第２の半導体増幅素子とを有し、
第１の半導体増幅素子は、
制御端子には入力端子に供給される信号に応答した信号が供給されると共に、第１バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続され、
第２端子が第２電源端子に接続され、
第２の半導体増幅素子は、
制御端子が第１の半導体増幅素子の第１端子に電気的に接続されると共に、第２バイアス供給端子に接続され、
第１端子が第１電源端子と出力端子とに接続され、
第２端子が第２電源端子に接続され、
第１の出力モードでは、第２バイアス供給端子より供給するバイアスレベルが一定となるよう制御し、
第２の出力モードでは、半導体増幅回路の出力に応じて、第２バイアス供給端子より供給するバイアスレベルを制御する半導体増幅回路。
請求項１７において、上記複数の半導体増幅素子は、
更に第３の半導体増幅素子を有し、
第３の半導体増幅素子は、上記第１の半導体増幅素子と入力端子との間に接続され、
制御端子が入力端子に接続されると共に、第１バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続されると共に上記第１の半導体増幅素子の制御端子に電気的に接続され、
第２端子が第２電源端子に接続されたことを特徴とする半導体増幅回路。
請求項１８において、上記出力制御回路は、
上記第１の出力モードでは、最大出力時に第２バイアス供給端子より供給するバイアスレベルは、上記第１バイアス供給端子より供給するバイアスレベルより低いことを特徴とする半導体増幅回路。
請求項１９において、上記半導体増幅回路は、
１の半導体基板上に形成されたことを特徴とする半導体増幅回路。
請求項２０において、上記半導体増幅回路は、
上記複数の半導体増幅素子が電界効果トランジスタを用いて形成されたことを特徴とする半導体増幅回路。
請求項２０において、上記半導体増幅回路は、
上記複数の半導体増幅素子がバイポーラ型トランジスタを用いて形成されたことを特徴とする半導体増幅回路。
請求項２０において、上記半導体増幅回路は、
上記複数の半導体増幅素子がヘテロ接合バイポーラトランジスタを用いて形成されたことを特徴とする半導体増幅回路。
第１端子と第２端子と制御端子とを各々有する複数の半導体増幅素子と、
入力端子と、
出力端子と、
第１電源端子と、
第２電源端子と、
バイアス供給端子と、
出力制御回路と、
出力モード指定端子とを具備して成り、
上記複数の半導体増幅素子は、第１段の半導体増幅素子と出力段の半導体増幅素子とを有し、
上記第１段の半導体増幅素子は、
制御端子には入力端子に供給される信号に応答した信号が供給されると共に、バイアス供給端子より所定レベルのバイアスが供給され、
第１端子が第１電源端子に接続され、
第２端子が第２電源端子に接続され、
上記出力段の半導体増幅素子は、
制御端子が第１段の半導体増幅素子の第１端子に電気的に接続されると共に、バイアス供給端子に接続され、
第１端子が第１電源端子と出力端子とに接続され、
第２端子が第２電源端子に接続され、
上記第１段の半導体増幅素子の第１端子と第２端子との間を流れる電流が、上記出力段の半導体増幅素子の第１端子と第２端子との間を流れる電流より小さくなるよう半導体増幅素子が構成され、
出力制御回路は、
上記出力段の半導体増幅素子の制御端子とバイアス供給端子との間に接続され、第１の出力モードでは、半導体増幅回路の出力が所定のレベルに制限されるように、上記出力段の半導体増幅素子の制御端子に供給するバイアスレベルを制御し、
第２の出力モードでは、半導体増幅回路の出力に応じて、上記出力段の半導体増幅素子の制御端子に供給するバイアスレベルを制御する半導体増幅回路。