JP3725398B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3725398B2 JP3725398B2 JP2000103303A JP2000103303A JP3725398B2 JP 3725398 B2 JP3725398 B2 JP 3725398B2 JP 2000103303 A JP2000103303 A JP 2000103303A JP 2000103303 A JP2000103303 A JP 2000103303A JP 3725398 B2 JP3725398 B2 JP 3725398B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- oxide film
- film
- predetermined depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 72
- 239000003990 capacitor Substances 0.000 claims description 26
- 239000012298 atmosphere Substances 0.000 claims description 20
- 230000001590 oxidative effect Effects 0.000 claims description 15
- 230000001603 reducing effect Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 57
- 229910052710 silicon Inorganic materials 0.000 description 57
- 239000010703 silicon Substances 0.000 description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 55
- 229910052814 silicon oxide Inorganic materials 0.000 description 55
- 229910052581 Si3N4 Inorganic materials 0.000 description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 34
- 238000000137 annealing Methods 0.000 description 27
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- 239000012535 impurity Substances 0.000 description 16
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 8
- 238000013508 migration Methods 0.000 description 7
- 230000005012 migration Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＲＡＭの製造方法、特にトレンチキャパシタの製造方法に関する。
【０００２】
【従来の技術】
トレンチキャパシタを形成する工程において、寄生トランジスタの発生を抑えるためにトレンチ上部の側面に絶縁膜（以降「カラー酸化膜」と言う）を形成する。このカラー酸化膜を形成するのに、カラー酸化膜を形成したい部分を酸化して熱酸化膜を形成するプロセスがある。
【０００３】
【発明が解決しようとする課題】
トレンチは一般に、シリコン基板をＲＩＥ法を用いてエッチングすることにより形成される。このＲＩＥを行った後は、トレンチ１のシリコン基板表面より浅い領域では、図１（ａ）に示したようにトレンチ径形状が楕円形状である。しかし、トレンチの深さ約０．５μｍより深い位置から下方においては、図１（ｂ）に示したようにトレンチ径形状が長方形又は長方形に近い形状となる。そして、トレンチ径形状が長方形又は長方形に近い形状の部分を酸化すると、図１（ｂ）に示したように、四隅（角）で酸化が進まず、他の面の酸化膜厚に比べて膜厚が薄くなってしまう。
すると、その後のウェットエッチング等の工程において酸化膜厚が薄い部分が完全に除去されてしまうおそれがある。そして、トレンチ側面のシリコン基板表面が露出してしまうことがある。トレンチ側面のシリコン基板表面が露出すると、その後の不純物拡散工程で、その露出表面からシリコン基板中に不純物が拡散してしまう。これにより、情報転送用のセルトランジスタとプレート電極との絶縁ができなくなってしまう。
また、ウェットエッチング等の工程において酸化膜厚が薄い部分が完全には除去されないとしても、酸化膜が薄くなることにより、縦型寄生トランジスタのしきい値を動作上問題ない状態にすることができなくなる。これにより、縦方向のリーク電流の増加を招き、半導体装置の特性を劣化させることとなる。
【０００４】
本発明は、上記問題点に鑑みてなされたものであり、トレンチ側壁の酸化膜の膜厚をほぼ均一にすることにより半導体装置の特性を向上させることを目的とする。
【０００５】
【課題を解決するための手段】
本発明にかかる半導体装置は、半導体基板に形成されたトレンチと、前記トレンチの基板表面から所定の深さまでの側面に形成された熱酸化膜と、前記トレンチ内の表面に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜の表面に形成されたストレージ電極と、前記半導体基板内であって、前記キャパシタ絶縁膜を挟んで前記ストレージ電極と対向する位置に形成されたプレート電極と、ソース／ドレイン領域の一方が前記ストレージ電極と電気的に接続されたトランジスタとを具備し、前記トレンチの前記所定の深さにおける断面形状は略八面体であることを特徴とする。
ここで、前記トレンチの基板表面付近における断面形状は略楕円形であることも考えられる。また、前記所定の深さは、半導体基板の表面から０．５μｍ乃至１．６μｍ程度であることが考えられる。
本発明にかかる半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、前記トレンチを非酸化性雰囲気中で熱処理する工程と、前記トレンチの基板表面から所定の深さまでの表面に選択的に熱酸化膜を形成する工程と、前記トレンチの底面から前記所定の深さまでの側面から不純物を拡散させてプレート電極を形成する工程と、前記トレンチ内にキャパシタ絶縁膜を形成する工程と、前記トレンチ内にストレージ電極を形成する工程と、前記半導体基板上に、ソース／ドレイン拡散層のうち一方が前記ストレージ電極と電気的に接続されたトランジスタを形成する工程とを具備することを特徴とする。
【０００６】
ここで、前記熱酸化膜は、前記トレンチの底部から所定の深さまでの表面にマスク膜を形成した後、前記トレンチを熱酸化する工程とにより形成されることが考えられる。また、前記所定の深さは、半導体基板の表面から０．５μｍ乃至１．６μｍ程度であることが考えられる。また、前記熱処理は還元性のある非酸化性雰囲気中で行うことが好ましい。前記熱処理は、９００℃以上１０００℃以下、１００Ｔｏｒｒ以上の条件で行うことが好ましい。前記熱処理は、９００℃以上、１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の条件で行うことが好ましい。
これにより、本発明にかかる半導体装置は、トレンチ側壁のカラー酸化膜の膜厚がほぼ均一であり、縦型寄生トランジスタのしきい値を制御しやすくでき、また、その後のエッチング工程において酸化膜が完全には除去されることを抑制することが可能となる。
また、本発明にかかる半導体装置の製造方法によると、トレンチ側壁の酸化膜の膜厚をほぼ均一にすることにより半導体装置の特性を向上させることを可能となる。
【０００７】
【発明の実施の形態】
＜第1の実施の形態＞
本発明の第１の実施の形態について図面（図２〜図１３）を参酌して説明する。図２に本発明の第１の実施の形態にかかる半導体装置（ここでは、ＤＲＡＭセルを例に取る）の断面図を示す。このＤＲＡＭセルは情報蓄積用のトレンチキャパシタ２及び情報転送用のＭＯＳトランジスタ３からなる。トレンチキャパシタ２は、プレート電極７、キャパシタ絶縁膜８及びストレージ電極９からなる。トレンチキャパシタ２は２つが隣り合わせで形成されおり、素子分離領域１５で素子分離されている。トレンチキャパシタ２が形成されるトレンチは、カラー酸化膜の下部より上方における上面から見た断面形状がほぼ八角形になっている。なお、プレート電極７はなくても構わない。この場合は、ストレージ電極９に電圧がかかったときに、ｐ型シリコン基板２８のトレンチキャパシタ２に隣接した領域にプレート電極が形成されることとなる。ＭＯＳトランジスタ３は、ｐ型シリコン基板２８内に形成されたソース／ドレイン領域１０、ｐ型シリコン基板２８上に形成されたゲート絶縁膜１３及びゲート絶縁膜１３上に形成されたゲート電極１１からなる。
【０００８】
ストレージ電極９は、導電膜１２及び埋め込みストラップ２４を介してソース／ドレイン領域１０の一方と電気的に接続されている。ゲート電極１１に電圧を加えることによりソース／ドレイン領域１０の一方はその他方と電気的に接続される。ソース／ドレイン領域１０の他方は、ビット線コンタクト５を介してビット線４に接続されている。これにより、トレンチキャパシタ２に蓄積された情報をビット線４に転送することが可能となる。ここで、ビット線４とビット線コンタクト５は同時に形成されたものであっても構わない。
トレンチキャパシタ２の上部の側面に例えばシリコン酸化膜からなるカラー酸化膜１４が形成されている。このカラー酸化膜１４の底部はｐ型シリコン基板２８の上面から深さ約１．２μｍから１．３μｍ程度になるように形成されている。
次に、図２に示したＤＲＡＭの製造方法について図面（図３〜図１３）を参酌して説明する。
まず、図３に示したようにトレンチ１９を形成する。それには、まず熱酸化法を用いてｐ型シリコン基板２８上にシリコン酸化膜１６を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜１７を厚さ２００ｎｍ程度、ＴＥＯＳ膜を厚さ７００ｎｍ程度にそれぞれ形成する。さらに、通常のリソグラフィー工程により図示せぬレジストをマスクとしてＴＥＯＳ膜１８及びシリコン窒化膜１７のうちトレンチを形成する部分をエッチングする。そして、図示せぬレジストを除去した後、ＴＥＯＳ膜１８をマスクとしてｐ型シリコン基板２８をエッチングすることにより、トレンチ１９を深さ７μｍ程度に形成する。このトレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面は楕円形であるが、深さ０．５μｍ程度より深い部分の断面は長方形に近い形になっている。
【０００９】
次に、図４に示したように、熱酸化法を用いてトレンチ１９の表面を酸化し、シリコン酸化膜２０を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜２１を厚さ８ｎｍ程度に形成する。このシリコン窒化膜２１は、後述するようにカラー酸化膜を形成する際のマスクとなるものである。
次に、図５に示したように、回転塗布法を用いて全面にレジストを形成する。そして、例えばＣＤＥ（Chemical Dry Etching）法などのレジストエッチバックによりレジストをエッチングする。これにより、レジストの上面をトレンチ１９のｐ型シリコン基板２８上面から深さ０．５〜１．６μｍ程度となるようにする。
次に、図６に示したように、レジスト２２をマスクとしてＣＤＥ法を用いることにより、トレンチ１９のうちレジスト２２の上面より上に形成されているシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いて、シリコン酸化膜２０のうち、表面にシリコン窒化膜２１が形成されていない部分を除去する。このシリコン酸化膜２０の一部を除去する工程は、レジスト２２を除去する工程（図７参照）の後で行っても構わない。
【００１０】
次に、図７に示したように、アッシングなどによりレジスト２２を除去する。
そして、例えば水素雰囲気などの非酸化性雰囲気中で、温度が９００℃から１０００℃程度、圧力が３８０Ｔｏｒｒ程度、時間が１０分程度の条件でアニール処理（熱処理）を行う。図８は図７におけるＡ−Ａ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、アニール処理前においては、ｐ型シリコン基板２８の上面から深さ０．５μｍ程度以上の深さの部分の上面から見た断面形状は、長方形又は長方形に近い形状であった。しかし、アニール処理により、その断面形状が結晶面を反映して八角形又は八角形に近い形状となる。なお、トレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面も、アニール処理後は八角形又は八角形に近い形状になる。また、このアニール処理によりトレンチ１９付近のｐ型シリコン基板２８に含まれる不純物が外方拡散される。このため、トレンチ１９付近では不純物濃度がｐ型シリコン基板２８の通常の濃度よりも薄くなる。ここで、図７のアニール処理は、温度９２５℃程度、圧力３８０Ｔｏｒｒ程度、時間が１０分程度の条件がより好ましい。また、雰囲気は還元性のある非酸化性雰囲気、例えば還元性水素雰囲気中で行うことが望ましい。これらの条件は、高温、低圧であればあるほど、シリコンマイグレーションが大きく生じ、短時間でトレンチ断面形状を八角形とすることが可能となる。一方、低温、高圧であれば、シリコンマイグレーションが小さくなり、トレンチ断面形状を八角形とするのに時間がかかるが、形状の均一性は向上する利点がある。
【００１１】
次に、図９に示したように、シリコン窒化膜２１をマスクとしてトレンチ１９表面を酸化することにより、シリコン酸化膜２３をトレンチ１９表面のうちシリコン窒化膜２１が形成されていない部分に選択的に厚さ５０ｎｍ程度に形成する。このシリコン酸化膜２３がカラー酸化膜となるものである。
図１０は図９におけるＢ−Ｂ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、八角形のトレンチ断面形状においては、シリコン酸化膜２３が全体としてほぼ均一に形成される。すなわち、従来技術（図１（ｂ）参照）のように極端に膜厚が薄くなる部分が形成されることを抑制することができる。
次に、図１１に示したように、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いてシリコン酸化膜２０を除去する。この工程で、シリコン酸化膜２３も表面が除去されることとなる。しかし、本実施の形態によると、シリコン酸化膜２３は膜厚がほぼ均一に形成されているため、表面が除去されても極端に膜厚の薄い部分やｐ型シリコン基板２８が露出するような箇所の発生を抑制することが可能となる。
【００１２】
次に、図１２に示したように、通常の技術を用いて、トレンチ１９のうちｐ型シリコン基板２８が露出している部分から例えばＡｓ（砒素）などの不純物を拡散させる。これにより、プレート電極７が形成される。上述したように、このプレート電極を形成しなくても構わない。
次に、図１３に示したように、通常の技術により、トレンチ１９内の表面のうち所定の高さまでに例えばＮＯ膜などのキャパシタ絶縁膜８を形成する。さらに、通常の技術により、トレンチ１９内のキャパシタ絶縁膜８の表面に例えばＡｓがドープされたポリシリコン膜などのストレージ電極９を形成する。
その後、通常の技術を用いて図２に示したＤＲＡＭが形成される。
本発明の第１の実施の形態によると、トレンチ側壁のカラー酸化膜の膜厚をほぼ均一に形成することが可能となる。これにより、縦型寄生トランジスタのしきい値を制御しやすくできる。つまり、プレート電極７とソース／ドレイン領域１０との間のリーク電流を抑制することが可能となる。また、その後のエッチング工程においてカラー酸化膜が完全に除去されることを抑制することが可能となる。
また、図７のアニール処理を還元性のある非酸化性雰囲気で行えば、トレンチ１９内のｐ型シリコン基板２８表面に自然酸化膜が形成されても、これを除去することが可能となる。
【００１３】
ここで、上記アニール処理の条件について図３４（ａ）〜（ｃ）に示す。
図３４（ａ）に示したように、アニール処理の条件として、９５０℃以上の高温であれば処理に必要な時間を短くすることが可能となる。また、図３４（ｂ）に示したように、１００Ｔｏｒｒ以下の低圧であれば処理に必要な時間を短くすることが可能となる。
また、高温・高圧下でアニール処理を行うと、トレンチ１９の断面形状の長辺が短くなり、短辺が長くなる方向に変形しやすくなる。そのため、埋め込みストラップ２４がゲート電極１１方向に延びることから、チャネル長が短くなるショートチャネル効果を引き起こすこととなる。これに対して、アニール処理を温度９５０℃以下の低温とすればショートチャネル効果を抑制することができ、かつ、１０Ｔｏｒｒ程度の低圧力にすることにより、アニール処理の時間を短くすることが可能となる（図３４（ｃ）参照）。
また、温度が９５０℃以下、圧力が１００Ｔｏｒｒ以上の低温・高圧下でアニール処理を行うことにより、トレンチの断面形状を均一なものとすることが可能となる。
さらに、図７及び図８に示したアニール処理によってトレンチ１９付近のシリコン基板1における不純物濃度が薄くなっている。このため、プレート電極７を拡散層により形成しない半導体装置においては、ストレージ電極９に電圧を加えてトレンチ１９周囲にプレート電極を形成する際の反転しきい値が低下し、プレート電極を形成しやすくなる利点がある。
【００１４】
＜第２の実施の形態＞
本発明の第２の実施の形態にかかる半導体装置の製造方法について図面（図１４〜図２２）を参酌して説明する。本発明の第２の実施の形態にかかる半導体装置（ここでは、ＤＲＡＭセルを例に取る）の断面図は図２に示したものと同様である。
まず、図１４に示したようにトレンチ１９を形成する。それには、まず熱酸化法を用いてｐ型シリコン基板２８上にシリコン酸化膜１６を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜１７を厚さ２００ｎｍ程度、ＴＥＯＳ膜を厚さ７００ｎｍ程度にそれぞれ形成する。さらに、通常のリソグラフィー工程により図示せぬレジストをマスクとしてＴＥＯＳ膜１８及びシリコン窒化膜１７のうちトレンチを形成する部分をエッチングする。そして、図示せぬレジストを除去した後、ＴＥＯＳ膜１８をマスクとしてｐ型シリコン基板２８をエッチングすることにより、トレンチ１９を深さ７μｍ程度に形成する。このトレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面は楕円形であるが、深さ０．５μｍ程度より深い部分の断面は長方形に近い形になっている。
【００１５】
次に、図１５に示したように、ｎ型不純物を含んだ膜、例えばＡｓＳＧ膜２５を厚さ１０〜１５ｎｍ程度に形成する。そして、全面にレジスト２６を塗布した後、I-line recess やＣＤＥ法を用いたレジストエッチバックすることにより、レジスト２６をトレンチ１９内の所定の深さにまで形成する。この所定の深さはプレート電極を形成する位置により定まる。ここでは、ｐ型シリコン基板２８の上面から深さ１．４μｍ程度とする。
次に、図１６に示したように、レジスト２６をマスクとしてフッ酸系のウェットエッチング法を用いることにより、ＡｓＳＧ膜２５の一部を除去する。これにより、ＡｓＳＧ膜２５をトレンチ１９内のレジスト２６が形成されている深さくらいまでの表面にのみ残すことが可能となる。さらに、アッシングによりレジスト２６を除去する。
次に、図１７に示したように、全面にＴＥＯＳ膜２７を１０ｎｍ〜２０ｎｍ程度に形成する。そして、アルゴン雰囲気中で１０００℃程度、３０分程アニール処理することにより、ＡｓＳＧ膜２５に含まれる不純物Ａｓをｐ型シリコン基板２８に拡散させる。これにより、プレート電極７が形成される。ここで、ＴＥＯＳ膜２７は不純物Ａｓが外方拡散するのを防止するためのものである。なお第１の実施の形態と同様、このプレート電極を形成しなくても構わない。
【００１６】
次に、図１８に示したように、フッ酸系のウェットエッチング法を用いてＡｓＳＧ膜２５及びＴＥＯＳ膜２７を除去する。
次に、図１９に示したように、熱酸化法を用いてトレンチ１９の表面を酸化し、シリコン酸化膜２０を厚さ５ｎｍ程度に形成する。そして、ＣＶＤ法を用いて全面にシリコン窒化膜２１を厚さ８ｎｍ程度に形成する。このシリコン窒化膜２１は、後述するようにカラー酸化膜を形成する際のマスクとなるものである。さらに、図示せぬレジストを全面に形成した後、レジストエッチバックによりレジストの上面をトレンチ１９のｐ型シリコン基板２８上面から深さ１．２〜１．３μｍ程度となるようにする。そして、そのレジストをマスクとしてＣＤＥ法を用いることにより、トレンチ１９のうちレジストの上面より上に形成されているシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いて、シリコン酸化膜２０のうち、表面にシリコン窒化膜２１が形成されていない部分を除去する。最後に、アッシングなどによりレジスト２２を除去する。
次に、例えば水素雰囲気などの非酸化性雰囲気中で、温度が９００℃から１０００℃程度、圧力が３８０Ｔｏｒｒ程度、時間が１０分程度の条件でアニール処理（熱処理）を行う。
【００１７】
図２０は図１９におけるＣ−Ｃ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、アニール処理前においては、ｐ型シリコン基板２８の上面から深さ０．５μｍ程度以上の深さの部分の上面から見た断面形状は、長方形又は長方形に近い形状であった。しかし、アニール処理により、その断面形状が結晶面を反映して八角形又は八角形に近い形状となる。なお、トレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面もアニール処理後は八角形又は八角形に近い形状となる。また、このアニール処理によりトレンチ１９付近のｐ型シリコン基板２８に含まれる不純物が外方拡散される。このため、トレンチ１９付近では不純物濃度がｐ型シリコン基板２８の通常の濃度よりも薄くなる。ここで、図１９のアニール処理は、温度９２５℃程度、圧力３８０Ｔｏｒｒ程度、時間が１０分程度の条件がより好ましい。また、雰囲気は還元性のある非酸化性雰囲気、例えば還元性水素雰囲気中で行うことが望ましい。これらの条件は、高温、低圧であればあるほど、シリコンマイグレーションが大きく生じ、短時間でトレンチ断面形状を八角形とすることが可能となる。一方、低温、高圧であれば、シリコンマイグレーションが小さくなり、トレンチ断面形状を八角形とするのに時間がかかるが、形状の均一性は向上する利点がある。
【００１８】
次に、図２１に示したように、シリコン窒化膜２１をマスクとしてトレンチ１９表面を酸化することにより、シリコン酸化膜２３をトレンチ１９表面のうちシリコン窒化膜２１が形成されていない部分に選択的に厚さ５０ｎｍ程度に形成する。このシリコン酸化膜２３がカラー酸化膜となるものである。そして、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いてシリコン酸化膜２０を除去する。この工程で、シリコン酸化膜２３も表面が除去されることとなる。しかし、本実施の形態によると、シリコン酸化膜２３は膜厚がほぼ均一に形成されているため、表面が除去されても極端に膜厚の薄い部分やｐ型シリコン基板２８が露出するような箇所の発生を抑制することが可能となる。
図２２は図２１におけるＤ−Ｄ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、八角形のトレンチ断面形状においては、シリコン酸化膜２３が全体としてほぼ均一に形成される。すなわち、従来技術（図１（ｂ）参照）のように極端に膜厚が薄くなる部分が形成されることを抑制することができる。
【００１９】
これ以降の工程は、第１の実施の形態で示した工程（図１３、図２参照）により、図２に示したＤＲＡＭが形成される。
本発明の第２の実施の形態によると、第１の実施の形態と同様の効果を得ることができる。
＜第３の実施の形態＞
本発明の第３の実施の形態にかかる半導体装置の製造方法について図面（図２３〜図３３）を参酌して説明する。本発明の第３の実施の形態にかかる半導体装置（ここでは、ＤＲＡＭセルを例に取る）の断面図は図２に示したものと同様である。
まず、図２３に示したようにトレンチ１９を形成する。それには、まず熱酸化法を用いてｐ型シリコン基板２８上にシリコン酸化膜１６を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜１７を厚さ２００ｎｍ程度、ＴＥＯＳ膜を厚さ７００ｎｍ程度にそれぞれ形成する。さらに、通常のリソグラフィー工程により図示せぬレジストをマスクとしてＴＥＯＳ膜１８及びシリコン窒化膜１７のうちトレンチを形成する部分をエッチングする。そして、図示せぬレジストを除去した後、ＴＥＯＳ膜１８をマスクとしてｐ型シリコン基板２８をエッチングすることにより、トレンチ１９を深さ７μｍ程度に形成する。このトレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面は楕円形であるが、深さ０．５μｍ程度より深い部分の断面は長方形に近い形になっている。
【００２０】
そして、例えば水素雰囲気などの非酸化性雰囲気中で、温度が９００℃から１０００℃程度、圧力が３８０Ｔｏｒｒ程度、時間が１０分程度の条件でアニール処理（熱処理）を行う。図２４は図２３におけるＥ−Ｅ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、アニール処理前においては、ｐ型シリコン基板２８の上面から深さ０．５μｍ程度以上の深さの部分の上面から見た断面形状は、長方形又は長方形に近い形状であった。しかし、アニール処理により、その断面形状が結晶面を反映して八角形又は八角形に近い形状となる。なお、トレンチ１９の上面から見た断面もアニール処理後は八角形又は八角形に近い形状となる。また、このアニール処理によりトレンチ１９付近のｐ型シリコン基板２８に含まれる不純物が外方拡散される。このため、トレンチ１９付近では不純物濃度がｐ型シリコン基板２８の通常の濃度よりも薄くなる。ここで、図２３のアニール処理は、温度９２５℃程度、圧力３８０Ｔｏｒｒ程度、時間が１０分程度の条件がより好ましい。また、雰囲気は還元性のある非酸化性雰囲気、例えば還元性水素雰囲気中で行うことが望ましい。これらの条件は、高温、低圧であればあるほど、シリコンマイグレーションが大きく生じ、短時間でトレンチ断面形状を八角形とすることが可能となる。一方、低温、高圧であれば、シリコンマイグレーションが小さくなり、トレンチ断面形状を八角形とするのに時間がかかるが、形状の均一性は向上する利点がある。
【００２１】
次に、図２５に示したように、熱酸化法を用いてトレンチ１９の表面を酸化し、シリコン酸化膜２０を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜２１を厚さ８ｎｍ程度に形成する。このシリコン窒化膜２１は、後述するようにカラー酸化膜を形成する際のマスクとなるものである。
次に、図２６に示したように、回転塗布法を用いて全面にレジストを形成する。そして、例えばＣＤＥ（Chemical Dry Etching）法などのレジストエッチバックによりレジストをエッチングする。これにより、レジストの上面をトレンチ１９のｐ型シリコン基板２８上面から深さ１．２〜１．３μｍ程度となるようにする。
次に、図２７に示したように、レジスト２２をマスクとしてＣＤＥ法を用いることにより、トレンチ１９のうちレジスト２２の上面より上に形成されているシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いて、シリコン酸化膜２０のうち、表面にシリコン窒化膜２１が形成されていない部分を除去する。
次に、図２８に示したように、アッシングなどによりレジスト２２を除去する。
次に、図２９に示したように、シリコン窒化膜２１をマスクとしてトレンチ１９表面を酸化することにより、シリコン酸化膜２３をトレンチ１９表面のうちシリコン窒化膜２１が形成されていない部分に選択的に厚さ５０ｎｍ程度に形成する。このシリコン酸化膜２３がカラー酸化膜となるものである。
【００２２】
図３０は図２９におけるＦ−Ｆ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、八角形のトレンチ断面形状においては、シリコン酸化膜２３が全体としてほぼ均一に形成される。すなわち、従来技術（図１（ｂ）参照）のように極端に膜厚が薄くなる部分が形成されることを抑制することができる。
次に、図３１に示したように、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いてシリコン酸化膜２０を除去する。この工程で、シリコン酸化膜２３も表面が除去されることとなる。しかし、本実施の形態によると、シリコン酸化膜２３は膜厚がほぼ均一に形成されているため、表面が除去されても極端に膜厚の薄い部分やｐ型シリコン基板２８が露出するような箇所の発生を抑制することが可能となる。
次に、図３２に示したように、トレンチ１９のうちｐ型シリコン基板２８が露出している部分から例えばＡｓ（砒素）などの不純物を拡散させる。これにより、プレート電極７が形成される。上述したように、このプレート電極を形成しなくても構わない。
【００２３】
次に、図３３に示したように、通常の技術により、トレンチ１９内の表面のうち所定の高さまでに例えばＮＯ膜などのキャパシタ絶縁膜８を形成する。さらに、通常の技術により、トレンチ１９内のキャパシタ絶縁膜８の表面に例えばＡｓがドープされたポリシリコン膜などのストレージ電極９を形成する。
その後、通常の技術を用いて図２に示したＤＲＡＭが形成される。
本発明の第３の実施の形態によると、第１の実施の形態と同様の効果を得ることができる。
＜第１乃至第３の実施の形態の変形例＞
ところで、上記実施の形態ではいずれも、シリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いてプレート電極７を形成している。たとえば、第１の実施例においては、図１１に示す工程において、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去し、さらに、フッ酸系のエッチング剤を用いたウェットエッチング法を用いてシリコン酸化膜２０を除去した後、続く図１２に示す工程において、トレンチ１９のうちｐ型シリコン基板２８が露出している部分からｐ型シリコン基板２８に例えばＡｓ（砒素）などの不純物を拡散させることにより、プレート電極７を形成している。しかしながら、図１１に示すシリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いて、シリコン酸化膜２３をマスクとして用いて、ウェットエッチング法あるいはＣＤＥ法を用いてトレンチ１９に露出しているｐ型シリコン基板２８部分をエッチングし、図３５に示したように、トレンチ１９の径を拡大してもよい。すなわち、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径を拡大してもよい。その場合、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径はシリコン酸化膜２３の底部より浅い位置におけるトレンチ１９の径よりも大きくなる。すなわち、シリコン酸化膜２３の底部の深さである所定の深さから前記トレンチの底部までの前記トレンチの径は前記トレンチの基板表面からシリコン酸化膜２３の底部までの前記トレンチの径よりも大きくなる。このエッチング工程後、第１の実施の形態におけるのと同様に、図１２、１３に示す工程を経て、さらに、その後、通常の技術を用いて、素子分離膜１５、ソース／ドレイン領域１０、ゲート絶縁膜１３、ゲート電極１１、ゲートービット間層間絶縁膜６、ビット線コンタクト５、ビット線４、ビット線４上の層間絶縁膜２９等を形成することにより、図３６に示されるようなＤＲＡＭセルが形成される。トレンチ１９の径を拡大することにより、トレンチ１９の表面積が拡大し、それにより、トレンチキャパシタ２の容量を大きくすることができる。
【００２４】
第２の実施の形態においても同様であり、図２１に示すシリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いて、シリコン酸化膜２３をマスクとして用いて、ウェットエッチング法あるいはＣＤＥ法を用いてトレンチ１９に露出しているｐ型シリコン基板２８部分をエッチングし、図３５に示したように、トレンチ１９の径を拡大してもよい。すなわち、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径を拡大してもよい。その場合、したがって、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径はシリコン酸化膜２３の底部より浅い位置におけるトレンチ１９の径よりも大きくなる。すなわち、シリコン酸化膜２３の底部の深さである所定の深さから前記トレンチの底部までの前記トレンチの径は前記トレンチの基板表面からシリコン酸化膜２３の底部までの前記トレンチの径よりも大きくなる。このエッチング工程後、第２の実施例におけるのと同様に、図２３に示工程を経て、さらに、その後、通常の技術を用いて、素子分離膜１５、ソース／ドレイン領域１０、ゲート絶縁膜１３、ゲート電極１１、ゲートービット間層間絶縁膜６、ビット線コンタクト５、ビット線４、ビット線４上の層間絶縁膜２９等を形成することにより、図３６に示されるようなＤＲＡＭセルが形成される。トレンチ１９の径を拡大することにより、トレンチ１９の表面積が拡大し、それにより、トレンチキャパシタ２の容量を大きくすることができる。
【００２５】
第３の実施の形態においても同様であり、図２１に示すシリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いて、シリコン酸化膜２３をマスクとして用いて、ウェットエッチング法あるいはＣＤＥ法を用いてトレンチ１９に露出しているｐ型シリコン基板２８部分をエッチングし、図３５に示したように、トレンチ１９の径を拡大してもよい。すなわち、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径を拡大してもよい。その場合、したがって、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径はシリコン酸化膜２３の底部より浅い位置におけるトレンチ１９の径よりも大きくなる。すなわち、シリコン酸化膜２３の底部の深さである所定の深さから前記トレンチの底部までの前記トレンチの径は前記トレンチの基板表面からシリコン酸化膜２３の底部までの前記トレンチの径よりも大きくなる。このエッチング工程後、第３の実施例におけるのと同様に、図３３、３４に示した工程を経て、さらに、その後、通常の技術を用いて、素子分離膜１５、ソース／ドレイン領域１０、ゲート絶縁膜１３、ゲート電極１１、ゲートービット間層間絶縁膜６、ビット線コンタクト５、ビット線４、ビット線４上の層間絶縁膜２９等を形成することにより、図３６に示されるようなＤＲＡＭセルが形成される。トレンチ１９の径を拡大することにより、トレンチ１９の表面積が拡大し、それにより、トレンチキャパシタＴＣの容量を大きくすることができる。
【００２６】
【発明の効果】
本発明は、トレンチ側壁の酸化膜の膜厚をほぼ均一にすることにより半導体装置の特性を向上させることを可能とする。
【図面の簡単な説明】
【図１】 従来技術によるトレンチ側壁酸化後のトレンチ上部（基板表面付近）及びトレンチ下部（基板表面から深さ１μｍ以上）における酸化膜形状図。
【図２】 本発明の第1の実施の形態にかかる半導体装置の断面図。
【図３】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図４】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図５】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図６】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図７】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図８】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図９】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１０】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１１】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１２】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１３】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１４】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１５】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１６】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１７】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１８】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１９】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２０】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２１】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２２】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２３】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２４】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２５】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２６】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２７】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２８】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２９】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３０】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３１】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３２】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３３】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３４】 本発明におけるアニール温度・圧力とシリコンマイグレーションとの関係図。
【図３５】 本発明の第１乃至第３の実施の形態の変形例にかかる半導体装置の製造工程断面図。
【図３６】 本発明の第１乃至第３の実施の形態の変形例にかかる半導体装置の断面図。
【符号の説明】
１・…トレンチ、２・…酸化膜、３・…ＭＯＳトランジスタ、４・…ビット線、５・…ビット線コンタクト、６・…層間絶縁膜、７・…層間絶縁膜、８・…キャパシタ絶縁膜、９・…ストレージ電極、１０・…ソース／ドレイン領域、１１・…ゲート電極、１２・…導電膜、１３・…ゲート絶縁膜、１４・…カラー酸化膜、１５・…素子分離領域、１６・…シリコン酸化膜、１７・…シリコン窒化膜、１８・…ＴＥＯＳ膜、１９・…トレンチ、２０・…シリコン酸化膜、２１・…シリコン窒化膜、２２・…レジスト、２３・…シリコン酸化膜（カラー酸化膜）、２４・…埋め込みストラップ、２５・…ＡｓＳＧ膜、２６・…レジスト、２７・…ＴＥＯＳ膜、２８・…ｐ型シリコン基板、ＴＣ・…トレンチキャパシタ。
【発明の属する技術分野】
本発明は、ＤＲＡＭの製造方法、特にトレンチキャパシタの製造方法に関する。
【０００２】
【従来の技術】
トレンチキャパシタを形成する工程において、寄生トランジスタの発生を抑えるためにトレンチ上部の側面に絶縁膜（以降「カラー酸化膜」と言う）を形成する。このカラー酸化膜を形成するのに、カラー酸化膜を形成したい部分を酸化して熱酸化膜を形成するプロセスがある。
【０００３】
【発明が解決しようとする課題】
トレンチは一般に、シリコン基板をＲＩＥ法を用いてエッチングすることにより形成される。このＲＩＥを行った後は、トレンチ１のシリコン基板表面より浅い領域では、図１（ａ）に示したようにトレンチ径形状が楕円形状である。しかし、トレンチの深さ約０．５μｍより深い位置から下方においては、図１（ｂ）に示したようにトレンチ径形状が長方形又は長方形に近い形状となる。そして、トレンチ径形状が長方形又は長方形に近い形状の部分を酸化すると、図１（ｂ）に示したように、四隅（角）で酸化が進まず、他の面の酸化膜厚に比べて膜厚が薄くなってしまう。
すると、その後のウェットエッチング等の工程において酸化膜厚が薄い部分が完全に除去されてしまうおそれがある。そして、トレンチ側面のシリコン基板表面が露出してしまうことがある。トレンチ側面のシリコン基板表面が露出すると、その後の不純物拡散工程で、その露出表面からシリコン基板中に不純物が拡散してしまう。これにより、情報転送用のセルトランジスタとプレート電極との絶縁ができなくなってしまう。
また、ウェットエッチング等の工程において酸化膜厚が薄い部分が完全には除去されないとしても、酸化膜が薄くなることにより、縦型寄生トランジスタのしきい値を動作上問題ない状態にすることができなくなる。これにより、縦方向のリーク電流の増加を招き、半導体装置の特性を劣化させることとなる。
【０００４】
本発明は、上記問題点に鑑みてなされたものであり、トレンチ側壁の酸化膜の膜厚をほぼ均一にすることにより半導体装置の特性を向上させることを目的とする。
【０００５】
【課題を解決するための手段】
本発明にかかる半導体装置は、半導体基板に形成されたトレンチと、前記トレンチの基板表面から所定の深さまでの側面に形成された熱酸化膜と、前記トレンチ内の表面に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜の表面に形成されたストレージ電極と、前記半導体基板内であって、前記キャパシタ絶縁膜を挟んで前記ストレージ電極と対向する位置に形成されたプレート電極と、ソース／ドレイン領域の一方が前記ストレージ電極と電気的に接続されたトランジスタとを具備し、前記トレンチの前記所定の深さにおける断面形状は略八面体であることを特徴とする。
ここで、前記トレンチの基板表面付近における断面形状は略楕円形であることも考えられる。また、前記所定の深さは、半導体基板の表面から０．５μｍ乃至１．６μｍ程度であることが考えられる。
本発明にかかる半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、前記トレンチを非酸化性雰囲気中で熱処理する工程と、前記トレンチの基板表面から所定の深さまでの表面に選択的に熱酸化膜を形成する工程と、前記トレンチの底面から前記所定の深さまでの側面から不純物を拡散させてプレート電極を形成する工程と、前記トレンチ内にキャパシタ絶縁膜を形成する工程と、前記トレンチ内にストレージ電極を形成する工程と、前記半導体基板上に、ソース／ドレイン拡散層のうち一方が前記ストレージ電極と電気的に接続されたトランジスタを形成する工程とを具備することを特徴とする。
【０００６】
ここで、前記熱酸化膜は、前記トレンチの底部から所定の深さまでの表面にマスク膜を形成した後、前記トレンチを熱酸化する工程とにより形成されることが考えられる。また、前記所定の深さは、半導体基板の表面から０．５μｍ乃至１．６μｍ程度であることが考えられる。また、前記熱処理は還元性のある非酸化性雰囲気中で行うことが好ましい。前記熱処理は、９００℃以上１０００℃以下、１００Ｔｏｒｒ以上の条件で行うことが好ましい。前記熱処理は、９００℃以上、１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の条件で行うことが好ましい。
これにより、本発明にかかる半導体装置は、トレンチ側壁のカラー酸化膜の膜厚がほぼ均一であり、縦型寄生トランジスタのしきい値を制御しやすくでき、また、その後のエッチング工程において酸化膜が完全には除去されることを抑制することが可能となる。
また、本発明にかかる半導体装置の製造方法によると、トレンチ側壁の酸化膜の膜厚をほぼ均一にすることにより半導体装置の特性を向上させることを可能となる。
【０００７】
【発明の実施の形態】
＜第1の実施の形態＞
本発明の第１の実施の形態について図面（図２〜図１３）を参酌して説明する。図２に本発明の第１の実施の形態にかかる半導体装置（ここでは、ＤＲＡＭセルを例に取る）の断面図を示す。このＤＲＡＭセルは情報蓄積用のトレンチキャパシタ２及び情報転送用のＭＯＳトランジスタ３からなる。トレンチキャパシタ２は、プレート電極７、キャパシタ絶縁膜８及びストレージ電極９からなる。トレンチキャパシタ２は２つが隣り合わせで形成されおり、素子分離領域１５で素子分離されている。トレンチキャパシタ２が形成されるトレンチは、カラー酸化膜の下部より上方における上面から見た断面形状がほぼ八角形になっている。なお、プレート電極７はなくても構わない。この場合は、ストレージ電極９に電圧がかかったときに、ｐ型シリコン基板２８のトレンチキャパシタ２に隣接した領域にプレート電極が形成されることとなる。ＭＯＳトランジスタ３は、ｐ型シリコン基板２８内に形成されたソース／ドレイン領域１０、ｐ型シリコン基板２８上に形成されたゲート絶縁膜１３及びゲート絶縁膜１３上に形成されたゲート電極１１からなる。
【０００８】
ストレージ電極９は、導電膜１２及び埋め込みストラップ２４を介してソース／ドレイン領域１０の一方と電気的に接続されている。ゲート電極１１に電圧を加えることによりソース／ドレイン領域１０の一方はその他方と電気的に接続される。ソース／ドレイン領域１０の他方は、ビット線コンタクト５を介してビット線４に接続されている。これにより、トレンチキャパシタ２に蓄積された情報をビット線４に転送することが可能となる。ここで、ビット線４とビット線コンタクト５は同時に形成されたものであっても構わない。
トレンチキャパシタ２の上部の側面に例えばシリコン酸化膜からなるカラー酸化膜１４が形成されている。このカラー酸化膜１４の底部はｐ型シリコン基板２８の上面から深さ約１．２μｍから１．３μｍ程度になるように形成されている。
次に、図２に示したＤＲＡＭの製造方法について図面（図３〜図１３）を参酌して説明する。
まず、図３に示したようにトレンチ１９を形成する。それには、まず熱酸化法を用いてｐ型シリコン基板２８上にシリコン酸化膜１６を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜１７を厚さ２００ｎｍ程度、ＴＥＯＳ膜を厚さ７００ｎｍ程度にそれぞれ形成する。さらに、通常のリソグラフィー工程により図示せぬレジストをマスクとしてＴＥＯＳ膜１８及びシリコン窒化膜１７のうちトレンチを形成する部分をエッチングする。そして、図示せぬレジストを除去した後、ＴＥＯＳ膜１８をマスクとしてｐ型シリコン基板２８をエッチングすることにより、トレンチ１９を深さ７μｍ程度に形成する。このトレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面は楕円形であるが、深さ０．５μｍ程度より深い部分の断面は長方形に近い形になっている。
【０００９】
次に、図４に示したように、熱酸化法を用いてトレンチ１９の表面を酸化し、シリコン酸化膜２０を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜２１を厚さ８ｎｍ程度に形成する。このシリコン窒化膜２１は、後述するようにカラー酸化膜を形成する際のマスクとなるものである。
次に、図５に示したように、回転塗布法を用いて全面にレジストを形成する。そして、例えばＣＤＥ（Chemical Dry Etching）法などのレジストエッチバックによりレジストをエッチングする。これにより、レジストの上面をトレンチ１９のｐ型シリコン基板２８上面から深さ０．５〜１．６μｍ程度となるようにする。
次に、図６に示したように、レジスト２２をマスクとしてＣＤＥ法を用いることにより、トレンチ１９のうちレジスト２２の上面より上に形成されているシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いて、シリコン酸化膜２０のうち、表面にシリコン窒化膜２１が形成されていない部分を除去する。このシリコン酸化膜２０の一部を除去する工程は、レジスト２２を除去する工程（図７参照）の後で行っても構わない。
【００１０】
次に、図７に示したように、アッシングなどによりレジスト２２を除去する。
そして、例えば水素雰囲気などの非酸化性雰囲気中で、温度が９００℃から１０００℃程度、圧力が３８０Ｔｏｒｒ程度、時間が１０分程度の条件でアニール処理（熱処理）を行う。図８は図７におけるＡ−Ａ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、アニール処理前においては、ｐ型シリコン基板２８の上面から深さ０．５μｍ程度以上の深さの部分の上面から見た断面形状は、長方形又は長方形に近い形状であった。しかし、アニール処理により、その断面形状が結晶面を反映して八角形又は八角形に近い形状となる。なお、トレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面も、アニール処理後は八角形又は八角形に近い形状になる。また、このアニール処理によりトレンチ１９付近のｐ型シリコン基板２８に含まれる不純物が外方拡散される。このため、トレンチ１９付近では不純物濃度がｐ型シリコン基板２８の通常の濃度よりも薄くなる。ここで、図７のアニール処理は、温度９２５℃程度、圧力３８０Ｔｏｒｒ程度、時間が１０分程度の条件がより好ましい。また、雰囲気は還元性のある非酸化性雰囲気、例えば還元性水素雰囲気中で行うことが望ましい。これらの条件は、高温、低圧であればあるほど、シリコンマイグレーションが大きく生じ、短時間でトレンチ断面形状を八角形とすることが可能となる。一方、低温、高圧であれば、シリコンマイグレーションが小さくなり、トレンチ断面形状を八角形とするのに時間がかかるが、形状の均一性は向上する利点がある。
【００１１】
次に、図９に示したように、シリコン窒化膜２１をマスクとしてトレンチ１９表面を酸化することにより、シリコン酸化膜２３をトレンチ１９表面のうちシリコン窒化膜２１が形成されていない部分に選択的に厚さ５０ｎｍ程度に形成する。このシリコン酸化膜２３がカラー酸化膜となるものである。
図１０は図９におけるＢ−Ｂ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、八角形のトレンチ断面形状においては、シリコン酸化膜２３が全体としてほぼ均一に形成される。すなわち、従来技術（図１（ｂ）参照）のように極端に膜厚が薄くなる部分が形成されることを抑制することができる。
次に、図１１に示したように、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いてシリコン酸化膜２０を除去する。この工程で、シリコン酸化膜２３も表面が除去されることとなる。しかし、本実施の形態によると、シリコン酸化膜２３は膜厚がほぼ均一に形成されているため、表面が除去されても極端に膜厚の薄い部分やｐ型シリコン基板２８が露出するような箇所の発生を抑制することが可能となる。
【００１２】
次に、図１２に示したように、通常の技術を用いて、トレンチ１９のうちｐ型シリコン基板２８が露出している部分から例えばＡｓ（砒素）などの不純物を拡散させる。これにより、プレート電極７が形成される。上述したように、このプレート電極を形成しなくても構わない。
次に、図１３に示したように、通常の技術により、トレンチ１９内の表面のうち所定の高さまでに例えばＮＯ膜などのキャパシタ絶縁膜８を形成する。さらに、通常の技術により、トレンチ１９内のキャパシタ絶縁膜８の表面に例えばＡｓがドープされたポリシリコン膜などのストレージ電極９を形成する。
その後、通常の技術を用いて図２に示したＤＲＡＭが形成される。
本発明の第１の実施の形態によると、トレンチ側壁のカラー酸化膜の膜厚をほぼ均一に形成することが可能となる。これにより、縦型寄生トランジスタのしきい値を制御しやすくできる。つまり、プレート電極７とソース／ドレイン領域１０との間のリーク電流を抑制することが可能となる。また、その後のエッチング工程においてカラー酸化膜が完全に除去されることを抑制することが可能となる。
また、図７のアニール処理を還元性のある非酸化性雰囲気で行えば、トレンチ１９内のｐ型シリコン基板２８表面に自然酸化膜が形成されても、これを除去することが可能となる。
【００１３】
ここで、上記アニール処理の条件について図３４（ａ）〜（ｃ）に示す。
図３４（ａ）に示したように、アニール処理の条件として、９５０℃以上の高温であれば処理に必要な時間を短くすることが可能となる。また、図３４（ｂ）に示したように、１００Ｔｏｒｒ以下の低圧であれば処理に必要な時間を短くすることが可能となる。
また、高温・高圧下でアニール処理を行うと、トレンチ１９の断面形状の長辺が短くなり、短辺が長くなる方向に変形しやすくなる。そのため、埋め込みストラップ２４がゲート電極１１方向に延びることから、チャネル長が短くなるショートチャネル効果を引き起こすこととなる。これに対して、アニール処理を温度９５０℃以下の低温とすればショートチャネル効果を抑制することができ、かつ、１０Ｔｏｒｒ程度の低圧力にすることにより、アニール処理の時間を短くすることが可能となる（図３４（ｃ）参照）。
また、温度が９５０℃以下、圧力が１００Ｔｏｒｒ以上の低温・高圧下でアニール処理を行うことにより、トレンチの断面形状を均一なものとすることが可能となる。
さらに、図７及び図８に示したアニール処理によってトレンチ１９付近のシリコン基板1における不純物濃度が薄くなっている。このため、プレート電極７を拡散層により形成しない半導体装置においては、ストレージ電極９に電圧を加えてトレンチ１９周囲にプレート電極を形成する際の反転しきい値が低下し、プレート電極を形成しやすくなる利点がある。
【００１４】
＜第２の実施の形態＞
本発明の第２の実施の形態にかかる半導体装置の製造方法について図面（図１４〜図２２）を参酌して説明する。本発明の第２の実施の形態にかかる半導体装置（ここでは、ＤＲＡＭセルを例に取る）の断面図は図２に示したものと同様である。
まず、図１４に示したようにトレンチ１９を形成する。それには、まず熱酸化法を用いてｐ型シリコン基板２８上にシリコン酸化膜１６を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜１７を厚さ２００ｎｍ程度、ＴＥＯＳ膜を厚さ７００ｎｍ程度にそれぞれ形成する。さらに、通常のリソグラフィー工程により図示せぬレジストをマスクとしてＴＥＯＳ膜１８及びシリコン窒化膜１７のうちトレンチを形成する部分をエッチングする。そして、図示せぬレジストを除去した後、ＴＥＯＳ膜１８をマスクとしてｐ型シリコン基板２８をエッチングすることにより、トレンチ１９を深さ７μｍ程度に形成する。このトレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面は楕円形であるが、深さ０．５μｍ程度より深い部分の断面は長方形に近い形になっている。
【００１５】
次に、図１５に示したように、ｎ型不純物を含んだ膜、例えばＡｓＳＧ膜２５を厚さ１０〜１５ｎｍ程度に形成する。そして、全面にレジスト２６を塗布した後、I-line recess やＣＤＥ法を用いたレジストエッチバックすることにより、レジスト２６をトレンチ１９内の所定の深さにまで形成する。この所定の深さはプレート電極を形成する位置により定まる。ここでは、ｐ型シリコン基板２８の上面から深さ１．４μｍ程度とする。
次に、図１６に示したように、レジスト２６をマスクとしてフッ酸系のウェットエッチング法を用いることにより、ＡｓＳＧ膜２５の一部を除去する。これにより、ＡｓＳＧ膜２５をトレンチ１９内のレジスト２６が形成されている深さくらいまでの表面にのみ残すことが可能となる。さらに、アッシングによりレジスト２６を除去する。
次に、図１７に示したように、全面にＴＥＯＳ膜２７を１０ｎｍ〜２０ｎｍ程度に形成する。そして、アルゴン雰囲気中で１０００℃程度、３０分程アニール処理することにより、ＡｓＳＧ膜２５に含まれる不純物Ａｓをｐ型シリコン基板２８に拡散させる。これにより、プレート電極７が形成される。ここで、ＴＥＯＳ膜２７は不純物Ａｓが外方拡散するのを防止するためのものである。なお第１の実施の形態と同様、このプレート電極を形成しなくても構わない。
【００１６】
次に、図１８に示したように、フッ酸系のウェットエッチング法を用いてＡｓＳＧ膜２５及びＴＥＯＳ膜２７を除去する。
次に、図１９に示したように、熱酸化法を用いてトレンチ１９の表面を酸化し、シリコン酸化膜２０を厚さ５ｎｍ程度に形成する。そして、ＣＶＤ法を用いて全面にシリコン窒化膜２１を厚さ８ｎｍ程度に形成する。このシリコン窒化膜２１は、後述するようにカラー酸化膜を形成する際のマスクとなるものである。さらに、図示せぬレジストを全面に形成した後、レジストエッチバックによりレジストの上面をトレンチ１９のｐ型シリコン基板２８上面から深さ１．２〜１．３μｍ程度となるようにする。そして、そのレジストをマスクとしてＣＤＥ法を用いることにより、トレンチ１９のうちレジストの上面より上に形成されているシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いて、シリコン酸化膜２０のうち、表面にシリコン窒化膜２１が形成されていない部分を除去する。最後に、アッシングなどによりレジスト２２を除去する。
次に、例えば水素雰囲気などの非酸化性雰囲気中で、温度が９００℃から１０００℃程度、圧力が３８０Ｔｏｒｒ程度、時間が１０分程度の条件でアニール処理（熱処理）を行う。
【００１７】
図２０は図１９におけるＣ−Ｃ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、アニール処理前においては、ｐ型シリコン基板２８の上面から深さ０．５μｍ程度以上の深さの部分の上面から見た断面形状は、長方形又は長方形に近い形状であった。しかし、アニール処理により、その断面形状が結晶面を反映して八角形又は八角形に近い形状となる。なお、トレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面もアニール処理後は八角形又は八角形に近い形状となる。また、このアニール処理によりトレンチ１９付近のｐ型シリコン基板２８に含まれる不純物が外方拡散される。このため、トレンチ１９付近では不純物濃度がｐ型シリコン基板２８の通常の濃度よりも薄くなる。ここで、図１９のアニール処理は、温度９２５℃程度、圧力３８０Ｔｏｒｒ程度、時間が１０分程度の条件がより好ましい。また、雰囲気は還元性のある非酸化性雰囲気、例えば還元性水素雰囲気中で行うことが望ましい。これらの条件は、高温、低圧であればあるほど、シリコンマイグレーションが大きく生じ、短時間でトレンチ断面形状を八角形とすることが可能となる。一方、低温、高圧であれば、シリコンマイグレーションが小さくなり、トレンチ断面形状を八角形とするのに時間がかかるが、形状の均一性は向上する利点がある。
【００１８】
次に、図２１に示したように、シリコン窒化膜２１をマスクとしてトレンチ１９表面を酸化することにより、シリコン酸化膜２３をトレンチ１９表面のうちシリコン窒化膜２１が形成されていない部分に選択的に厚さ５０ｎｍ程度に形成する。このシリコン酸化膜２３がカラー酸化膜となるものである。そして、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いてシリコン酸化膜２０を除去する。この工程で、シリコン酸化膜２３も表面が除去されることとなる。しかし、本実施の形態によると、シリコン酸化膜２３は膜厚がほぼ均一に形成されているため、表面が除去されても極端に膜厚の薄い部分やｐ型シリコン基板２８が露出するような箇所の発生を抑制することが可能となる。
図２２は図２１におけるＤ−Ｄ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、八角形のトレンチ断面形状においては、シリコン酸化膜２３が全体としてほぼ均一に形成される。すなわち、従来技術（図１（ｂ）参照）のように極端に膜厚が薄くなる部分が形成されることを抑制することができる。
【００１９】
これ以降の工程は、第１の実施の形態で示した工程（図１３、図２参照）により、図２に示したＤＲＡＭが形成される。
本発明の第２の実施の形態によると、第１の実施の形態と同様の効果を得ることができる。
＜第３の実施の形態＞
本発明の第３の実施の形態にかかる半導体装置の製造方法について図面（図２３〜図３３）を参酌して説明する。本発明の第３の実施の形態にかかる半導体装置（ここでは、ＤＲＡＭセルを例に取る）の断面図は図２に示したものと同様である。
まず、図２３に示したようにトレンチ１９を形成する。それには、まず熱酸化法を用いてｐ型シリコン基板２８上にシリコン酸化膜１６を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜１７を厚さ２００ｎｍ程度、ＴＥＯＳ膜を厚さ７００ｎｍ程度にそれぞれ形成する。さらに、通常のリソグラフィー工程により図示せぬレジストをマスクとしてＴＥＯＳ膜１８及びシリコン窒化膜１７のうちトレンチを形成する部分をエッチングする。そして、図示せぬレジストを除去した後、ＴＥＯＳ膜１８をマスクとしてｐ型シリコン基板２８をエッチングすることにより、トレンチ１９を深さ７μｍ程度に形成する。このトレンチ１９のうちｐ型シリコン基板２８上面付近の部分の上面から見た断面は楕円形であるが、深さ０．５μｍ程度より深い部分の断面は長方形に近い形になっている。
【００２０】
そして、例えば水素雰囲気などの非酸化性雰囲気中で、温度が９００℃から１０００℃程度、圧力が３８０Ｔｏｒｒ程度、時間が１０分程度の条件でアニール処理（熱処理）を行う。図２４は図２３におけるＥ−Ｅ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、アニール処理前においては、ｐ型シリコン基板２８の上面から深さ０．５μｍ程度以上の深さの部分の上面から見た断面形状は、長方形又は長方形に近い形状であった。しかし、アニール処理により、その断面形状が結晶面を反映して八角形又は八角形に近い形状となる。なお、トレンチ１９の上面から見た断面もアニール処理後は八角形又は八角形に近い形状となる。また、このアニール処理によりトレンチ１９付近のｐ型シリコン基板２８に含まれる不純物が外方拡散される。このため、トレンチ１９付近では不純物濃度がｐ型シリコン基板２８の通常の濃度よりも薄くなる。ここで、図２３のアニール処理は、温度９２５℃程度、圧力３８０Ｔｏｒｒ程度、時間が１０分程度の条件がより好ましい。また、雰囲気は還元性のある非酸化性雰囲気、例えば還元性水素雰囲気中で行うことが望ましい。これらの条件は、高温、低圧であればあるほど、シリコンマイグレーションが大きく生じ、短時間でトレンチ断面形状を八角形とすることが可能となる。一方、低温、高圧であれば、シリコンマイグレーションが小さくなり、トレンチ断面形状を八角形とするのに時間がかかるが、形状の均一性は向上する利点がある。
【００２１】
次に、図２５に示したように、熱酸化法を用いてトレンチ１９の表面を酸化し、シリコン酸化膜２０を厚さ５ｎｍ程度に形成する。さらに、ＣＶＤ法を用いて全面にシリコン窒化膜２１を厚さ８ｎｍ程度に形成する。このシリコン窒化膜２１は、後述するようにカラー酸化膜を形成する際のマスクとなるものである。
次に、図２６に示したように、回転塗布法を用いて全面にレジストを形成する。そして、例えばＣＤＥ（Chemical Dry Etching）法などのレジストエッチバックによりレジストをエッチングする。これにより、レジストの上面をトレンチ１９のｐ型シリコン基板２８上面から深さ１．２〜１．３μｍ程度となるようにする。
次に、図２７に示したように、レジスト２２をマスクとしてＣＤＥ法を用いることにより、トレンチ１９のうちレジスト２２の上面より上に形成されているシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いて、シリコン酸化膜２０のうち、表面にシリコン窒化膜２１が形成されていない部分を除去する。
次に、図２８に示したように、アッシングなどによりレジスト２２を除去する。
次に、図２９に示したように、シリコン窒化膜２１をマスクとしてトレンチ１９表面を酸化することにより、シリコン酸化膜２３をトレンチ１９表面のうちシリコン窒化膜２１が形成されていない部分に選択的に厚さ５０ｎｍ程度に形成する。このシリコン酸化膜２３がカラー酸化膜となるものである。
【００２２】
図３０は図２９におけるＦ−Ｆ’（ｐ型シリコン基板２８の上面から深さ０．５μｍ程度の部分）での上面から見た断面図である。ここに示したように、八角形のトレンチ断面形状においては、シリコン酸化膜２３が全体としてほぼ均一に形成される。すなわち、従来技術（図１（ｂ）参照）のように極端に膜厚が薄くなる部分が形成されることを抑制することができる。
次に、図３１に示したように、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去する。さらに、フッ酸系のウェットエッチング法を用いてシリコン酸化膜２０を除去する。この工程で、シリコン酸化膜２３も表面が除去されることとなる。しかし、本実施の形態によると、シリコン酸化膜２３は膜厚がほぼ均一に形成されているため、表面が除去されても極端に膜厚の薄い部分やｐ型シリコン基板２８が露出するような箇所の発生を抑制することが可能となる。
次に、図３２に示したように、トレンチ１９のうちｐ型シリコン基板２８が露出している部分から例えばＡｓ（砒素）などの不純物を拡散させる。これにより、プレート電極７が形成される。上述したように、このプレート電極を形成しなくても構わない。
【００２３】
次に、図３３に示したように、通常の技術により、トレンチ１９内の表面のうち所定の高さまでに例えばＮＯ膜などのキャパシタ絶縁膜８を形成する。さらに、通常の技術により、トレンチ１９内のキャパシタ絶縁膜８の表面に例えばＡｓがドープされたポリシリコン膜などのストレージ電極９を形成する。
その後、通常の技術を用いて図２に示したＤＲＡＭが形成される。
本発明の第３の実施の形態によると、第１の実施の形態と同様の効果を得ることができる。
＜第１乃至第３の実施の形態の変形例＞
ところで、上記実施の形態ではいずれも、シリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いてプレート電極７を形成している。たとえば、第１の実施例においては、図１１に示す工程において、ＨＦ／ＧＲＹＣＥＲＯＬなどの溶液又はＣＤＥ法を用いてシリコン窒化膜２１を除去し、さらに、フッ酸系のエッチング剤を用いたウェットエッチング法を用いてシリコン酸化膜２０を除去した後、続く図１２に示す工程において、トレンチ１９のうちｐ型シリコン基板２８が露出している部分からｐ型シリコン基板２８に例えばＡｓ（砒素）などの不純物を拡散させることにより、プレート電極７を形成している。しかしながら、図１１に示すシリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いて、シリコン酸化膜２３をマスクとして用いて、ウェットエッチング法あるいはＣＤＥ法を用いてトレンチ１９に露出しているｐ型シリコン基板２８部分をエッチングし、図３５に示したように、トレンチ１９の径を拡大してもよい。すなわち、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径を拡大してもよい。その場合、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径はシリコン酸化膜２３の底部より浅い位置におけるトレンチ１９の径よりも大きくなる。すなわち、シリコン酸化膜２３の底部の深さである所定の深さから前記トレンチの底部までの前記トレンチの径は前記トレンチの基板表面からシリコン酸化膜２３の底部までの前記トレンチの径よりも大きくなる。このエッチング工程後、第１の実施の形態におけるのと同様に、図１２、１３に示す工程を経て、さらに、その後、通常の技術を用いて、素子分離膜１５、ソース／ドレイン領域１０、ゲート絶縁膜１３、ゲート電極１１、ゲートービット間層間絶縁膜６、ビット線コンタクト５、ビット線４、ビット線４上の層間絶縁膜２９等を形成することにより、図３６に示されるようなＤＲＡＭセルが形成される。トレンチ１９の径を拡大することにより、トレンチ１９の表面積が拡大し、それにより、トレンチキャパシタ２の容量を大きくすることができる。
【００２４】
第２の実施の形態においても同様であり、図２１に示すシリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いて、シリコン酸化膜２３をマスクとして用いて、ウェットエッチング法あるいはＣＤＥ法を用いてトレンチ１９に露出しているｐ型シリコン基板２８部分をエッチングし、図３５に示したように、トレンチ１９の径を拡大してもよい。すなわち、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径を拡大してもよい。その場合、したがって、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径はシリコン酸化膜２３の底部より浅い位置におけるトレンチ１９の径よりも大きくなる。すなわち、シリコン酸化膜２３の底部の深さである所定の深さから前記トレンチの底部までの前記トレンチの径は前記トレンチの基板表面からシリコン酸化膜２３の底部までの前記トレンチの径よりも大きくなる。このエッチング工程後、第２の実施例におけるのと同様に、図２３に示工程を経て、さらに、その後、通常の技術を用いて、素子分離膜１５、ソース／ドレイン領域１０、ゲート絶縁膜１３、ゲート電極１１、ゲートービット間層間絶縁膜６、ビット線コンタクト５、ビット線４、ビット線４上の層間絶縁膜２９等を形成することにより、図３６に示されるようなＤＲＡＭセルが形成される。トレンチ１９の径を拡大することにより、トレンチ１９の表面積が拡大し、それにより、トレンチキャパシタ２の容量を大きくすることができる。
【００２５】
第３の実施の形態においても同様であり、図２１に示すシリコン窒化膜２１およびシリコン酸化膜２０を除去する工程の後、続いて、シリコン酸化膜２３をマスクとして用いて、ウェットエッチング法あるいはＣＤＥ法を用いてトレンチ１９に露出しているｐ型シリコン基板２８部分をエッチングし、図３５に示したように、トレンチ１９の径を拡大してもよい。すなわち、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径を拡大してもよい。その場合、したがって、シリコン酸化膜２３の底部より深い位置におけるトレンチ１９の径はシリコン酸化膜２３の底部より浅い位置におけるトレンチ１９の径よりも大きくなる。すなわち、シリコン酸化膜２３の底部の深さである所定の深さから前記トレンチの底部までの前記トレンチの径は前記トレンチの基板表面からシリコン酸化膜２３の底部までの前記トレンチの径よりも大きくなる。このエッチング工程後、第３の実施例におけるのと同様に、図３３、３４に示した工程を経て、さらに、その後、通常の技術を用いて、素子分離膜１５、ソース／ドレイン領域１０、ゲート絶縁膜１３、ゲート電極１１、ゲートービット間層間絶縁膜６、ビット線コンタクト５、ビット線４、ビット線４上の層間絶縁膜２９等を形成することにより、図３６に示されるようなＤＲＡＭセルが形成される。トレンチ１９の径を拡大することにより、トレンチ１９の表面積が拡大し、それにより、トレンチキャパシタＴＣの容量を大きくすることができる。
【００２６】
【発明の効果】
本発明は、トレンチ側壁の酸化膜の膜厚をほぼ均一にすることにより半導体装置の特性を向上させることを可能とする。
【図面の簡単な説明】
【図１】 従来技術によるトレンチ側壁酸化後のトレンチ上部（基板表面付近）及びトレンチ下部（基板表面から深さ１μｍ以上）における酸化膜形状図。
【図２】 本発明の第1の実施の形態にかかる半導体装置の断面図。
【図３】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図４】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図５】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図６】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図７】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図８】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図９】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１０】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１１】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１２】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１３】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。
【図１４】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１５】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１６】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１７】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１８】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図１９】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２０】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２１】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２２】 本発明の第２の実施の形態にかかる半導体装置の製造工程断面図。
【図２３】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２４】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２５】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２６】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２７】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２８】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図２９】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３０】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３１】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３２】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３３】 本発明の第３の実施の形態にかかる半導体装置の製造工程断面図。
【図３４】 本発明におけるアニール温度・圧力とシリコンマイグレーションとの関係図。
【図３５】 本発明の第１乃至第３の実施の形態の変形例にかかる半導体装置の製造工程断面図。
【図３６】 本発明の第１乃至第３の実施の形態の変形例にかかる半導体装置の断面図。
【符号の説明】
１・…トレンチ、２・…酸化膜、３・…ＭＯＳトランジスタ、４・…ビット線、５・…ビット線コンタクト、６・…層間絶縁膜、７・…層間絶縁膜、８・…キャパシタ絶縁膜、９・…ストレージ電極、１０・…ソース／ドレイン領域、１１・…ゲート電極、１２・…導電膜、１３・…ゲート絶縁膜、１４・…カラー酸化膜、１５・…素子分離領域、１６・…シリコン酸化膜、１７・…シリコン窒化膜、１８・…ＴＥＯＳ膜、１９・…トレンチ、２０・…シリコン酸化膜、２１・…シリコン窒化膜、２２・…レジスト、２３・…シリコン酸化膜（カラー酸化膜）、２４・…埋め込みストラップ、２５・…ＡｓＳＧ膜、２６・…レジスト、２７・…ＴＥＯＳ膜、２８・…ｐ型シリコン基板、ＴＣ・…トレンチキャパシタ。
Claims (11)
- 半導体基板にトレンチを形成する工程と、
前記トレンチを非酸化性雰囲気中で熱処理して、前記トレンチの所定の深さにおける断面形状を八角形にする工程と、
前記トレンチの基板表面から前記所定の深さまでの表面に選択的に熱酸化膜を形成する工程と、
前記トレンチ内にキャパシタ絶縁膜を形成する工程と、
前記トレンチ内にストレージ電極を形成する工程と、
前記半導体基板上に、ソース／ドレイン拡散層のうち一方が前記ストレージ電極と電気的に接続されたトランジスタを形成する工程と、
をこの順序で行うことを特徴とする半導体装置の製造方法。 - 前記熱酸化膜は、前記トレンチの底部から所定の深さまでの表面にマスク膜を形成した後、前記トレンチを熱酸化する工程により形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記所定の深さは、半導体基板の表面から０．５μｍ乃至１．６μｍ程度であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
- 前記熱処理は還元性のある非酸化性雰囲気中で行うことを特徴とする請求項１乃至３記載の半導体装置の製造方法。
- 前記熱処理は、９００℃以上１０００℃以下、１００Ｔｏｒｒ以上の条件で行うことを特徴とする請求項１乃至４記載の半導体装置の製造方法。
- 前記熱酸化膜を形成する工程と前記キャパシタ絶縁膜を形成する工程との間に、前記トレンチの前記所定の深さより下部の径を拡大する工程を含むことを特徴とする請求項１乃至５記載の半導体装置の製造方法。
- 前記トレンチの前記所定の深さより下部の径を拡大する工程は、前記熱酸化膜をマスクとして、前記トレンチに露出している前記半導体基板をエッチングすることにより行われることを特徴とする請求項６記載の半導体装置の製造方法。
- 半導体基板に形成されたトレンチと、
前記トレンチの基板表面から所定の深さまでの側面に形成された熱酸化膜と、
前記トレンチ内の表面に形成されたキャパシタ絶縁膜と、
前記キャパシタ絶縁膜の表面に形成されたストレージ電極と、
ソース／ドレイン領域の一方が前記ストレージ電極と電気的に接続されたトランジスタとを具備し、
前記トレンチの前記所定の深さにおける前記熱酸化膜で囲まれた前記トレンチの断面形状は八角形であることを特徴とする半導体装置。 - 前記トレンチの基板表面付近における断面形状は略楕円形であることを特徴とする請求項８記載の半導体装置。
- 前記所定の深さは、半導体基板の表面から０．５μｍ乃至１．６μｍ程度であることを特徴とする請求項８又は９記載の半導体装置。
- 前記トレンチの前記所定の深さより下部の径は、前記トレンチの基板表面から前記所定の深さまでの径よりも大きいことを特徴とする請求項８乃至１０記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103303A JP3725398B2 (ja) | 1999-04-15 | 2000-04-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-108094 | 1999-04-15 | ||
| JP10809499 | 1999-04-15 | ||
| JP2000103303A JP3725398B2 (ja) | 1999-04-15 | 2000-04-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357779A JP2000357779A (ja) | 2000-12-26 |
| JP3725398B2 true JP3725398B2 (ja) | 2005-12-07 |
Family
ID=26448057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000103303A Expired - Fee Related JP3725398B2 (ja) | 1999-04-15 | 2000-04-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3725398B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1306894A1 (en) * | 2001-10-19 | 2003-05-02 | Infineon Technologies AG | A method of forming a silicon dioxide layer on a curved Si surface |
| US7417285B2 (en) | 2002-07-15 | 2008-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having a trench capacitor and a MOSFET connected by a diffusion layer and manufacturing method thereof |
| JP3857622B2 (ja) | 2002-07-15 | 2006-12-13 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4534500B2 (ja) * | 2003-05-14 | 2010-09-01 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2007194333A (ja) * | 2006-01-18 | 2007-08-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7808028B2 (en) * | 2007-04-18 | 2010-10-05 | International Business Machines Corporation | Trench structure and method of forming trench structure |
-
2000
- 2000-04-05 JP JP2000103303A patent/JP3725398B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357779A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101536166B (zh) | 形成场效应晶体管的方法、多个场效应晶体管及包括多个存储器单元的动态随机存取存储器电路 | |
| US6607959B2 (en) | Integrated circuit devices having trench isolation structures and methods of fabricating the same | |
| US7320908B2 (en) | Methods of forming semiconductor devices having buried oxide patterns | |
| JPH1140817A (ja) | 半導体装置の製造方法 | |
| JPH08111513A (ja) | 低リークｄｒａｍセルおよびその形成方法 | |
| JPH0774317A (ja) | 半導体装置の製造方法 | |
| JP2003174103A (ja) | トレンチ型ｄｒａｍユニットの製造方法 | |
| JPH10178162A (ja) | Ｓｏｉ埋込プレート・トレンチ・キャパシタ | |
| JPH06252153A (ja) | 半導体装置の製造方法 | |
| CN101477966A (zh) | 制造半导体器件的方法 | |
| JP2000031264A (ja) | 半導体装置およびその製造方法 | |
| JP3725398B2 (ja) | 半導体装置及びその製造方法 | |
| JP4122181B2 (ja) | 二重ゲート酸化膜を有する半導体素子の製造方法 | |
| US20070218612A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| US6762099B1 (en) | Method for fabricating buried strap out-diffusions of vertical transistor | |
| JP2005116952A (ja) | トレンチキャパシタ及びその製造方法 | |
| JP4191203B2 (ja) | 半導体装置及びその製造方法 | |
| JP4044525B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US6284624B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11195701A (ja) | 半導体装置及びその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP2005175348A (ja) | 半導体記憶装置及びその製造方法 | |
| US20040132245A1 (en) | Method of fabricating a dram cell | |
| US7214980B2 (en) | Semiconductor device with a self-aligned contact (SAC) structure | |
| KR20070079949A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |