JP3697214B2

JP3697214B2 - 半導体膜の製造方法

Info

Publication number: JP3697214B2
Application number: JP2002029299A
Authority: JP
Inventors: 由希子岩▲崎▼; 辰美庄司; 彰志西田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-03-16
Filing date: 2002-02-06
Publication date: 2005-09-21
Anticipated expiration: 2022-02-06
Also published as: US20020132449A1; US6720237B2; JP2002343946A; US20040087111A1

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体膜及びその製造方法に関し、特に太陽電池やシリコン・オン・インシュレータ（ＳＯＩ）基板に用いるのに適した半導体膜及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの処理速度を向上させ、かつ省電力化を可能にする技術として、シリコン・オン・インシュレータ（ＳＯＩ）基板を製造する技術が注目されている。ＳＯＩ基板は、厚さが数十ｎｍから数μｍ程度の半導体膜、例えば単結晶シリコン膜を絶縁層上に形成したものである。また、このような薄い半導体膜を用いて太陽電池を安価に製造する方法も提案されている。
【０００３】
特開平７−３０２８８９号公報には、上記のようなＳＯＩ基板の製造方法の一例が記載されている。この方法は、まず非多孔質単結晶シリコンから成る第１の基板（ウエハ）を用意し、この第１の基板の表面を陽極化成して多孔質シリコン層を形成する。そして、この多孔質シリコン層上に非多孔質単結晶シリコン層をエピタキシャル成長させる。続いて、非多孔質単結晶シリコン層の表面を酸化して酸化シリコンから成る絶縁層を形成する。次に、この絶縁層の表面に第２の基板を貼り合わせて多層構造体を形成する。その後、この多層構造体に引っ張り力等の外力を加え、多孔質シリコン層において非多孔質単結晶シリコン層を第１の基板から分離し、第２の基板上に絶縁層を介して非多孔質単結晶シリコン層を転写することによってＳＯＩ基板を製造する。
【０００４】
また、特開平１０−２０００７９号公報には、ＳＯＩ基板を製造する他の方法が記載されている。この方法においては、多層構造体を形成するまでは上記の方法と同様であるが、非多孔質単結晶シリコン層にのみ電流を流して加熱し、多孔質シリコン層に急激な熱応力を加えることによって非多孔質単結晶シリコン層を第１の基板から分離するものである。
【０００５】
【発明が解決しようとする課題】
本発明は、上記従来の方法を更に改良し、より簡単に、効率良く半導体膜を製造する方法を提供するものである。
【０００６】
【課題を解決するための手段】
本発明の半導体膜の製造方法は、半導体基体、半導体層及びこれらの間に設けられた分離層とから成る第１の部材を用意する工程と、誘導加熱によってほとんど加熱されない第２の部材を前記第１の部材の半導体層側に貼り合わせる、又は吸着させる工程と、及び半導体基体を誘導加熱により加熱して、分離層において半導体層を半導体基体から分離する工程とから成る。ここで、第２の部材としては、例えば半導体基体の比抵抗値よりも高い比抵抗値を有するものが用いられる。
【０００７】
また、本発明に係わる半導体膜の他の製造方法は、半導体基体、該半導体基体の比抵抗値よりも高い比抵抗値を有する半導体層及びこれらの間に設けられた分離層とから成る第１の部材を用意する工程と、第１の部材を誘導加熱により加熱して、分離層において半導体層を半導体基体から分離する工程とから成る。ここで、半導体層の比抵抗値は、半導体基体の比抵抗値の１０倍以上であることが望ましい。また、半導体層の比抵抗値は１Ω・ｃｍ以上であり、且つ半導体基体の比抵抗値は０．１Ω・ｃｍ以下であることが望ましい。
【０００８】
本発明において、第１の部材は、例えば非多孔質シリコン基体の表面を陽極化成して分離層としての多孔質シリコン層を形成する工程と、該多孔質シリコン層上に非多孔質シリコン層をエピタキシャル成長させる工程とによって用意される。また、本発明において、第１の部材は、シリコン基体の表面から所定の深さに、水素、窒素及びヘリウムから選択される少なくとも１種のイオンを打ち込み、表面にイオンが注入されていないシリコン層を残して、分離層としてのイオン注入層を形成する工程によって用意されても良い。この方法においては、イオンを打ち込む前に、シリコン基体の表面に保護膜を形成しておいても良い。
【０００９】
本発明において、半導体基体を誘導加熱により加熱する工程は、例えば第１の部材を、コイルが巻線された誘導加熱台上に載置し、コイルに高周波電流を印加して半導体基体に電流を流すことによって行われる。半導体基体を誘導加熱により加熱する前に、予め分離層に切り込み溝を形成しておいても良い。また、誘導加熱と同時に、分離層に引っ張り力、圧縮力、せん断力を加えても良い。また、誘導加熱と同時に、分離層に流体による圧力、又は静圧を加えても良い。更に、第１の部材を第２の部材と貼り合わせた、または吸着させた場合には、誘導加熱と同時に、第２の部材を冷却しても良い。
【００１０】
半導体基体から分離された半導体層からは、必要に応じて残った分離層の残滓がエッチングによって除去される。一方、半導体層を分離した後の半導体基体は、別の第１の部材を用意するために再利用することができる。この際、必要に応じて半導体基体に残った分離層の残滓をエッチングによって除去しても良い。
【００１１】
【発明の実施の形態】
（第１実施形態）
図１は、本発明に係わる半導体膜の製造方法の第１実施形態を示す概略断面図である。半導体膜を製造するには、まず図１（ａ）に示すように、半導体基体として非多孔質単結晶シリコン基体１０１を用意する。このようなシリコン基体１０１としては、誘導加熱によって加熱され得る低抵抗材料、例えばｐ^＋型シリコンやｎ^＋型シリコンから成るものを用いるのが望ましい。
【００１２】
次に、図１（ｂ）に示すように、非多孔質単結晶シリコン基体１０１を陽極化成して、表面に多孔質シリコン層１０２を形成する。この多孔質シリコン層１０２は、分離層として機能するものである。陽極化成の化成液としては、フッ化水素（ＨＦ）溶液または、これにアルコールを混合した溶液を用いることができる。この時、陽極化成の途中で化成液や電流密度を変化させることで、多孔質シリコン層１０２を、互いに多孔度の異なる複数の層が厚さ方向に積層された多層構造を有するように形成しても良い。このように、一部に多孔度の高い層を設けておくと、後述する分離工程において、分離を容易にしたり、分離する箇所をコントロールすることができる。
【００１３】
続いて、図１（ｃ）に示すように、多孔質シリコン層１０２上に、非多孔質単結晶シリコン層１０３をエピタキシャル成長させる。非多孔質単結晶シリコン層１０３の成長には、化学気相成長（ＣＶＤ）法や、液相成長法等を用いることができる。非多孔質単結晶シリコン層１０３としては、シリコン基体１０１よりも比抵抗値の高いｐ⁻型シリコンから成るものが望ましい。また、非多孔質単結晶シリコン層１０３を導電型又は組成の異なる複数の層から構成しても良い。このように、シリコン基体１０１上に多孔質シリコン層１０２を挟んで非多孔質単結晶シリコン層１０３が形成されたものが第１の部材１０４となる。
【００１４】
上記のように、非多孔質単結晶シリコン層１０３を成長させる前に、多孔質シリコン層１０２の孔の内壁に酸化膜を形成した後、水素を含む還元性雰囲気中でアニーリングしても良い。このようなアニーリングによって多孔質シリコン層１０２の表面のシリコン原子が移動し、孔を小さくするように働く。このため、多孔質シリコン層１０２上に成長する非多孔質単結晶シリコン層１０３の欠陥を少なくすることができる。ここで、予め孔の内壁に酸化膜を形成しておくのは、孔の内部においてシリコン原子が移動し、孔を塞いでしまうのを防ぎ、後述するように、多孔質シリコン層１０２の残滓をエッチングによって除去する場合に、より除去し易いようにするためである。
【００１５】
上記のように、多孔質シリコン層１０２の孔の内壁にのみ酸化膜を形成する方法としては、例えば酸素雰囲気中で熱処理して、孔の内壁及び多孔質シリコン層１０２の表面の両方に酸化膜を形成する方法を用いることができる。この後、多孔質シリコン層１０２の表面をフッ化水素（ＨＦ）溶液で処理すると、内壁の酸化膜を残して、表面の酸化膜のみを除去することができる。
【００１６】
次に、図１（ｄ）に示すように、第１の部材１０４の非多孔質単結晶シリコン層１０３の表面を吸着台１０５に吸着させた後、これらを誘導加熱台１０６上に載置する。誘導加熱台１０６には、加熱コイル１０７が巻きつけられている。そして、この加熱コイル１０７には、交流電源１０８から高周波電流が流れるように構成されている。吸着台１０５は、誘導加熱によってほとんど加熱されない材料、言い換えると誘導加熱によって実質的に加熱されない材料から形成されている。このような材料としては、アルミナ、ホトベール（住金セラミックス株式会社の登録商標）、マコール（コーニング株式会社の登録商標）等の高抵抗材料を好適に用いることができる。つまり、吸着台１０５が第２の部材を構成する。本実施形態では、シリコン基体１０１側を誘導加熱台１０５側に向けて配置しているが、吸着台１０５側を誘導加熱台１０６に向けて配置しても構わない。
【００１７】
吸着台１０５は、誘導加熱された場合に、シリコン基体１０１との間に温度差を生じさせるためのものである。したがって、吸着台１０５は、シリコン基体１０１の比抵抗値よりも高い比抵抗値を有している。また、吸着台１０５の内部にパイプを通し、このパイプに水、冷却された窒素ガス、ヘリウムガス等を流す、つまり吸着台１０５に冷却機構を設けて、シリコン基体１０１との温度差がより大きくなるようにしても良い。
【００１８】
第２の部材としては、このような吸着台１０５ではなく、非多孔質単結晶シリコン層１０３の表面に貼り合わされるようなものを用いても良い。例えば、ＳＯＩ基板の製造においては、シリコン基体１０１から分離する前にシリコン層１０３を支持基板に貼り合わせるが、この場合には、支持基板が第２の部材として機能する。このような支持基板としては、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ、以下ＣＺと記す）法によって製造された単結晶シリコン基板、フローティング・ゾーン（ＦｌｏａｔｉｎｇＺｏｎｅ、以下ＦＺと記す）法によって製造された単結晶シリコン基板、水素アニールされた単結晶シリコン基板、或いは光透過性のガラス基板などを用いることができる。
【００１９】
上記のように支持基板を第２の部材として用いる場合、支持基板の比抵抗値は、シリコン基体１０１の比抵抗値よりも高い必要がある。更には、支持基板は誘導加熱によって実質的に加熱されない、つまり誘導加熱によってほとんど加熱されない材料から成ることが望ましい。支持基板の比抵抗値は、１Ω・ｃｍ以上、好ましくは１０Ω・ｃｍ以上、より好ましくは１００Ω・ｃｍ以上であることが望ましい。
【００２０】
また、支持基板としてシリコン基板を用いる場合には、非多孔質単結晶シリコン層１０３との間に絶縁層を挟んで貼り合わせても良い。この際、絶縁層は、非多孔質単結晶シリコン層１０３の表面に形成しても良いし、非多孔質単結晶シリコン層１０３の表面及びシリコン基板の表面の両方に形成されても良い。このような絶縁層としては、例えば非多孔質単結晶シリコン層１０３の表面やシリコン基板の表面を熱酸化することによって形成される酸化シリコン層が用いられる。
【００２１】
次に、図１（ｅ）のように、誘導加熱台１０６に巻きつけられた加熱コイル１０７に交流電源１０８から高周波電流を流し、誘導加熱によってシリコン基体１０１を加熱する。この時、吸着台１０５はほとんど加熱されないので、シリコン基体１０１と吸着台１０５との間に温度差がつく。そして、多孔質シリコン層１０２は、その多孔度にもよるが、通常、シリコン基体１０１に比べて熱伝導率が低いので、多孔質シリコン層１０２、即ち分離層を境にして温度分布が生じることになる。この温度差により、多孔質シリコン層１０２に熱応力が加わり、多孔質シリコン層１０２に亀裂が生じて、非多孔質単結晶シリコン層１０３がシリコン基体１０１から分離される。つまり、非多孔質単結晶シリコン層１０３は、多孔質シリコン層１０２においてシリコン基体１０１から分離される。このような分離を行うためには、上述した温度差は５００℃以上であることが望ましい。
【００２２】
図１（ｅ）に示す誘導加熱に先立って、多孔質シリコン層１０２の側面に切り込み溝を設けておいても良い。また、誘導加熱と同時に、分離補助手段として、多孔質シリコン層１０２に引っ張り力、圧縮力、又はせん断力を加えても良い。また、誘導加熱と同時に、多孔質シリコン層１０２に流体による圧力、又は静圧を加えても良い。多孔質シリコン層１０２は、シリコン基体１０１及び、非多孔質単結晶シリコン層１０３に比べて、構造的に脆弱であるため、このような外力を加えることによって、より分離を促進させることができる。
【００２３】
分離された非多孔質単結晶シリコン層１０３には、図１（ｅ）に示すように多孔質シリコン層の残滓１０２ａが残っていることがある。この場合には、必要に応じて、この残滓１０２ａをエッチングによって除去しても良い。また、非多孔質単結晶シリコン層１０３が分離され、残ったシリコン基体１０１にも多孔質シリコン層の残滓１０２ｂが残っていることがある。このような残滓１０２ｂも、必要に応じてエッチングによって除去することができる。
【００２４】
このようにして、図１（ｆ）に示す非多孔質単結晶シリコン層１０３と、シリコン基体１０１が得られる。非多孔質単結晶シリコン層１０３は、例えば太陽電池のような半導体デバイスを製造するのに用いられる。一方、シリコン基体１０１は、別の第１の部材を用意するために再利用することができる。つまり、図１（ｆ）に示すシリコン基体１０１を用いて、再び図１の（ａ）〜（ｅ）のプロセスを行って非多孔質単結晶シリコン層１０３を製造することができる。
【００２５】
ここで、誘導加熱の原理について簡単に説明をしておく。加熱コイルと呼ばれる導体（主に銅）パイプでできた巻線の内側に金属、あるいは低抵抗材料よりなる被加熱物を設置する。そして、加熱コイルに高周波電流を流すと高周波磁束が発生し、被加熱物内にうず電流が流れ、ジュール熱によって温度が上昇する。これが誘導加熱と称されるものであり、急速な加熱が可能、ランニングコストが安い、局所加熱が可能である、等の特徴を持っている。
【００２６】
本発明で誘導加熱を適応するに際しては、シリコン基体１０１を選択的に加熱することが重要なポイントである。従ってシリコン基体１０１の比抵抗値としては０．１Ω・ｃｍ以下、より好ましくは０．０５Ω・ｃｍ以下であることが望ましい。温度差を効果的に生じさせるためには、非多孔質単結晶シリコン層１０３の比抵抗値は１Ω・ｃｍ以上であることが望ましい。ただし、先に説明した第１実施形態においては、非多孔質単結晶シリコン層１０３が誘導加熱によりほとんど加熱されない吸着台１０６に吸着あるいは貼り合わされているため、非多孔質単結晶シリコン層１０３の熱が吸着台１０５に逃げるので、この層１０３は必ずしも上記のような高い比抵抗値を有している必要はない。つまり、先に非多孔質単結晶シリコン層１０３としては、シリコン基体１０１よりも比抵抗値の高いｐ⁻型シリコンから成るものが望ましい、と説明したが、求められる半導体膜に応じてこの層１０３は、ノンドープ・シリコン、ｐ^＋型シリコン、ｎ⁻型シリコン又はｎ^＋型シリコンから形成することもできる。
【００２７】
（第２実施形態）
図２は、本発明に係わる半導体膜の製造方法の第２実施形態を示す概略断面図である。図２において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。
【００２８】
本実施形態においては、まず図２（ａ）に示すように、非多孔質単結晶シリコン基体２０１を用意する。次に、図２（ｂ）に示すように、シリコン基体２０１の表面から所定の深さに水素、窒素、ヘリウム等の希ガスから選択される少なくとも１種類のイオン２０９を打ち込む。この際、イオン打ち込みに先立って、シリコン基体２０１の表面に、例えば酸化シリコン層等から成る保護層を形成しておくことが好ましい。
【００２９】
上記のイオン打ち込みによって、図２（ｃ）のように、表面にイオンが打ち込まれていないシリコン層２０３を残して、イオン注入層２０２を形成する。このイオン注入層２０２は、分離層として機能するものである。このようにして、シリコン基体２０１上にイオン注入層２０２を挟んでシリコン層２０３が形成されたものが第１の部材２０４となる。
【００３０】
次に、図２（ｄ）に示すように、第１の部材２０４のシリコン層２０３の表面を吸着台１０５に吸着させた後、これらを誘導加熱台１０６上に載置する。そして、図２（ｅ）のように、誘導加熱台１０６に巻きつけられた加熱コイル１０７に交流電源１０８から高周波電流を流し、誘導加熱によってシリコン基体２０１を加熱する。ここで、イオン注入層２０２は、欠陥や歪が集中しており、４００〜６００℃の加熱によって微小気泡層が凝集する。一方、吸着台１０５はほとんど加熱されないので、シリコン基体２０１と吸着台１０５との間に温度差がつく。そして、イオン注入層２０２、即ち分離層を境にして温度分布が生じることになる。この温度差により、イオン注入層２０２に熱応力が加わり、イオン注入層２０２に亀裂が生じて、シリコン層２０３がシリコン基体２０１から分離される。
【００３１】
分離されたシリコン層２０３には、図２（ｅ）に示すようにイオン注入層の残滓２０２ａが残っていることがある。この場合には、必要に応じて、この残滓２０２ａをエッチングによって除去しても良い。また、シリコン層２０３が分離され、残ったシリコン基体２０１にもイオン注入層の残滓２０２ｂが残っていることがある。このような残滓２０２ｂも、必要に応じてエッチングによって除去することができる。残滓２０２ａ或いは２０２ｂの除去には、エッチングの他にも、表面をグラインダーで研磨した後、アニーリングによって平滑化する等の方法を用いることができる。
【００３２】
このようにして、図２（ｆ）に示すシリコン層２０３と、シリコン基体２０１が得られる。シリコン層２０３は、例えば太陽電池のような半導体デバイスを製造するのに用いられる。一方、シリコン基体２０１は、第１実施形態と同様に別の第１の部材を用意するために再利用することができる。つまり、図２（ｆ）に示すシリコン基体２０１を用いて、再び図２の（ａ）〜（ｅ）のプロセスを行ってシリコン層２０３を製造することができる。
【００３３】
（第３実施形態）
図３は、本発明に係わる半導体膜の製造方法の第３実施形態を示す概略断面図である。本実施形態は、半導体基体と半導体層との比抵抗値の違いを利用して半導体層を半導体基体から分離するものである。図３において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。
【００３４】
本実施形態においては、まず図３（ａ）に示すように、半導体基体として第１の比抵抗値を有する非多孔質単結晶シリコン基体３０１を用意する。第１の比抵抗値は、誘導加熱により十分に加熱されるように、０．１Ω・ｃｍ以下、好ましくは０．０５Ω・ｃｍ以下であることが望ましい。このようなシリコン基体３０１としては、例えばｐ^＋型シリコンやｎ^＋型シリコンから成るものを用いることができる。
【００３５】
次に、図３（ｂ）に示すように、非多孔質単結晶シリコン基体３０１を陽極化成して、表面に多孔質シリコン層３０２を形成する。この多孔質シリコン層３０２は、分離層として機能するものである。
【００３６】
続いて、図３（ｃ）に示すように、多孔質シリコン層３０２上に、第２の比抵抗値を有する非多孔質単結晶シリコン層３０３をエピタキシャル成長させる。このように、シリコン基体３０１上に多孔質シリコン層２０２を挟んで非多孔質単結晶シリコン層３０３が形成されたものが第１の部材３０４となる。
【００３７】
ここで、第２の比抵抗値は、第１の比抵抗値、即ちシリコン基体３０１の比抵抗値よりも高い。第２の比抵抗値は、第１の比抵抗値の１０倍以上、より好ましくは１００倍以上とするのが良い。第２の抵抗値は１Ω・ｃｍ以上とすることが望ましい。非多孔質単結晶シリコン層３０３は、具体的には例えばノンドープ・シリコン、ｐ⁻型シリコン、ｎ⁻型シリコンから形成される。なお、ここで、ｐ^＋型シリコン、ｎ^＋型シリコンとは不純物濃度で１０^１７ａｔｏｍｓ／ｃｍ^３以上のものをいう。一方、ｐ⁻型シリコン、ｎ⁻型シリコンとは不純物濃度で１０^１６ａｔｏｍｓ／ｃｍ^３以下のものをいう。通常、ｐ^＋型シリコン、ｎ^＋型シリコンの比抵抗値は０．１Ω・ｃｍ以下であり、ｐ⁻型シリコン、ｎ⁻型シリコンの比抵抗値は１Ω・ｃｍ以上である。
【００３８】
次に、図３（ｄ）に示すように、第１の部材３０４を誘導加熱台１０６上に載置する。本実施形態では、シリコン基体３０１側を誘導加熱台１０６側に向けて配置しているが、非多孔質単結晶シリコン層３０３側を誘導加熱台１０６に向けて配置しても構わない。
【００３９】
続いて、図３（ｅ）のように、誘導加熱台１０６に巻きつけられた加熱コイル１０７に交流電源１０８から高周波電流を流し、誘導加熱によってシリコン基体３０１を加熱する。この時、非多孔質単結晶シリコン層３０３はシリコン基体３０１よりも高い比抵抗値を有しているので、シリコン基体３０１が選択的に加熱される。このため、非多孔質単結晶シリコン層３０３とシリコン基体３０１との間に温度差が生じる。そして、この温度差により、多孔質シリコン層３０２に熱応力が加わり、多孔質シリコン層３０２に亀裂が生じて、非多孔質単結晶シリコン層１０３がシリコン基体１０１から分離される。実施形態においても第１実施形態と同様に、分離補助手段として、多孔質シリコン層３０２に引っ張り力、圧縮力、又はせん断力を加えたり、流体による圧力、又は静圧を加えても良い。
【００４０】
分離された非多孔質単結晶シリコン層３０３には、図３（ｅ）に示すように多孔質シリコン層の残滓３０２ａが残っていることがある。また、非多孔質単結晶シリコン層３０３が分離され、残ったシリコン基体３０１にも多孔質シリコン層の残滓２０２ｂが残っていることがある。このような残滓２０２ａや２０２ｂは、第１実施形態と同様に、必要に応じてエッチングによって除去することができる。
【００４１】
このようにして、図３（ｆ）に示す非多孔質単結晶シリコン層３０３と、シリコン基体３０１が得られる。シリコン層３０３は、例えば太陽電池のような半導体デバイスを製造するのに用いられる。一方、シリコン基体３０１は、第１実施形態と同様に別の第１の部材を用意するために再利用することができる。つまり、図３（ｆ）に示すシリコン基体３０１を用いて、再び図３の（ａ）〜（ｅ）のプロセスを行ってシリコン層３０３を製造することができる。
【００４２】
（第４実施形態）
図４は、本発明に係わる半導体膜の製造方法の第４実施形態を示す概略断面図である。図４において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。
【００４３】
本実施形態においては、まず図４（ａ）に示すように、第１の比抵抗値を有する非多孔質単結晶シリコン基体４０１を用意する。そして、このシリコン基体４０１上に、第２の比抵抗値を有する非多孔質単結晶シリコン層４０８をエピタキシャル成長させる。ここで、第１及び第２の比抵抗値は、第３実施形態と同様に設定される。シリコン基体４０１としては例えばｐ^＋型シリコンから成る基体を用いることができ、シリコン層４０８としては例えばｐ⁻型シリコン層を用いることができる。シリコン層４０８は、化学気相成長（ＣＶＤ）法、或いは液相成長法によって形成される。
【００４４】
次に、図４（ｂ）に示すように、シリコン層４０８の表面から所定の深さに水素、窒素、ヘリウム等の希ガスから選択される少なくとも１種類のイオン４０９を打ち込む。ここで、イオン打ち込みの深さは、投影飛程、即ち打ち込まれたイオンの濃度分布が最も高い領域がシリコン層４０８内部あるいは、シリコン基板４０１とシリコン層４０８との界面に位置するように打ち込むことが好ましい。一方、分離後の薄膜にＢＳＦ（ｂａｃｋｓｕｒｆａｃｅｆｉｅｌｄ）効果を生じさせる場合には、ｐ^＋型或いはｎ^＋型シリコン基体を用いて、シリコン基体４０１の内部にイオン濃度分布の最も高い領域が位置するようにイオンを打ち込んでも良い。また、イオン打ち込みに先立って、シリコン基体４０８の表面に、例えば酸化シリコン層等から成る保護層を形成しておくことが好ましい。
【００４５】
上記のイオン打ち込みによって、図４（ｃ）のように、表面にイオンが打ち込まれていないシリコン層４０３を残して、イオン注入層４０２を形成する。このイオン注入層４０２は、分離層として機能するものである。このようにして、シリコン基体４０１上にイオン注入層４０２を挟んでシリコン層４０３が形成されたものが第１の部材４０４となる。
【００４６】
次に、図４（ｄ）に示すように、第１の部材４０４のシリコン層を誘導加熱台１０６上に載置する。本実施形態では、シリコン基体４０１側を誘導加熱台１０６側に向けて配置しているが、シリコン層４０３側を誘導加熱台１０６に向けて配置しても構わない。
【００４７】
続いて、図４（ｅ）のように、誘導加熱台１０６に巻きつけられた加熱コイル１０７に交流電源１０８から高周波電流を流し、誘導加熱によってシリコン基体４０１を加熱する。ここで、イオン注入層４０２は、欠陥や歪が集中しており、４００〜６００℃の加熱によって微小気泡層が凝集する。一方、シリコン層４０３はシリコン基体４０１よりも比抵抗値が高いのでほとんど加熱されず、シリコン基体４０１とシリコン層４０３との間に温度差がつく。そして、イオン注入層４０２、即ち分離層を境にして温度分布が生じることになる。この温度差により、イオン注入層４０２に熱応力が加わり、イオン注入層４０２に亀裂が生じて、シリコン層４０３がシリコン基体４０１から分離される。
【００４８】
分離されたシリコン層４０３及びシリコン層４０３が分離され、残ったシリコン基体４０１にイオン注入層の残滓４０２ａ及び４０２ｂが残っていることがある。このような残滓４０２ａ及び４０２ｂは、第２実施形態と同様に、エッチングあるいは表面をグラインダーで研磨した後、アニーリングによって平滑化する等の方法を用いて除去することができる。
【００４９】
このようにして、図４（ｆ）に示すシリコン層４０３と、シリコン基体４０１が得られる。シリコン層４０３は、例えば太陽電池のような半導体デバイスを製造するのに用いられる。一方、シリコン基体４０１は、第１実施形態と同様に別の第１の部材を用意するために再利用することができる。つまり、図４（ｆ）に示すシリコン基体４０１を用いて、再び図４の（ａ）〜（ｅ）のプロセスを行ってシリコン層４０３を製造することができる。
【００５０】
上記第３及び第４実施形態は、シリコン基体とシリコン層との比抵抗値の差を利用してシリコン層を分離するものであったが、これらの実施形態において、シリコン基体よりも比抵抗値の高い第２の部材を併用しても良い。すなわち、シリコン層３０３又はシリコン層４０３の表面に第１実施形態で説明した吸着台１０５を吸着させた後に、誘導加熱によってシリコン基体を加熱するようにしても良い。
【００５１】
また、シリコン層３０３又はシリコン層４０３を、直接又は絶縁層を介して支持基板と貼り合わせて多層構造体を構成し、この多層構造体を誘導加熱によって加熱するようにしても良い。この場合、支持基板が第２の部材として機能する。支持基板としては、第１実施形態において説明したようなシリコン基板又はガラス基板を用いることができる。また、絶縁層を挟んで支持基板と貼り合わせる場合、絶縁層は先に説明した方法と同様の方法で形成することができる。
【００５２】
以上説明した第１〜第４実施形態においては、半導体基体、半導体層としてそれぞれ非多孔質単結晶シリコン基体、非多孔質単結晶シリコン層を用いたが、分離層の形成が可能であれば、他の材料を用いてこれらを形成しても構わない。
【００５３】
（実施例１）
図３に示す方法を用いて半導体膜を形成した。まず、図３（ａ）のように、０．０２Ω・ｃｍの比抵抗値を有し、直径が３インチのｐ^＋型非多孔質単結晶シリコン基体（シリコンウエハ）３０１を用意した。このシリコン基体３０１をフッ化水素（ＨＦ）溶液とエタノールとを混合した溶液中に浸漬した。そして、電流密度７ｍＡ／ｃｍ^２の電流を１分間通電した後、更に電流密度２０ｍＡ／ｃｍ^２の電流を１０分間通電し、図３（ｂ）に示す多孔質シリコン層３０２を形成した。
【００５４】
次いで、シリコン基体３０１をＣＶＤ装置内に置き、装置内に水素ガスを導入して９５０℃でアニーリングを行い、多孔質シリコン層３０２の表面を平坦化した。その後、ＣＶＤ装置内に原料ガスを導入し、多孔質シリコン層３０２上に、ｐ⁻型非多孔質単結晶シリコン層３０３をエピタキシャル成長させて、図３（ｃ）に示す第１の部材３０４を形成した。形成したシリコン層３０３の比抵抗値を、モニターを用いて測定したところ、１．５Ω・ｃｍであった。
【００５５】
続いて、図３（ｄ）のように第１の部材３０４を誘導加熱台１０６上に載置し、交流電源１０８から加熱コイル１０７に周波数３５０ｋＨｚ、出力２ｋＷの電流を流した。すると、シリコン基体３０１は２０秒で５００℃まで加熱された。その結果、シリコン基体３０１とシリコン層３０３との間の温度差によりせん断応力が発生し、図３（ｅ）に示すように、多孔質シリコン層３０２においてシリコン層３０３がシリコン基体３０１より分離された。
【００５６】
分離されたシリコン層３０３を、フッ化水素（ＨＦ）溶液、過酸化水素水（Ｈ_２Ｏ_２）、エタノール及び水を混合した溶液に浸漬し、シリコン層３０３上に残った多孔質シリコン層の残滓３０２ａをエッチングによって除去し、図３（ｆ）に示す半導体膜、つまり非多孔質単結晶シリコン層３０３を得た。一方、シリコン基体３０１上に残った多孔質シリコン層の残滓３０２ｂも同様にエッチングにより除去することにより、図３（ｆ）のような表面が平滑なシリコン基体３０１が得られた。このシリコン基体３０１は再び図３の（ａ）〜（ｆ）のプロセスを経てシリコン層３０３を製造するのに用いることができた。
【００５７】
（実施例２）
図５に示す概略断面図で説明する方法を用い、太陽電池を製造した。図５において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。
【００５８】
まず、図５（ａ）のように、０．０１Ω・ｃｍの比抵抗値を有し、直径が４インチのｐ^＋型非多孔質単結晶シリコン基体（シリコンウエハ）５０１を用意した。このシリコン基体５０１をフッ化水素（ＨＦ）溶液とエタノールとを混合した溶液中に浸漬した。そして、電流密度８ｍＡ／ｃｍ^２の電流を１分間通電した後、更に電流密度２０ｍＡ／ｃｍ^２の電流を１０分間通電し、図５（ｂ）に示す多孔質シリコン層５０２を形成した。この多孔質シリコン層５０２は、互いに多孔度の異なる２層の多孔質層から構成されていた。
【００５９】
次いで、シリコン基体５０１を水素雰囲気中でアニーリングして多孔質シリコン層５０２の表面を平滑化した。その後、液相成長法を用いて多孔質シリコン層５０２上に、厚さ５０μｍのｐ⁻型非多孔質単結晶シリコン層５０３及び厚さ０．２μｍのｎ⁻型非多孔質単結晶シリコン層５０５を順次エピタキシャル成長させて、図５（ｃ）に示す第１の部材５０４を形成した。
【００６０】
次に、図５（ｄ）に示すように、第１の部材５０４のシリコン層５０５側をアルミナ製の吸着台１０５に吸着させた後、誘導加熱台１０６の上に載置した。吸着台１０５は装着されたパイプ内に冷却した窒素ガスを流す冷却機構を備えたものを用いた。
【００６１】
続いて、交流電源１０８から加熱コイル１０７に周波数５００ｋＨｚ、出力５ｋＷの電流を流し、シリコン基体５０１を選択的に加熱した。また、同時に吸着台１０５の冷却機構を用いてシリコン層５０５及び５０３を冷却した。すると、シリコン基体５０１とシリコン層５０５及び５０３との温度差は、１０秒で５００℃に達した。その結果、多孔質シリコン層５０２を境に熱膨張差で生じたずれ応力によって多孔質シリコン層５０２が破壊され、図５（ｅ）に示すようにシリコン層５０５及び５０３がシリコン基体５０１から分離された。
【００６２】
分離されたシリコン層５０５及び５０３を、フッ化水素（ＨＦ）溶液、過酸化水素水（Ｈ_２Ｏ_２）、エタノール及び水を混合した溶液に浸漬し、シリコン層５０３上に残った多孔質シリコン層の残滓５０２ａをエッチングによって除去し、図５（ｆ）に示す半導体膜、つまりｐ⁻型シリコン層５０３とｎ⁻型シリコン層５０５との積層体を得た。一方、シリコン基体５０１上に残った多孔質シリコン層の残滓５０２ｂも同様にエッチングにより除去することにより、図５（ｆ）のような表面が平滑なシリコン基体５０１が得られた。このシリコン基体５０１は再び図５の（ａ）〜（ｇ）のプロセスを経て太陽電池を製造するのに用いることができた。
【００６３】
上記のようにして得られた積層体のｐ⁻型シリコン層５０３側を、図５（ｇ）のように電極と支持基板とを兼ねたアルミニウム板５０６に熱溶着させると同時に、ｐ⁻型シリコン層５０３内にアルミニウムを拡散させて、ｐ^＋型シリコン層５０７を形成した。そして、ｎ⁻型シリコン層５０５上に、集電電極５０８を形成した後、反射防止層５０９を形成することによって、図５（ｇ）に示す薄膜太陽電池を製造した。
【００６４】
本実施例においては、シリコン層５０３上の残滓５０２ａを除去したが、このような処理は必要に応じて行えば良く、残滓を残したままでも太陽電池の製造が可能であれば、このような処理は行わなくても構わない。
【００６５】
（実施例３）
図６に示す概略断面図で説明する方法を用い、シリコン・オン・インシュレータ（ＳＯＩ）基板を製造した。図６において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。
【００６６】
まず、図６（ａ）のように、０．０１Ω・ｃｍの比抵抗値を有し、直径が５インチのｐ^＋型非多孔質単結晶シリコン基体（シリコンウエハ）６０１を用意した。このシリコン基体６０１をフッ化水素（ＨＦ）溶液とエタノールとを混合した溶液中に浸漬した。そして、電流密度７ｍＡ／ｃｍ^２の電流を５分間通電した後、更に電流密度３０ｍＡ／ｃｍ^２の電流を１０秒間通電し、図６（ｂ）に示す厚さ５μｍの多孔質シリコン層６０２を形成した。この多孔質シリコン層６０２は、互いに多孔度の異なる２層の多孔質層から構成されていた。
【００６７】
次に、多孔質シリコン層６０２が形成されたシリコン基体６０１を酸素雰囲気中で１時間、４００℃に加熱し、多孔質シリコン層６０２の孔の内壁及び表面に酸化シリコン膜を形成した。その後、多孔質シリコン層６０２の表面をフッ化水素（ＨＦ）溶液で処理して表面の酸化シリコン膜のみを除去した。
【００６８】
次いで、シリコン基体６０１をＣＶＤ装置内に置き、装置内に水素ガスを導入して９５０℃でアニーリングを行い、多孔質シリコン層６０２の表面を平坦化した。その後、ＣＶＤ装置内に原料ガスを導入し、多孔質シリコン層６０２上に、厚さＱ０．３μｍのｐ型非多孔質単結晶シリコン層６０３をエピタキシャル成長させた。形成したシリコン層６０３の比抵抗値を、モニターを用いて測定したところ、１０Ω・ｃｍであった。その後、熱酸化によりシリコン層６０３の表面を酸化させ、絶縁層として厚さ１００ｎｍの酸化シリコン層６０５を形成した。このようにして、図６（ｃ）に示す第１の部材６０４を形成した。
【００６９】
次に、酸化シリコン層６０５の表面に窒素（Ｎ_２）プラズマを照射して活性化した後、図６（ｄ）のように、別に用意したシリコン基体（シリコンウエハ）６０６を重ね合わせて密着させた。そして、これらを６００℃で３時間、熱処理することによって、第１の部材６０４とシリコン基体６０６を貼り合わせ、積層構造体６０７を得た。
【００７０】
次に、図６（ｅ）に示すように、多層構造体６０７のシリコン基体６０６側を水冷機構を備えた吸着台１０５に吸着させた後、誘導加熱台１０６の上に載置した。そして、交流電源１０８から加熱コイル１０７に周波数７００ｋＨｚ、出力１０ｋＷの電流を流し、シリコン基体６０１を選択的に加熱した。また、同時に吸着台１０５の冷却機構を用いてシリコン基体６０６を冷却した。すると、シリコン基体６０１とシリコン層６０３との温度差は、２０秒で５５０℃に達した。その結果、多孔質シリコン層６０２を境に熱膨張差で生じたずれ応力によって多孔質シリコン層６０２が破壊された。そして、図６（ｆ）に示すようにシリコン層６０３がシリコン基体６０１から分離され、酸化シリコン層６０５を挟んでシリコン基体６０６上に転写された。
【００７１】
次に、シリコン層６０３が転写されたシリコン基体６０６を、フッ化水素（ＨＦ）溶液、過酸化水素水（Ｈ_２Ｏ_２）、エタノール及び水を混合した溶液に浸漬し、シリコン層６０３上に残った多孔質シリコン層の残滓６０２ａをエッチングによって除去した。その後、シリコン層６０３が転写されたシリコン基体６０６を、水素を含む還元性雰囲気中で１１００℃で１時間アニーリングを行い、シリコン層６０３の表面を平滑化した。このようにして、図６（ｇ）に示すように、酸化シリコン層６０５を挟んでシリコン基体６０６上に単結晶シリコン層６０３を有するＳＯＩ基板６０８を製造した。
【００７２】
一方、シリコン基体６０１上に残った多孔質シリコン層の残滓６０２ｂも同様にエッチングにより除去することにより、図６（ｇ）のような表面が平滑なシリコン基体６０１が得られた。このシリコン基体６０１は再び図６（ａ）〜（ｇ）のプロセスを経てＳＯＩ基板を製造するのに用いることができた。
【００７３】
（実施例４）
図７に示す概略断面図で説明する方法を用い、太陽電池を製造した。図７において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。
【００７４】
まず、図７（ａ）のように、０．０１Ω・ｃｍの比抵抗値を有し、直径が４インチのｐ^＋型非多孔質単結晶シリコン基体（シリコンウエハ）７０１を用意した。このシリコン基体７０１上に化学気相成長（ＣＶＤ）法を用いて、図７（ｂ）のように、２Ω・ｃｍの比抵抗値を有し、１．２μｍの厚さの非多孔質単結晶ｐ⁻型シリコン層７０３及び０．２μｍの厚さの非多孔質単結晶ｎ^＋型シリコン層７０５を順次エピタキシャル成長させた。続いて、図７（ｂ）のように、ｎ^＋型シリコン層７０５側から水素イオン７０９を４５０ｅＶのエネルギーで、密度７．０×１０^１６個／ｃｍ^２に打ち込み、図７（ｃ）のように、ｎ^＋型シリコン層７０５の表面から約２μｍの深さにイオン注入層７０２を形成した。そして、図７（ｃ）に示すように、下部に残ったシリコン基体７０１ｂ上に、イオン注入層７０２、イオンが打ち込まれていないシリコン基体の表面ｐ^＋層７０１ａ、ｐ⁻型シリコン層７０３及びｎ^＋型シリコン層７０５が順次積層されて成る第１の部材７０４を形成した。
【００７５】
次に、図７（ｄ）に示すように、第１の部材７０４のｎ^＋型シリコン層７０５側を冷却機構を備えた吸着台１０５に吸着させた後、誘導加熱台１０６の上に載置した。そして、吸着台１０５は装着されたパイプ内に冷却した窒素ガスを流す冷却機構を備えたものを用いた。そして、吸着台１０５の冷却機構を用いてシリコン層７０５、７０３及び７０１ａを冷却すると共に、交流電源１０８から加熱コイル１０７に周波数４５０ｋＨｚ、出力３ｋＷの電流を流し、誘導加熱によってシリコン基体７０１ｂを選択的に加熱した。すると、イオン注入層７０２の内部では加熱によって微小気泡が凝集し、また、シリコン基体７０１ｂとシリコン層７０５、７０３及び７０１ａとの温度差は、１０秒で５００℃に達した。その結果、イオン注入層７０２を境に熱膨張差で生じたずれ応力によってイオン注入層７０２に亀裂が生じ、図７（ｅ）に示すようにシリコン層７０５、７０３及び７０１ａがシリコン基体７０１ｂから分離された。
【００７６】
分離されたシリコン層７０５、７０３及び７０１ａからイオン注入層の残滓７０２ａをエッチングにより除去し、図７（ｆ）に示す半導体膜、つまりｐ^＋型シリコン層７０１ａ、ｐ⁻型シリコン層７０３及びｎ^＋型シリコン層７０５から成る積層体を得た。一方、シリコン基体７０１ｂ上に残ったイオン注入層の残滓７０２ｂも同様にエッチングによって除去することにより、図７（ｆ）のような表面が平滑なシリコン基体７０１ｂが得られた。このシリコン基体７０１ｂは再び図７（ａ）〜（ｇ）のプロセスを経て太陽電池を製造するのに用いることができた。
【００７７】
上記のようにして得られた積層体のｐ^＋型シリコン層７０１ａ側に図７（ｇ）のように導電性接着剤７０６を塗布し、ステンレス製の支持基板７０８に接着した。そして、ｎ^＋型シリコン層７０５上に、集電電極７１１を形成した後、反射防止層７１０を形成することによって、図７（ｇ）に示す薄膜太陽電池を製造した。この太陽電池においては、ｐ^＋型シリコン層７０１ａによってＢＳＦ（ｂａｃｋｓｕｒｆａｃｅｆｉｅｌｄ）効果が得られた。
【００７８】
本発明は、以上説明した実施形態の他にも種々の変形が可能である。本発明は特許請求の範囲を逸脱しない限りにおいてこのような変形例を全て包含するものである。
【００７９】
【発明の効果】
以上説明したように、本発明によれば誘導加熱を利用して選択的な加熱を行うので、簡単な工程、低コストでかつスループットの大きい方法で半導体膜を製造することができる。
【図面の簡単な説明】
【図１】本発明に係わる半導体膜の製造方法の第１実施形態を示す概略断面図である。
【図２】本発明に係わる半導体膜の製造方法の第２実施形態を示す概略断面図である。
【図３】本発明に係わる半導体膜の製造方法の第３実施形態を示す概略断面図である。
【図４】本発明に係わる半導体膜の製造方法の第４実施形態を示す概略断面図である。
【図５】本発明を用いて太陽電池を製造する方法を示す概略断面図である。
【図６】本発明を用いてＳＯＩ基板を製造する方法を示す概略断面図である。
【図７】本発明を用いて太陽電池を製造する別の方法を示す概略断面図である。
【符号の説明】
１０１非多孔質単結晶シリコン基体
１０２多孔質シリコン層
１０２ａ、１０２ｂ多孔質シリコン層の残滓
１０３非多孔質単結晶シリコン層
１０４第１の部材
１０５吸着台
１０６誘導加熱台
１０７加熱コイル
１０８交流電源

Claims

半導体基体、該半導体基体の比抵抗値よりも高い比抵抗値を有する半導体層及びこれらの間に設けられた分離層とから成る第１の部材を用意する工程と、前記第１の部材を誘導加熱により加熱して、分離層において半導体層を半導体基体から分離する工程とから成る半導体膜の製造方法であって、
前記第１の部材を用意する工程は、ｐ ^＋型非多孔質シリコン基体の表面を陽極化成して分離層としての多孔質シリコン層を形成する工程と、該多孔質シリコン層上にｐ ⁻ 型非多孔質シリコン層をエピタキシャル成長させる工程とから成ることを特徴とする半導体膜の製造方法。
半導体基体、該半導体基体の比抵抗値よりも高い比抵抗値を有する半導体層及びこれらの間に設けられた分離層とから成る第１の部材を用意する工程と、前記第１の部材を誘導加熱により加熱して、分離層において半導体層を半導体基体から分離する工程とから成る半導体膜の製造方法であって、
前記第１の部材を用意する工程は、シリコン基体の表面から所定の深さに、水素、窒素及びヘリウムから選択される少なくとも１種のイオンを打ち込み、表面にイオンが注入されていないシリコン層を残して、分離層としてのイオン注入層を形成する工程から成ることを特徴とする半導体膜の製造方法。
イオンを打ち込む前に、前記シリコン基体の表面に保護膜を形成することを特徴とする請求項２に記載の半導体膜の製造方法。