JP2007173354A - Soi基板およびsoi基板の製造方法 - Google Patents
Soi基板およびsoi基板の製造方法 Download PDFInfo
- Publication number
- JP2007173354A JP2007173354A JP2005366142A JP2005366142A JP2007173354A JP 2007173354 A JP2007173354 A JP 2007173354A JP 2005366142 A JP2005366142 A JP 2005366142A JP 2005366142 A JP2005366142 A JP 2005366142A JP 2007173354 A JP2007173354 A JP 2007173354A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- soi
- manufacturing
- transparent insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
【解決手段】単結晶Si基板10の表面側(接合面側)には、表面近傍の所定の深さ(平均イオン注入深さL)に均一なイオン注入層11が形成される。この単結晶Si基板10と透明絶縁性基板20の表面を接合面として密着させ、この状態で350℃以下の温度で加熱して接合処理を施す。この350℃以下という温度選択は、単結晶Siと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Si基板10ならびに透明絶縁性基板20の厚みを考慮して決定され、好ましくは100〜300℃とされる。このような接合工程の後、外部から衝撃を加えることでイオン注入層11内でのSi−Si結合を切り、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。
【選択図】図1
Description
11 イオン注入層
12 SOI層
13 単結晶Si基板のバルク部
20 透明絶縁性基板
30 ノズル
31 ノズルの先端部
40 ブレード
41 ブレードの先端部
Claims (10)
- 貼り合せによるSOI基板の製造方法であって、
単結晶シリコン基板の一方主面に平均イオン注入深さLの水素イオン注入層を形成する第1のステップと、
透明絶縁性基板の一方主面及び前記単結晶シリコン基板の一方主面の少なくとも一方に表面処理を施す第2のステップと、
前記単結晶シリコン基板の一方主面と前記透明絶縁性基板の一方主面とを密着させる第3のステップと、
前記単結晶シリコン基板と前記透明絶縁性基板とを密着させた状態で350℃以下の温度で加熱して接合処理を施す第4のステップと、
前記平均イオン注入深さLに相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離して前記透明絶縁性基板上にSOI層を形成する第5のステップとを備えていることを特徴とするSOI基板の製造方法。 - 前記第4のステップの熱処理温度は100〜300℃であることを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記第1のステップにおける水素イオンのドーズ量は0.5×1017atoms/cm2以上であることを特徴とする請求項1又は2に記載のSOI基板の製造方法。
- 前記第1のステップにおける水素イオンの注入ドーズ量は1×1017atoms/cm2以上であることを特徴とする請求項3に記載のSOI基板の製造方法。
- 前記第1のステップにおける水素イオンのドーズ量は3×1017atoms/cm2以下であることを特徴とする請求項3又は4に記載のSOI基板の製造方法。
- 前記透明絶縁性基板は、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板の何れかであることを特徴とする請求項1乃至5の何れか1項に記載のSOI基板の製造方法。
- 前記単結晶シリコン基板は、CZ法(チョクラルスキー法)または浮遊帯域法(FZ法)で結晶成長させた準完全結晶(NPC)単結晶シリコン基板であることを特徴とする請求項1乃至6の何れか1項に記載のSOI基板の製造方法。
- 前記第2のステップの表面処理は、プラズマ処理及びオゾン処理の少なくとも一方の処理であることを特徴とする請求項1乃至7の何れか1項に記載のSOI基板の製造方法。
- 請求項1乃至8の何れか1項に記載の方法で製造されたSOI基板であって、前記SOI層の剥離面の粗さがRMS値で10nm以下であることを特徴とするSOI基板。
- 前記RMS値は6nm以下であることを特徴とする請求項9に記載のSOI基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366142A JP2007173354A (ja) | 2005-12-20 | 2005-12-20 | Soi基板およびsoi基板の製造方法 |
US12/158,047 US7892934B2 (en) | 2005-12-20 | 2006-11-01 | SOI substrate and method for manufacturing SOI substrate |
KR1020087008899A KR101276230B1 (ko) | 2005-12-20 | 2006-11-01 | 에스오아이 기판 및 에스오아이 기판의 제조방법 |
PCT/JP2006/321885 WO2007072632A1 (ja) | 2005-12-20 | 2006-11-01 | Soi基板およびsoi基板の製造方法 |
EP06822814.7A EP1970942B1 (en) | 2005-12-20 | 2006-11-01 | Method for manufacturing soi substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366142A JP2007173354A (ja) | 2005-12-20 | 2005-12-20 | Soi基板およびsoi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173354A true JP2007173354A (ja) | 2007-07-05 |
Family
ID=38188415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366142A Pending JP2007173354A (ja) | 2005-12-20 | 2005-12-20 | Soi基板およびsoi基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7892934B2 (ja) |
EP (1) | EP1970942B1 (ja) |
JP (1) | JP2007173354A (ja) |
KR (1) | KR101276230B1 (ja) |
WO (1) | WO2007072632A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1936679A1 (en) * | 2006-12-18 | 2008-06-25 | Shinetsu Chemical Co., Ltd. | Method for manufacturing an SOI substrate |
JP2009130289A (ja) * | 2007-11-27 | 2009-06-11 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法 |
JP2009231488A (ja) * | 2008-03-21 | 2009-10-08 | Shin Etsu Chem Co Ltd | Soi基板の欠陥検出方法 |
WO2010050556A1 (ja) * | 2008-10-31 | 2010-05-06 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
JP2013534056A (ja) * | 2010-06-30 | 2013-08-29 | コーニング インコーポレイテッド | 補剛層を有するガラス上半導体基板及びその作製プロセス |
WO2013161188A1 (ja) * | 2012-04-26 | 2013-10-31 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
WO2015025462A1 (ja) * | 2013-08-21 | 2015-02-26 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2017220503A (ja) * | 2016-06-06 | 2017-12-14 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1981064B1 (en) * | 2005-12-27 | 2021-04-14 | Shin-Etsu Chemical Co., Ltd. | Process for producing a soi wafer |
US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
FR2919427B1 (fr) * | 2007-07-26 | 2010-12-03 | Soitec Silicon On Insulator | Structure a reservoir de charges. |
JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
KR20100065145A (ko) * | 2007-09-14 | 2010-06-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
TWI492275B (zh) | 2008-04-10 | 2015-07-11 | Shinetsu Chemical Co | The method of manufacturing the bonded substrate |
US8133800B2 (en) * | 2008-08-29 | 2012-03-13 | Silicon Genesis Corporation | Free-standing thickness of single crystal material and method having carrier lifetimes |
FR2938119B1 (fr) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
JP5496608B2 (ja) * | 2008-11-12 | 2014-05-21 | 信越化学工業株式会社 | Soi基板の作製方法 |
JP4979732B2 (ja) * | 2009-05-01 | 2012-07-18 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
JP5643509B2 (ja) * | 2009-12-28 | 2014-12-17 | 信越化学工業株式会社 | 応力を低減したsos基板の製造方法 |
US10068795B2 (en) | 2014-02-07 | 2018-09-04 | Globalwafers Co., Ltd. | Methods for preparing layered semiconductor structures |
JP6086105B2 (ja) | 2014-09-24 | 2017-03-01 | 信越半導体株式会社 | Soiウェーハの製造方法 |
FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
CN109904065B (zh) * | 2019-02-21 | 2021-05-11 | 中国科学院上海微系统与信息技术研究所 | 异质结构的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003049189A1 (en) * | 2001-12-04 | 2003-06-12 | Shin-Etsu Handotai Co.,Ltd. | Pasted wafer and method for producing pasted wafer |
JP2003347526A (ja) * | 2002-05-02 | 2003-12-05 | Soi Tec Silicon On Insulator Technologies | 材料の二層を剥離する方法 |
JP2004503111A (ja) * | 2000-07-12 | 2004-01-29 | コミツサリア タ レネルジー アトミーク | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 |
JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
WO2005027214A1 (ja) * | 2003-09-10 | 2005-03-24 | Shin-Etsu Handotai Co., Ltd. | 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH0618926A (ja) | 1992-07-02 | 1994-01-28 | Sharp Corp | 液晶表示用大型基板およびその製造方法 |
JPH11145438A (ja) | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JPH11163363A (ja) | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3697106B2 (ja) | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
US6388290B1 (en) * | 1998-06-10 | 2002-05-14 | Agere Systems Guardian Corp. | Single crystal silicon on polycrystalline silicon integrated circuits |
FR2783254B1 (fr) * | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
JP2002110998A (ja) | 2000-09-29 | 2002-04-12 | Seiko Epson Corp | 電気光学基板およびその製造方法、電気光学装置及び電子機器 |
US6583440B2 (en) * | 2000-11-30 | 2003-06-24 | Seiko Epson Corporation | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
JP3697214B2 (ja) * | 2001-03-16 | 2005-09-21 | キヤノン株式会社 | 半導体膜の製造方法 |
JP2003282885A (ja) | 2002-03-26 | 2003-10-03 | Sharp Corp | 半導体装置およびその製造方法 |
US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
US7008854B2 (en) * | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
US6911375B2 (en) * | 2003-06-02 | 2005-06-28 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
-
2005
- 2005-12-20 JP JP2005366142A patent/JP2007173354A/ja active Pending
-
2006
- 2006-11-01 EP EP06822814.7A patent/EP1970942B1/en active Active
- 2006-11-01 KR KR1020087008899A patent/KR101276230B1/ko not_active Expired - Fee Related
- 2006-11-01 WO PCT/JP2006/321885 patent/WO2007072632A1/ja active Application Filing
- 2006-11-01 US US12/158,047 patent/US7892934B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004503111A (ja) * | 2000-07-12 | 2004-01-29 | コミツサリア タ レネルジー アトミーク | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 |
WO2003049189A1 (en) * | 2001-12-04 | 2003-06-12 | Shin-Etsu Handotai Co.,Ltd. | Pasted wafer and method for producing pasted wafer |
JP2003347526A (ja) * | 2002-05-02 | 2003-12-05 | Soi Tec Silicon On Insulator Technologies | 材料の二層を剥離する方法 |
JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
WO2005027214A1 (ja) * | 2003-09-10 | 2005-03-24 | Shin-Etsu Handotai Co., Ltd. | 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1936679A1 (en) * | 2006-12-18 | 2008-06-25 | Shinetsu Chemical Co., Ltd. | Method for manufacturing an SOI substrate |
KR101554754B1 (ko) | 2007-11-27 | 2015-09-21 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 붙여 맞댐 기판의 제조 방법 |
JP2009130289A (ja) * | 2007-11-27 | 2009-06-11 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法 |
JP2009231488A (ja) * | 2008-03-21 | 2009-10-08 | Shin Etsu Chem Co Ltd | Soi基板の欠陥検出方法 |
WO2010050556A1 (ja) * | 2008-10-31 | 2010-05-06 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
JP2010135764A (ja) * | 2008-10-31 | 2010-06-17 | Shin-Etsu Chemical Co Ltd | シリコン薄膜転写絶縁性ウェーハの製造方法 |
US8138064B2 (en) | 2008-10-31 | 2012-03-20 | Shin-Etsu Chemical Co., Ltd. | Method for producing silicon film-transferred insulator wafer |
CN102017070B (zh) * | 2008-10-31 | 2013-10-16 | 信越化学工业株式会社 | 转印有硅薄膜的绝缘性晶片的制造方法 |
JP2013534056A (ja) * | 2010-06-30 | 2013-08-29 | コーニング インコーポレイテッド | 補剛層を有するガラス上半導体基板及びその作製プロセス |
JP2013229516A (ja) * | 2012-04-26 | 2013-11-07 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
WO2013161188A1 (ja) * | 2012-04-26 | 2013-10-31 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
US9142449B2 (en) | 2012-04-26 | 2015-09-22 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
WO2015025462A1 (ja) * | 2013-08-21 | 2015-02-26 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
US9673086B2 (en) | 2013-08-21 | 2017-06-06 | Shin-Etsu Handotai Co., Ltd. | Method of producing bonded wafer |
JP2017220503A (ja) * | 2016-06-06 | 2017-12-14 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1970942A4 (en) | 2009-12-23 |
WO2007072632A1 (ja) | 2007-06-28 |
KR20080085133A (ko) | 2008-09-23 |
KR101276230B1 (ko) | 2013-06-20 |
EP1970942A1 (en) | 2008-09-17 |
EP1970942B1 (en) | 2016-09-28 |
US20100025804A1 (en) | 2010-02-04 |
US7892934B2 (en) | 2011-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7892934B2 (en) | SOI substrate and method for manufacturing SOI substrate | |
JP5064692B2 (ja) | Soi基板の製造方法 | |
TWI452631B (zh) | Fabrication method of silicon film transfer insulating wafers | |
KR100972213B1 (ko) | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 | |
US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
WO2007024549A2 (en) | Semiconductor on glass insulator with deposited barrier layer | |
JP2008153411A (ja) | Soi基板の製造方法 | |
CN102986020A (zh) | 对绝缘体基材上的硅进行精整的方法 | |
WO2007127074A2 (en) | Semiconductor on glass insulator made using improved thinning process | |
US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
JP2006210898A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
CN101179054B (zh) | Soq基板及其制造方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP2007073878A (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
JP2006210900A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
WO2007074552A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP2004087767A (ja) | Soiウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121024 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121221 |