[go: up one dir, main page]

JP2007173354A - Soi基板およびsoi基板の製造方法 - Google Patents

Soi基板およびsoi基板の製造方法 Download PDF

Info

Publication number
JP2007173354A
JP2007173354A JP2005366142A JP2005366142A JP2007173354A JP 2007173354 A JP2007173354 A JP 2007173354A JP 2005366142 A JP2005366142 A JP 2005366142A JP 2005366142 A JP2005366142 A JP 2005366142A JP 2007173354 A JP2007173354 A JP 2007173354A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
soi
manufacturing
transparent insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005366142A
Other languages
English (en)
Inventor
Makoto Kawai
信 川合
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Yuuji Tobisaka
優二 飛坂
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2005366142A priority Critical patent/JP2007173354A/ja
Priority to US12/158,047 priority patent/US7892934B2/en
Priority to KR1020087008899A priority patent/KR101276230B1/ko
Priority to PCT/JP2006/321885 priority patent/WO2007072632A1/ja
Priority to EP06822814.7A priority patent/EP1970942B1/en
Publication of JP2007173354A publication Critical patent/JP2007173354A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

【課題】透明絶縁性基板上に形成されたSOI層の剥離面の平坦性を高めること。
【解決手段】単結晶Si基板10の表面側(接合面側)には、表面近傍の所定の深さ(平均イオン注入深さL)に均一なイオン注入層11が形成される。この単結晶Si基板10と透明絶縁性基板20の表面を接合面として密着させ、この状態で350℃以下の温度で加熱して接合処理を施す。この350℃以下という温度選択は、単結晶Siと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Si基板10ならびに透明絶縁性基板20の厚みを考慮して決定され、好ましくは100〜300℃とされる。このような接合工程の後、外部から衝撃を加えることでイオン注入層11内でのSi−Si結合を切り、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。
【選択図】図1

Description

本発明は、SOI基板およびSOI基板の製造方法に関し、より詳細には、透明絶縁性基板上に張り合わされて形成された単結晶シリコン薄膜の剥離面の表面粗さを抑制させたSOI基板およびその製造方法に関する。
耐放射線特性やラッチアップ特性に優れるとともにショートチャネル効果の抑制にも優れるMOSトランジスタの形成を目的として、酸化膜などの絶縁膜上に単結晶のシリコン(Si)層を設けたいわゆるSOI(Silicon on Insulator)ウエーハがデバイス形成用基板として用いられており、なかでも、貼り合わせ技術の適用による低欠陥のSOI基板が注目されている。また、近年では、このようなSOI基板を、光学デバイスの製造用基板として用いることも検討され始めてきている(例えば、特許文献1乃至5)。
ところで、液晶表示ディスプレイパネル(LCD)をはじめとする電気光学装置の駆動方式のなかでも、アクティブマトリックス方式は、応答速度が速く表示装置とした場合に高画質のものが得られるなどの理由から、一般的に広く用いられている駆動方式である。
このようなアクティブマトリクス駆動方式の電気光学装置の一般的な構成は、上面ガラス基板と下面ガラス基板の2枚のガラス基板に液晶を挟み込んで設け、上面ガラス基板にはパターン全体に共通した上面電極(対向電極)を形成する一方、下面ガラス基板には画素電極と当該画素電極を駆動するためのスイッチング素子としてのTFTを設ける。下面ガラス基板上には、各画素毎に設けられたTFTのゲート入力部としてのX電極とソース入力部としてのY電極とがパターン形成されており、これらの電極を介して各々のTFTへの電気信号を入力制御し、これによりTFTをスイッチング素子として制御する。画素電極と対向電極に挟まれた領域の液晶は、上下電極間に形成される電界に応じてその配列が変化して液晶シャッタとして機能する。つまり、液晶シャッタのスイッチング素子としてのTFTのオン/オフを行うことで、各画素の駆動がなされることとなる。
従来、このようなTFTは、下面ガラス基板上に設けられた非晶質Si(a−Si)や多結晶Si(poly−Si)の膜に設けられていたが、画素スイッチングの高速制御のためにはスイッチング素子としてのTFTの高速動作が求められるため、非晶質Siや多結晶SiのTFTに代えて単結晶SiのTFTを用いることが検討され、絶縁性基板上に単結晶シリコン薄膜を有するSOI基板を用いることが検討されてきた。つまり、貼り合わせ等の手法により絶縁体層上に設けられた単結晶Si層にTFTを作り込むことで、非晶質SiのTFTや多結晶SiのTFTよりも格段に高速のスイッチングを可能とするのである。
特開平11−145438号公報 特開平6−18926号公報 特開平11−163363号公報 特開2003−282885号公報 特開2002−110998号公報 特許第3048201号明細書
SOI基板を上述したような光学デバイス用の基板として用いる場合には、透明絶縁性基板上に単結晶シリコンの薄膜を設けたSOI基板とする必要があり、しかも、当該単結晶シリコン薄膜にTFT等の電子デバイスを作り込むために、その単結晶シリコン薄膜は高い表面平坦性をもち、膜厚の面内均一性に優れ、しかも光散乱の原因となるような構造的欠陥が少ないなどの高品質な膜であることが要求される。
従来の一般的なSOI基板の製造方法(例えば、特許文献6など)では、製造工程中で設けられる熱処理で比較的高い温度(例えば、500〜1200℃)が採用されている。
このような条件下でも、単結晶シリコン基板とこれと張り合わせる基板との熱膨張係数や機械的強度(剛性率など)の差が比較的小さい場合には比較的平坦な表面の薄膜単結晶シリコン層を得ることができるが、単結晶シリコン基板と透明絶縁性基板(例えば、石英基板)とを張り合わせてSOI基板を製造するような場合には、張り合わされる2枚の基板間の熱膨張係数や機械的強度(剛性率など)の差が大きくなるために、上記のような高い温度で熱処理を施すと、剛性の低い基板(多くの場合、透明絶縁性基板である)が割れたり接合面における局所的な剥離などが発生するといった不都合が生じたり、或いは、単結晶シリコン基板の貼り合せ面の表面近傍領域に微細なクラックが生じたりして薄膜の単結晶シリコン層(SOI層)として剥離する際のヘキ開がスムースに行われずに表面荒れが生じたりするといった問題が生じる。
本発明は、かかる要求に鑑みてなされたもので、その目的とするところは、透明絶縁性基板上に貼り合せ技術により形成されたSOI層を備えたSOI基板であって、当該SOI層の剥離面が高い平坦性を有するSOI基板を提供することにある。
本発明は、このような課題を解決するために、請求項1に記載の発明は、貼り合せによるSOI基板の製造方法であって、単結晶シリコン基板の一方主面に平均イオン注入深さLの水素イオン注入層を形成する第1のステップと、透明絶縁性基板の一方主面及び前記単結晶シリコン基板の一方主面の少なくとも一方に表面処理を施す第2のステップと、前記単結晶シリコン基板の一方主面と前記透明絶縁性基板の一方主面とを密着させる第3のステップと、前記単結晶シリコン基板と前記透明絶縁性基板とを密着させた状態で350℃以下の温度で加熱して接合処理を施す第4のステップと、前記平均イオン注入深さLに相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離して前記透明絶縁性基板上にSOI層を形成する第5のステップとを備えていることを特徴とする。
請求項2に記載の発明は、請求項1に記載のSOI基板の製造方法において、前記第4のステップの熱処理温度は100〜300℃であることを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載のSOI基板の製造方法において、前記第1のステップにおける水素イオンのドーズ量は0.5×1017atoms/cm2以上であることを特徴とする。
請求項4に記載の発明は、請求項3に記載のSOI基板の製造方法において、前記第1のステップにおける水素イオンの注入ドーズ量は1×1017atoms/cm2以上であることを特徴とする。
請求項5に記載の発明は、請求項3又は4に記載のSOI基板の製造方法において、前記第1のステップにおける水素イオンのドーズ量は3×1017atoms/cm2以下であることを特徴とする。
請求項6に記載の発明は、請求項1乃至5の何れか1項に記載のSOI基板の製造方法において、前記透明絶縁性基板は、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板の何れかであることを特徴とする。
請求項7に記載の発明は、請求項1乃至6の何れか1項に記載のSOI基板の製造方法において、前記単結晶シリコン基板は、CZ法(チョクラルスキー法)または浮遊帯域法(FZ法)で結晶成長させた準完全結晶(NPC)単結晶シリコン基板であることを特徴とする。
請求項8に記載の発明は、請求項1乃至7の何れか1項に記載のSOI基板の製造方法において、前記第2のステップの表面処理は、プラズマ処理及びオゾン処理の少なくとも一方の処理であることを特徴とする。
請求項9に記載の発明は、請求項1乃至8の何れか1項に記載の方法で製造されたSOI基板であって、前記SOI層の剥離面の粗さがRMS値で10nm以下であることを特徴とする。
請求項10に記載の発明は、請求項9に記載のSOI基板において、前記RMS値は6nm以下であることを特徴とする。
本発明においては、透明絶縁性基板と水素イオン注入層形成後の単結晶Si基板との接合処理の温度を350℃以下としたので、当該熱処理工程中で導入される熱歪量が抑止され、単結晶Si基板と透明絶縁性基板の諸物性値の差に起因する基板割れや接合面における局所的剥離などの不都合が回避できる。
また、350℃以下という熱処理温度は、シリコン原子の結合手の状態変化を生じさせるために必要な温度に比較して十分に低温であるので、イオン注入により導入された水素イオン注入層内の局所的なダメージ状態が当該熱処理工程中に維持され、剥離後の表面荒れが抑制されたSOI層を得ることが可能となる。
このようなSOI基板は、表面平坦性と膜厚面内均一性に優れ、且つ、光散乱の原因となる構造的欠陥も少ないため、光学デバイスの製造に特に好適なSOI基板の提供が可能となる。
以下に、図面を参照して本発明を実施するための最良の形態について説明する。
本発明においては、透明絶縁性基板の一方主面と、予めその一方主面に平均イオン注入深さLの水素イオン注入層を形成した単結晶Si基板との接合処理の温度を350℃以下の温度、好ましくは100〜300℃の温度に設定する。ここで、透明絶縁性基板としては、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、結晶化ガラス基板などが選択されるが、これらの基板は単結晶Si基板との間での熱膨張係数や機械的強度(剛性率など)の差が比較的大きく、接合処理工程中で付与される熱により、割れや接合面における局所的剥離などを発生させ易い。そこで、本発明においては、接合処理温度を350℃以下に選択して導入される熱歪量を抑止し、単結晶Si基板と透明絶縁性基板の諸物性値の差に起因する上記不都合を回避することとしている。
また、350℃以下という熱処理温度は、シリコン原子の結合手の状態変化を生じさせるために必要な温度に比較して十分に低温であるために、水素イオン注入により導入された水素イオン注入層内の局所的なダメージ状態も当該熱処理工程中に維持される。このため、その後の剥離工程で単結晶シリコン薄膜のヘキ開の開始点として作用するような微細なクラック等が生じることもない。その結果、ヘキ開条件としての水素イオンの注入状態が維持され、剥離後の表面荒れが抑制されたSOI層を得ることが可能となる。
本発明においては、単結晶Si基板への水素イオンの注入ドーズ量の上限値は3×1017atoms/cm2とされる。このような上限を設けるのは、生産性の低下を避けるという理由に加え、ドーズ量がこの値以上となるとイオン注入時のダメージが大きくなりすぎ、その結果、単結晶シリコン薄膜中に形成されるヘキ開開始点が過剰に形成されて剥離後のSOI層の表面荒れを生じさせ易くなるためである。なお、水素イオンの注入ドーズ量の下限値はヘキ開に必要なダメージを単結晶シリコン薄膜に付与するに十分な値に選択されるが、好ましくは0.5×1017atoms/cm2以上であり、さらに好ましくは1×1017atoms/cm2以上である。
以下に、実施例により本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではないことはいうまでもない。なお、説明の簡略化のために、貼り合せに用いられる透明絶縁性基板は石英基板であるものと仮定する。
図1は、本発明のSOI基板の製造プロセス例を説明するための図で、先ず、同一の径を有する単結晶Si基板10と透明絶縁性基板20とを準備する(図1(A))。ここで、単結晶Si基板10は、例えば、CZ法(チョクラルスキー法)により育成された一般に市販されているSi基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明のSOI基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。この単結晶Si基板として、CZ法(チョクラルスキー法)または浮遊帯域法(FZ法)で結晶成長させた準完全結晶(NPC)単結晶シリコン基板を用いることとしてもよい。なお、後のデバイス形成プロセスの便宜のため、透明絶縁性基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせるようにすると好都合である。
単結晶Si基板10の表面側(接合面側)には、後の工程で所定の厚さのSOI層が得られるように水素イオンが注入され(図1(B))、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に均一なイオン注入層11が形成される(図1(C))。イオン注入層11の単結晶Si基板10表面からの深さ(平均イオン注入深さL)は、イオン注入時の加速電圧により制御される。このイオン注入により、単結晶Si基板10表面領域での平均イオン注入深さLに対応する領域には、当該領域に局在する微小気泡層が形成される。
ここで、イオン注入深さはどの程度の厚さのSOI層を剥離させるかに依存して決定されるが、例えば水素イオンの平均イオン注入深さLは0.5μm以下とされ、イオン注入条件は、ドーズ量0.5×1017〜3×1017atoms/cm2、加速電圧50〜100keV、などとされる。
また、イオン注入時の単結晶Si基板10の温度は、250〜450℃程度に保持される。なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために、通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにしてイオン注入層11を形成した単結晶Si基板10と透明絶縁性基板20のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図1(D))。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Si基板10と透明絶縁性基板20の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または透明絶縁性基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、単結晶Si基板の表面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、単結晶Si基板の表面状態や目的などにより適宜変更され得る。
また、当該表面処理が単結晶Si表面を酸化させることをも目的とするような場合には、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、透明絶縁性基板として、石英基板などのようにその表面が酸化状態にあるものを用いる場合には、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Siウエーハおよび/または絶縁性基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または透明絶縁性基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または透明絶縁性基板の表面に所定の時間の処理が施される。
上記のような表面処理が施された単結晶Si基板10と透明絶縁性基板20の表面を接合面として密着させ(図1(E))、この状態で350℃以下の温度で加熱して接合処理を施す(図1(F))。この350℃以下という温度選択は、単結晶Siと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Si基板10ならびに透明絶縁性基板20の厚みを考慮したものである。単結晶Si基板10と透明絶縁性基板20の厚みが概ね同程度である場合、単結晶Siの熱膨張係数(2.33×10-6)と石英の熱膨張係数(0.6×10-6)の間に大きな差異があるために、350℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶Si基板や石英基板が割れてしまうということが生じ得る。このため、熱処理温度の上限を350℃と選択し、好ましくは100〜300℃の温度範囲で熱処理を施す。
単結晶Si基板10と透明絶縁性基板20の少なくとも一方の表面(接合面)は、上述のプラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、従来の貼り合わせSOI製造プロセスで必要とされていたような高温熱処理を施さなくても、後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。従って、高温での熱処理時に、単結晶Si基板10と透明絶縁性基板20の熱膨張係数や機械的強度特性の違いに起因して生じる熱歪やクラックあるいは接合面における局所的な剥離などの発生が抑制されることとなる。本発明者らの実験によれば、全く熱処理を施すことなく室温で密着させただけでも、その接合強度は後工程での機械的剥離や機械研磨に十分耐え得るレベルにあることが確認されている。また、密着・接合時の雰囲気や当該雰囲気の圧力にも特別な制約はない。
このような接合工程の後、外部から衝撃を加えることでイオン注入層11内でのSi−Si結合を切り、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。これにより、SOI層12は透明絶縁性基板20の一方主面上に貼り合わされたまま単結晶Si基板10のバルク部13から剥離され(図1(G))、透明絶縁性基板20の主面上にSOI層12を備えるSOI基板が得られることとなる(図1(H))。
なお、機械的剥離を実行する際の雰囲気や試料温度に特別な制限はなく、室温大気中での剥離も可能である。また、大きな熱歪、クラック、接合面における剥離などの発生の虞のない程度の温度に試料を保持した状態で機械的剥離を施すこととしてもよい。
図2は、上記の剥離工程で外部から衝撃を与える手法の例示のための図である。衝撃付与手法としては種々のものが考えられるが、例えば、ガスや液体などの流体をノズル30の先端部31からジェット状に噴出させて単結晶Si基板10の側面から吹き付けることで衝撃を与えたり(図2(A))、あるいはブレード40の先端部41をイオン注入層11の近傍領域に押し当てるなどして衝撃を付与する(図2(B))などの手法によることができる。
このようにして得られた本実施例における剥離後のSOI層の表面粗さは、何れもRMS値で10nm以下であり、上述の接合工程での熱処理温度条件と水素イオン注入条件を最適化することでRMS値6nm以下のSOI層を得ることも可能であった。なお、このRMS値は、剥離後のSOI層表面の10μm×10μmの領域を原子間力顕微鏡(AFM)で測定した平均値である。
このように、本発明においては、単結晶Si基板10と透明絶縁性基板20との接合工程およびSOI層の剥離工程の何れの工程においても、従来法のような高温処理を必要とせず、一貫して低温(350℃以下)での処理が可能である。従来から知られているSOI基板の製造方法の多くは高温処理工程を備えているために、熱歪に起因して生じるクラックや剥離を回避するための特別の工夫が必要であったが、本発明によるプロセスの低温化は、SOI基板の製造工程の安定化と簡易化の観点から極めて有利である。
例えば、特許文献1(特開平11−145438号公報)には、単結晶Siウエーハと絶縁性基板とを接合する際の熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を抑制するために、100〜300℃で加熱して仮接合し、単結晶Si層の厚みをエッチングにより薄くして350〜450℃で熱処理して本接合し、さらに単結晶Si層を研磨で薄くして500°以上の加熱によりイオン注入層の水素脆化を生ぜしめて劈開面として剥離するという手法が開示されている。しかし、このような手順により剥離やひび割れの問題が解決されたとしても、SOI基板製造のための工程数が増えてプロセスそのものは煩雑なものとならざるを得ない。
これに対して、本発明が採用する低温プロセスは、接合工程および剥離工程の何れの工程においても低温化が可能であるために、SOIウエーハの製造プロセスの簡易化と安定化とを同時に実現可能であるという大きな利点を有するのである。
なお、必要に応じて、SOI層12と透明絶縁性基板20との結合強度を更に向上させるために、図1(G)の剥離工程の後に更に熱処理工程を付加するようにしてもよい。一般的には、図1(G)の剥離工程直後のSOI層12の厚みは0.5μm以下とされるため、このような厚みのSi層をその表面に有する透明絶縁性基板20を比較的高温で熱処理しても、透明絶縁性基板20の割れやSOI層12の剥離などの問題は生じない。したがって、この場合の熱処理温度は比較的高温とすることが可能であり、例えば1000〜1250℃程度の温度範囲で実行することも可能である。
本発明のSOI基板の製造方法の基本工程は図1に示したとおりであるが、得られたSOI層12の表面にタッチポリッシュなどの機械研磨が施される場合もある。
図3は、必要により設けられる機械研磨の工程を説明するための図で、図3(A)に示した例では、剥離工程直後のSOI層12の膜厚は0.3μm程度であり、通常のSi基板製造工程における鏡面研磨と同様の手順でSOI層12表面を鏡面研磨して概ね0.1μmまで薄膜化する。この鏡面加工により、剥離工程でSOI層12表面に生じたヘイズなどの表面粗さが除去される。
図3(B)は上記の鏡面研磨工程終了後のSOI層12の様子を図示しており、この状態のSOI層12は、鏡面研磨によりその厚さは概ね0.1μmまで薄膜化されるとともに、前工程で誘起された表面荒れが除去されているが、水素のイオン注入によって誘起された残存ダメージや結晶欠陥、さらには鏡面研磨を施すことにより新たに誘起される僅かなダメージがSOI層12のSi結晶格子に導入された状態にある。このようなダメージ起因の微細な格子欠陥は、それ自身がキャリア再結合中心となってキャリアの挙動に影響を与えることのほか、後のデバイス製造工程での熱処理を受けて転位等のマクロな欠陥となり、デバイスの電気的特性を低下させる遠因となり得る。このため、これらのSOI層12中のダメージを除去するための処理を施しておく必要がある。なお、このようなダメージ除去は、例えば、熱処理炉やランプ加熱装置を用いた加熱処理によることができる。
図3(C)は、SOI層12の全面にわたって上記のダメージ除去処理を施した場合を例示したものであり、加熱処理によってSOI層12内のダメージが全面にわたって除去されている。なお、SOI層中からダメージ除去がなされたことは、キャリア・ライフタイム測定によるなどして簡易かつ迅速にモニタすることが可能である。このようなダメージ除去処理によって、Si結晶中でのキャリアの再結合中心(捕獲中心)として作用する格子歪や格子欠陥などが除去され、SOI層12の電気的特性(キャリアの移動度やライフタイムなど)はSOI層12の本来の値にまで回復することとなる。
実施例1で用いた単結晶Si基板の貼り合せ面には熱酸化膜等の絶縁層を設けていないが、予め表面に酸化膜を形成した単結晶Si基板を用いてSOI層を形成するようにしてもよい。
本実施例で用いた単結晶Si基板は、貼り合せ面側に100nmの熱酸化膜が形成されている直径200mm(8インチ)のものである。なお、熱酸化膜の表面粗さは、原子間力顕微鏡による10μm×10μmの測定領域のRa値で0.2nmであった。
この単結晶Si基板と張り合わせる透明絶縁性基板には、直径200mm(8インチ)の石英基板を用い、その貼り合せ面は研磨加工が施されて表面粗さはRa値0.19nmである。なお、表面粗さの測定条件は上述の熱酸化膜のそれと同様である。
単結晶Si基板に熱酸化膜側から、加速電圧35KeV、ドーズ量2.5×1017atoms/cm2で水素イオンを注入した。このときの水素イオンの熱酸化膜と単結晶Si基板との界面からの平均注入深さは0.3μmである。
水素イオン注入後の単結晶Si基板と石英基板の双方に通常のRCA洗浄を施した後に、両基板をプラズマ処理用チャンバ内にセットし、プラズマ用ガス(空気)をチャンバに導入した。その後、チャンバ内圧力を2torrとし、この減圧下で、直径300mmの平行平板電極間に13.56MHzの高周波を100Wの高周波パワーで印加させ、単結晶Si基板と石英基板の貼り合せ面に5〜10秒間の高周波プラズマ処理を施した。
このプラズマ処理の後に、単結晶Si基板と石英基板とを重ね合わせて密着させ、これらの基板を指で強く押し付けることで貼り合せ(接合)を開始させた。両基板の貼り合せ面はプラズマ処理されているために活性化しており、このような極めて簡易な手法によっても強い接合強度が得られるが、より接合強度を増すために、基板を張り合わせた状態で250℃で30時間の加熱処理を施した。この加熱処理後の接合面を目視観察したところ、基板全面に渡る均一な接合状態が確認された。なお、この接合面に平行な基板のズレを生じさせるような外力を指で加えてみたが、2枚の基板が相対的にズレることはなく、接合状態は維持されたままであった。
SOI層形成のための剥離には、紙切りバサミの刃を用いた。紙切りバサミの刃を楔とし、貼り合せ基板の外周面(基板側面)の8箇所(概ね45°間隔)から打ち込むと、貼り合せ基板の全面で均一な剥離が生じ、石英基板上に単結晶Si薄膜のSOI層が転写・形成された。このSOI層の剥離後の表面粗さは、原子間力顕微鏡による10μm×10μmの測定領域のRa値で5.8nmであった。
本発明によれば、透明絶縁性基板上に単結晶シリコン薄膜を有する貼り合せSOI基板であって、当該透明絶縁性基板上に形成されるSOI層の剥離面の平坦性の高いSOI基板を提供することが可能となる。
このSOI基板は、表面平坦性と膜厚面内均一性に優れ、且つ、光散乱の原因となる構造的欠陥も少ないため、光学デバイスの製造に特に好適なSOI基板である。
本発明のSOI基板の製造プロセス例を説明するための図である。 本発明の剥離工程で外部から衝撃を与える手法の例示のための図である。 必要により設けられる機械研磨の工程を説明するための図である。
符号の説明
10 単結晶Si基板
11 イオン注入層
12 SOI層
13 単結晶Si基板のバルク部
20 透明絶縁性基板
30 ノズル
31 ノズルの先端部
40 ブレード
41 ブレードの先端部

Claims (10)

  1. 貼り合せによるSOI基板の製造方法であって、
    単結晶シリコン基板の一方主面に平均イオン注入深さLの水素イオン注入層を形成する第1のステップと、
    透明絶縁性基板の一方主面及び前記単結晶シリコン基板の一方主面の少なくとも一方に表面処理を施す第2のステップと、
    前記単結晶シリコン基板の一方主面と前記透明絶縁性基板の一方主面とを密着させる第3のステップと、
    前記単結晶シリコン基板と前記透明絶縁性基板とを密着させた状態で350℃以下の温度で加熱して接合処理を施す第4のステップと、
    前記平均イオン注入深さLに相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離して前記透明絶縁性基板上にSOI層を形成する第5のステップとを備えていることを特徴とするSOI基板の製造方法。
  2. 前記第4のステップの熱処理温度は100〜300℃であることを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記第1のステップにおける水素イオンのドーズ量は0.5×1017atoms/cm2以上であることを特徴とする請求項1又は2に記載のSOI基板の製造方法。
  4. 前記第1のステップにおける水素イオンの注入ドーズ量は1×1017atoms/cm2以上であることを特徴とする請求項3に記載のSOI基板の製造方法。
  5. 前記第1のステップにおける水素イオンのドーズ量は3×1017atoms/cm2以下であることを特徴とする請求項3又は4に記載のSOI基板の製造方法。
  6. 前記透明絶縁性基板は、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板の何れかであることを特徴とする請求項1乃至5の何れか1項に記載のSOI基板の製造方法。
  7. 前記単結晶シリコン基板は、CZ法(チョクラルスキー法)または浮遊帯域法(FZ法)で結晶成長させた準完全結晶(NPC)単結晶シリコン基板であることを特徴とする請求項1乃至6の何れか1項に記載のSOI基板の製造方法。
  8. 前記第2のステップの表面処理は、プラズマ処理及びオゾン処理の少なくとも一方の処理であることを特徴とする請求項1乃至7の何れか1項に記載のSOI基板の製造方法。
  9. 請求項1乃至8の何れか1項に記載の方法で製造されたSOI基板であって、前記SOI層の剥離面の粗さがRMS値で10nm以下であることを特徴とするSOI基板。
  10. 前記RMS値は6nm以下であることを特徴とする請求項9に記載のSOI基板。

JP2005366142A 2005-12-20 2005-12-20 Soi基板およびsoi基板の製造方法 Pending JP2007173354A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005366142A JP2007173354A (ja) 2005-12-20 2005-12-20 Soi基板およびsoi基板の製造方法
US12/158,047 US7892934B2 (en) 2005-12-20 2006-11-01 SOI substrate and method for manufacturing SOI substrate
KR1020087008899A KR101276230B1 (ko) 2005-12-20 2006-11-01 에스오아이 기판 및 에스오아이 기판의 제조방법
PCT/JP2006/321885 WO2007072632A1 (ja) 2005-12-20 2006-11-01 Soi基板およびsoi基板の製造方法
EP06822814.7A EP1970942B1 (en) 2005-12-20 2006-11-01 Method for manufacturing soi substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005366142A JP2007173354A (ja) 2005-12-20 2005-12-20 Soi基板およびsoi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007173354A true JP2007173354A (ja) 2007-07-05

Family

ID=38188415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005366142A Pending JP2007173354A (ja) 2005-12-20 2005-12-20 Soi基板およびsoi基板の製造方法

Country Status (5)

Country Link
US (1) US7892934B2 (ja)
EP (1) EP1970942B1 (ja)
JP (1) JP2007173354A (ja)
KR (1) KR101276230B1 (ja)
WO (1) WO2007072632A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936679A1 (en) * 2006-12-18 2008-06-25 Shinetsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
JP2009130289A (ja) * 2007-11-27 2009-06-11 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
JP2009231488A (ja) * 2008-03-21 2009-10-08 Shin Etsu Chem Co Ltd Soi基板の欠陥検出方法
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2013534056A (ja) * 2010-06-30 2013-08-29 コーニング インコーポレイテッド 補剛層を有するガラス上半導体基板及びその作製プロセス
WO2013161188A1 (ja) * 2012-04-26 2013-10-31 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2015025462A1 (ja) * 2013-08-21 2015-02-26 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2017220503A (ja) * 2016-06-06 2017-12-14 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981064B1 (en) * 2005-12-27 2021-04-14 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
KR20100065145A (ko) * 2007-09-14 2010-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TWI492275B (zh) 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Soi基板の作製方法
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したsos基板の製造方法
US10068795B2 (en) 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Soiウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049189A1 (en) * 2001-12-04 2003-06-12 Shin-Etsu Handotai Co.,Ltd. Pasted wafer and method for producing pasted wafer
JP2003347526A (ja) * 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004503111A (ja) * 2000-07-12 2004-01-29 コミツサリア タ レネルジー アトミーク 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
JP2002110998A (ja) 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503111A (ja) * 2000-07-12 2004-01-29 コミツサリア タ レネルジー アトミーク 材料ブロックを切り取るための方法ならびに薄膜の形成方法
WO2003049189A1 (en) * 2001-12-04 2003-06-12 Shin-Etsu Handotai Co.,Ltd. Pasted wafer and method for producing pasted wafer
JP2003347526A (ja) * 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936679A1 (en) * 2006-12-18 2008-06-25 Shinetsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
KR101554754B1 (ko) 2007-11-27 2015-09-21 신에쓰 가가꾸 고교 가부시끼가이샤 붙여 맞댐 기판의 제조 방법
JP2009130289A (ja) * 2007-11-27 2009-06-11 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
JP2009231488A (ja) * 2008-03-21 2009-10-08 Shin Etsu Chem Co Ltd Soi基板の欠陥検出方法
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2010135764A (ja) * 2008-10-31 2010-06-17 Shin-Etsu Chemical Co Ltd シリコン薄膜転写絶縁性ウェーハの製造方法
US8138064B2 (en) 2008-10-31 2012-03-20 Shin-Etsu Chemical Co., Ltd. Method for producing silicon film-transferred insulator wafer
CN102017070B (zh) * 2008-10-31 2013-10-16 信越化学工业株式会社 转印有硅薄膜的绝缘性晶片的制造方法
JP2013534056A (ja) * 2010-06-30 2013-08-29 コーニング インコーポレイテッド 補剛層を有するガラス上半導体基板及びその作製プロセス
JP2013229516A (ja) * 2012-04-26 2013-11-07 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2013161188A1 (ja) * 2012-04-26 2013-10-31 信越半導体株式会社 貼り合わせウェーハの製造方法
US9142449B2 (en) 2012-04-26 2015-09-22 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
WO2015025462A1 (ja) * 2013-08-21 2015-02-26 信越半導体株式会社 貼り合わせウェーハの製造方法
US9673086B2 (en) 2013-08-21 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method of producing bonded wafer
JP2017220503A (ja) * 2016-06-06 2017-12-14 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Also Published As

Publication number Publication date
EP1970942A4 (en) 2009-12-23
WO2007072632A1 (ja) 2007-06-28
KR20080085133A (ko) 2008-09-23
KR101276230B1 (ko) 2013-06-20
EP1970942A1 (en) 2008-09-17
EP1970942B1 (en) 2016-09-28
US20100025804A1 (en) 2010-02-04
US7892934B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
US7892934B2 (en) SOI substrate and method for manufacturing SOI substrate
JP5064692B2 (ja) Soi基板の製造方法
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
WO2007024549A2 (en) Semiconductor on glass insulator with deposited barrier layer
JP2008153411A (ja) Soi基板の製造方法
CN102986020A (zh) 对绝缘体基材上的硅进行精整的方法
WO2007127074A2 (en) Semiconductor on glass insulator made using improved thinning process
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
CN101179054B (zh) Soq基板及其制造方法
WO2010137683A1 (ja) Soi基板の製造方法
JP2007073878A (ja) Soiウエーハおよびsoiウエーハの製造方法
JP2006210900A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP5368000B2 (ja) Soi基板の製造方法
WO2007074552A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2004087767A (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121024

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121221