[go: up one dir, main page]

JP3663953B2 - 高周波モジュールとその製造方法 - Google Patents

高周波モジュールとその製造方法 Download PDF

Info

Publication number
JP3663953B2
JP3663953B2 JP04623399A JP4623399A JP3663953B2 JP 3663953 B2 JP3663953 B2 JP 3663953B2 JP 04623399 A JP04623399 A JP 04623399A JP 4623399 A JP4623399 A JP 4623399A JP 3663953 B2 JP3663953 B2 JP 3663953B2
Authority
JP
Japan
Prior art keywords
integrated circuit
base
recess
filter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04623399A
Other languages
English (en)
Other versions
JP2000243895A (ja
Inventor
潤一 木村
輝元 赤塚
良次 満園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP04623399A priority Critical patent/JP3663953B2/ja
Priority to CNB008001995A priority patent/CN1160790C/zh
Priority to EP00902990A priority patent/EP1081764B1/en
Priority to DE60042047T priority patent/DE60042047D1/de
Priority to PCT/JP2000/000990 priority patent/WO2000051182A1/ja
Priority to US09/673,949 priority patent/US6487085B1/en
Publication of JP2000243895A publication Critical patent/JP2000243895A/ja
Application granted granted Critical
Publication of JP3663953B2 publication Critical patent/JP3663953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話等に使用される高周波モジュールとその製造方法に関するものである。
【０００２】
【従来の技術】
以下、従来の高周波モジュールについて説明する。従来の高周波モジュールは図１０に示すように、セラミック等の絶縁物で形成された基台１に電子部品が装着され、その上から金属製のシールドケース２が被せられたものであった。そして、その基台には図１１に示すようにワイヤー３で接続された集積回路４と、リフロー半田接続されたチップコンデンサ５及び水晶振動子（フィルタの一例として用いた）６とで温度に対して安定した性能を有する温度補償発振器（高周波モジュールの一例として用いた）が構成されていた。
【０００３】
また、この温度補償発振器の小型化を図るために図１２に示すように基台７に凹部１０を設け、この凹部１０の底面に集積回路４をワイヤーボンディング接続し、この凹部１０側の天面に水晶振動子６を被せるとともにこの天面側１２に縦１．０ｍｍ横０．５ｍｍのチップコンデンサ５をクリーム半田１１でリフロー接続していた。このように水晶振動子６を集積回路４に重ねることにより小型化を図っていた。
【０００４】
次にその製造方法は、図１３に示すように、凹部１０を有するとともにこの凹部１０の底面に集積回路４をワイヤーボンディング接続する第１の工程１３と、この第１の工程１３の後に集積回路４を接着材で封止する第２の工程１４と、この第２の工程１４の後に接着材を硬化させる第３の工程１５と、この第３の工程１５の後に凹部１０の天面側１２にクリーム半田を印刷する第４の工程１６と、この第４の工程１６の後に塗布されたクリーム半田１１上にチップコンデンサ５と水晶振動子６を実装する第５の工程１７と、この第５の工程１７の後に熱を加えてチップコンデンサ５と水晶振動子６を基台７の天面側１２に接着する第６の工程１８とを有した製造方法であった。このように集積回路４の上方に水晶振動子６を装着することにより、高周波モジュールはますます小型化されてきた。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年の更成る小型化の要求に対しては、このような従来の構成ではどうしても水晶振動子６とチップコンデンサ５を合わせた大きさより小型化するには限界があった。一方、近年の半導体技術の進歩により、集積回路は一段とサイズの小型化が進むとともにバンプ接続をベースにしたフリップチップ実装技術が開発されて、集積回路は非常に小さなスペースでの実装が可能になっている。また、チップコンデンサも例えば縦０．６ｍｍ横０．３ｍｍという小型部品が出現し、結果として集積回路とチップコンデンサの専有面積が水晶振動子の専有面積より小さくなり、この現実に合致した構造の提案が必要となってきた。
【０００６】
この発明は、このような問題点を解決するもので、小型化された高周波モジュールを提供することを目的としたものである。
【０００７】
【課題を解決するための手段】
この目的を達成するために本発明の高周波モジュールは、凹部内に集積回路と、この集積回路と電気的に接続されたチップコンデンサとを収納した高周波モジュールにおいて、高周波信号が入力される第１の入力端子と、この第１の入力端子に入力された信号が第１のチップコンデンサを介して供給される増幅回路と、この増幅回路の出力が供給されるフィルタと、このフィルタの出力が一方の入力に供給される混合回路と、この混合回路の出力が第２のチップコンデンサを介して供給される出力端子と、前記混合回路の他方の端子に第３のチップコンデンサを介して局部発振周波数が入力される第２の入力端子とを設けて受信器を形成し、前記フィルタは、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続し、フィルタと基台との大きさを略等しくした構成とするものである。これにより、小型化された高周波モジュールが実現できる。
【０００８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装された集積回路と、前記凹部内に収納されるとともに前記集積回路と電気的に接続されたチップコンデンサとを備えた高周波モジュールにおいて、高周波信号が入力される第１の入力端子と、この第１の入力端子に入力された信号が第１のチップコンデンサを介して供給される増幅回路と、この増幅回路の出力が供給されるフィルタと、このフィルタの出力が一方の入力に供給される混合回路と、この混合回路の出力が第２のチップコンデンサを介して供給される出力端子と、前記混合回路の他方の端子に第３のチップコンデンサを介して局部発振周波数が入力される第２の入力端子とを設けて受信器を形成し、前記フィルタは、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続し、前記フィルタと前記基台との大きさを略等しくした高周波モジュールであり、このように凹部内にフリップチップ実装された集積回路とチップコンデンサを収納することにより、基台を略フィルタの大きさに等しくすることができるので、小型化された高周波モジュールが実現できる。
さらに、第１の入力端子に高周波信号を入力し、第２の入力端子に局部発振周波数を入力することにより、小型化された受信器を実現することができる。
【０００９】
請求項２に記載の発明のチップコンデンサは、フィルタにクリーム半田で固着された請求項１に記載の高周波モジュールであり、フィルタ側にクリーム半田を印刷してチップコンデンサを固着することができるので、凹部内にクリーム半田を塗布する必要がなく生産効率が向上する。
【００１０】
請求項３に記載の発明は、絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装された集積回路と、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続されたフィルタと、前記凹部内に収納されるとともに前記集積回路へ電気的に接続されたチップコンデンサとを備え、前記フィルタの大きさは前記基台と略等しくするとともに、前記チップコンデンサはフィルタにクリーム半田で固着した高周波モジュールであり、フィルタ側にクリーム半田を印刷してチップコンデンサを固着することができるので、凹部内にクリーム半田を塗布する必要がなく生産効率が向上する。
【００１２】
請求項４に記載の発明は、絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装された集積回路と、前記凹部内に収納されるとともに前記集積回路へ電気的に接続されたチップコンデンサとを備えた高周波モジュールにおいて、高周波信号が入力される入力端子と、この入力端子に入力された信号が第１のチップコンデンサを介して供給されるフィルタと、このフィルタの出力が供給される増幅回路と、この増幅回路の出力が第２のチップコンデンサを介して供給される出力端子とを設けて送信器を形成し、前記フィルタは、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続し、前記フィルタと前記基台との大きさを略等しくした高周波モジュールであり、入力端子に変調信号を入力し、出力端子から出力される信号をアンテナに接続することにより、小型化された送信器を実現できる。
【００１３】
請求項５に記載の発明は、絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装されたＰＬＬ集積回路と、このＰＬＬ集積回路と電気的に接続されるとともに前記基台の凹部の天面側に被せられた電圧制御発振器とを備え、前記凹部内に前記ＰＬＬ集積回路と電気的に接続されたチップ部品で形成されたローパスフィルタとを収納するとともに、前記電圧制御発振器と前記基台の大きさを略等しくした高周波モジュールであり、このように凹部内にフリップチップ実装されたＰＬＬ集積回路とチップ部品で形成されたローパスフィルタを収納することにより、基台を略電圧制御発振器の大きさに等しくすることができるので、小型化された高周波モジュールが実現される。
【００１５】
請求項６に記載の発明は、凹部を有するとともにこの凹部の底面に集積回路をフリップチップ実装する第１の工程と、この第１の工程の後に前記集積回路を接着材で封止する第２の工程と、この第２の工程の後に前記接着材を硬化させる第３の工程と、この第３の工程の後に前記基台凹部側の天面にクリーム半田を印刷する第４の工程とを有する第１の部品と、この第１の部品とは別であって、フィルタにクリーム半田を印刷する第１の工程と、この第１の工程の後で前記印刷されたクリーム半田上にチップコンデンサを実装する第２の工程と、この第２の工程の後で熱を加えて前記チップコンデンサを接着する第３の工程とを有する第２の部品を前記第１の部品の基台の天面に実装し、その後の熱を加えて接着する工程とから成る高周波モジュールの製造方法であり、第２の部品においてはチップコンデンサをフィルタ側に装着するため、クリーム半田を印刷することができ、生産効率が向上する。
【００１６】
請求項７に記載の発明は、凹部を有するとともにこの凹部の底面に集積回路をフリップチップ実装する第１の工程と、この第１の工程の後に前記集積回路を接着材で封止する第２の工程と、この第２の工程の後に前記接着材を硬化させる第３の工程とを有する第１の部品と、この第１の部品とは別であって、フィルタにクリーム半田を印刷する工程と、この工程の後で前記印刷されたクリーム半田上に前記第１の部品とチップコンデンサを実装する第４の工程と、この第４の工程の後で熱を加えて前記チップコンデンサと前記第１の部品とを同時に接着させる第５の工程とから成る高周波モジュールの製造方法であり、第５の工程でチップコンデンサと第１の部品とが同時に接着されるので、生産効率が更に向上する。
【００１７】
以下、本発明の実施の形態について図面を用いて説明する。
【００１８】
（実施の形態１）
図１は実施の形態１における温度補償発振器（高周波モジュールの一例として用いた）の断面図である。図１において、２１はセラミックで形成された基台であり、４枚のセラミックシート２１ａ，２１ｂ，２１ｃ，２１ｄが積層されている。その大きさは略縦３．０ｍｍ、横５．０ｍｍ、高さ０．６ｍｍであり、中央に凹部２２が形成されている。そして、この凹部２２の底面２２ａにはチップコンデンサ２３ａ，２３ｂと、フリップチップ実装された集積回路２４がバンプ２４ａで接続されている。また、２５は、絶縁材としての封止剤（アンダーフィル）であり、集積回路２４を底面２２ａに固着するとともに集積回路の回路面の保護をしている。２６は、基台２１の凹部２２を形成する側に設けられた天面であり、集積回路２４の端子がセラミック上を配線パターンで導出されている。
【００１９】
２７は、１０〜２０ＭＨｚ帯の水晶振動子であり、その大きさは略縦３．０ｍｍ、横５．０ｍｍ、高さ０．７ｍｍである。この水晶発振子２７の電極は配線パターンで天面２６に対応する位置２８に導出され、クリーム半田で半田付けされて水晶振動子２７の電極と集積回路２４の端子とは電気的に接続される。また、このように、凹部２２を覆うように水晶振動子２７を被せて固着することにより、全体として、略縦３．０ｍｍ、横５．０ｍｍ、高さ１．３ｍｍの大きさを有する温度補償発振器が完成する。
【００２０】
このように、フリップチップ型の集積回路２４をバンプ２４ａで接続し、縦０．６ｍｍ、横０．３ｍｍの小型のチップコンデンサ２３ａ，２３ｂを凹部２２内に埋設することにより、水晶振動子２７と同一の形状まで小型化することができる。
【００２１】
図２はその回路図である。図２において、２９ａ，２９ｂは集積回路２４内に設けられた増幅器であり、３０は温度補正回路であり、３１は安定化電源回路であり、３２はバリキャップダイオード（可変容量ダイオード）であり共に集積回路２４内に収納されている。増幅器２９ａの入力と出力との間には水晶振動子２７が接続されており、この増幅器２９ａの入力とグランドとの間に接続されたバリキャップダイオード３２とで共振回路を形成し、発振周波数を決定している。そして、この増幅器２９ａで形成された発振器の出力は次の増幅器２９ｂを介して出力端子３３ａに接続されている。また、この出力端子３３ａはチップコンデンサ２３ｃ（図１には示さず）を介して基台２１に設けられた端子３４ａに接続されている。温度補正回路３０は増幅器２９ａの入力に接続され、共振回路の温度に対する周波数変化の補正を行っている。また、３３ｅ，３４ｅは周波数制御電圧の入力端子であり、バリキャップダイオード３２に接続されて、制御電圧に応じて発振周波数を制御している。３３ｄと３４ｄは電源入力端子であり、電圧安定化回路３１を介して各回路に安定した電圧を供給している。３３ｂ，３４ｂはグランド端子である。また、電圧安定化回路３１は、端子３３ｃを介してチップコンデンサ２３ａが接続されている。
【００２２】
次にその製造方法を図３を用いて説明する。本実施の形態１における温度補正発振器の製造方法は、凹部２２を有するとともにこの凹部２２の底面２２ａに集積回路２４をフリップチップ実装する第１の工程３５と、この第１の工程３５の後に集積回路２４を接着材２５で封止する第２の工程３６と、この第２の工程３６の後に接着材２５を硬化させる第３の工程３７と、この第３の工程３７の後に凹部２２の底面２２ａにクリーム半田をディスペンサ等で塗布する第４の工程３８と、この第４の工程３８の後に塗布されたクリーム半田上にチップコンデンサ２３ａ，２３ｂを実装する第５の工程３９と、この第５の工程３９の後に熱を加えてチップコンデンサ２３ａ，２３ｂを接着する第６の工程４０と、この第６の工程４０の後に基台２１の天面２６側にクリーム半田を印刷する第７の工程４１と、この第７の工程４１の後に水晶振動子２７を実装する第８の工程４２と、この第８の工程４２の後に水晶振動子２７を天面２６側に熱を加えて接着する第９の工程４３とから成る温度補償発振器の製造方法であり、第４の工程３８で凹部２２の底面２２ａにクリーム半田を塗布し、第５の工程３９でチップコンデンサ２３ａ，２３ｂを凹部２２内に実装し、第６の工程４０で接着するので、小型化された温度補償発振器が実現できる。
【００２３】
（実施の形態２）
図４は実施の形態２における温度補償発振器（高周波モジュールの一例として用いた）の断面図である。図４において、実施の形態１と異なるところはチップコンデンサ２３ａ，２３ｂを水晶振動子２７側にクリーム半田で固着したことである。即ち、チップコンデンサ２３ａ，２３ｂの配線は基台２１の凹部２２を形成する側の天面２６と対向する面２８に導出し、クリーム半田で集積回路２４と電気的に接続されている。このチップコンデンサ２３ａ，２３ｂは（実施の形態１に於いても同様であるが）凹部２２の内面２２ｃと集積回路２４の間に収納されることにより薄型化を図っている。
【００２４】
このように、チップコンデンサ２３ａ，２３ｂを水晶振動子２７側に設けることにより、クリーム半田を印刷することが可能となり、実施の形態１のようにディスペンサでクリーム半田を塗布する必要がなく、生産性が向上する。
【００２５】
従って、その製造方法は図５に示すようになる。即ち、凹部２２を有するとともにこの凹部２２の底面２２ａに集積回路２４をフリップチップ実装する第１の工程４５と、この第１の工程４５の後に集積回路２４を接着材２５で封止する第２の工程４６と、この第２の工程４６の後に接着材２５を硬化させる第３の工程４７と、この第３の工程４７の後に基台２１の凹部２２の天面側２６にクリーム半田を印刷する第４の工程４８とを有する第１の部品４９と、この第１の部品４９とは別工程で、水晶振動子２７にクリーム半田を印刷する第１の工程５０と、この第１の工程５０の後で印刷されたクリーム半田上にチップコンデンサ２３ａ，２３ｂを実装する第２の工程５１と、この第２の工程５１の後で熱を加えてチップコンデンサ２３ａ，２３ｂを接着する第３の工程５２とを有する第２の部品５３を第１の部品４９の基台２１の天面側２６に実装する工程５４と、その後で熱を加えて接着する工程５５とから成る温度補償発振器の製造方法であり、第２の部品５３においてはチップコンデンサ２３ａ，２３ｂを水晶振動子２７側に装着するため、クリーム半田を印刷することが可能となり、生産効率が向上する。
【００２６】
（実施の形態３）
図６は実施の形態３における温度補償発振器（高周波モジュールの一例として用いた）の製造方法の工程図である。図６において実施の形態２との相違は、基台２１とチップコンデンサ２３ａ，２３ｂと水晶振動子２７とを同時に一括して接着して生産効率を更に向上させるところにある。即ち、凹部２２を有するとともにこの凹部２２の底面２２ａに集積回路２４をフリップチップ実装する第１の工程５６と、この第１の工程５６の後に集積回路２４を接着材２５で封止する第２の工程５７と、この第２の工程５７の後に接着材２５を硬化させる第３の工程５８とを有する第１の部品５９と、この第１の部品５９とは別の工程であって、水晶振動子２７にクリーム半田を印刷する工程６０と、この工程６０の後で印刷されたクリーム半田上に第１の部品５９とチップコンデンサ２３ａ，２３ｂを実装する工程６１と、この工程６１の後で熱を加えてチップコンデンサ２３ａ，２３ｂと第１の部品５９とを同時に接着する工程６２とから成る温度補償発振器の製造方法であり、工程６２でチップコンデンサ２３ａ，２３ｂと第１の部品５９とを同時に接着するので、生産効率が更に向上する。
【００２７】
（実施の形態４）
図７は、携帯電話等に使用される受信器（高周波モジュールの一例として用いた）のブロック図である。図７において、６５ａ，６５ｂはＳＡＷ（表面弾性波）フィルタであり、ＵＨＦ帯の周波数を通過させるバンドパスフィルタである。また、６６は増幅器であり、６７は混合器であり、共に集積回路６９内に収納されている。また、６８ａ,６８ｂ，６８ｃ，６８ｄはチップコンデンサである。そして、これらの集積回路６９やチップコンデンサ６８ａ，６８ｂ，６８ｃ，６８ｄは、絶縁性を有するセラミック製の基台７０に設けられた凹部７０ａ（図示せず）に収納されている。この実施の形態４に於いても６５ａ，６５ｂで形成されたＳＡＷフィルタ６５の大きさは通過させる周波数によって決定されるものであり、基台７０の大きさをＳＡＷフィルタ６５の大きさに合わせることによって小型化を図っている。
【００２８】
次に、この受信器の回路は図７に示すように、ＵＨＦ帯の高周波信号が入力される入力端子７１ａと、この入力端子７１ａが接続されたチップコンデンサ６８ａと、このチップコンデンサ６８ａに接続されたＳＡＷフィルタ６５ａと、このＳＡＷフィルタ６５ａの出力に接続された増幅器６６と、この増幅器６６の出力に接続されたＳＡＷフィルタ６５ｂと、このＳＡＷフィルタ６５ｂの出力に接続されたチップコンデンサ６８ｂと、このチップコンデンサ６８ｂの出力に一方の端子が接続された混合器６７と、この混合器６７の出力がチップコンデンサ６８ｃを介して接続された出力端子７１ｂと、局部発振周波数がチップコンデンサ６８ｄを介して混合器６７の他方の端子に接続される入力端子７２とから構成されている。
【００２９】
なお、その製造方法は実施の形態２或いは実施の形態３と同様である。
【００３０】
（実施の形態５）
図８は、携帯電話等に使用される送信器（高周波モジュールの一例として用いた）のブロック図である。図８において、７３はＳＡＷフィルタであり、ＵＨＦ帯の周波数を通過させるバンドパスフィルタである。また、７４は電力増幅器であり集積回路（図示せず）内に収納されている。また、７６ａ，７６ｂ，７６ｃはチップコンデンサである。そして、これらの集積回路やチップコンデンサ７６ａ，７６ｂ，７６ｃは、絶縁性を有するセラミック製の基台７７に設けられた凹部（図示せず）に収納されている。この実施の形態５に於いてもＳＡＷフィルタ７３の大きさは通過させる周波数によって決定されるものであり、基台７７の大きさをＳＡＷフィルタ７３の大きさに合わせることによって小型化を図っている。
【００３１】
次に、この送信器の回路は図８に示すように、ＵＨＦ帯の変調された高周波信号が入力される入力端子７９と、この入力端子７９が接続されたチップコンデンサ７６ａと、このチップコンデンサ７６ａに接続されたＳＡＷフィルタ７３と、このＳＡＷフィルタ７３の出力に接続されたチップコンデンサ７６ｂと、このチップコンデンサ７６ｂの出力に接続された増幅器７４と、この増幅器７４の出力に接続されたチップコンデンサ７６ｃと、このチップコンデンサ７６ｃの出力に接続された出力端子８０とから構成されている。また、その製造方法は実施の形態２或いは実施の形態３と同様である。
【００３２】
（実施の形態６）
図９は、実施の形態６におけるＶＣＯ（電圧制御発振器）／ＰＬＬモジュール（高周波モジュールの一例として用いた）のブロック図である。図９において、本発明のＶＣＯ／ＰＬＬモジュールは、絶縁体で形成された基台８１と、この基台８１に設けられた凹部８２と、この凹部８２の底面にフリップチップ実装されたＰＬＬ集積回路８３と、このＰＬＬ集積回路８３と電気的に接続されるとともに基台８１の凹部の天面側に被せられたＶＣＯ８５とを備えた構成である。そして、凹部８２内にＰＬＬ集積回路８３と電気的に接続され、チップ部品で形成されたローパスフィルタ８４とを収納するとともに、ＶＣＯ８５と基台８１の大きさを略等しくしたものであり、このように凹部８２内にバンプ接続されたＰＬＬ集積回路８３とチップ部品で形成されたローパスフィルタ８４を収納することにより、基台８１を略ＶＣＯ８５の大きさに等しくすることができるので、小型化されたＶＣＯ／ＰＬＬモジュールが実現できる。
【００３３】
このＶＣＯ／ＰＬＬモジュールは、ＶＣＯ８５の出力端子８５ａからチップコンデンサ８６（２ｐＦ）を介してＰＬＬ集積回路８３の一方の入力に接続されるとともに発振器出力として出力端子８７に出力している。８８は基準周波数信号が入力される入力端子であり、ＰＬＬ集積回路８３の他方の入力に接続されている。また、このＰＬＬ集積回路８３の出力はチップ部品で形成されたローパスフィルタ８４を介してＶＣＯ８５の入力端子８５ｂに接続されている。
【００３４】
ここで、ローパスフィルタ８４は、入力に抵抗８９（１キロオーム）が接続され、この出力９０とグランドとの間にコンデンサ９１（１０００ピコファラッド）と、抵抗９２（５．６キロオーム）とコンデンサ９３（０．０４７マイクロファラッド）の直列接続体とが接続されている。また、抵抗９２の出力９０には抵抗９４（８．２キロオーム）が接続されてＶＣＯ８５の入力８５ｂに接続されている。また、この抵抗９４の出力とグランドとの間にはコンデンサ９５（４７００ピコファラッド）が接続されている。
【００３５】
なお、その製造方法は実施の形態２或いは実施の形態３と同様であり、フィルタの代わりにＶＣＯ８５を用いたものである。
【００３６】
【発明の効果】
以上のように本発明によれば、凹部内に集積回路と、この集積回路と電気的に接続されたチップコンデンサとを収納した高周波モジュールにおいて、高周波信号が入力される第１の入力端子と、この第１の入力端子に入力された信号が第１のチップコンデンサを介して供給される増幅回路と、この増幅回路の出力が供給されるフィルタと、このフィルタの出力が一方の入力に供給される混合回路と、この混合回路の出力が第２のチップコンデンサを介して供給される出力端子と、前記混合回路の他方の端子に第３のチップコンデンサを介して局部発振周波数が入力される第２の入力端子とを設けて受信器を形成し、前記フィルタは、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続し、フィルタと基台との大きさを略等しくした構成としたものであり、このように凹部内に集積回路とチップコンデンサを収納することにより、基台を略フィルタの大きさに等しくすることができるので、小型化された高周波モジュールが実現できる。
さらに、第１の入力端子に高周波信号を入力し、第２の入力端子に局部発振周波数を入力することにより、小型化された高周波モジュールを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による温度補償発振器の断面図
【図２】同ブロック図
【図３】同工程図
【図４】本発明の実施の形態２による温度補償発振器の断面図
【図５】同工程図
【図６】同実施の形態３による温度補償発振器の工程図
【図７】同実施の形態４による受信器のブロック図
【図８】同実施の形態５による送信器のブロック図
【図９】同実施の形態６によるＰＣＯ／ＰＬＬのブロック図
【図１０】従来の温度補償発振器の斜視図
【図１１】同断面図
【図１２】同第２の例による従来の温度制御発振器の斜視図
【図１３】同工程図
【符号の説明】
２１ 基台
２２ 凹部
２２ａ 底面
２３ａ チップコンデンサ
２３ｂ チップコンデンサ
２４ 集積回路
２４ａ バンプ
２６ 天面
２７ 水晶振動子

Claims (7)

  1. 絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装された集積回路と、前記凹部内に収納されるとともに前記集積回路へ電気的に接続されたチップコンデンサとを備えた高周波モジュールにおいて、高周波信号が入力される第１の入力端子と、この第１の入力端子に入力された信号が第１のチップコンデンサを介して供給される増幅回路と、この増幅回路の出力が供給されるフィルタと、このフィルタの出力が一方の入力に供給される混合回路と、この混合回路の出力が第２のチップコンデンサを介して供給される出力端子と、前記混合回路の他方の端子に第３のチップコンデンサを介して局部発振周波数が入力される第２の入力端子とを設けて受信器を形成し、前記フィルタは、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続し、前記フィルタと前記基台との大きさを略等しくした高周波モジュール。
  2. チップコンデンサはフィルタにクリーム半田で固着された請求項１に記載の高周波モジュール。
  3. 絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装された集積回路と、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続されたフィルタと、前記凹部内に収納されるとともに前記集積回路へ電気的に接続されたチップコンデンサとを備え、前記フィルタの大きさは前記基台と略等しくするとともに、前記チップコンデンサは前記フィルタにクリーム半田で固着した高周波モジュール。
  4. 絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装された集積回路と、前記凹部内に収納されるとともに前記集積回路へ電気的に接続されたチップコンデンサとを備えた高周波モジュールにおいて、高周波信号が入力される入力端子と、この入力端子に入力された信号が第１のチップコンデンサを介して供給されるフィルタと、このフィルタの出力が供給される増幅回路と、この増幅回路の出力が第２のチップコンデンサを介して供給される出力端子とを設けて送信器を形成し、前記フィルタは、前記基台の凹部の天面側に被せるとともに前記集積回路と電気的に接続し、前記フィルタと前記基台との大きさを略等しくした高周波モジュール。
  5. 絶縁体で形成された基台と、この基台に設けられた凹部と、この凹部の底面にフリップチップ実装されたＰＬＬ集積回路と、このＰＬＬ集積回路と電気的に接続されるとともに前記基台の凹部の天面側に被せられた電圧制御発振器とを備え、前記凹部内に前記ＰＬＬ集積回路と電気的に接続されたチップ部品で形成されたローパスフィルタとを収納するとともに、前記電圧制御発振器と前記基台の大きさを略等しくした高周波モジュール。
  6. 凹部を有するとともにこの凹部の底面に集積回路をフリップチップ実装する第１の工程と、この第１の工程の後に前記集積回路を接着材で封止する第２の工程と、この第２の工程の後に前記接着材を硬化させる第３の工程と、この第３の工程の後に前記基台凹部側の天面にクリーム半田を印刷する第４の工程とを有する第１の部品と、この第１の部品とは別であって、フィルタにクリーム半田を印刷する第１の工程と、この第１の工程の後で前記印刷されたクリーム半田上にチップコンデンサを実装する第２の工程と、この第２の工程の後で熱を加えて前記チップコンデンサを接着する第３の工程とを有する第２の部品を前記第１の部品の基台の天面に実装し、その後で熱を加えて接着する工程とから成る高周波モジュールの製造方法。
  7. 凹部を有するとともにこの凹部の底面に集積回路をフリップチップ実装する第１の工程と、この第１の工程の後に前記集積回路を接着材で封止する第２の工程と、この第２の工程の後に前記接着材を硬化させる第３の工程とを有する第１の部品と、この第１の部品とは別であって、フィルタにクリーム半田を印刷する工程と、この工程の後で前記印刷されたクリーム半田上に前記第１の部品とチップコンデンサを実装する第４の工程と、この第４の工程の後で熱を加えて前記チップコンデンサと前記第１の部品とを同時に接着させる第５の工程とから成る高周波モジュールの製造方法。
JP04623399A 1999-02-24 1999-02-24 高周波モジュールとその製造方法 Expired - Fee Related JP3663953B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP04623399A JP3663953B2 (ja) 1999-02-24 1999-02-24 高周波モジュールとその製造方法
CNB008001995A CN1160790C (zh) 1999-02-24 2000-02-22 高频模块及其制造方法
EP00902990A EP1081764B1 (en) 1999-02-24 2000-02-22 High-frequency module and method of manufacture thereof
DE60042047T DE60042047D1 (de) 1999-02-24 2000-02-22 Hochfrequenzmodul und verfahren zu seiner herstellung
PCT/JP2000/000990 WO2000051182A1 (fr) 1999-02-24 2000-02-22 Module hautes frequences et procede de fabrication correspondant
US09/673,949 US6487085B1 (en) 1999-02-24 2000-02-22 High-frequency module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04623399A JP3663953B2 (ja) 1999-02-24 1999-02-24 高周波モジュールとその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005032564A Division JP4148226B2 (ja) 2005-02-09 2005-02-09 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2000243895A JP2000243895A (ja) 2000-09-08
JP3663953B2 true JP3663953B2 (ja) 2005-06-22

Family

ID=12741411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04623399A Expired - Fee Related JP3663953B2 (ja) 1999-02-24 1999-02-24 高周波モジュールとその製造方法

Country Status (6)

Country Link
US (1) US6487085B1 (ja)
EP (1) EP1081764B1 (ja)
JP (1) JP3663953B2 (ja)
CN (1) CN1160790C (ja)
DE (1) DE60042047D1 (ja)
WO (1) WO2000051182A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3314648A4 (en) * 2015-06-25 2019-01-09 Intel Corporation INTEGRATED CIRCUIT STRUCTURES WITH INTERPOSERS WITH SAVINGS

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082537A1 (en) * 2001-04-06 2002-10-17 Tarja Juhola High frequency integrated circuit (hfic) microsystems assembly and method for fabricating the same
JP2003110396A (ja) * 2001-09-27 2003-04-11 Hokuriku Electric Ind Co Ltd 振動素子ユニット
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
KR100435042B1 (ko) * 2002-04-27 2004-06-07 엘지이노텍 주식회사 듀플렉스 패키지 제조방법
JP4072005B2 (ja) * 2002-06-12 2008-04-02 日本電波工業株式会社 温度補償水晶発振器
JP2004254212A (ja) * 2003-02-21 2004-09-09 Nippon Dempa Kogyo Co Ltd 温度補償水晶発振器
JP2004357094A (ja) * 2003-05-30 2004-12-16 Fujitsu Media Device Kk 電子部品及びパッケージ
US7965180B2 (en) 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
US8059425B2 (en) * 2008-05-28 2011-11-15 Azurewave Technologies, Inc. Integrated circuit module with temperature compensation crystal oscillator
WO2021157177A1 (ja) * 2020-02-07 2021-08-12 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750246A (en) * 1984-10-29 1988-06-14 Hughes Aircraft Company Method of making compensated crystal oscillator
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5405476A (en) * 1993-11-24 1995-04-11 Motorola, Inc. Method of mounting a piezoelectric element to a substrate using compliant conductive materials
SE517185C2 (sv) * 1993-12-28 2002-05-07 Ericsson Telefon Ab L M Komponentmodulanpassad oscillerande kretsanordning
US5582461A (en) * 1994-06-17 1996-12-10 Itt Automotive, Inc. Infinitely adjustable linear actuator
JPH0883882A (ja) 1994-09-09 1996-03-26 Kokusai Electric Co Ltd 周波数シンセサイザ装置
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP2974622B2 (ja) 1996-09-20 1999-11-10 松下電器産業株式会社 発振器
WO1998031104A1 (fr) 1997-01-09 1998-07-16 Seiko Epson Corporation Oscillateur a boucle a verrouillage de phase et son procede de fabrication
JPH10294421A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
JPH11220090A (ja) 1998-02-03 1999-08-10 Kenwood Corp 多層基板構造
US6133674A (en) * 1998-10-27 2000-10-17 Cts Low profile integrated oscillator having a stepped cavity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3314648A4 (en) * 2015-06-25 2019-01-09 Intel Corporation INTEGRATED CIRCUIT STRUCTURES WITH INTERPOSERS WITH SAVINGS

Also Published As

Publication number Publication date
US6487085B1 (en) 2002-11-26
EP1081764A4 (en) 2007-03-07
CN1160790C (zh) 2004-08-04
EP1081764A1 (en) 2001-03-07
DE60042047D1 (de) 2009-06-04
EP1081764B1 (en) 2009-04-22
WO2000051182A1 (fr) 2000-08-31
CN1294758A (zh) 2001-05-09
JP2000243895A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
JP3980943B2 (ja) Ｐｌｌ制御発振器
JP3285847B2 (ja) 表面実装型水晶発振器
JP3663953B2 (ja) 高周波モジュールとその製造方法
JP4553627B2 (ja) 高周波回路モジュールおよび無線通信機器
KR20020077395A (ko) 압전진동자를 사용한 발진회로용 용기, 그 제조방법 및발진기
JP2003163540A (ja) 表面実装型水晶発振器
JP4695110B2 (ja) Ｐｌｌ制御発振器
JP2005159575A (ja) 表面実装型圧電発振器
JP2000077943A (ja) 温度補償型水晶発振器
JP4148226B2 (ja) 高周波モジュール
JP2002134873A (ja) チップ素子の実装方法及び表面実装用の水晶発振器
JP2006135771A (ja) 電子部品モジュール
JP4587726B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2004112031A (ja) 実装基板の製造方法及び表面実装型の水晶発振器
JP4045807B2 (ja) 圧電発振器
JP2007173860A (ja) 高周波モジュールとその製造方法
JP2003124701A (ja) 高周波モジュール部品
JP2004235564A (ja) セラミック基板、圧電発振器、及び圧電発振器の製造方法
JP2002158449A (ja) 高周波電子回路モジュールおよびモジュール用多層基板
JP2000124738A (ja) 圧電発振器および圧電振動デバイス
JP2000315918A (ja) 水晶発振器
JP3439928B2 (ja) 弾性表面波装置
JP4055521B2 (ja) 部品搭載構造
JP2001332932A (ja) 圧電発振器
JP2002261548A (ja) 圧電デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees