[go: up one dir, main page]

JP4055521B2 - 部品搭載構造 - Google Patents

部品搭載構造 Download PDF

Info

Publication number
JP4055521B2
JP4055521B2 JP2002259509A JP2002259509A JP4055521B2 JP 4055521 B2 JP4055521 B2 JP 4055521B2 JP 2002259509 A JP2002259509 A JP 2002259509A JP 2002259509 A JP2002259509 A JP 2002259509A JP 4055521 B2 JP4055521 B2 JP 4055521B2
Authority
JP
Japan
Prior art keywords
cavity
chip
electrode
pad electrode
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002259509A
Other languages
English (en)
Other versions
JP2004103627A (ja
JP2004103627A5 (ja
Inventor
清 松本
博之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2002259509A priority Critical patent/JP4055521B2/ja
Publication of JP2004103627A publication Critical patent/JP2004103627A/ja
Publication of JP2004103627A5 publication Critical patent/JP2004103627A5/ja
Application granted granted Critical
Publication of JP4055521B2 publication Critical patent/JP4055521B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12034Varactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は圧電発振器の部品搭載工法に関し、特にシングルシール構造の圧電発振器において、発振回路等のチップ部品をセラミックパッケージのキャビティに搭載し接続固定する際の圧電発振器の部品搭載工法に関する。
【0002】
【従来の技術】
携帯電話機等の移動体通信機の普及に伴う低価格化及び小型化の急激な進展により、これらの通信機器に使用される水晶発振器等の圧電発振器に対しても低価格化、小型化の要請が高まっている。
図6は、従来の圧電発振器の一例である電圧制御水晶発振器の断面図である。同図は、表面実装型のシングルシール構造として小型化を図ったものであり、電圧制御水晶発振器(以降、VCXOと称す)1は、セラミックパッケージ2の内底部に二つのキャビティを設け、第一のキャビティ3にはICチップ4を、第二のキャビティ5にはバラクタダイオード6を夫々搭載し導電性接着剤7を用いて接続固定した後、夫々の電極とセラミックパッケージ2に設けたパッド電極8間をワイヤーボンディング9にて接続する。
【0003】
その後、VCXO1は、セラミックパッケージ2内部に設けた段差部10のパッド電極11に、導電性接着剤12を用いて片持ち状態で水晶振動素子13を前記ICチップ4及びバラクタダイオード6を覆うように接続固定した後、セラミックパッケージ2の開口部にリッド14を被せて完成する。図示していないが、セラミックパッケージ2内の配線を介して水晶振動素子13とICチップ4及びバラクタダイオード6は導通接続されており、セラミックパッケージ2の外底部には、外部接続端子15を設けている。
【0004】
VCXOは、外部から印加する制御電圧を変化させることにより水晶発振器の周波数を調整するもので、バラクタダイオードとは、可変容量ダイオードのことであり、制御電圧の電圧値によりダイオードの容量が変化することで、水晶発振器の周波数を変化させることを可能とする。従って、様々な周波数可変特性の要求に対応するため、バラクタダイオードは独立して搭載している。
【0005】
【発明が解決しようとする課題】
従来の圧電発振器を更に小型化や薄型化を図る為には、ワイヤーボンディング工法ではワイヤーループ高さの確保や第二ボンドを行うための十分なスペースの確保等によって圧電発振器の小型化や薄型化には不向きであるため、チップ部品の接続手段であるワイヤーボンディング工法に置き換わる接続手段として、フリップチップ実装工法を採用することが必要不可欠となっている。
【0006】
しかしながら、前述したようにチップ部品としてバラクタダイオードのような部品を搭載する必要がある場合は、バラクタダイオードが両面に電極を有する部品(上面及び裏面)であるためにフリップチップ実装が不可能である。又、バラクタダイオードをICチップに含めてIC化することは可能であるが、前述したように様々な周波数可変特性の要求に対応するためには、夫々の周波数可変特性に対応したバラクタダイオードを内蔵する多種のICチップを準備する必要性があり、ICチップの汎用化が損なわれ不経済である。
本発明は上述したような問題を解決するためになされたものであって、両面電極構造のチップ部品を搭載してフリップチップ実装を可能とする圧電発振器の部品搭載工法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために本発明に係わる圧電発振器の部品搭載工法は、以下の構成をとる。
請求項1記載の発明は、パッケージの凹所内底部に第一のキャビティを形成し、前記第一のキャビティの内底部の所定の位置に第二のキャビティを形成して該第二のキャビティの内底部にパッド電極を設け、上面電極と底面電極とを有するチップ部品の前記底面電極を前記パッド電極に接続固定し、前記第一のキャビティに配置したICチップと前記チップ部品の前記上面電極とをフリップチップ実装により固着したことを特徴としている。
【0009】
請求項2記載の発明は、パッケージ内に圧電振動子と発振回路を構成するIC部品とチップ部品とを収容した圧電発振器の部品搭載構造において、前記パッケージの凹所内底部に第一のキャビティが形成され、該第一のキャビティの内底部に第二のキャビティが形成され、前記凹所内底部の上面には圧電振動子を搭載するためのパッド電極、第二のキャビティ内底部の上面には第一のパッド電極が夫々設けられており、
前記第二のキャビティに配置された前記チップ部品は少なくとも2つの端子を有し、2つの前記端子のうち一方の端子が前記第一のパッド電極に導通固定されており、第一のキャビティに配置されたIC部品は前記チップ部品の2つの前記端子のうち他方の端子とフリップチップ実装により導通固定されていることを特徴としている。
【0010】
請求項記載の発明は、請求項において、前記のパッド電極と圧電振動子用の前記パッド電極とが配線用接続導体にて導通していることを特徴としている。
【0013】
請求項記載の発明は、請求項1ないし3のいずれかにおいて、前記チップ部品が、可変容量ダイオードであることを特徴としている。
【0014】
【発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図1は、本発明に係る圧電発振器の部品搭載工法について、第一の実施例を示す電圧制御水晶発振器の構造図であり、図1(a)は,表面実装型のシングルシール構造として小型化を図った電圧制御水晶発振器の断面図を示し、図1(b)は、その一部の拡大図である。VCXO16は、セラミックパッケージ17の凹所内底部に第一のキャビティ18を設け、第一のキャビティ18にはICチップ4が搭載され、更に第一のキャビティ18の内底部に第二のキャビティ19を設けてバラクタダイオード6が搭載されている。バラクタダイオード6の底面電極20は、導電性接着剤7を用いて第二のキャビティ19の底部に設けたパッド電極21に接続固定され、一方、ICチップ4は、第一のキャビティ18の底部に設けたパッド電極22とバラクタダイオード6の上面電極23にフリップチップ実装により接続固定される。
【0015】
その後、VCXO16は、セラミックパッケージ17凹所内底部に設けた段差部24上面に設けたパッド電極25に、導電性接着剤12を用いて片持ち状態で水晶振動素子13を前記ICチップ4及びバラクタダイオード6を覆うように接続固定した後、セラミックパッケージ17の開口部にリッド14を被せて完成する。図示していないが、セラミックパッケージ17内の配線用の接続導体を介して水晶振動素子13用のパッド25とバラクタダイオード6用のパッド21は導通接続されており、セラミックパッケージ17の外底部には、外部接続端子26を有する。
【0016】
次に第一の実施例に係わる部品搭載工法において、フリップチップ実装の手順例を説明する。先ず、第二のキャビティ19の底面に設けたパッド電極21に、バラクタダイオード6の底面に設けられた底面電極20を、導電性接着剤7を用いて固定することによりバラクタダイオード6とセラミックパッケージ17に設けたパッド電極21とを導通させる。次に、ICチップ4に設けられている電極に金、或いはハンダ等からなるバンプ27を形成する。そこで、超音波振動子に取り付けた押さえ治具等によりICチップ4を把持し、第一のキャビティ18の底部に設けたパッド電極22とバラクタダイオード6の上面電極に、バンプ27が形成されているICチップ4を押さえつけながら超音波振動子を動作させて超音波を印加し、ICチップ4を前記パッド電極22とバラクタダイオード6の上面電極に固着させる。
このような工法を採用することにより、バラクタダイオードのような両面電極を備えたチップ部品であっても、ワイヤーボンディングを行うこと無しに、フリップチップ実装を応用した部品搭載工法が対応可能である。
【0017】
(参考例)
図2は、圧電発振器の部品搭載工法について、参考例を示す電圧制御水晶発振器の構造図であり、図2(a)は、表面実装型のシングルシール構造として小型化を図ったVCXOの断面図を示し、図2(b)は、その一部の拡大図である。VCXO28は、セラミックパッケージ29の凹所内底部に第一のキャビティ30と第二のキャビティ31と第三のキャビティ32とを設け、第三のキャビティ32にはICチップ4が搭載され、第二のキャビティ31にはバラクタダイオード6が搭載されている。第三のキャビティ32に搭載されているICチップ4は、第三のキャビティ32の底部に設けたパッド電極33とフリップチップ実装により接続固定される。
【0018】
一方、バラクタダイオード6は、底面電極20が導電性接着剤7を用いて第二のキャビティ31の底部に設けたパッド電極34に接続固定されている。又、バラクタダイオード6の上面電極23は、第一のキャビティ30の内底部であって第二のキャビティの周縁部に設けた所定のパッド電極35と導通させるため、上面電極23とパッド電極35は導電性接着剤37を用いて平板36が接着固定され、前記上面電極23と前記パッド電極35とは平板36を介して電気的に接続固定している。平板36は、金属などの導体からなり、その外観図を図3に示す。
尚、本参考例においては、平板を金属からなる導体と記載したが、バラクタダイオード6の上面電極23と所定のパッド電極34間を導通接続可能な媒体であれば、何れの媒体であっても適応可能である。
【0019】
次に、VCXO28は、セラミックパッケージ29内部に設けた段差部38のパッド電極39に、導電性接着剤12を用いて片持ち状態で水晶振動素子13を前記ICチップ4及びバラクタダイオード6を覆うように接続固定した後、セラミックパッケージ29の開口部にリッド14を被せて完成する。図示していないが、セラミックパッケージ29内の配線用の接続導体を介して水晶振動素子13用のパッド39とバラクタダイオード6用のパッド電極34とは導通接続されており、セラミックパッケージ29の外底部には、外部接続端子39を有する。
【0020】
図4は、圧電発振器の部品搭載工法について、参考例を示す電圧制御水晶発振器の水晶振動素子搭載前の上面図である。同図に示す如く、第三のキャビティ32にはICチップ4が搭載され、第二のキャビティ31にはバラクタダイオード6が搭載されており、ICチップ4は第三のキャビティ32の底部に設けたパッド電極33にフリップチップ実装され、バラクタダイオード6の上面電極23は、第二のキャビティ31の周縁部に設けた所定のパッド電極に平板36を介して接続されている。
【0021】
次に、ICチップ4とバラクタダイオード6とをセラミックパッケージに搭載する際の工法を説明する。
ICチップ4については、ICチップ4に設けられている電極に金、或いはハンダ等からなるバンプ27を形成し、第一の実施例において説明したように、セラミックパッケージ29の第三のキャビティ32に設けたパッド電極33にICチップ4に超音波を印加してフリップチップ実装する。
バラクタダイオード6については、セラミックパッケージ29の第二のキャビティ31に設けたパッド電極34に、底面電極20を導電性接着剤7を用いて接続固定した後、両端に導電性接着剤37を塗布した平板36を、バラクタダイオード6の上面電極23とセラミックパッケージ29に設けたパッド電極35間に戴置し、接続固定する。
【0022】
次に上述したバラクタダイオード6の搭載工法の変形例を説明する。
図5は、圧電発振器の部品搭載工法について、バラクタダイオードをセラミックパッケージに接続固定する際の実施例である。同図は、セラミックパッケージ29の第二のキャビティ31の底部に設けたパッド電極34に、バラクタダイオード6の底面電極20を接続固定する工法を示し、導電性接着剤7を用いてバラクタダイオード6を搭載後、更にアンダーフィル剤41を導電性接着剤7の表面に塗布したものである。
【0023】
従って、導電性接着剤7はアンダーフィル剤41により絶縁保護され、本工法によりバラクタダイオード6の上面電極23に、導電性接着剤37を塗布した平板36を接続固定する際に、平板36に塗布されている導電性接着剤37が流出し、バラクタダイオード6の底面電極20を接続固定した導電性接着剤7と接触してバラクタダイオード6の上面電極23と底面電極20間を短絡することを防止せしめた。アンダーフィル材41は樹脂で出来ており、前述を省いたが、ICチップをフリップチップ実装した際に、接合面に充填し接合強度の補強に使用されており、ICチップにアンダーフィル剤41を充填する際に、アンダーフィル材41を、バラクタダイオード6の底面電極20を接続固定している導電性接着剤7の表面に塗布すれば良い。
従って、参考例によればバラクタダイオードのような両面電極を備えたチップ部品であっても、ワイヤーボンディングを行うこと無しに、平板を使用した部品搭載工法が対応可能となる。
【0024】
【発明の効果】
上述したように請求項1記載の発明は、両面電極チップ部品をICチップの下部に配置することにより、両面電極チップ部品の上部電極とICチップの電極とを直接接合することが出来るので、圧電発振器の小型化に大きな効果を発揮すると共に、ICチップと両面電極チップ部品を直接接合したため、ワイヤーボンディング工法の際に生ずるストレーが回避できるので、圧電発振器の性能を向上させる上で大きな効果を発揮する。
一方、請求項2及び3記載の発明は、両面電極チップ部品とセラミックパッケージの所定のパッド電極間を、平板を用いて接合したことにより、両面電極チップ部品を小スペースで搭載可能となり、圧電発振器の小型化に大きな効果を発揮する
【図面の簡単な説明】
【図1】本発明に係る圧電発振器の部品搭載工法について、第一の実施例を示す電圧制御水晶発振器の構造図である。
【図2】電発振器の部品搭載工法について、参考例を示す電圧制御水晶発振器の構造図である。
【図3】電発振器の部品搭載工法について、平板の構造例を示す。
【図4】電発振器の部品搭載工法について、参考例を示す電圧制御水晶発振器の水晶振動素子搭載前の上面図である。
【図5】本発明に係わる圧電発振器の部品搭載工法について、バラクタダイオードをセラミックパッケージに接続固定する際の実施例である。
【図6】従来の圧電発振器の一例である電圧制御水晶発振器の断面図である。
【符号の説明】
1・・圧電発振器、 2・・セラミックパッケージ、
3・・第一のキャビティ、 4・・ICチップ、
5・・第二のキャビティ、 6・・バラクタダイオード、
7・・導電性接着剤、 8・・パッド電極、
9・・ワイヤーボンディング、 10・・段差部、
11・・パッド電極、 12・・導電性接着剤、
13・・水晶振動素子、 14・・リッド、
15・・外部接続端子、 16・・圧電発振器、
17・・セラミックパッケージ、 18・・第一のキャビティ、
19・・第二のキャビティ、 20・・底面電極、
21・・パッド電極、 22・・パッド電極、
23・・上部電極、 24・・段差部、
25・・パッド電極、 26・・外部接続端子、
27・・バンプ、 28・・圧電発振器、
29・・セラミックパッケージ、 30・・第一のキャビティ、
31・・第二のキャビティ、 32・・第三のキャビティ、
33・・パッド電極、 34・・パッド電極、
35・・パッド電極、 36・・平板、
37・・導電性接着剤、 38・・段差部、
39・・パッド電極、 41・・アンダーフィル材

Claims (4)

  1. パッケージの凹所内底部に第一のキャビティを形成し、前記第一のキャビティの内底部の所定の位置に第二のキャビティを形成して該第二のキャビティの内底部にパッド電極を設け、上面電極と底面電極とを有するチップ部品の前記底面電極を前記パッド電極に接続固定し、前記第一のキャビティに配置したICチップと前記チップ部品の前記上面電極とをフリップチップ実装により固着したことを特徴とする部品搭載構造。
  2. パッケージ内に圧電振動子と発振回路を構成するIC部品とチップ部品とを収容した圧電発振器の部品搭載構造において、
    前記パッケージの凹所内底部に第一のキャビティが形成され、
    該第一のキャビティの内底部に第二のキャビティが形成され、
    前記凹所内底部の上面には圧電振動子を搭載するためのパッド電極、第二のキャビティ内底部の上面には第一のパッド電極が夫々設けられており、
    前記第二のキャビティに配置された前記チップ部品は少なくとも2つの端子を有し、2つの前記端子のうち一方の端子が前記第一のパッド電極に導通固定されており、
    第一のキャビティに配置されたIC部品は前記チップ部品の2つの前記端子のうち他方の端子とフリップチップ実装により導通固定されていることを特徴とする圧電発振器の部品搭載構造。
  3. 前記第一のパッド電極と圧電振動子用の前記パッド電極とが配線用接続導体にて導通していることを特徴とする請求項2記載の圧電発振器の部品搭載構造。
  4. 前記チップ部品が、可変容量ダイオードであることを特徴とする請求項1ないし3のいずれかに記載の圧電発振器の部品搭載構造。
JP2002259509A 2002-09-05 2002-09-05 部品搭載構造 Expired - Fee Related JP4055521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002259509A JP4055521B2 (ja) 2002-09-05 2002-09-05 部品搭載構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002259509A JP4055521B2 (ja) 2002-09-05 2002-09-05 部品搭載構造

Publications (3)

Publication Number Publication Date
JP2004103627A JP2004103627A (ja) 2004-04-02
JP2004103627A5 JP2004103627A5 (ja) 2005-11-04
JP4055521B2 true JP4055521B2 (ja) 2008-03-05

Family

ID=32260493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002259509A Expired - Fee Related JP4055521B2 (ja) 2002-09-05 2002-09-05 部品搭載構造

Country Status (1)

Country Link
JP (1) JP4055521B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175203A (ja) * 2016-03-18 2017-09-28 セイコーエプソン株式会社 発振器、電子機器および移動体

Also Published As

Publication number Publication date
JP2004103627A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
JP3678148B2 (ja) 圧電デバイス
JP2010050778A (ja) 圧電デバイス
US7436106B2 (en) Piezoelectric device
CN100495906C (zh) 表面安装型水晶振荡器的制造方法
JP2008131549A (ja) 水晶振動デバイス
US20110193642A1 (en) Piezoelectric vibrator and oscillator using the same
JP2000232332A (ja) 表面実装型圧電共振子
JP2002314364A (ja) 弾性表面波装置およびその製造方法、通信装置
JPH11122072A (ja) 弾性表面波装置
JP4145476B2 (ja) 弾性表面波装置の製造方法
JP4055521B2 (ja) 部品搭載構造
JP4151711B2 (ja) 圧電デバイス
JP3710560B2 (ja) 表面弾性波デバイスの実装構造及び実装方法
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
JP4587726B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2005341045A (ja) 圧電発振器
JP5651312B2 (ja) 圧電デバイスの製造方法
JP4045807B2 (ja) 圧電発振器
JP4085549B2 (ja) 圧電デバイス及びその製造方法
JP3439928B2 (ja) 弾性表面波装置
JP3678106B2 (ja) 圧電デバイス及びその製造方法
JP2003163563A (ja) 圧電装置
JP2005094461A (ja) 圧電デバイスとその製造方法ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JPH10163798A (ja) 弾性表面波素子とこれを用いた電子部品
JP2000315918A (ja) 水晶発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees