JP3628613B2 - 半導体構成素子のための耐高圧縁部構造 - Google Patents
半導体構成素子のための耐高圧縁部構造 Download PDFInfo
- Publication number
- JP3628613B2 JP3628613B2 JP2000519469A JP2000519469A JP3628613B2 JP 3628613 B2 JP3628613 B2 JP 3628613B2 JP 2000519469 A JP2000519469 A JP 2000519469A JP 2000519469 A JP2000519469 A JP 2000519469A JP 3628613 B2 JP3628613 B2 JP 3628613B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- zone
- edge structure
- semiconductor component
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
本発明は、請求項１の上位概念記載の半導体構成素子の縁部領域における耐高圧縁部構造に関する。
【０００２】
この請求項１の上位概念によれば、半導体ボディを有し、この半導体ボディの第１の表面には第１の伝導タイプの少なくとも１つの内部ゾーンが隣接しており、この内部ゾーンに配置された少なくとも２つの第２の伝導タイプのフローティングガードリングを有し、これらのフローティングガードリングの間に配置された第１の伝導タイプの少なくとも１つのリング間ゾーンを有する、半導体構成素子の縁部領域における耐高圧縁部構造が設けられている。
【０００３】
半導体構成素子、とりわけ耐高圧電力半導体構成素子では、電圧降伏は特にドーピング領域の外側のこの半導体構成素子の縁部領域において発生する。というのも、そこでは縁部に起因するドーピング領域の屈曲のために電界強度がとりわけ大きいからである。従って、このような電圧降伏を回避するために、半導体構成素子の周囲にリング状に配置されたドーピング領域が設けられている。これらのリング状のドーピング領域によって半導体構成素子の縁部領域における局所的な電界強度ピークが弱められる。
【０００４】
このようなガードリングは例えばカナダ特許第６６７４２３に記述されている。しかし、ガードリングの各々において電界強度はほぼ０に低減されなければならないので、このカナダ特許第６６７４２３に記述されているフローティングガードリングは縁部の方向に非常に幅広くなるように設計仕様されなければならない。この縁部構造は従ってきわめて単位面積当たりコスト高である。
【０００５】
さらにＵＳ３４０５３２９からいわゆるフィールドプレートリングを有する半導体構成素子の縁部構造が周知である。このフィールドプレートリングは、半導体構成素子の半導体ボディの表面に沿って非常に均一な電圧分布が得られる。これによって、降伏の発生を助長する電界強度ピークが回避される。このフィールドプレートリングの実現は半導体構成素子の縁部領域においても同様に非常に単位面積当たりコスト高である。
【０００６】
ＵＳ４４６８６８６には、フィールドプレートリング及びフィールドプレートリングの下に配置されたリング状のドーピング領域を有する耐高圧縁部構造が記述されている。これらのリング状ドーピング領域は基本的に多数のカスケード接続されたＭＯＳトランジスタから成る。この縁部構造も同様に半導体構成素子の縁部領域においてきわめて単位面積当たりコスト高なデザインを有する。
【０００７】
この従来技術に基づいて、本発明の課題は、半導体構成素子に対する簡単かつ占有面積を節減するような耐高圧縁部構造の構成を提供し、さらに、この耐高圧縁部構造の構成は再現可能であるような高い降伏電圧を保障する。
【０００８】
本発明によれば、上記課題は請求項１の特徴部分記載の構成を有する上位概念記載の縁部構造によって解決される。
【０００９】
本発明によれば、フローティングガードリング及び／又はリング間ゾーンの伝導率及び／又はジオメトリは、阻止電圧が印加されるとフローティングガードリング及び／又はリング間ゾーンの電荷担体が完全に除去される、すなわち空乏化されるように調整されている、上位概念記載の縁部構造が設けられる。
【００１０】
本発明の縁部構造によって、電界の調整が半導体ボディの表面でもこの半導体ボディのボリュームにおいても実現される。本発明の縁部構造の適切な設計仕様によって電界強度最大値は簡単なやり方でこの半導体ボディの深部にまで、すなわち垂直型ｐｎ接合部の領域にまでシフトされる。この場合、ｐ及びｎドーピングの広い濃度領域に亘って常に適切なデザインが提供される。このデザインはボリュームにおける電界の「緩やかな」ランアウト（ｒｕｎ ｏｕｔ ／ Ａｕｓｌａｕｆｅｎ）が可能となる。
【００１１】
本発明のとりわけ有利な実施形態では、複数のフローティングガードリングは同一の幅を有し、個々のフローティングガードリングの間に配置されるリング間ゾーンの幅は半導体構成素子の縁部に向かって増大してゆく。
【００１２】
他の有利な実施形態では、フローティングガードリングの幅は半導体構成素子の縁部に向かって減少し、個々のフローティングガードリングの間のリング間ゾーンはそれぞれ同一の幅を有する。
【００１３】
さらに、フローティングガードリングの深さは半導体構成素子の縁部に向かって変化してもよい。フローティングガードリングの深さが半導体構成素子の縁部に向かって減少すると、とりわけ有利である。
【００１４】
従って、デザインパラメータとしては、本発明の縁部構造に対して、リソグラフィマスクによって定めらることができるフローティングガードリングの幅、間隔及び深さが残る。これによって、各半導体構成素子及びとりわけ半導体構成素子の阻止電圧の任意の領域に対して、できるだけ簡単な手段で最適な縁部構造が構成される。
【００１５】
有利にはフローティングガードリングは部分的にＶ字型トレンチ状の又はＵ字型トレンチ状の断面を有する。Ｖ字型トレンチ状の断面乃至はＵ字型トレンチ状の断面は簡単なやり方で等方性乃至は異方性エッチングプロセス及びその後のデポジットプロセスによって製造される。
【００１６】
有利には、半導体構成素子の縁部領域においていわゆる空間電荷ゾーンストッパも設けられる。空間電荷ゾーンストッパは、最も外側の縁部領域における電極又は高ドープされた拡散領域と解釈する。この最も外側の縁部領域における電極又は高ドープされた拡散領域はフローティングガードリングで遮断されない空間電荷乃至は電界の横方向への延び広がりを制限する。この空間電荷ゾーンストッパは通常は降伏電圧として少なくとも降伏電荷の倍数を提供する。空間電荷ゾーンストッパとしてエピタキシャル層と同一の伝導タイプの強くドープされた領域が設けられる。要求に応じて、次のことも考えられる。すなわち、空間電荷ゾーンストッパをいわゆる「ダメージ・インプランテッド」領域（インプランテーション領域）乃至は半導体ボディの基板材料によって短絡されている金属電極として実現することも考えられる。
【００１７】
有利には、本発明の縁部構造には縁部に向かって少なくとも１つのフィールドプレートが設けられる。このフィールドプレートは、この構成素子に対して、この構成素子のケーシングにおいて移動する寄生電荷に対する良好な静電的な保護を保障する。さらに、有利には、縁部構造に隣接するカソード電極を、すなわちＭＯＳ−ＦＥＴにおいてそのソース電極を縁部領域へと垂直方向に上に向かって、すなわちこの半導体ボディから外へと導く。
【００１８】
縁部構造全体に対して、相応のデザインパラメータは、最大許容電界から導出され、基本的に垂直に延在するｐｎ接合部の領域における最大界面電荷を確実に下回ることに関係する。シリコンの場合、この最大界面電荷はほぼ１．５×１０１２ｃｍ−２である。従って、縁部領域における半導体ボディの所与のドーピングプロファイルから非常に簡単に処理できるレイアウトが得られる。個々のフローティングガードリングとこれらのフローティングガードリングの間に配置されたリング間ゾーンとの間の接合部の領域における電界強度最大値の移動は、アクセプタ原子が面に関して実効的に過剰であること（Ｎｅｔｔｏｕｅｂｅｒｓｃｈｕｓｓ）によって実現される。これは、フローティングガードリングに注入されるドーピング材料の、面に関する合計量が、これらのフローティングガードリングの間に配置されたリング間ゾーンへのドーピングの合計量を上回らなければならないことを意味する。
【００１９】
本発明の縁部構造は、従来の縁部構造に比べて、半導体ボディの縁部に向かって横方向の延び広がりにおいて３３％までの大きさだけより小さく設計仕様しうる。
【００２０】
本発明の他の有利な実施形態は各従属請求項から得られる。
【００２１】
本発明は次に図に示された実施例に基づいて詳しく記述する。
【００２２】
図１は、Ｄ−ＭＯＳＦＥＴ（乃至はＩＧＢＴ）として構成され、本発明の縁部構造を有する耐高圧半導体構成素子の部分図である。
【００２３】
図２は、さらに別の本発明の縁部構造の部分図である。
【００２４】
図３は様々なトレンチタイプが示されている部分図である。
【００２５】
図４はいくつかの実施例であり、これらの実施例に基づいて半導体構成素子の縁部領域において所期の通りに調整可能な、均一なドーピング分布を製造することを示している。
【００２６】
図５はいくつかの部分図であり、これらの部分図に基づいて半導体構成素子の縁部領域において所期の通りに「緩やかに」ランアウトするドーピング濃度の調整のための様々な縁部バリエーションを示す。
【００２７】
図面において同一の又は機能的に同一の素子は、基本的に同一の参照符号で示されている。
【００２８】
図１は、本発明の縁部構造を有する耐高圧（電力）半導体構成素子の部分図を示す。
【００２９】
この半導体構成素子は、並列接続されかつそれぞれ個々のセルＺ１．．Ｚ３に配置された多数の個別構成素子から構成されるセルフィールドＺＦを有する。これらの個々のセルのうち部分的に最も外側の３つのセルＺ１．．Ｚ３だけがここには図示されている。このセルフィールドＺＦは半導体構成素子の縁部領域ＲＢに設けられた縁部構造によって終わっている。この縁部領域ＲＢは、ここでは、この半導体構成素子のセルフィールドＺＦのアクティブなセルＺ１．．Ｚ３の外側に存在する領域を示している。
【００３０】
図１では、１によって半導体構成素子の半導体ボディが示されている。例えばシリコン基板から成るこの半導体ボディ１は、この実施例ではｎドープされた内部ゾーン２を有する。この内部ゾーン２はソース側においてこの半導体ボディ１の第１の表面３を有する。大抵の場合、この内部ゾーン２はエピタキシャルプロセスによって半導体ボディ１の上に被着されている。とりわけ非常に高い阻止電圧を有する耐高圧電力半導体構成素子の場合には、このエピタキシャル層は、それぞれエピタキシャル部分層がその下にある層の上に被着されてゆく連続的な複数のエピタキシャルステップによって作られる。この技術は成長技術として周知である。
【００３１】
ドレイン側にはドレインゾーン４が内部ゾーンに隣接している。この半導体構成素子が例えばＭＯＳＦＥＴとして構成されている場合、このドレインゾーン４は大抵の場合強くｎドープされている。しかし、この半導体構成素子がＩＧＢＴとして構成されている場合、このドレインゾーン４はアノードゾーンとしても呼ばれ、大抵の場合強くｐドープされている（図１では括弧で示されている）。この場合、界面５はドレインゾーン４と内部ゾーン２との間のｐｎ接合部を示す。さらに、このドレインゾーン４は、半導体ボディ１の第２の表面６を有し、ここでは大きい面積によってドレイン電極７に、すなわちドレイン端子Ｄに接続されている。
【００３２】
ソース側の表面３には多数のベースゾーン８が内部ゾーン２に埋め込まれている。これらのベースゾーン８は内部ゾーン２とは正反対の伝導タイプを有し、すなわち、これらのベースゾーン８はここに図示された例ではｐドープされている。この実施例では、ベースゾーン８の各々においてそれぞれ強くｎドープされた少なくとも１つのソースゾーン９が埋め込まれている。この実施例では、ベースゾーン８及びこれらのベースゾーン８に埋め込まれたソースゾーン９はバスタブ状に構成されており、例えばイオン注入及び／又は拡散によって製造される。
【００３３】
ベースゾーン８及び／又はソースゾーン９は大抵の場合には、といっても必ずしもいつもそうではないが、相応のセルＺ１．．Ｚ３と同一のセルデザインを有し、これらのセルＺ１．．Ｚ３にベースゾーン８及び／又はソースゾーン９は埋め込まれている。このようなセルデザインは例えばストリップ状、六角形状、三角形状、円形状、卵形状等々に構成されたセルＺ１．．Ｚ３から成る。
【００３４】
図１の半導体構成素子は垂直型Ｄ−ＭＯＳＦＥＴ（乃至はＩＧＢＴ）として構成されている。当然、ソースゾーン９乃至はベースゾーン８もいわゆるトレンチに設けることができる。その場合、この相応の半導体構成素子はトレンチＭＯＳＦＥＴ乃至はトレンチＩＧＢＴである。しかし、ソースゾーン９乃至はベースゾーン８のＶ字状の又は台形状の断面も考えられる。
【００３５】
図１では、ソースゾーン９及びベースゾーン８は周知のやり方でコンタクトホール１０′を介してソース電極１０に、すなわちソース端子Ｓに接続されている。ソースゾーン９及びベースゾーン８のこの分路によって、そこで寄生バイポーラトランジスタがターンオンされることが回避される。
【００３６】
さらに、第１の表面３にはゲート電極１１が設けられており、このゲート電極１１は薄いゲート酸化膜１２を介して半導体ボディ１から絶縁されている。ゲート電極１１はゲート端子Ｇに接続されており、例えば高ドープされたポリシリコン乃至は金属から成る。さらに、フィールド酸化膜１３が設けられており、このフィールド酸化膜１３はソース電極１０をゲート電極１１からならびに半導体ボディ１から絶縁している。
【００３７】
最後に図１の半導体構成素子は空間電荷ゾーンストッパ１４を有する。この空間電荷ゾーンストッパ１４はこの半導体構成素子の最も外側の縁部領域ＲＢに、すなわち、この半導体構成素子のノコギリ状エッジ（Ｓａｅｇｅｋａｎｔｅ）のすぐ前に設けられている。この実施例では空間電荷ゾーンストッパ１４は周知のやり方でセルフィールドＺＦに向かって上昇する一段の金属電極１４′として構成されている。この金属電極１４′は強くｎドープされた拡散領域１４″に接続されている。しかし、この金属電極１４′はポリシリコン電極としても構成できるし、又は適用例に応じて省くこともできる。
【００３８】
通常は電力半導体構成素子の縁部領域ＲＢに段状のフィールドプレートリング１７が設けられている。このようなフィールドプレート１７は大抵の場合一段に又は多段に構成されている。これらのフィールドプレート１７は縁部に向かってこの第１の表面３から離れるように導かれている。図１のこの実施例では一段に構成されたフィールドプレート１７だけが図示されている。
【００３９】
面積最適化の理由から、さらに有利には、アクティブなセルフィールドＺＦのそれぞれの最も外側のセルＺ１のゲート電極１１が同時にフィールドプレート１７の機能を引き受ける。さらに、有利には、縁部構造に隣接するソース電極１０が縁部領域ＲＢに向かって同様に垂直に上の方へと、すなわち半導体ボディ１の第１の表面３から外側へと導かれる。
【００４０】
本発明では縁部領域ＲＢにおいて、すなわちアクティブなセルフィールドＺＦの外側においてガードリング１５が設けられている。この実施例では弱くｐドープされて構成されているこれらのガードリング１５は「フローティング」状態である。すなわち、これらのガードリング１５は定められない電位を有する。図１の部分図では、これらのフローティングガードリング１５は円柱状に構成されており、半導体ボディ１の第１の表面３から内部ゾーン２の深部にまで到達している。図１のこの実施例では４つのフローティングガードリング１５が設けられている。
【００４１】
フローティングガードリング１５は互いに間隔を置いて配置されており、これらフローティングガードリング１５の間の領域はリング間ゾーン１６を定める。これらのリング間ゾーン１６は大抵の場合、といっても必ずしもいつもそうではないが、下部ドーピング部、すなわち内部ゾーン２と同一のドーピング濃度を有する。フローティングガードリング１５及びリング間ゾーン１６の横方向及び水平方向の寸法及びジオメトリならびにこのリング間ゾーン１６のドーピング濃度はここでは詳しくは定められていない。これは後で図３から５に基づいて正確に記述する。
【００４２】
リング間ゾーン１６は大抵の場合いわゆる「トレンチ技術」で製造される。この実施例では、リング間ゾーン１６のトレンチは半導体ボディ１の第１の表面３から内部ゾーン２の深部にまで到達している。当然、これらのトレンチ１６が内部ゾーン２全体を貫いて延在し、ドレインゾーン４に接続されていることも考えられる。原理的にはまた、トレンチ１６が第１の表面３からこの半導体ボディの裏面の第２の表面６まで貫通していることも考えられる。このことは後で図５に基づいてもっと詳しく記述する。
【００４３】
図２はさらに別の本発明の縁部構造の実施例の部分図を示す。
【００４４】
図２では、リング間ゾーン１６が付加的に半導体ボディの第１の表面３に向かって広くされている。さらに、とりわけ有利には、ソース電極１０が縁部領域ＲＢに向かって縁部領域の最も近くにあるゲート電極１１を取り囲んでいる。すなわち、ソース電極１０は縁部領域ＲＢに向かって縁部領域の最も近くにあるゲート電極１１乃至はフィールドプレート１７を越えて突出し、次いで再び半導体ボディ１の第１の表面３の方向に降りていく。
【００４５】
このようにして縁部領域ＲＢにおいて最も外側のゲート電極１１乃至はフィールドプレート１がいわばファラデー・ケージ（ファラデー遮閉）の中に、つまりほぼ電界の無い空間の中に存在する構造が成立する。ソース電極１０が縁部に向かって上方へとフィールド酸化膜１３のますます厚くなる酸化膜の方向に延ばされている図１において記述された従来の縁部構造に比べて、ゲート電極１１を取り囲むソース電極１０によって、縁部領域の最も近くにあるゲート電極１１の方向へ向かう電界の明らかな低減が実現される。
【００４６】
第１の表面３に向かってリング状のリング間ゾーン１６が上記のように細くされることによって、電界強度は縁部の方向におけるソース電極１０の金属化部の端部においてそれぞれのボリューム電界強度より下に低下する。従って、これまでのデザインを完全に反転することにおいて、この縁部構造の最も外側の領域において空間電荷ゾーンストッパ１４の金属電極１４′は付加的にフィールド酸化膜１３の少なくとも１つの第２の酸化物段に接近する。このようにして、電界分布は、縁部構造の開放領域ＯＢにおいて、すなわち空間電荷ゾーンストッパ１４とフィールドプレート１７との間の領域において次のように修正される。すなわち、電界の電気力線が開放領域ＯＢ全体に亘ってそれぞれの電極１４′、１７によってほとんど変化せずに第１の表面３において半導体ボディ１から外へと離脱することができるように修正される。このようにして、金属電極１４′の下の拡散領域１４″はゲート電極１１及びセルフィールドＺＦの方向において明らかに減少される。従って、空間電荷ゾーンストッパ１４とセルフィールドＺＦの最も外側のセルＺ１との間の上記の開放領域ＯＢの幅は大きく低減される。このことは、本発明の縁部構造の、すなわち相応の半導体構成素子の面積コストの明らかな低減をもたらす。
【００４７】
図３にはいくつかのトレンチタイプが部分図によって図示されている。
【００４８】
トレンチ技術によってリング間ゾーン１６を製造するために、半導体ボディ１の内部ゾーン２にトレンチ１８をエッチングする。図１ならびに図３（Ａ）にはこれらのトレンチ１８が理想的に円柱状に形成されている。この実施例では、トレンチ１８は第１の表面３に対してほぼパラレルに経過するトレンチ底１９ならびにトレンチ壁２０を有し、これらのトレンチ壁２０は理想的には第１の表面３に対して直角に設けられている。しかし、大抵の場合、これらのトレンチ壁２０はちょうど垂直に対して傾斜角αだけ斜めにされており、従って半導体ボディ１の深部に向かって細くなった、近似的に台形状の断面を有するトレンチ１８を形成する（図３（Ｂ））。しかし、これはどうしても必要なのではない。トレンチ１８が部分図においてＶ字形状（図３（Ｃ））の又はＵ字形状（図３（Ｄ））の断面を有することももちろん考えられる。
【００４９】
次に図４に基づいて、半導体構成素子の縁部領域において、つまり本発明の縁部構造において、所期の通りに調整可能な均一なドーピング分布を作るためのいくつかの有利な方法を記述する。全ての部分図４（Ａ）から（Ｄ）にはわかりやすいように個々のトレンチ１８だけを図示する：
点状の、ストリップ状の又は格子状のトレンチ１８が比較的高ドープされた第１の伝導タイプの基板材料、例えば内部ゾーン２にエッチングされる（図４（Ａ））。トレンチ１８はエピタキシャルに第２の伝導タイプの材料によって充填される。この場合、面に関する実効ドーピングがほぼ０となり、面電荷が空間方向において降伏電荷を上回らないように全電荷を調整する。実効ドーピングがほぼ０であることは、アクセプタ（ホール）の数とドナー（電子）の数とが横方向の投影においてほぼ均衡することを意味する。
【００５０】
本発明の他の実施例では、点状の、ストリップ状の又は格子状のトレンチ１８が比較的低ドープされた又はドープされていない基板材料にエッチングされる（図４（Ｂ））。この後で、トレンチ１８は、第１の伝導タイプのドーピングを有するエピタキシャルに被着されるシリコン、多結晶質シリコン又はＢＰＳＧ（ホウ素リンシリケートガラス）を用いて被覆される。このドーピングは周囲の基板材料へと、例えば熱処理プロセスによってドライブインされる。この被覆は次いで再びエッチングで除去される。この後でトレンチ１８がエピタキシャルに被着される第２の伝導タイプのシリコンによって再び充填される。
【００５１】
有利な実施例では、さらに、被覆及び次いで熱処理ステップを介して第２の伝導タイプのドーピングを周囲の基板材料にドライブインすることが可能である（図４（Ｃ））。２つの伝導領域を明確に分離するために、この場合に大きく異なる拡散係数を有するドーピング材料を使用しなくてはならない。このやり方の利点は、例えばリソグラフィプロセスの間の粒子に起因するトレンチ１８の損傷の場合でも、半導体構成素子が完全に機能可能なままであることである。これに対して、最初に挙げたやり方においては、この領域において阻止電圧の降下、すなわち半導体構成素子全体の損傷が発生しうる。
【００５２】
エピタキシャルに被着されるシリコンによって充填する代わりに、トレンチ壁２０がパッシベーション層２１によって被覆され、中空スペース２３が例えばホウ素リンシリケートガラス（ＢＰＳＧ）から成る蓋２２によって上方に閉鎖されるならば、トレンチ１８において中空スペース２３を残すことができる（図４（Ｄ））。
【００５３】
図５はいくつかの部分図を示し、これらの部分図によって半導体構成素子の縁部領域における所期の通りの「緩やかに」ランアウト（ｒｕｎ ｏｕｔ ／ ａｕｓｌａｕｆｅｎｄ）するドーピング濃度を調整するための様々な縁部バリエーションを図示する。図５ではわかりやすくするために図１及び２に相応する構造が概略的に示される。というのも、ここでは基本的にとりわけ半導体構成素子の縁部領域ＲＢのトレンチ１８のジオメトリ、寸法及び間隔が問題になるからである。
【００５４】
トレンチ１８は、第１の表面３から理想的には本来の構成素子プロセスにおいてセルフアライメントにより、すなわちポリシリコンエッジに対するアライメントにより又は裏面乃至は第２の表面６から半導体ボディ１を薄く研磨した後で（ｎａｃｈ ｄｅｍ Ｄｕｅｎｎｓｃｈｌｅｉｆｅｎ）エッチングされる。この場合、異方性エッチングも等方性エッチングも使用できる。原理的には第１の表面３から裏面乃至は第２の表面６まで貫通するトレンチ１８も可能である（図５（Ａ））。これらのトレンチ１８が十分に高濃度でドープされる場合、比較的高価なエピタキシャルウェハを使用しなくてもすむ。
【００５５】
トレンチ１８の深さが縁部に向かって変化する（図５（Ａ）及び（Ｃ））場合、縁部領域ＲＢにおいて電界強度分布が有利に制御できる。図５（Ｃ）ではトレンチ１８の深さｔ１＞ｔ２＞ｔ３は縁部に向かって連続的に減少する。これによって、この構成素子のセルフィールドＺＦにおいて電圧降伏の箇所も定めることができる。
【００５６】
さらに、トレンチのドーピング被覆をラジアル方向又は垂直方向において変化せさることも考えられる（図５（Ｂ））。例えばＶ字形状の断面を有するトレンチ１８及びこのトレンチ１８のエピタキシャルな充填を選択すれば、これらのトレンチ１８の形状を意識的に注入される電荷ドーズ量の垂直方向に変化させるために利用できる。とりわけこの場合トレンチ壁の傾斜角αは縁部に向かって大きくなりうる。
【００５７】
ほぼ完全な均衡から明らかにｎ又はｐドープされた状態へとできるだけ徐々に移行することを実現するために、２つの隣接するトレンチ１８のパターン乃至は間隔（ｄ１＞ｄ２＞ｄ３＞ｄ４）を段階的に縁部に向かって大きくする（図５（Ｄ））か、又は、トレンチ１８の直径（ｒ１＞ｒ２＞ｒ３＞ｒ４＞ｒ５）を縁部に向かって低減させることが提案される（図５（Ｅ））。
【００５８】
最初に挙げた成長技術に対して、エッチングされたトレンチ１８によるいわゆるトレンチ技術は、より小さいセルパターンが設けられるという利点を提供する。このより小さいセルパターンはこの場合より高い濃度のドーピングを有することができ、これによって平面ターンオン抵抗ＲＤＳ，ＯＮが大きく低減される。
【００５９】
最後にここでさらに明確にしておくが、当然のことながら、縁部領域ＲＢにおいて所望のドーピングプロファイル乃至は所望の面に関するドーピング分布を実現するためには、図３から図５において記述された各々の構造だけでも組み合せることによって非常に有利に相互に使用できる。
【図面の簡単な説明】
【図１】Ｄ−ＭＯＳＦＥＴ（乃至はＩＧＢＴ）として構成され、本発明の縁部構造を有する耐高圧半導体構成素子の部分図である。
【図２】さらに別の本発明の縁部構造の部分図である。
【図３】様々なトレンチタイプが示されている部分図である。
【図４】いくつかの実施例であり、これらの実施例に基づいて半導体構成素子の縁部領域において所期の通りに調整可能な、均一なドーピング分布を製造することを示している。
【図５】いくつかの部分図であり、これらの部分図に基づいて半導体構成素子の縁部領域において所期の通りに「緩やかに」ランアウトするドーピング濃度の調整のための様々な縁部バリエーションを示す。
【符号の説明】
１ 半導体ボディ
２ 内部ゾーン
３ 第１の表面
４ ドレインゾーン
５ 界面、ｐｎ接合部
６ 第２の表面
７ ドレイン電極
８ ベースゾーン
９ ソースゾーン
１０ ソース電極
１０′ ソース電極のためのコンタクトホール
１１ ゲート電極
１２ ゲート酸化膜
１３ フィールド酸化膜
１４ 空間電荷ゾーンストッパ
１４′ 空間電荷ゾーンストッパの金属電極
１４″ 空間電荷ゾーンストッパの拡散領域
１５ （フローディング）ガードリング
１６ リング間ゾーン
１７ フィールドプレート
１８ トレンチ
１９ トレンチ底
２０ トレンチ壁
２１ トレンチのパッシベーション層
２２ トレンチ蓋
２３ 中空スペース
α トレンチ壁の傾斜角
ｄ１．．ｄ４ ２つの隣接するトレンチの間隔、トレンチパターン
ｒ１．．ｒ５ トレンチ直径
ｔ１．．ｔ３ トレンチ深さ
ＯＢ 縁部領域の開放領域
ＲＢ 縁部領域
Ｚ１．．Ｚ３ セル
ＺＦ セルフィールド
Ｄ ドレイン端子
Ｇ ゲート端子
Ｓ ソース端子
本発明は、請求項１の上位概念記載の半導体構成素子の縁部領域における耐高圧縁部構造に関する。
【０００２】
この請求項１の上位概念によれば、半導体ボディを有し、この半導体ボディの第１の表面には第１の伝導タイプの少なくとも１つの内部ゾーンが隣接しており、この内部ゾーンに配置された少なくとも２つの第２の伝導タイプのフローティングガードリングを有し、これらのフローティングガードリングの間に配置された第１の伝導タイプの少なくとも１つのリング間ゾーンを有する、半導体構成素子の縁部領域における耐高圧縁部構造が設けられている。
【０００３】
半導体構成素子、とりわけ耐高圧電力半導体構成素子では、電圧降伏は特にドーピング領域の外側のこの半導体構成素子の縁部領域において発生する。というのも、そこでは縁部に起因するドーピング領域の屈曲のために電界強度がとりわけ大きいからである。従って、このような電圧降伏を回避するために、半導体構成素子の周囲にリング状に配置されたドーピング領域が設けられている。これらのリング状のドーピング領域によって半導体構成素子の縁部領域における局所的な電界強度ピークが弱められる。
【０００４】
このようなガードリングは例えばカナダ特許第６６７４２３に記述されている。しかし、ガードリングの各々において電界強度はほぼ０に低減されなければならないので、このカナダ特許第６６７４２３に記述されているフローティングガードリングは縁部の方向に非常に幅広くなるように設計仕様されなければならない。この縁部構造は従ってきわめて単位面積当たりコスト高である。
【０００５】
さらにＵＳ３４０５３２９からいわゆるフィールドプレートリングを有する半導体構成素子の縁部構造が周知である。このフィールドプレートリングは、半導体構成素子の半導体ボディの表面に沿って非常に均一な電圧分布が得られる。これによって、降伏の発生を助長する電界強度ピークが回避される。このフィールドプレートリングの実現は半導体構成素子の縁部領域においても同様に非常に単位面積当たりコスト高である。
【０００６】
ＵＳ４４６８６８６には、フィールドプレートリング及びフィールドプレートリングの下に配置されたリング状のドーピング領域を有する耐高圧縁部構造が記述されている。これらのリング状ドーピング領域は基本的に多数のカスケード接続されたＭＯＳトランジスタから成る。この縁部構造も同様に半導体構成素子の縁部領域においてきわめて単位面積当たりコスト高なデザインを有する。
【０００７】
この従来技術に基づいて、本発明の課題は、半導体構成素子に対する簡単かつ占有面積を節減するような耐高圧縁部構造の構成を提供し、さらに、この耐高圧縁部構造の構成は再現可能であるような高い降伏電圧を保障する。
【０００８】
本発明によれば、上記課題は請求項１の特徴部分記載の構成を有する上位概念記載の縁部構造によって解決される。
【０００９】
本発明によれば、フローティングガードリング及び／又はリング間ゾーンの伝導率及び／又はジオメトリは、阻止電圧が印加されるとフローティングガードリング及び／又はリング間ゾーンの電荷担体が完全に除去される、すなわち空乏化されるように調整されている、上位概念記載の縁部構造が設けられる。
【００１０】
本発明の縁部構造によって、電界の調整が半導体ボディの表面でもこの半導体ボディのボリュームにおいても実現される。本発明の縁部構造の適切な設計仕様によって電界強度最大値は簡単なやり方でこの半導体ボディの深部にまで、すなわち垂直型ｐｎ接合部の領域にまでシフトされる。この場合、ｐ及びｎドーピングの広い濃度領域に亘って常に適切なデザインが提供される。このデザインはボリュームにおける電界の「緩やかな」ランアウト（ｒｕｎ ｏｕｔ ／ Ａｕｓｌａｕｆｅｎ）が可能となる。
【００１１】
本発明のとりわけ有利な実施形態では、複数のフローティングガードリングは同一の幅を有し、個々のフローティングガードリングの間に配置されるリング間ゾーンの幅は半導体構成素子の縁部に向かって増大してゆく。
【００１２】
他の有利な実施形態では、フローティングガードリングの幅は半導体構成素子の縁部に向かって減少し、個々のフローティングガードリングの間のリング間ゾーンはそれぞれ同一の幅を有する。
【００１３】
さらに、フローティングガードリングの深さは半導体構成素子の縁部に向かって変化してもよい。フローティングガードリングの深さが半導体構成素子の縁部に向かって減少すると、とりわけ有利である。
【００１４】
従って、デザインパラメータとしては、本発明の縁部構造に対して、リソグラフィマスクによって定めらることができるフローティングガードリングの幅、間隔及び深さが残る。これによって、各半導体構成素子及びとりわけ半導体構成素子の阻止電圧の任意の領域に対して、できるだけ簡単な手段で最適な縁部構造が構成される。
【００１５】
有利にはフローティングガードリングは部分的にＶ字型トレンチ状の又はＵ字型トレンチ状の断面を有する。Ｖ字型トレンチ状の断面乃至はＵ字型トレンチ状の断面は簡単なやり方で等方性乃至は異方性エッチングプロセス及びその後のデポジットプロセスによって製造される。
【００１６】
有利には、半導体構成素子の縁部領域においていわゆる空間電荷ゾーンストッパも設けられる。空間電荷ゾーンストッパは、最も外側の縁部領域における電極又は高ドープされた拡散領域と解釈する。この最も外側の縁部領域における電極又は高ドープされた拡散領域はフローティングガードリングで遮断されない空間電荷乃至は電界の横方向への延び広がりを制限する。この空間電荷ゾーンストッパは通常は降伏電圧として少なくとも降伏電荷の倍数を提供する。空間電荷ゾーンストッパとしてエピタキシャル層と同一の伝導タイプの強くドープされた領域が設けられる。要求に応じて、次のことも考えられる。すなわち、空間電荷ゾーンストッパをいわゆる「ダメージ・インプランテッド」領域（インプランテーション領域）乃至は半導体ボディの基板材料によって短絡されている金属電極として実現することも考えられる。
【００１７】
有利には、本発明の縁部構造には縁部に向かって少なくとも１つのフィールドプレートが設けられる。このフィールドプレートは、この構成素子に対して、この構成素子のケーシングにおいて移動する寄生電荷に対する良好な静電的な保護を保障する。さらに、有利には、縁部構造に隣接するカソード電極を、すなわちＭＯＳ−ＦＥＴにおいてそのソース電極を縁部領域へと垂直方向に上に向かって、すなわちこの半導体ボディから外へと導く。
【００１８】
縁部構造全体に対して、相応のデザインパラメータは、最大許容電界から導出され、基本的に垂直に延在するｐｎ接合部の領域における最大界面電荷を確実に下回ることに関係する。シリコンの場合、この最大界面電荷はほぼ１．５×１０１２ｃｍ−２である。従って、縁部領域における半導体ボディの所与のドーピングプロファイルから非常に簡単に処理できるレイアウトが得られる。個々のフローティングガードリングとこれらのフローティングガードリングの間に配置されたリング間ゾーンとの間の接合部の領域における電界強度最大値の移動は、アクセプタ原子が面に関して実効的に過剰であること（Ｎｅｔｔｏｕｅｂｅｒｓｃｈｕｓｓ）によって実現される。これは、フローティングガードリングに注入されるドーピング材料の、面に関する合計量が、これらのフローティングガードリングの間に配置されたリング間ゾーンへのドーピングの合計量を上回らなければならないことを意味する。
【００１９】
本発明の縁部構造は、従来の縁部構造に比べて、半導体ボディの縁部に向かって横方向の延び広がりにおいて３３％までの大きさだけより小さく設計仕様しうる。
【００２０】
本発明の他の有利な実施形態は各従属請求項から得られる。
【００２１】
本発明は次に図に示された実施例に基づいて詳しく記述する。
【００２２】
図１は、Ｄ−ＭＯＳＦＥＴ（乃至はＩＧＢＴ）として構成され、本発明の縁部構造を有する耐高圧半導体構成素子の部分図である。
【００２３】
図２は、さらに別の本発明の縁部構造の部分図である。
【００２４】
図３は様々なトレンチタイプが示されている部分図である。
【００２５】
図４はいくつかの実施例であり、これらの実施例に基づいて半導体構成素子の縁部領域において所期の通りに調整可能な、均一なドーピング分布を製造することを示している。
【００２６】
図５はいくつかの部分図であり、これらの部分図に基づいて半導体構成素子の縁部領域において所期の通りに「緩やかに」ランアウトするドーピング濃度の調整のための様々な縁部バリエーションを示す。
【００２７】
図面において同一の又は機能的に同一の素子は、基本的に同一の参照符号で示されている。
【００２８】
図１は、本発明の縁部構造を有する耐高圧（電力）半導体構成素子の部分図を示す。
【００２９】
この半導体構成素子は、並列接続されかつそれぞれ個々のセルＺ１．．Ｚ３に配置された多数の個別構成素子から構成されるセルフィールドＺＦを有する。これらの個々のセルのうち部分的に最も外側の３つのセルＺ１．．Ｚ３だけがここには図示されている。このセルフィールドＺＦは半導体構成素子の縁部領域ＲＢに設けられた縁部構造によって終わっている。この縁部領域ＲＢは、ここでは、この半導体構成素子のセルフィールドＺＦのアクティブなセルＺ１．．Ｚ３の外側に存在する領域を示している。
【００３０】
図１では、１によって半導体構成素子の半導体ボディが示されている。例えばシリコン基板から成るこの半導体ボディ１は、この実施例ではｎドープされた内部ゾーン２を有する。この内部ゾーン２はソース側においてこの半導体ボディ１の第１の表面３を有する。大抵の場合、この内部ゾーン２はエピタキシャルプロセスによって半導体ボディ１の上に被着されている。とりわけ非常に高い阻止電圧を有する耐高圧電力半導体構成素子の場合には、このエピタキシャル層は、それぞれエピタキシャル部分層がその下にある層の上に被着されてゆく連続的な複数のエピタキシャルステップによって作られる。この技術は成長技術として周知である。
【００３１】
ドレイン側にはドレインゾーン４が内部ゾーンに隣接している。この半導体構成素子が例えばＭＯＳＦＥＴとして構成されている場合、このドレインゾーン４は大抵の場合強くｎドープされている。しかし、この半導体構成素子がＩＧＢＴとして構成されている場合、このドレインゾーン４はアノードゾーンとしても呼ばれ、大抵の場合強くｐドープされている（図１では括弧で示されている）。この場合、界面５はドレインゾーン４と内部ゾーン２との間のｐｎ接合部を示す。さらに、このドレインゾーン４は、半導体ボディ１の第２の表面６を有し、ここでは大きい面積によってドレイン電極７に、すなわちドレイン端子Ｄに接続されている。
【００３２】
ソース側の表面３には多数のベースゾーン８が内部ゾーン２に埋め込まれている。これらのベースゾーン８は内部ゾーン２とは正反対の伝導タイプを有し、すなわち、これらのベースゾーン８はここに図示された例ではｐドープされている。この実施例では、ベースゾーン８の各々においてそれぞれ強くｎドープされた少なくとも１つのソースゾーン９が埋め込まれている。この実施例では、ベースゾーン８及びこれらのベースゾーン８に埋め込まれたソースゾーン９はバスタブ状に構成されており、例えばイオン注入及び／又は拡散によって製造される。
【００３３】
ベースゾーン８及び／又はソースゾーン９は大抵の場合には、といっても必ずしもいつもそうではないが、相応のセルＺ１．．Ｚ３と同一のセルデザインを有し、これらのセルＺ１．．Ｚ３にベースゾーン８及び／又はソースゾーン９は埋め込まれている。このようなセルデザインは例えばストリップ状、六角形状、三角形状、円形状、卵形状等々に構成されたセルＺ１．．Ｚ３から成る。
【００３４】
図１の半導体構成素子は垂直型Ｄ−ＭＯＳＦＥＴ（乃至はＩＧＢＴ）として構成されている。当然、ソースゾーン９乃至はベースゾーン８もいわゆるトレンチに設けることができる。その場合、この相応の半導体構成素子はトレンチＭＯＳＦＥＴ乃至はトレンチＩＧＢＴである。しかし、ソースゾーン９乃至はベースゾーン８のＶ字状の又は台形状の断面も考えられる。
【００３５】
図１では、ソースゾーン９及びベースゾーン８は周知のやり方でコンタクトホール１０′を介してソース電極１０に、すなわちソース端子Ｓに接続されている。ソースゾーン９及びベースゾーン８のこの分路によって、そこで寄生バイポーラトランジスタがターンオンされることが回避される。
【００３６】
さらに、第１の表面３にはゲート電極１１が設けられており、このゲート電極１１は薄いゲート酸化膜１２を介して半導体ボディ１から絶縁されている。ゲート電極１１はゲート端子Ｇに接続されており、例えば高ドープされたポリシリコン乃至は金属から成る。さらに、フィールド酸化膜１３が設けられており、このフィールド酸化膜１３はソース電極１０をゲート電極１１からならびに半導体ボディ１から絶縁している。
【００３７】
最後に図１の半導体構成素子は空間電荷ゾーンストッパ１４を有する。この空間電荷ゾーンストッパ１４はこの半導体構成素子の最も外側の縁部領域ＲＢに、すなわち、この半導体構成素子のノコギリ状エッジ（Ｓａｅｇｅｋａｎｔｅ）のすぐ前に設けられている。この実施例では空間電荷ゾーンストッパ１４は周知のやり方でセルフィールドＺＦに向かって上昇する一段の金属電極１４′として構成されている。この金属電極１４′は強くｎドープされた拡散領域１４″に接続されている。しかし、この金属電極１４′はポリシリコン電極としても構成できるし、又は適用例に応じて省くこともできる。
【００３８】
通常は電力半導体構成素子の縁部領域ＲＢに段状のフィールドプレートリング１７が設けられている。このようなフィールドプレート１７は大抵の場合一段に又は多段に構成されている。これらのフィールドプレート１７は縁部に向かってこの第１の表面３から離れるように導かれている。図１のこの実施例では一段に構成されたフィールドプレート１７だけが図示されている。
【００３９】
面積最適化の理由から、さらに有利には、アクティブなセルフィールドＺＦのそれぞれの最も外側のセルＺ１のゲート電極１１が同時にフィールドプレート１７の機能を引き受ける。さらに、有利には、縁部構造に隣接するソース電極１０が縁部領域ＲＢに向かって同様に垂直に上の方へと、すなわち半導体ボディ１の第１の表面３から外側へと導かれる。
【００４０】
本発明では縁部領域ＲＢにおいて、すなわちアクティブなセルフィールドＺＦの外側においてガードリング１５が設けられている。この実施例では弱くｐドープされて構成されているこれらのガードリング１５は「フローティング」状態である。すなわち、これらのガードリング１５は定められない電位を有する。図１の部分図では、これらのフローティングガードリング１５は円柱状に構成されており、半導体ボディ１の第１の表面３から内部ゾーン２の深部にまで到達している。図１のこの実施例では４つのフローティングガードリング１５が設けられている。
【００４１】
フローティングガードリング１５は互いに間隔を置いて配置されており、これらフローティングガードリング１５の間の領域はリング間ゾーン１６を定める。これらのリング間ゾーン１６は大抵の場合、といっても必ずしもいつもそうではないが、下部ドーピング部、すなわち内部ゾーン２と同一のドーピング濃度を有する。フローティングガードリング１５及びリング間ゾーン１６の横方向及び水平方向の寸法及びジオメトリならびにこのリング間ゾーン１６のドーピング濃度はここでは詳しくは定められていない。これは後で図３から５に基づいて正確に記述する。
【００４２】
リング間ゾーン１６は大抵の場合いわゆる「トレンチ技術」で製造される。この実施例では、リング間ゾーン１６のトレンチは半導体ボディ１の第１の表面３から内部ゾーン２の深部にまで到達している。当然、これらのトレンチ１６が内部ゾーン２全体を貫いて延在し、ドレインゾーン４に接続されていることも考えられる。原理的にはまた、トレンチ１６が第１の表面３からこの半導体ボディの裏面の第２の表面６まで貫通していることも考えられる。このことは後で図５に基づいてもっと詳しく記述する。
【００４３】
図２はさらに別の本発明の縁部構造の実施例の部分図を示す。
【００４４】
図２では、リング間ゾーン１６が付加的に半導体ボディの第１の表面３に向かって広くされている。さらに、とりわけ有利には、ソース電極１０が縁部領域ＲＢに向かって縁部領域の最も近くにあるゲート電極１１を取り囲んでいる。すなわち、ソース電極１０は縁部領域ＲＢに向かって縁部領域の最も近くにあるゲート電極１１乃至はフィールドプレート１７を越えて突出し、次いで再び半導体ボディ１の第１の表面３の方向に降りていく。
【００４５】
このようにして縁部領域ＲＢにおいて最も外側のゲート電極１１乃至はフィールドプレート１がいわばファラデー・ケージ（ファラデー遮閉）の中に、つまりほぼ電界の無い空間の中に存在する構造が成立する。ソース電極１０が縁部に向かって上方へとフィールド酸化膜１３のますます厚くなる酸化膜の方向に延ばされている図１において記述された従来の縁部構造に比べて、ゲート電極１１を取り囲むソース電極１０によって、縁部領域の最も近くにあるゲート電極１１の方向へ向かう電界の明らかな低減が実現される。
【００４６】
第１の表面３に向かってリング状のリング間ゾーン１６が上記のように細くされることによって、電界強度は縁部の方向におけるソース電極１０の金属化部の端部においてそれぞれのボリューム電界強度より下に低下する。従って、これまでのデザインを完全に反転することにおいて、この縁部構造の最も外側の領域において空間電荷ゾーンストッパ１４の金属電極１４′は付加的にフィールド酸化膜１３の少なくとも１つの第２の酸化物段に接近する。このようにして、電界分布は、縁部構造の開放領域ＯＢにおいて、すなわち空間電荷ゾーンストッパ１４とフィールドプレート１７との間の領域において次のように修正される。すなわち、電界の電気力線が開放領域ＯＢ全体に亘ってそれぞれの電極１４′、１７によってほとんど変化せずに第１の表面３において半導体ボディ１から外へと離脱することができるように修正される。このようにして、金属電極１４′の下の拡散領域１４″はゲート電極１１及びセルフィールドＺＦの方向において明らかに減少される。従って、空間電荷ゾーンストッパ１４とセルフィールドＺＦの最も外側のセルＺ１との間の上記の開放領域ＯＢの幅は大きく低減される。このことは、本発明の縁部構造の、すなわち相応の半導体構成素子の面積コストの明らかな低減をもたらす。
【００４７】
図３にはいくつかのトレンチタイプが部分図によって図示されている。
【００４８】
トレンチ技術によってリング間ゾーン１６を製造するために、半導体ボディ１の内部ゾーン２にトレンチ１８をエッチングする。図１ならびに図３（Ａ）にはこれらのトレンチ１８が理想的に円柱状に形成されている。この実施例では、トレンチ１８は第１の表面３に対してほぼパラレルに経過するトレンチ底１９ならびにトレンチ壁２０を有し、これらのトレンチ壁２０は理想的には第１の表面３に対して直角に設けられている。しかし、大抵の場合、これらのトレンチ壁２０はちょうど垂直に対して傾斜角αだけ斜めにされており、従って半導体ボディ１の深部に向かって細くなった、近似的に台形状の断面を有するトレンチ１８を形成する（図３（Ｂ））。しかし、これはどうしても必要なのではない。トレンチ１８が部分図においてＶ字形状（図３（Ｃ））の又はＵ字形状（図３（Ｄ））の断面を有することももちろん考えられる。
【００４９】
次に図４に基づいて、半導体構成素子の縁部領域において、つまり本発明の縁部構造において、所期の通りに調整可能な均一なドーピング分布を作るためのいくつかの有利な方法を記述する。全ての部分図４（Ａ）から（Ｄ）にはわかりやすいように個々のトレンチ１８だけを図示する：
点状の、ストリップ状の又は格子状のトレンチ１８が比較的高ドープされた第１の伝導タイプの基板材料、例えば内部ゾーン２にエッチングされる（図４（Ａ））。トレンチ１８はエピタキシャルに第２の伝導タイプの材料によって充填される。この場合、面に関する実効ドーピングがほぼ０となり、面電荷が空間方向において降伏電荷を上回らないように全電荷を調整する。実効ドーピングがほぼ０であることは、アクセプタ（ホール）の数とドナー（電子）の数とが横方向の投影においてほぼ均衡することを意味する。
【００５０】
本発明の他の実施例では、点状の、ストリップ状の又は格子状のトレンチ１８が比較的低ドープされた又はドープされていない基板材料にエッチングされる（図４（Ｂ））。この後で、トレンチ１８は、第１の伝導タイプのドーピングを有するエピタキシャルに被着されるシリコン、多結晶質シリコン又はＢＰＳＧ（ホウ素リンシリケートガラス）を用いて被覆される。このドーピングは周囲の基板材料へと、例えば熱処理プロセスによってドライブインされる。この被覆は次いで再びエッチングで除去される。この後でトレンチ１８がエピタキシャルに被着される第２の伝導タイプのシリコンによって再び充填される。
【００５１】
有利な実施例では、さらに、被覆及び次いで熱処理ステップを介して第２の伝導タイプのドーピングを周囲の基板材料にドライブインすることが可能である（図４（Ｃ））。２つの伝導領域を明確に分離するために、この場合に大きく異なる拡散係数を有するドーピング材料を使用しなくてはならない。このやり方の利点は、例えばリソグラフィプロセスの間の粒子に起因するトレンチ１８の損傷の場合でも、半導体構成素子が完全に機能可能なままであることである。これに対して、最初に挙げたやり方においては、この領域において阻止電圧の降下、すなわち半導体構成素子全体の損傷が発生しうる。
【００５２】
エピタキシャルに被着されるシリコンによって充填する代わりに、トレンチ壁２０がパッシベーション層２１によって被覆され、中空スペース２３が例えばホウ素リンシリケートガラス（ＢＰＳＧ）から成る蓋２２によって上方に閉鎖されるならば、トレンチ１８において中空スペース２３を残すことができる（図４（Ｄ））。
【００５３】
図５はいくつかの部分図を示し、これらの部分図によって半導体構成素子の縁部領域における所期の通りの「緩やかに」ランアウト（ｒｕｎ ｏｕｔ ／ ａｕｓｌａｕｆｅｎｄ）するドーピング濃度を調整するための様々な縁部バリエーションを図示する。図５ではわかりやすくするために図１及び２に相応する構造が概略的に示される。というのも、ここでは基本的にとりわけ半導体構成素子の縁部領域ＲＢのトレンチ１８のジオメトリ、寸法及び間隔が問題になるからである。
【００５４】
トレンチ１８は、第１の表面３から理想的には本来の構成素子プロセスにおいてセルフアライメントにより、すなわちポリシリコンエッジに対するアライメントにより又は裏面乃至は第２の表面６から半導体ボディ１を薄く研磨した後で（ｎａｃｈ ｄｅｍ Ｄｕｅｎｎｓｃｈｌｅｉｆｅｎ）エッチングされる。この場合、異方性エッチングも等方性エッチングも使用できる。原理的には第１の表面３から裏面乃至は第２の表面６まで貫通するトレンチ１８も可能である（図５（Ａ））。これらのトレンチ１８が十分に高濃度でドープされる場合、比較的高価なエピタキシャルウェハを使用しなくてもすむ。
【００５５】
トレンチ１８の深さが縁部に向かって変化する（図５（Ａ）及び（Ｃ））場合、縁部領域ＲＢにおいて電界強度分布が有利に制御できる。図５（Ｃ）ではトレンチ１８の深さｔ１＞ｔ２＞ｔ３は縁部に向かって連続的に減少する。これによって、この構成素子のセルフィールドＺＦにおいて電圧降伏の箇所も定めることができる。
【００５６】
さらに、トレンチのドーピング被覆をラジアル方向又は垂直方向において変化せさることも考えられる（図５（Ｂ））。例えばＶ字形状の断面を有するトレンチ１８及びこのトレンチ１８のエピタキシャルな充填を選択すれば、これらのトレンチ１８の形状を意識的に注入される電荷ドーズ量の垂直方向に変化させるために利用できる。とりわけこの場合トレンチ壁の傾斜角αは縁部に向かって大きくなりうる。
【００５７】
ほぼ完全な均衡から明らかにｎ又はｐドープされた状態へとできるだけ徐々に移行することを実現するために、２つの隣接するトレンチ１８のパターン乃至は間隔（ｄ１＞ｄ２＞ｄ３＞ｄ４）を段階的に縁部に向かって大きくする（図５（Ｄ））か、又は、トレンチ１８の直径（ｒ１＞ｒ２＞ｒ３＞ｒ４＞ｒ５）を縁部に向かって低減させることが提案される（図５（Ｅ））。
【００５８】
最初に挙げた成長技術に対して、エッチングされたトレンチ１８によるいわゆるトレンチ技術は、より小さいセルパターンが設けられるという利点を提供する。このより小さいセルパターンはこの場合より高い濃度のドーピングを有することができ、これによって平面ターンオン抵抗ＲＤＳ，ＯＮが大きく低減される。
【００５９】
最後にここでさらに明確にしておくが、当然のことながら、縁部領域ＲＢにおいて所望のドーピングプロファイル乃至は所望の面に関するドーピング分布を実現するためには、図３から図５において記述された各々の構造だけでも組み合せることによって非常に有利に相互に使用できる。
【図面の簡単な説明】
【図１】Ｄ−ＭＯＳＦＥＴ（乃至はＩＧＢＴ）として構成され、本発明の縁部構造を有する耐高圧半導体構成素子の部分図である。
【図２】さらに別の本発明の縁部構造の部分図である。
【図３】様々なトレンチタイプが示されている部分図である。
【図４】いくつかの実施例であり、これらの実施例に基づいて半導体構成素子の縁部領域において所期の通りに調整可能な、均一なドーピング分布を製造することを示している。
【図５】いくつかの部分図であり、これらの部分図に基づいて半導体構成素子の縁部領域において所期の通りに「緩やかに」ランアウトするドーピング濃度の調整のための様々な縁部バリエーションを示す。
【符号の説明】
１ 半導体ボディ
２ 内部ゾーン
３ 第１の表面
４ ドレインゾーン
５ 界面、ｐｎ接合部
６ 第２の表面
７ ドレイン電極
８ ベースゾーン
９ ソースゾーン
１０ ソース電極
１０′ ソース電極のためのコンタクトホール
１１ ゲート電極
１２ ゲート酸化膜
１３ フィールド酸化膜
１４ 空間電荷ゾーンストッパ
１４′ 空間電荷ゾーンストッパの金属電極
１４″ 空間電荷ゾーンストッパの拡散領域
１５ （フローディング）ガードリング
１６ リング間ゾーン
１７ フィールドプレート
１８ トレンチ
１９ トレンチ底
２０ トレンチ壁
２１ トレンチのパッシベーション層
２２ トレンチ蓋
２３ 中空スペース
α トレンチ壁の傾斜角
ｄ１．．ｄ４ ２つの隣接するトレンチの間隔、トレンチパターン
ｒ１．．ｒ５ トレンチ直径
ｔ１．．ｔ３ トレンチ深さ
ＯＢ 縁部領域の開放領域
ＲＢ 縁部領域
Ｚ１．．Ｚ３ セル
ＺＦ セルフィールド
Ｄ ドレイン端子
Ｇ ゲート端子
Ｓ ソース端子
Claims (15)
- 半導体構成素子の縁部領域（ＲＢ）における耐高圧縁部構造であって、
半導体ボディ（１）を有し、該半導体ボディ（１）の第１の表面（３）には第１の伝導タイプの少なくとも１つの内部ゾーン（２）が隣接しており、
該内部ゾーン（２）に配置された第２の伝導タイプの少なくとも２つのフローティングガードリング（１５）を有し、
それぞれ前記内部ゾーン（２）に配置された前記第１の伝導タイプのリング間ゾーン（１６）を有し、該リング間ゾーン（１６）は、それぞれ２つの隣接する前記フローティングガードリング（１５）の間に互いに間隔があくように横方向に配置されている、半導体構成素子の縁部領域（ＲＢ）における耐高圧縁部構造において、
前記フローティングガードリング（１５）及び前記リング間ゾーン（１６）の伝導率及び/又はジオメトリは、阻止電圧が印加されると前記フローティングガードリング（１５）及び前記リング間ゾーン（１６）の自由な電荷担体が完全に除去されるように調整されていることを特徴とする、半導体構成素子の縁部領域（ＲＢ）における耐高圧縁部構造。 - リング間ゾーン（１６）の幅（ｒ１..ｒ５）は半導体構成素子の縁部に向かって増大し及び/又はフローティングガードリング（１５）の幅（ｄ１..ｄ４）は前記半導体構成素子の縁部に向かって減少することを特徴とする請求項１記載の耐高圧縁部構造。
- フローティングガードリング（１５）又はリング間ゾーン（１６）はそれぞれ同一の幅を有することを特徴とする請求項１又は２記載の耐高圧縁部構造。
- フローティングガードリング（１５）の深さ（ｔ１..ｔ３）は半導体構成素子の縁部に向かって減少することを特徴とする請求項１から３のうちの１項記載の耐高圧縁部構造。
- フローティングガードリング（１５）はＶ字型の又はＵ字型の断面を有することを特徴とする請求項１から４のうちの１項記載の耐高圧縁部構造。
- 半導体構成素子の縁部領域（ＲＢ）の最も外側の縁部には少なくとも１つの空間電荷ゾーンストッパ（１４、１４′、１４″）が設けられていることを特徴とする請求項１から５のうちの１項記載の耐高圧縁部構造。
- 空間電荷ゾーンストッパ（１４、１４′、１４″）は、内部ゾーン（２）に配置された強くドープされた第１の伝導タイプの領域（１４″）を有することを特徴とする請求項６記載の耐高圧縁部構造。
- 空間電荷ゾーンストッパ（１４、１４′、１４″）は、内部ゾーン（２）に配置されたダメージ・インプランテッド領域（１４′″）を有することを特徴とする請求項６又は７記載の耐高圧縁部構造。
- 空間電荷ゾーンストッパ（１４、１４′、１４″）は、金属性の電極（１４′）又はポリシリコンを含有する電極（１４′）を有し、該電極（１４′）は内部ゾーン（２）に接続されていることを特徴とする請求項６から８のうちの１項記載の耐高圧縁部構造。
- 半導体構成素子の縁部領域（ＲＢ）の内部の縁部には少なくとも１つのフィールドプレート（１７）が設けられていることを特徴とする請求項１から９のうちの１項記載の耐高圧縁部構造。
- フィールドプレート（１７）のうちの少なくとも１つは同時に半導体構成素子のゲート電極（１１）であることを特徴とする請求項１０記載の耐高圧縁部構造。
- 金属化部（１０）が設けられており、該金属化部（１０）は縁部の方向に向かって最も外側のフィールドプレート（１７）を越えて突出し、該フィールドプレート（１７）を越えて突出した個所において、前記第１の表面（３）の方向に延在し、該金属化部（１０）は該最も外側のフィールドプレート（１７）に対して絶縁されていることを特徴とする請求項１０または１１記載の耐高圧縁部構造。
- 金属化部（１０）は半導体構成素子のソース電極（１０）の金属化部であることを特徴とする請求項１２記載の耐高圧縁部構造。
- リング間ゾーン（１６）の断面は縁部領域（ＲＢ）において第１の表面（３）に向かって細くなるように構成されていることを特徴とする請求項１から１３のうちの１項記載の耐高圧縁部構造。
- 半導体構成素子は垂直型パワートランジスタ又はＩＧＢＴであることを特徴とする請求項１から１４のうちの１項記載の耐高圧縁部構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19748524.3 | 1997-11-03 | ||
| DE19748524 | 1997-11-03 | ||
| PCT/DE1998/003197 WO1999023703A1 (de) | 1997-11-03 | 1998-11-02 | Hochspannungsfeste randstruktur für halbleiterbauelemente |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001522145A JP2001522145A (ja) | 2001-11-13 |
| JP3628613B2 true JP3628613B2 (ja) | 2005-03-16 |
Family
ID=7847469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000519469A Expired - Lifetime JP3628613B2 (ja) | 1997-11-03 | 1998-11-02 | 半導体構成素子のための耐高圧縁部構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6870201B1 (ja) |
| EP (1) | EP1029358A1 (ja) |
| JP (1) | JP3628613B2 (ja) |
| WO (1) | WO1999023703A1 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| KR100829052B1 (ko) | 1999-06-03 | 2008-05-19 | 제네럴 세미컨덕터, 인코포레이티드 | 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에의해 형성되는 다른 전력 ｍｏｓｆｅｔ |
| JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
| DE19942679C1 (de) * | 1999-09-07 | 2001-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer |
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US6642558B1 (en) | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| US6660571B2 (en) | 2000-06-02 | 2003-12-09 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| US6479352B2 (en) | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
| US6627949B2 (en) | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| JP4843843B2 (ja) * | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
| GB2373094B (en) * | 2001-03-08 | 2004-11-10 | Dynex Semiconductor Ltd | Semiconductor device with 3-D resurf junctions |
| US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| GB0214618D0 (en) * | 2002-06-25 | 2002-08-07 | Koninkl Philips Electronics Nv | Semiconductor device with edge structure |
| DE10316710B3 (de) * | 2003-04-11 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers |
| US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4489384B2 (ja) * | 2003-08-04 | 2010-06-23 | 新電元工業株式会社 | 半導体装置 |
| JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005353991A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2006073740A (ja) * | 2004-09-01 | 2006-03-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006140372A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US9640649B2 (en) * | 2004-12-30 | 2017-05-02 | Infineon Technologies Americas Corp. | III-nitride power semiconductor with a field relaxation feature |
| JP4860929B2 (ja) * | 2005-01-11 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4851738B2 (ja) * | 2005-06-29 | 2012-01-11 | 新電元工業株式会社 | 半導体装置 |
| JP2007109712A (ja) * | 2005-10-11 | 2007-04-26 | Shindengen Electric Mfg Co Ltd | トランジスタ、ダイオード |
| WO2007081807A2 (en) * | 2006-01-09 | 2007-07-19 | International Rectifier Corporation | Iii-nitride power semiconductor with a field relaxation feature |
| DE102006014580B4 (de) * | 2006-03-29 | 2011-06-22 | Infineon Technologies Austria Ag | Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT |
| JP5342752B2 (ja) * | 2006-05-16 | 2013-11-13 | 株式会社東芝 | 半導体装置 |
| US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
| DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| US7800185B2 (en) * | 2007-01-28 | 2010-09-21 | Force-Mos Technology Corp. | Closed trench MOSFET with floating trench rings as termination |
| JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
| DE102007008777B4 (de) | 2007-02-20 | 2012-03-15 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben |
| JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| KR101630734B1 (ko) | 2007-09-21 | 2016-06-16 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자 |
| KR100997362B1 (ko) * | 2008-07-16 | 2010-11-29 | 주식회사 동부하이텍 | 정전 방지 소자 및 정전 방지 소자의 제조 방법, 정전 방지소자의 테스트 방법 |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| JP5235960B2 (ja) * | 2010-09-10 | 2013-07-10 | 株式会社東芝 | 電力用半導体装置及びその製造方法 |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN102315274B (zh) * | 2011-10-15 | 2013-01-30 | 东南大学 | 超结纵向双扩散金属氧化物场效应晶体管终端结构 |
| JP5701447B2 (ja) * | 2012-03-05 | 2015-04-15 | 三菱電機株式会社 | 半導体装置 |
| US8487372B1 (en) * | 2012-06-29 | 2013-07-16 | Force Mos Technology Co., Ltd. | Trench MOSFET layout with trenched floating gates and trenched channel stop gates in termination |
| JP5943819B2 (ja) * | 2012-11-30 | 2016-07-05 | 三菱電機株式会社 | 半導体素子、半導体装置 |
| JP6065555B2 (ja) * | 2012-12-04 | 2017-01-25 | 株式会社デンソー | 半導体装置 |
| WO2014087522A1 (ja) * | 2012-12-06 | 2014-06-12 | 三菱電機株式会社 | 半導体装置 |
| TWI469341B (zh) * | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
| US9515137B2 (en) * | 2013-02-21 | 2016-12-06 | Infineon Technologies Austria Ag | Super junction semiconductor device with a nominal breakdown voltage in a cell area |
| KR101932776B1 (ko) | 2013-09-17 | 2018-12-27 | 매그나칩 반도체 유한회사 | 초접합 반도체 소자 |
| US9406543B2 (en) | 2013-12-10 | 2016-08-02 | Samsung Electronics Co., Ltd. | Semiconductor power devices and methods of manufacturing the same |
| CN104810285A (zh) * | 2014-01-23 | 2015-07-29 | 北大方正集团有限公司 | 一种平面vdmos环区制造方法和系统 |
| US9484404B2 (en) | 2014-01-29 | 2016-11-01 | Stmicroelectronics S.R.L. | Electronic device of vertical MOS type with termination trenches having variable depth |
| DE112014006296T5 (de) | 2014-01-29 | 2017-03-16 | Mitsubishi Electric Corporation | Leistungshalbleitervorrichtung |
| DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
| DE102015202121B4 (de) * | 2015-02-06 | 2017-09-14 | Infineon Technologies Ag | SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser |
| JP6523997B2 (ja) | 2016-03-14 | 2019-06-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6583169B2 (ja) * | 2016-07-19 | 2019-10-02 | 株式会社豊田自動織機 | トレンチゲート型半導体装置 |
| TWI648840B (zh) * | 2017-05-04 | 2019-01-21 | Leadtrend Technology Corporation | 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法 |
| CN108878420B (zh) * | 2017-05-15 | 2020-08-14 | 通嘉科技股份有限公司 | 具有单脉冲雪崩能量的高压半导体元件与其制作方法 |
| JP6407354B2 (ja) * | 2017-05-22 | 2018-10-17 | 三菱電機株式会社 | 電力用半導体装置 |
| KR102442933B1 (ko) * | 2017-08-21 | 2022-09-15 | 삼성전자주식회사 | 3차원 반도체 장치 |
| CN108054101B (zh) * | 2017-12-29 | 2020-10-27 | 重庆中科渝芯电子有限公司 | 一种耗尽型vdmos的制造方法 |
| JP6730394B2 (ja) * | 2018-09-25 | 2020-07-29 | 株式会社東芝 | 半導体装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA667423A (en) | 1963-07-23 | Northern Electric Company Limited | Semiconductor device and method of manufacture | |
| CA941074A (en) | 1964-04-16 | 1974-01-29 | Northern Electric Company Limited | Semiconductor devices with field electrodes |
| US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| US4468686A (en) | 1981-11-13 | 1984-08-28 | Intersil, Inc. | Field terminating structure |
| DE3220250A1 (de) * | 1982-05-28 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit planarstruktur |
| GB2131603B (en) * | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
| NL8401983A (nl) | 1984-06-22 | 1986-01-16 | Philips Nv | Halfgeleiderinrichting met verhoogde doorslagspanning. |
| US4609929A (en) * | 1984-12-21 | 1986-09-02 | North American Philips Corporation | Conductivity-enhanced combined lateral MOS/bipolar transistor |
| FR2581252B1 (fr) * | 1985-04-26 | 1988-06-10 | Radiotechnique Compelec | Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation |
| JPH01272152A (ja) * | 1988-04-25 | 1989-10-31 | Matsushita Electric Works Ltd | ガードリングを有する半導体素子 |
| JPH07105485B2 (ja) * | 1988-11-22 | 1995-11-13 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5032878A (en) * | 1990-01-02 | 1991-07-16 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant |
| TW218424B (ja) * | 1992-05-21 | 1994-01-01 | Philips Nv | |
| BE1007657A3 (nl) * | 1993-10-14 | 1995-09-05 | Philips Electronics Nv | Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode. |
| DE4410354C2 (de) * | 1994-03-25 | 1996-02-15 | Semikron Elektronik Gmbh | Leistungshalbleiterbauelement |
| US5521105A (en) * | 1994-08-12 | 1996-05-28 | United Microelectronics Corporation | Method of forming counter-doped island in power MOSFET |
| JP3277075B2 (ja) | 1994-09-07 | 2002-04-22 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
| JPH0878661A (ja) * | 1994-09-08 | 1996-03-22 | Meidensha Corp | 電力用半導体素子 |
| US5969400A (en) * | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
| JPH10506503A (ja) * | 1995-07-19 | 1998-06-23 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Ｈｖ−ｌｄｍｏｓｔ型の半導体装置 |
| DE19604043C2 (de) * | 1996-02-05 | 2001-11-29 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| DE19725091B4 (de) * | 1997-06-13 | 2004-09-02 | Robert Bosch Gmbh | Laterales Transistorbauelement und Verfahren zu seiner Herstellung |
| DE19730328C1 (de) * | 1997-07-15 | 1998-12-03 | Siemens Ag | Hochspannungsfeste Randstruktur für Halbleiterbauelemente |
| US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
-
1998
- 1998-11-02 US US09/530,553 patent/US6870201B1/en not_active Expired - Lifetime
- 1998-11-02 JP JP2000519469A patent/JP3628613B2/ja not_active Expired - Lifetime
- 1998-11-02 WO PCT/DE1998/003197 patent/WO1999023703A1/de active Application Filing
- 1998-11-02 EP EP98962198A patent/EP1029358A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP1029358A1 (de) | 2000-08-23 |
| US6870201B1 (en) | 2005-03-22 |
| JP2001522145A (ja) | 2001-11-13 |
| WO1999023703A9 (de) | 1999-09-02 |
| WO1999023703A1 (de) | 1999-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628613B2 (ja) | 半導体構成素子のための耐高圧縁部構造 | |
| US10084037B2 (en) | MOSFET active area and edge termination area charge balance | |
| US6835993B2 (en) | Bidirectional shallow trench superjunction device with resurf region | |
| EP1145326B1 (en) | Cellular trench-gate field-effect transistors | |
| US7148111B2 (en) | Method of manufacturing a trench transistor having a heavy body region | |
| TWI464883B (zh) | 形成具深溝式電荷補償區域之半導體裝置之方法 | |
| US5949124A (en) | Edge termination structure | |
| US6825105B2 (en) | Manufacture of semiconductor devices with Schottky barriers | |
| CN109935634B (zh) | 集成在超级结功率mosfet中的肖特基二极管 | |
| JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
| US7790520B2 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
| US20240429273A1 (en) | Charge-balance power device, and process for manufacturing the charge-balance power device | |
| JP2004514293A (ja) | トレンチゲート電界効果トランジスタ及びその製法 | |
| EP1454360A1 (en) | Trench mosfet device with improved on−resistance | |
| EP1208590A1 (en) | Manufacture of semiconductor material and devices using that material | |
| WO2001006568A2 (en) | Trench-gate field-effect transistors and their manufacture | |
| EP1417721A4 (en) | POWER MOSFET WITH DEEP IMPLANTED TRACKS | |
| US20240234518A9 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
| US20220069073A1 (en) | Integrated circuit system with super junction transistor mechanism and method of manufacture thereof | |
| US20230098462A1 (en) | Transistor device and method for producing a transistor device | |
| TWI472029B (zh) | 垂直電容耗盡型功率裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |