[go: up one dir, main page]

KR101932776B1 - 초접합 반도체 소자 - Google Patents

초접합 반도체 소자 Download PDF

Info

Publication number
KR101932776B1
KR101932776B1 KR1020130111894A KR20130111894A KR101932776B1 KR 101932776 B1 KR101932776 B1 KR 101932776B1 KR 1020130111894 A KR1020130111894 A KR 1020130111894A KR 20130111894 A KR20130111894 A KR 20130111894A KR 101932776 B1 KR101932776 B1 KR 101932776B1
Authority
KR
South Korea
Prior art keywords
region
type pillar
cell
type
junction termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130111894A
Other languages
English (en)
Other versions
KR20150032426A (ko
Inventor
조문수
최창용
권순탁
전광연
김대병
우혁
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020130111894A priority Critical patent/KR101932776B1/ko
Priority to US14/226,500 priority patent/US9472614B2/en
Priority to TW103114561A priority patent/TWI599045B/zh
Priority to DE102014112811.7A priority patent/DE102014112811B4/de
Priority to CN201410471756.4A priority patent/CN104465768B/zh
Publication of KR20150032426A publication Critical patent/KR20150032426A/ko
Application granted granted Critical
Publication of KR101932776B1 publication Critical patent/KR101932776B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having localised breakdown regions, e.g. built-in avalanching regions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

본 발명은 초접합 반도체 소자에 관한 것으로, 셀 영역과 정션 터미네이션 영역 사이에 트렌지션 영역을 추가하여 각 영역에서 셀 영역의 단위 셀에서 형성되는 임계 전계에 의한 항복전압의 크기보다 정션 터미네이션 영역에서 단위 셀의 임계 전계로 인한 항복전압의 크기를 높여서 궁극적인 소자에서 형성되는 항복전압이 셀 영역에서 만들어질 수 있도록 함으로써 각 단위셀의 임계 전계를 틀리게 하여 셀 영역외의 다른 셀의 전계를 낮추어 임계 전계에 대한 자신 셀의 마진을 크게 하여 안정적인 항복 전압을 얻을 수 있다.

Description

초접합 반도체 소자{SUPER-JUNCTION SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것으로, 하나의 바디에 선택적으로 서로 다른 타입의 복수의 영역을 만드는 초접합 반도체 소자에 관한 것이다.
고전압/전력(High Voltage/power) 소자는 전력 변환 및 전력 제어 시스템의 파워 IC 장치에 이용되고 있으며, 종래에는 고전압 소자로 플라나 게이트형(Planar gate) MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 많이 사용되었다.
종래의 반도체 소자는 전류와 Rds(on)을 담당하는 셀 영역과, 소자가 턴오프(turn off)시 생기는 역전압에 대한 항복전압을 지탱하는 부분인 정션 터미네이션 영역으로 구성된다.
그러나 이와 같은 종래 초접합 반도체 소자는 안정적인 항복 전압을 얻을 수 없는 문제점이 있었다.
미국 등록특허공보 제6,696,728호
본 발명은 상술한 종래기술의 문제점을 극복하기 위한 것으로서, 셀 영역과 정션 터미네이션 영역 사이에 트렌지션 영역을 추가하여 안정적인 항복 전압을 얻을 수 있도록 한 초접합 반도체 소자를 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 초접합 반도체 소자는, 기판 위에 형성된 셀 영역; 상기 셀 영역에 나란하게 형성된 정션 터미네이션 영역; 상기 셀 영역과 상기 정션 터미네이션 영역 사이에 형성된 트렌지션 영역;을 포함하며, 상기 셀 영역 및 정션 터미네이션 영역 및 트렌지션 영역은 적어도 한 개 이상의 N형 필라 영역 및 P형 필라 영역이 반복되어 형성되는 단위 셀;을 포함하며, 상기 트렌지션 영역의 일부 단위 셀의 수평 방향의 평균 폭이 상기 셀 영역 및 정션 터미네이션 영역보다 작게 형성된다.
상기 트렌지션 영역은 상기 셀 영역과 등전위이다.
상기 정션 터미네이션 영역은 플로팅되어 형성될 수 있다.
상기 정션 터미네이션 영역의 단위 셀의 수평 방향의 평균 폭은 적어도 상기 셀 영역의 단위 셀보다 같거나 작게 형성될 수 있다.
상기 단위셀 내에 상기 N형 필라 영역의 폭과 상기 P형 필라 영역의 폭에 대한 비가 모두 동일한 것이 바람직하다.
상기 트렌지션 영역 및 정션 터미네이션 영역에 P형 필라 확장 영역을 더 포함한다.
상기 P형 필라 확장 영역 위에 필드 산화막과 복수의 폴리 플레이트가 형성될 수 있다.
상기 트렌지션 영역과 연결된 소스 메탈 전극을 더 포함할 수 있다.
상기 소스 메탈 전극은 상기 필드 산화막 위로 더 연장되어 형성될 수 있다.
상기 복수의 폴리 플레이트 중에서 상기 소스 메탈 전극과 오버랩(overlap)되어 형성된 폴리 플레이트를 포함할 수 있다.
상기 정션 터미네이션 영역에서 상단의 N형 필라 영역의 폭이 하단의 폭보다 작게 형성된다.
상기 트렌지션 영역은 제1 영역과 제2 영역으로 구성될 수 있다.
상기 제1 영역의 단위 셀 영역의 수평 방향의 평균 폭은 상기 제2 영역의 단위 셀 영역보다 큰 것이 바람직하다.
본 발명은 상기 셀 영역에 P형 바디 영역; 상기 P형 바디 영역 안에 소스 영역;을 더 포함할 수 있다.
상기 트렌지션 영역에 상기 소스 영역을 포함하지 않는 것이 바람직하다.
상기 정션 터미네이션 영역에 끝부분에 상기 P형 필라 영역 없이 상기 P형 확장 영역만 형성할 수 있다.
상기 정션 터미네이션 영역에서 상기 P형 필라 영역과 상기 폴리 플레이트는 서로 일대일 대응되도록 형성할 수 있다.
상기와 같이 구성된 본 발명에 따른 초접합 반도체 소자에 의하면, 셀 영역과 정션 터미네이션 영역 사이에 트렌지션 영역을 추가하여 각 영역에서 셀 영역의 단위 셀에서 형성되는 임계 전계에 의한 항복전압의 크기보다 정션 터미네이션 영역에서 단위 셀의 임계 전계로 인한 항복전압의 크기를 높여서 궁극적인 소자에서 형성되는 항복전압이 셀 영역에서 만들어질 수 있도록 함으로써 각 단위셀의 임계 전계를 틀리게 하여 셀 영역 외의 다른 셀의 전계를 낮추어 임계 전계에 대한 자신 셀의 마진(margin)을 크게 하여 안정적인 항복 전압을 얻을 수 있는 효과가 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 초접합 반도체 소자의 수직구조를 나타낸 단면도.
도 2는 도 1의 트렌지션 영역을 확대한 단면도.
도 3은 도 1의 정션 터미네이션 영역을 확대한 단면도.
도 4 내지 도 6은 본 발명의 다른 실시예에 따른 초접합 반도체 소자의 수직구조를 나타낸 단면도이다.
본 발명은 다양한 변형 및 여러 가지 실시예를 가질 수 있는바, 그 중 특정 실시예를 상세한 설명과 도면의 예시를 통하여 보다 상세하게 설명하고자 한다. 아울러, 본 발명을 설명함에 있어서 관련된 주지 관용 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 설명을 생략한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 초접합 반도체 소자의 수직구조를 나타낸 단면도이다.
도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 초접합 반도체 소자는, 셀 영역(100); 정션 터미네이션 영역(200) 및 트렌지션 영역(300)을 포함한다.
상기 셀 영역(100)은 N형 기판(60) 위에 형성된 다수의 N 필라 영역(40) 및 P형 필라 영역(30)을 포함한다. 도 1에서는 일부분만 보여 주기 위해서 매우 작은 면적인 것처럼 표시되었지만, 실제로는 면적이 정션 터미네이션 영역(200) 및 트렌지션 영역(300)보다 크다.
N형 필라(40)와 P형 필라(30)는 서로 반복되어 형성되며, 기판(60) 표면과 평행하게 배치된다. P형 필라 영역(30)는 N형 에피층(61)을 형성한 후 P형 도펀트를 사용하여 이온 주입하여 형성된다. 나중에 열 공정에 의한 도펀트 확산에 의해 최종 P형 필라 영역(30)이 형성된다. 그리고 P형 이온 주입이 되지 않은 영역은 N형 필라 (40)으로 남는 것이다. 그러므로 N형 필라 영역(40)은 N형 에피층(61)의 일부분으로 봐도 무방하다. P형 필라 영역(30)들은 N 기판(60) 부분까지 형성되어 있지 않고 N형 에피층(61) 안에서 끝나는 구조로 구성한다. N 형 기판(60)까지 형성되면 N형 기판(60)은 매우 높은 고농도의 N 형이기 때문에 공핍층이 증가하지 못하고, 오히려 전계를 높여서 항복전압이 낮아진다.
상기 정션 터미네이션 영역(200)은 상기 셀 영역(100)을 둘러싸도록 형성되는데 셀 영역(100)과 상기 정션 터미네이션 영역(200) 사이에 트렌지션 영역(300)이 형성된다. 따라서, 상기 정션 터미네이션 영역(200)으로 전계 확장 시 중간에 형성된 트렌지션 영역(300)이 버퍼(buffer) 역할을 하여 추가로 전압 강하 영역을 만들어 정션 터미네이션 영역(200)에서의 전압에 대한 부담을 감소시킬 수 있다. 정션 터미네이션 영역(200)에 이르기 전에 전압 강하를 충분히 할 수 있도록 트렌지션 영역(300)을 설계하는 것이 중요하다.
그래서 트렌지션 영역(300)까지 확장된 공핍층으로 전압강하를 먼저 만들고 나머지의 전압은 실제의 정션 터미네이션 영역(200)에서 전압을 지탱해줄 수 있게 한다.
상기 트렌지션 영역(300)의 필라의 맨 윗부분은 서로 동일한 전위(퍼텐셜)로 연결하여 충분한 전압 강하가 이루어지도록 설계한다. 반면 정션 터미네이션 영역(200)은 서로 필라 영역(30)(40)이 서로 윗부분에서 연결되지 않는 플로팅(floating)상태로 되어 있다.
즉, 본 발명은 트렌지션 영역(300)을 배치하여 P형 필라 영역(30)의 상단 부분은 모든 트렌지션 영역(300)에서 필라를 서로 연결하게 하여 등전위로 연결하여 인가되는 역 전압에 대해 P형 필라 영역(30)과 N형 필라 영역(40) 사이의 공핍층이 완전히 뻗어 충분한 전압 강하가 이루어지도록 한다.
그리고 도 1을 확대한 도 2에 도시된 바와 같이, 트렌지션 영역(300)은 다시 2개의 영역으로 나눌 수 있다. 셀 영역(100)과 가까이 배치되는 제1 영역(310)과 터미네이션 영역(200)과 가까이 배치된 제2 영역(320)으로 나눌 수 있다. 제1 영역(310) 및 제2 영역(320)의 구조는 도 2에서 보듯이 서로 다른 컬럼 (또는 필라) 크기를 가지고 있다. N형 및 P형 필라(30)(40)가 모두 존재하지만, 각각의 크기가 제1 영역(310)과 제2 영역(320)에서 각각 다르다.
도 2에서 보듯이, 각 영역마다 P형 필라 영역(30a,30c,30e) 및 N형 필라 영역(40b,40d,40f)의 폭을 A,B,C,D,E,F 등으로 표시하였다. A, B는 셀 영역에서 각각 P형 필라(컬럼) 영역(30a)의 폭과 N형 필라(컬럼) 영역(40b)의 평균 폭을 말한다. C, D는 제1 영역(310)에서 각각 P형 필라(컬럼) 영역(30c)의 폭과 N형 필라(컬럼) 영역(30d)의 평균 폭을 말한다. E, F는 제2 영역(320)에서 각각 P형 필라(컬럼) 영역(30e)의 폭과 N형 필라(컬럼) 영역(30f)의 평균 폭을 말한다.
평균 폭을 사용한 이유는 N형 및 P형 필라 영역이 트렌치 타입으로 형성한 경우, 그 폭이 명확하지만, 에피층(61)을 여러 스텝으로 성장시키면서 각각 에피층(61)에 P형 이온 주입을 하여 P형 컬럼을 성장시키는 스택 타입의 컬럼은 그 폭이 일정하지 않기 때문에 평균값을 취하였다.
트렌지션 영역(300)의 제1 영역(310)은 P형 필라 영역(30c) 및 N형 필라 영역(40d)의 단위 셀에 대한 평균 폭(C+D)이 셀 영역(100)의 P형 필라 영역(30a)과 N형 필라 영역(40b) 단위 셀에 대한 평균 폭(A+B)과 비슷하거나 또는 동일한 크기로 형성된다.
반면에 제2 영역(320)에 있는 P형 필라 영역(30e)과 N형 필라 영역(40f)의 합친 평균 폭(E+F)은 제1 영역(310) 또는 셀 영역(100)에 존재하는 N형 및 P형 필라 영역(30a, 40b, 30c, 40d)의 폭(A+B, C+D)에 비해 작게 형성된다. 다시 말해, 셀 영역(100)의 필라 평균 폭(A+B)보다 작은 구조의 셀들로 형성된다.
그러나 P형 필라(30)의 폭 대비 N형 필라(40) 폭의 비율(A/B)은 모든 영역에서 거의 유사하거나 동일하다. 즉, 셀 영역(100)에서 P형 필라(30a)와 N형 필라(40b)의 폭의 비율(A/B)이 1이었다면, 트렌지션 영역(300)에서도 C/D 또는 E/F의 값이 1로 존재한다는 것이다. 이는 수평적으로 에피층(61)의 비저항을 다르게 할 수 없기 때문이며, 동일한 비율로 설계해야, 모든 부분에서 전하량 균형을 맞출 수 있으며, 동일한 크기의 공핍층 길이를 가질 수 있기 때문이다. 만약 비율이 틀어지게 되면 전하량 균형이 일부 영역에서 만족하지 못하는 경우가 발생한다. 이로 인해, 그 일부 영역에서 국부적으로 최대 전계가 임계 전계에 빨리 도달하여 원하지 않는 항복전압이 더 낮은 전압에서 발생할 수 있다.
그리고 셀 영역에는 N형 소스 영역(42)이 P형 바디 영역(31)안에 형성되며 P형 바디 영역(31)과 접촉하면서 형성되어 있지만, 트렌지션 영역에(300)서는 P형 바디 영역(31)만 형성하고, N형 소스 영역이 존재하지 않는다. 다만, 소스 전극(10)이 제1 영역(310) 위에 배치하며 P형 필라 영역(30a,30c)과 전기적으로 연결되어 있다. 여기서 같은 소스 전극(10)이 셀 영역(100)과 트렌지션 영역(300)과 같이 사용되고 있다.
오프(OFF) 상태에서 공핍 영역의 확장 및 전계의 완화를 돕기 위해서 N형 에피층 표면 근처에서 P형 필라 영역(30) 윗부분에 보론(B) 도펀트 등을 이용하여 P형 필라 확장 영역(이하 PBR 영역)을 형성한다. PBR 영역(32)은 셀 영역(100)을 제외한 트렌지션 영역(300)과 정션 터미네이션 영역(200)에만 형성한다. P형 필라 확장영역(PBR 영역)은 P형 필라 영역(30)과 도핑 농도가 거의 비슷하다.
그리고 LOCOS, STI 등의 필드 산화막이 형성된 후 트렌지션 영역(300)의 제1 영역(310)은 셀 영역(100)과 동일하게 N 에피층(61) 표면에 Vth 조절을 위한 이온 주입을 수행하여 P형 필라 윗부분에 P형 바디 영역(31)이 형성된다. 여기서 P형 바디 영역(31)이 이온 주입 에너지가 높아서 PBR 영역(32)보다 더 깊게 그리고 더 많은 도즈를 가지고 형성된다. P형 바디 영역(31)은 1013/cm2 이상이나, PBR은 1013/cm2 미만의 도즈로 이온 주입한다. 그래서 제1 영역(310)은 P형 필라 윗부분에 P형 바디 영역(31) 및 PBR 영역(32)이 중복되어 형성되어 전반적으로 P형 도핑 농도가 셀 영역(100) 또는 제2 영역(320), 정션 터미네이션 영역(200)보다 국부적으로 매우 높다.
왜냐하면, 제2 영역(320) 또는 정션 터미네이션 영역(200)은 필드 산화막(52)이 형성되어 있어서 상단에서 Vth 이온 주입을 막게 하여 P형 바디가 형성되어 있지 않기 때문이다. 대신 PBR 영역(32) 형성을 위한 이온 주입은 P형 필라가 형성된 이후 그리고 필드 산화막 이전에 행해지기 때문에 PBR 영역(32)이 제2 영역(320)에도 형성된다.
그래서 도 2에서 보듯이, 제 2영역(320)은 제1 영역(310)에 비해 N형 필라(40f)가 N형 에피층(61) 표면보다 더 가깝게 형성되어 있다. P형 바디 영역(31)이 형성되어 있지 않고, P형 바디 영역(31)보다 낮은 이온 주입 에너지로 형성된 PBR 영역(32)만 존재하기 때문이다.
그리고 제2 영역(320)이 N 에피층(61) 표면 근처에서 PBR 영역(32)이 존재함으로 말미암아, 상대적으로 N형 필라 영역(40)의 면적이 작아진다. 그래서 N형 에피층(61) 표면 근처에 완전한 공핍이 쉽게 이루어지게 된다. 이로 인해 최대 전계도 같이 낮아지게 되고 그에 따라 최대 전압 강하가 이루어 지게 된다. 그림 5에서 자세히 설명한다.
제1 영역(100) 위에 배치된 소스 전극(10)의 크기를 줄여 필드 산화막(52)을 셀 영역(100) 쪽으로 더 확장시키면 최대 전계는 더욱 낮아지게 되어 항복전압에 대한 임계 전계의 마진이 더욱 커져 보다 안정한 항복전압을 얻을 수 있게 된다.
트렌지션 영역(300)의 제1 영역(310)은 제2 영역(320)보다 셀 영역(100)과 가까이 배치되며 상기 셀 영역(100)과 동일한 구조로 형성하되 N+ 소스 영역은 없다고 하였다. 그래서 소스 전극(10)이 P형 바디 영역(31) 및 PBR 영역(32)을 통해 직접 P형 필라 영역(30)의 표면과 직접 접하고 있는 구조로서 전기적으로 서로 연결되어 있다. 그래서 정션 터미네이션 영역(200) 하단의 드레인 영역에서 유입되는 항복(Avalanche)에 의한 전류가 발생한 경우에도 소스 전극(10)을 통해 빠르게 빠질 수 있도록 한다.
다시 말하면, 정션 터미네이션(200) 하단 부분의 드레인 부분에서 흐르는 전류는 바로 윗부분이 소스 컨택이 없어서 역전류가 흐를 수 있는 통로가 필요하다. 가장 가까운 통로는 정션 터미네이션 영역(200)과 가장 가까운 소스 전극(10)이 배치된 제1 영역(310)이 된다. 그 영역에 전류가 집중이 되면 셀 영역(100)보다 높은 전류 밀도로 인해 그 부분이 쉽게 파괴가 일어날 수 있다.
그리고 특히 이 부분에 셀 영역(100)처럼 N + 소스 영역이 있게 되면 전류가 흐르는 통로에 N+ 소스영역과 P 형 바디 영역의 다이오드가 순방향 턴-온이 되어, 부수적인 BJT도 같이 턴-온 될 수 있다. 이를 방지하기 위하여 셀 영역에는 소스 영역(42)이 존재하지만, 트렌지션 영역(300)의 N+ 소스 영역을 없애 Avalanche 전류가 흐를 때 제품이 파괴되지 않고 소스 전극으로 잘 흐를 수 있도록 설계하여야 한다.
또한, 트렌지션 영역(300)의 제1 영역은 셀 영역(100)과 마찬가지로 N 전하와 P 전하에 대해 동일한 전하량(이온 주입양)으로서 공핍층을 최대로 가질 수 있게 형성시킨다. 즉, 동일한 전하량을 가진 N과 P형 필라 구조를 형성한다는 것이다. 그러면, 전하량 균형에 의한 최대 전계를 셀 영역(100)과 동일하게 하여 역방향 전압에 의해 흐르는 역전류에 대한 전류의 집중을 분산시킬 수 있게 한다. P 필라 영역(30)의 이온 주입할 때 더 작은 면적에서 수행되지만, 나중에 열 공정에 의해 이온들이 확산되어 도 1 또는 도 2에서 보듯이 P형 필라 영역(30)의 면적/폭이 N형 필라(N형 에피층)(40)와 거의 유사한 크기를 갖는다.
또한, 상기 트렌지션 영역(300)의 제2 영역(320)의 셀들은 제1 영역(310)의 셀들보다 최대 전계값(Maximum Electric Field)이 더 낮아진다. 이를 위하여 트렌지션 영역(300)의 수평 방향의 N형 필라 영역(40f) 길이와 P형 필라 영역(30e)의 길이를 셀 영역(100)의 N형 필라 영역(40) 길이와 P형 필라 영역(30) 길이 보다 더 작게 만든다.
인가되는 전압에 의해 뻗게 되는 공핍층이 같은 길이로 확장되지만, 트렌지션 영역(300)의 제2 영역(320)의 셀들은 N형 필라(40f)와 P형 필라(30e) 사이의 길이가 짧기 때문에 남는 비 공핍층 영역이 그만큼 줄어든다. 그 사이 길이가 줄어들수록 낮은 전압에서 공핍층이 형성된다. 그러므로 최대 전계값이 그만큼 낮다는 것이다.
작게 구성된 단위 셀의 장점은 공핍층 영역이 더 빨리 P형 필라 영역(30e) 또는 N형 필라 영역(40f)으로 서로 확장된다는 것이다. 이온 주입된 전하량이 상대적으로 작기 때문에 가능하다. 작은 단위셀은 보다 작은 농도로 이루어져 있기 때문이다.
높은 항복 전압을 확보하기 위해서 제2 영역(320)의 수평 방향으로 점점 크기를 줄일 필요가 있다. 그러나 이와 같이 높은 항복전압을 얻기 위해 제2 영역(320)에 존재하는 단위 셀(N형 또는 P형 필라)의 크기를 점점 줄이게 될 때 다음과 같은 문제점이 발생할 수 있다. P형 필라 영역(30e)을 형성하는 과정에서 P형 필라 영역(30e)을 이루고 있는 각각의 P형 필라 영역(30e)이 위/아래가 서로 붙어 있지 않고 떨어질 수 있다는 것이다. 왜냐하면, 각각의 P형 필라 영역(30e)을 만들기 위해서 P형 도펀트로 이온 주입을 하게 되는데, P형 필라의 폭을 작게 만들기 위해서는 확산 되는 P형 도펀트 양을 줄일 필요가 있다. 그렇게 되면 위/아래로 확산되는 양이 줄어들어, 위/아래 방향으로 각각의 P형 필라 사이의 간격이 멀어지게 된다.
다시 말해, 각각의 P형 필라 영역(30e)이 확산되어 형성된 타원형 모양의 곡률 반경이 작아져 위/아래 각각 존재하는 필라 영역(30e) 사이가 서로 붙지 않게 될 수 있다. 이로 인해, P형 필라 영역(30e)들이 서로 떨어지는 현상이 발생할 수 있다. 그래서 수직 방향으로 P형 필라의 아래쪽으로 갈수록 전계가 낮아지고 윗부분은 높아지는 현상이 일어나는 문제점이 발생한다. 그래도 플라나 모스펫 소자보다는 높은 항복전압을 얻을 수 있지만, 높은 항복전압을 가진 초접합 모스펫 소자를 만들기에는 어려운 점이 있다.
도 2에 도시된 바와 같이 소스 전극(10)이 BPSG로 이루어진 산화막(51) 위에서 정션 터미네이션 영역(200) 방향으로 더 연장되어 형성되어 있음을 알 수 있다. 그 길이가 제1 영역(310)과 제 2 영역(320)의 경계점(311)에 근처까지 연장되지만, 제2 영역(320)에 속한 첫번째 P형 필라 영역(30e)까지는 연장되지 않는다. 그래서 소스 전극(10)의 전위가 정션 터미네이션(200) 쪽으로 확장시켜주는 역할을 한다. 이는 트렌지션 영역(300)에서 소스 전극(10)은 P형 필라 영역(40)의 P형 바디 영역(31) 및 PBR(32)와 연결되어 있기 때문이다. 그래서 최대 전계를 낮추어 준다. 그래서 여기서 소스 전극(10)은 메탈 플레이트 역할도 한다고 볼 수 있다.
그리고 도 1에 도시된 바와 같이 필드 산화막(52) 상에 형성된 복수의 폴리 플레이트(50,53,54,55)를 형성한다. 첫번째 폴리 플레이트(50)는 도 2에 도시된 바와 같이, 위치적으로 시작점이 메탈 플레이트(소스 전극)(10)와 중첩하여 있으며 끝나는 곳은 메탈 플레이트(소스 전극)(10)의 끝부분 보다 정션 터미네이션 영역(200) 방향으로 더 길게 연장되어 있다. 소스 전극(10)이 끝나는 지점에서 시작되는 전계의 세기를 더 완화시켜 주는 역할을 한다. 그래서 정션 터미네이션 영역(200) 쪽으로 전달되는 전계를 낮추어 주어 최대 전계를 낮추어주는 역할을 담당한다.
두번째 폴리 플레이트(53)는 트렌지션 영역(300)이 끝나는 부분에 있으며 그 중간에는 폴리 플레이트 없이 구성한다. 두번째 폴리 플레이트(53)가 필요한 이유는 정션 터미네이션 영역으로 전계를 잘 넘겨주기 위함이다. 정션 터미네이션 영역(200)에 있는 P형 필라 영역(30g)들은 모두 플로팅되어 있기 때문에 더욱 필요하다.
그리고 도 3에 도시된 바와 같이, 정션 터미네이션 영역(200)에도 다수개의 폴리 플레이트(54,55)가 존재한다(도 3 참조). 각 P형 필라 영역(30g)마다 일대일 대응되는 폴리 플레이트(54,55)가 존재하는 것이다. 그리고 도 5에서 자세히 설명하겠지만, P형 링(30g) 영역보다 더 오른쪽으로 더 연장되어 형성된다. 그러나 다음 P형 링까지는 연장되지 않는다.
도 3에 정션 터미네이션 영역을 확대해서 도시하였다. 상기 정션 터미네이션 영역(200)의 단위 셀 크기(G+H)는 적어도 상기 셀 영역(100)의 단위 셀(A+B)보다 같거나 작게 형성된다. 여기서 단위셀은 한 개의 N형 필라(40h)와 그에 대응되는 한 개의 P형 필라(30g)를 합친 구조를 말한다. 정션 터미네이션 영역에 있는 각각의 P형 필라(30g)가 서로 연결되어 있지 않고 단독으로 존재한다. 플로팅 되어 있는 구조를 사용하였다. 플로팅 시키는 이유는 마지막 링(30x)에 모든 전계가 몰리지 않도록 하기 위함이다. 만약 정션 터미네이션 영역(200)도 트렌지션 영역(300)과 같은 등전위로 묶게 되면 전기적으로 모두 연결되었기 때문에 모든 전계가 정션 터미네이션(200)의 마지막 링(30x)에 미치게 된다. 그렇게 되면 바로 소자 파괴가 일어난다.
정션 터미네이션 영역(200)도 제2 영역(320)과 마찬가지로 PBR 영역(32)이 형성된다. 또한, 폴리 플레이트(54,55)가 복수개로 형성된다. 복수의 중간 폴리 플레이트(54)들은 서로 비슷하거나 동일한 크기를 가지고 있는 반면에, 마지막 폴리 플레이트(55)는 그 길이가 앞단의 폴리 플레이트(54)보다 약간 더 길다. 왜냐하면, 상기 폴리 플레이트(55)와 대응하는 마지막 P형 필라 링(30x)과 연결된 PBR 영역(32x)가 오른쪽 끝에 약간 길게 돌출되었기 때문이다. 이렇게 더 길게 연장된 이유는 조금이라도 더 전계를 낮추기 위함이다.
도 4는 본 발명의 다른 실시예에 따른 초접합 반도체 소자의 수직구조를 나타낸 단면도이다.
본 발명의 다른 실시예에 따른 초접합 반도체 소자는, 트렌지션 영역(300)을 두 영역으로 구분하지 않고 하나로 통일하였으며 정션 터미네이션 영역(200)의 단위 셀 크기를 셀 영역(100)의 단위 셀 보다 작게 하였다.
트렌지션 영역(300)은 앞의 제1 실시예에서 설명한 제1 영역(310)을 생략하고, 제2 영역(320)만으로 구성하였다. 이렇게 하면 칩 크기를 작게 할 수 있다. 트렌지션 영역(300)의 필라(30i)(40j)의 단위 셀의 평균 폭(I+J)이 셀 영역(100)의 단위 셀 폭(A+B)보다 작다. 폭은 작지만, N형 필라 영역(30i)의 폭과 P형 필라 영역(40j)의 폭 비율(I/J)은 셀 영역(100)의 폭 비율(A/B)과 유사하다. 또한, 작은 셀 크기로 인한 수평 방향으로 쉽게 공핍층이 형성되기 때문에 얻어지는 높은 항복전압을 이룰 수 있다.
정션 터미네이션 영역(200)은 셀 영역(100)의 단위 셀 크기(A+B)보다 작은 단위 셀 크기(K+L)를 사용하지만 트렌지션 영역(300)의 폭(I+J) 보다는 크게 구성하였다. 그래서 셀 영역(100)보다 최대 전계가 더 낮아지도록 하였다.
정션 터미네이션 영역(200) 위에 필드 산화막(52)을 사용하여 BPSG(51)에 의한 Boron와 Phosphorous 원자의 에피층(61)으로 확산을 막아준다. 필드 산화막(52) 위의 복수의 N 형의 폴리 플레이트(56,57,58)를 형성한다. 첫번째 폴리 플레이트(56)는 트렌지션 영역(320) 위에 형성되는데, P형 필라 영역(30i)과 연결되어 있다. 이는 정션 터미네이션 영역(200)으로 전계를 쉽게 넘겨 주기 위함이다.
그리고 중간의 복수의 N형 폴리 플레이트(57)는 정션 터미네이션 영역(200)에 분산되어 형성되어 있다. 그러나 P형 필라 영역(30)과 연결되지 않은 플로팅(Floating) 구조로 구성한다. 바로 이웃한 링(P필라 의미)으로 쉽게 공핍층을 연장시키기 위하여 폴리 플레이트(50)를 필라 영역(30)과 겹치면서, 폴리 플레이트 끝부분이 필라 영역(30)의 끝 부분보다 더 연장되도록 형성하였다(도 5 참조).
그리고 마지막 폴리 플레이트(58)는 중간의 폴리 플레이트(57)보다 그 크기가 더 크다. 그리고 상기 폴리 플레이트(58)와 대응하는 P형 필라 영역(30)에는 P형 확장 영역(PBR영역) (32)만 형성하고 있다. 그래서 앞단의 P형 필라 영역(30k, 30m)보다 그 깊이가 훨씬 작다. 정션 터미네이션 영역(200)의 끝부분에 P형 확장 영역(32)만 형성하는 이유는 전계를 더 펴주기 위함이다. 그래서 최종적으로는 항복전압을 상승시킬 수 있다. 만약 이 영역이 없다면 앞단의 P형 필라 영역(30m)에 등전위의 전계가 N 에피층(61)과 바로 접하기 때문에 급격하게 전계가 꺾이게 된다. 그것을 막기 위해서 P형 확장 영역(PBR)(32)을 형성하여 급격하게 꺾이지 않고 펴주게 하는 것이다.
그리고 도 5에 도시된 바와 같이 PBR (P형 필라 확장 영역 또는 pillar bridge ring)(32) 이온 주입 후 열 공정에 의한 P형 이온 주입의 확산에 의해 필드 산화막 표면 아래에 존재하는 N형 필라 상단의 폭(Xj)이 P형 필라 영역(30) 사이에 존재하는 하단의 N형 필라 영역(40)의 수평 방형의 폭(Xi)보다 좁게 형성된다. 또는 상단(Xj)의 N 도핑 농도가 하단(Xi)의 N 도핑 농도보다 작게 할 수 있다.
상단(Xj)의 폭이 넓거나, N 농도가 높아지면 공핍층이 더 뻗지 않아서 그 링에서 전계가 더욱 높아져 쉽게 임계 전계에 도달될 수 있다. 그로 인해 누설전류가 많이 발생될 수 있다. 그래서 이를 방지하기 위해 P형 필라 영역(30)의 위쪽에는 추가 PBR 이온 주입을 시행하여 PBR 영역(32)을 형성한다.
그러나 PBR 이온 주입(32)에 의해 N형 농도를 너무 많이 감소시키면, 다음 링으로 전계가 쉽게 넘어가게 하는 반면에 마지막 링에 너무 많은 전계가 걸리게 되어 소자 파괴가 일어날 수 있다. 그래서 필드 산화막 표면 근처의 N형 농도 및 폭이 적당해야 한다. 이를 위해 적당한 폭과 농도를 가진 PBR 이온 주입(32)이 필요하다. 본 발명에서는 PBR 이온 주입은 보론(B) 이 함유된 도펀트를 사용하며 1E 13/cm2 이하로 조정해서 주입한다.
그리고 각 P형 필라 영역(30)마다 일대일 대응되는 폴리 플레이트(54)가 존재하는 것이다. P형 링(30) 영역보다 더 오른쪽으로 더 연장되어 형성된다. 그러나 오른쪽에 형성된 그 다음 P형 링(30)까지는 연장되지 않는다.
결론적으로 종합해 보면 도 6의 테이블에 나타난 바와 같이 정리할 수 있겠다. 셀 영역(100)의 단위 셀(각각 N형 + P형 필라 영역)의 크기를 L로 정했을 때 기준으로 나머지 트렌지션 영역(300) 및 정션 터미네이션 영역(200)의 단위 셀 크기를 정리하였다.
먼저, 도 1에서 보인 실시예(Split 1)에서는 첫번째 트렌지션 영역(310)의 단위 셀은 상기 셀 영역(100)의 단위 셀 크기와 동일하게 또는 유사하게 형성하는 반면에 두번째 트렌지션 영역(320)의 단위 셀 크기는 셀 영역(100)의 단위 셀 크기보다 작게 형성된다.
또한, 상기 정션 터미네이션 영역(200)의 단위 셀 크기는 적어도 상기 셀 영역(100)의 단위 셀보다 같거나 작게 형성된다. 여기서 단위셀은 한 개의 N형 필라(40)와 그에 대응되는 한 개의 P형 필라(30)를 합친 구조를 말한다.
또한, 도 4에 도시된 실시예(Split 2)에서는 트렌지션 영역(300)에서 단위 셀 크기가 셀 영역(100)의 단위 셀보다 크기 또는 정션 터미네이션(200)의 단위셀 크기보다 작다. 그리고 정션 터미네이션(200)의 단위셀 크기는 셀 영역(100)의 단위 셀 크기보다 작다.
트렌지션 영역(300)과 정션 터미네이션 영역(200)에서는 셀 영역(100)의 단위셀 크기보다 작은 셀을 구성하여 트렌지션 영역(300) 또는 정션 터미네이션 영역(200)에서의 최대 전계값이 셀 영역(100)의 최대 전계값 보다 낮게 해야 한다.
그러면 소자의 항복전압이 오로지 셀 영역(100)에서만 발생하게 할 수 있다. 이는 트렌지션 영역(300) 및 정션 터미네이션 영역(200)의 면적이 셀 영역(100)의 면적 보다 작기 때문에 가능하다.
그래서 보다 안정적인 신뢰성을 얻을 수 있고 또 역전류의 집중을 보다 넓은 면적을 갖는 셀 영역(100)에서 골고루 분산시킬 수 있어서 강한 초접한 반도체 소자를 얻을 수 있다.
상기 트렌지션 영역(300)의 수평방향의 N형 필라 영역(40)의 길이와 P형 필라 영역(30) 길이의 비율은 상기 셀 영역(100)에서의 비율과 동일한 비율로 형성된다.
왜냐하면, 수평적으로 N형 필라 영역(40)의 비저항을 다르게 할 수가 없으며 P형 필라 영역(30)도 수평적으로는 동일하게 이온 주입 되어지기 때문에 동일한 비율로 구성해야 P형 필라 영역(30) 또는 N형 필라 영역(40)에서 표면 전계가 감소(RESURF) 되더라도 모든 부분에서 동일한 공핍층의 길이를 가질 수 있다.
에피층(61) 영역의 상부에서 전계를 낮추게 될 때 N형과 P형 전하량이 서로 동등하게 공핍되게 해야 하며 이 비율을 서로 다르게 갈 때 서로 다르게 공핍이 되어 항복전압에 대한 N과 P의 전하균형이 틀어져 제품특성에 나쁜 영향을 미치게 된다.
즉, 서로간의 비율이 틀어지게 되면 비율이 틀어지는 부분에서 전하량 균형이 틀어져 P형 필라 영역(30) 또는 N형 필라 영역(40)의 국부적인 한 영역에서 공핍층의 과대 또는 과소를 이루어 이 부분으로 인해 다른 부분과 달리 국부적인 최대 전계가 임계 전계에 빨리 도달하여 원치 않는 항복전압을 얻게 된다. 이는 원래 셀에서 이루어질 수도 있고 비율이 틀어지는 다른 셀에서도 일어날 수 있다.
본 명세서에 기재된 본 발명의 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 관한 것으로, 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 따라서, 본 발명은 상술한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 본 발명의 청구범위 기재의 권리범위 내에 있게 된다.
100 : 셀 영역
200 : 정션 터미네이션 영역
300 : 트렌지션 영역
310 : 제1 영역
320 : 제2 영역
10 : 소스 전극
20 : 게이트
30 : P형 필라 영역
31 : P 형 바디 영역
32 : P형 필라 확장 영역 (PBR 영역)
40 : N형 필라 영역
42: 소스 영역
50, 53, 54, 55, 56, 57, 58 : 폴리 플레이트
51 : BPSG 산화막
52 : 필드 산화막
60 : N형 기판
61 : N형 에피층

Claims (17)

  1. 기판 위에 형성된 셀 영역;
    상기 셀 영역에 나란하게 형성된 정션 터미네이션 영역;
    상기 셀 영역과 상기 정션 터미네이션 영역 사이에 형성된 트렌지션 영역;을 포함하며,
    상기 셀 영역 및 정션 터미네이션 영역 및 트렌지션 영역은 N형 필라 영역 및 P형 필라 영역이 반복되어 형성되는 단위 셀을 적어도 한 개 이상을 포함하는 복수의 단위 셀들;을 포함하며
    상기 셀 영역 및 정션 터미네이션 영역 및 트렌지션 영역에서, 상기 복수의 단위 셀들은 서로 근접하여 배치되며, 상기 N형 필라 영역과 상기 P형 필라 영역이 서로 교번하여 형성되고,
    상기 트렌지션 영역의 단위 셀의 평균 폭이 상기 셀 영역 및 정션 터미네이션 영역의 단위 셀의 평균 폭보다 작게 형성되는 것을 특징으로 하는 초접합 반도체 소자.
  2. 제 1항에 있어서,
    상기 트렌지션 영역의 P형 필라 영역의 일측이 서로 연결되어 있는 것을 특징으로 하는 초접합 반도체 소자.
  3. 제 1항에 있어서,
    상기 정션 터미네이션 영역은 플로팅되어 형성되는 것을 특징으로 하는 초접합 반도체 소자.
  4. 제 1항에 있어서,
    상기 정션 터미네이션 영역의 단위 셀의 수평 방향의 평균 폭은 상기 셀 영역의 단위 셀의 수평 방향의 평균 폭보다 같거나 작게 형성된 것을 특징으로 하는 초접합 반도체 소자.
  5. 제 1항에 있어서,
    상기 단위셀 내에 상기 N형 필라 영역의 폭과 상기 P형 필라 영역의 폭에 대한 비가 모두 동일한 것을 특징으로 하는 초접합 반도체 소자.
  6. 제 1항에 있어서,
    상기 트렌지션 영역 및 정션 터미네이션 영역에 P형 필라 확장 영역을 더 포함하는 것을 특징으로 하는 초접합 반도체 소자.
  7. 제 6항에 있어서,
    상기 P형 필라 확장 영역 위에 필드 산화막과 복수의 폴리 플레이트가 형성되는 것을 특징으로 하는 초접합 반도체 소자.
  8. 제 1항에 있어서,
    상기 트렌지션 영역과 연결된 소스 메탈 전극을 더 포함하는 것을 특징으로 하는 초접합 반도체 소자.
  9. 제 7항에 있어서,
    상기 트렌지션 영역과 연결된 소스 메탈 전극을 더 포함하고,
    상기 소스 메탈 전극은 상기 필드 산화막 위로 더 연장되어 형성되는 것을 특징으로 하는 초접합 반도체 소자.
  10. 제 9항에 있어서,
    상기 복수의 폴리 플레이트는 상기 소스 메탈 전극과 오버랩(overlap)되어 형성된 폴리 플레이트를 포함하는 것을 특징으로 하는 초접합 반도체 소자.
  11. 제 1항에 있어서,
    상기 정션 터미네이션 영역에서 상단의 N형 필라 영역의 폭이 하단의 폭보다 작게 형성되는 것을 특징으로 하는 초접합 반도체 소자.
  12. 제 1항에 있어서,
    상기 트렌지션 영역은 제1 영역과 제2 영역으로 구성되는 것을 특징으로 하는 초접합 반도체 소자.
  13. 제 12항에 있어서,
    상기 제1 영역의 단위 셀 영역의 수평 방향의 평균 폭은 상기 제2 영역의 단위 셀 영역보다 큰 것을 특징으로 하는 초접합 반도체 소자.
  14. 제 1항에 있어서,
    상기 셀 영역에 P형 바디 영역;
    상기 P형 바디 영역 안에 소스 영역;을
    더 포함하는 것을 특징으로 하는 초접합 반도체 소자.
  15. 제 14항에 있어서,
    상기 트렌지션 영역에 상기 소스 영역을 포함하지 않는 것을 특징으로 하는 초접합 반도체 소자.
  16. 제 6항에 있어서,
    상기 정션 터미네이션 영역에 끝부분에 상기 P형 필라 영역 없이 상기 P형 필라 확장 영역만 형성하는 것을 특징으로 하는 초접합 반도체 소자.
  17. 제 7항에 있어서,
    상기 정션 터미네이션 영역에서 상기 P형 필라 영역과 상기 폴리 플레이트는 서로 일대일 대응되도록 형성하는 것을 특징으로 하는 초접합 반도체 소자.
KR1020130111894A 2013-09-17 2013-09-17 초접합 반도체 소자 Active KR101932776B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130111894A KR101932776B1 (ko) 2013-09-17 2013-09-17 초접합 반도체 소자
US14/226,500 US9472614B2 (en) 2013-09-17 2014-03-26 Super junction semiconductor device
TW103114561A TWI599045B (zh) 2013-09-17 2014-04-22 超級接面半導體裝置
DE102014112811.7A DE102014112811B4 (de) 2013-09-17 2014-09-05 Super-Junction-Halbleiterbauelement
CN201410471756.4A CN104465768B (zh) 2013-09-17 2014-09-16 超级结半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111894A KR101932776B1 (ko) 2013-09-17 2013-09-17 초접합 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150032426A KR20150032426A (ko) 2015-03-26
KR101932776B1 true KR101932776B1 (ko) 2018-12-27

Family

ID=52580093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111894A Active KR101932776B1 (ko) 2013-09-17 2013-09-17 초접합 반도체 소자

Country Status (5)

Country Link
US (1) US9472614B2 (ko)
KR (1) KR101932776B1 (ko)
CN (1) CN104465768B (ko)
DE (1) DE102014112811B4 (ko)
TW (1) TWI599045B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
CN106158964B (zh) * 2015-04-24 2019-08-30 北大方正集团有限公司 一种超结功率器件和制造方法
CN105633128B (zh) * 2016-02-23 2019-05-03 华润微电子（重庆）有限公司 带有超级结结构设计的半导体器件
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
CN111463281B (zh) * 2020-03-30 2021-08-17 南京华瑞微集成电路有限公司 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法
KR20230108460A (ko) * 2022-01-11 2023-07-18 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법
CN117153737B (zh) * 2023-10-27 2024-02-13 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040007736A1 (en) * 1998-09-02 2004-01-15 Gerald Deboy High-voltage semiconductor component
US20110001189A1 (en) * 2003-05-20 2011-01-06 Ashok Challa Power Semiconductor Devices Having Termination Structures
US20130181328A1 (en) * 2012-01-18 2013-07-18 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE59707158D1 (de) 1996-02-05 2002-06-06 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
US6870201B1 (en) 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
US8928077B2 (en) * 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN101969073B (zh) * 2010-08-27 2012-06-13 东南大学 快速超结纵向双扩散金属氧化物半导体管
CN103077970B (zh) 2011-10-26 2015-10-14 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
KR101351269B1 (ko) 2012-04-02 2014-01-15 한국기초과학지원연구원 전기적 특성이 우수한 다공성 그라핀 필름 및 제조 방법
CN102760756B (zh) * 2012-06-30 2014-12-17 东南大学 一种带浮空场板的超结金属氧化物场效应管终端结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040007736A1 (en) * 1998-09-02 2004-01-15 Gerald Deboy High-voltage semiconductor component
US20110001189A1 (en) * 2003-05-20 2011-01-06 Ashok Challa Power Semiconductor Devices Having Termination Structures
US20130181328A1 (en) * 2012-01-18 2013-07-18 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN104465768B (zh) 2019-06-11
CN104465768A (zh) 2015-03-25
US9472614B2 (en) 2016-10-18
US20150076599A1 (en) 2015-03-19
TW201513354A (zh) 2015-04-01
DE102014112811A1 (de) 2015-03-19
KR20150032426A (ko) 2015-03-26
DE102014112811B4 (de) 2021-07-29
TWI599045B (zh) 2017-09-11

Similar Documents

Publication Publication Date Title
KR101932776B1 (ko) 초접합 반도체 소자
US7265415B2 (en) MOS-gated transistor with reduced miller capacitance
KR101795828B1 (ko) 초접합 반도체 소자 및 제조 방법
US9484400B2 (en) Method of forming a super junction semiconductor device having stripe-shaped regions of the opposite conductivity types
US7626233B2 (en) LDMOS device
TW544913B (en) Trench MOSFET having implanted drain-drift region and process for manufacturing the same
JP3799888B2 (ja) 超接合半導体素子およびその製造方法
CN103137703B (zh) 半导体器件
KR102246570B1 (ko) 전력 반도체 장치
CN109980017A (zh) 一种新型sgt超级结mosfet结构
WO2016063683A1 (ja) 半導体装置および半導体装置の製造方法
JP2015090917A (ja) 半導体装置及び半導体装置の製造方法
CN104254920A (zh) 半导体装置及半导体装置的制造方法
CN104701381A (zh) 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法
JP5165995B2 (ja) 半導体装置及びその製造方法
CN104124274A (zh) 超结横向双扩散金属氧化物半导体场效应管及其制作方法
TW202004986A (zh) 改善了擊穿和耐用性的超級結拐角和端接結構及方法
KR20160010816A (ko) 초접합 반도체 소자
CN107768443B (zh) 超结器件及其制造方法
CN110047930A (zh) Vdmos器件
US20020125530A1 (en) High voltage metal oxide device with multiple p-regions
CN104282755A (zh) 半导体器件
CN102738214A (zh) 一种能够有效防止电荷失衡的超结vdmos器件
CN111370494A (zh) 超结器件
CN204391120U (zh) 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130917

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170314

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130917

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180213

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20180720

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181209

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221124

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231128

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 7

End annual number: 7