JP3627573B2

JP3627573B2 - 電源装置

Info

Publication number: JP3627573B2
Application number: JP13286299A
Authority: JP
Inventors: 恒一東
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1999-05-13
Filing date: 1999-05-13
Publication date: 2005-03-09
Anticipated expiration: 2019-05-13
Also published as: JP2000324808A

Description

【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、直列に接続された２つの電源回路を含んで構成された電源装置に関する。
【０００２】
【従来の技術】
従来より、入力電源の変動が大きな場合や、入力電源の投入時に入力電圧の落ち込みが大きな場合等に、電源装置の入力側に昇圧チョッパ電源回路等の電源回路を付加し、後段の電源回路に対する入力電圧を安定化するように構成された電源装置、すなわち直列に接続された２つの電源回路を含んで構成された電源装置があり、この種の電源装置の制御に関する技術として、特開平５−１１５１７２号公報及び特開平６−２１５８８６号公報の各公報に記載の技術があった。
【０００３】
特開平５−１１５１７２号公報記載の技術は、昇圧チョッパの出力にＤＣ／ＤＣコンバータを接続した構成の電源装置に関するものであり、昇圧チョッパが完全に立ち上がった状態でＤＣ／ＤＣコンバータを起動させる、或いは昇圧チョッパの出力電圧がＤＣ／ＤＣコンバータの最大入力電圧を供給することができる電圧以上になってからＤＣ／ＤＣコンバータを起動させるものである。これらによって、昇圧チョッパの出力容量を従来より小さくすることができる。
【０００４】
また、特開平６−２１５８８６号公報記載の技術は、昇圧チョッパ回路の出力にインバータ（自励式又は自励他励式）を接続した回路において、昇圧チョッパ動作後にインバータを動作させる動作制御手段を持ち、インバータ起動時における異常発振を防止することができるものである。
【０００５】
ところが、上記特開平５−１１５１７２号公報記載の技術では、前段側の昇圧チョッパが故障等によって動作を停止した場合であっても、後段側のＤＣ／ＤＣコンバータは動作を停止せず、該ＤＣ／ＤＣコンバータの構成部品の焼損等が発生し易くなり、安全性が低い、という問題点があった。
【０００６】
上記特開平６−２１５８８６号公報記載の技術においても、起動順序のみを決定するものであるため、同様の問題点があった。
【０００７】
この問題点を解決し得る技術として、特開平６−２４５５２９号公報及び特開平１０−３３７０２３号公報の各公報記載の技術があった。
【０００８】
特開平６−２４５５２９号公報記載の技術は、昇圧型力率改善回路とスイッチング回路を含むスイッチング電源において、力率改善回路の出力電圧を検出し、電圧の低下があった場合には力率改善回路の入力又は出力に設けたスイッチを遮断するものであり、これによって、力率改善回路が故障し、入力電流が増加して回路が焼損することを防止することができる。
【０００９】
また、特開平１０−３３７０２３号公報記載の技術は、ＤＣ／ＤＣコンバータの前段に力率改善回路を備えた、所謂２コンバータ方式のスイッチング電源装置において、力率改善回路への入力電圧が遮断された場合であっても、ＤＣ／ＤＣコンバータを制御する制御回路が動作中であるときには力率改善回路に設けられた平滑コンデンサから力率改善回路を制御する制御回路に動作を継続させるための動作電圧を供給するものであり、これによってスイッチング電源装置としての所定の保持時間（入力電圧が遮断された時点から電源出力が所定割合（例えば９０％）に低下するまでの時間）を確保することができると共に、上記平滑コンデンサが放電した後にＤＣ／ＤＣコンバータを制御する制御回路を停止させることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記特開平６−２４５５２９号公報記載の技術では、昇圧型力率改善回路の出力電圧設定値と入力電圧のピーク電圧に差がない場合、昇圧型力率改善回路の故障を検出することができない、という問題点があった。従ってこの場合はスイッチを遮断することができず、上記の問題点、すなわち整流回路及び昇圧型力率改善回路の構成部品の焼損等が発生し易くなり、安全性が低い、という問題点を回避することができない。
【００１１】
すなわち、例えば、最大入力電圧ピーク値が３７４Ｖで、昇圧型力率改善回路の出力電圧が３７０〜３８０Ｖに設定されている場合、上記特開平６−２４５５２９号公報記載の技術では、昇圧型力率改善回路の故障を検出することはできない。
【００１２】
また、上記特開平６−２４５５２９号公報記載の技術では、正常状態であるにも関わらず昇圧型力率改善回路が瞬時停電等に起因して停止した場合、後段側のスイッチング電源が即座に停止してしまう恐れがある、という問題点があった。この場合、所定の保持時間が確保できないため、当該電源装置に接続された負荷側において誤動作等が発生する場合がある。
【００１３】
一方、特開平１０−３３７０２３号公報記載の技術では、ＤＣ／ＤＣコンバータを制御する制御回路が動作しているか否かを検出し、動作している場合に力率改善回路を制御する制御回路への電源供給を力率改善回路に設けられた平滑コンデンサから行なっているので、力率改善回路が平滑コンデンサへの充電が停止されない程度に故障した場合（例えば、スイッチング素子のみがオープンで故障した場合）には、力率改善回路を制御する制御回路への電源供給が停止されることがなく、この場合には力率改善回路が正常に動作していないにも関わらず、電源出力を停止することができない、という問題点があった。この場合も、整流回路及び力率改善回路の構成部品の焼損等が発生し易くなり、安全性が低い、という問題点を回避することができない。
【００１４】
また、特開平１０−３３７０２３号公報記載の技術では、ＤＣ／ＤＣコンバータを制御する制御回路が動作しているか否かを検出し、動作している場合に力率改善回路を制御する制御回路への電源供給を力率改善回路に設けられた平滑コンデンサから行なっているので、該平滑コンデンサに蓄積されたエネルギーの消費時間が短くなり、所定の保持時間を確保することができない場合がある、という問題点があった。
【００１５】
本発明は上記問題点を解消するために成されたものであり、前段側の電源回路が正常に動作しているか否かを確実に検出することができ、該検出結果に基づいて後段側の電源回路を確実に停止することができると共に、所定の保持時間を確保することができる電源装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の電源装置は、第１の電源回路と該第１の電源回路の後段に接続された第２の電源回路とを備えた電源装置であって、前記第１の電源回路の動作状態を検出する検出手段と、前記検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力する遅延手段と、前記遅延手段から出力された前記検出手段による検出結果が、前記第１の電源回路の正常動作状態を示す場合に前記第２の電源回路の動作を維持させ、前記第１の電源回路の異常動作状態を示す場合に前記第２の電源回路の動作を停止させる制御手段と、を備えている。
【００１７】
以下に、図１のクレーム対応図を参照しながら、請求項１記載の電源装置の作用を説明する。同図に示すように、請求項１記載の電源装置によれば、検出手段Ｃによって第１の電源回路Ａの動作状態が検出され、遅延手段Ｄによって検出手段Ｃによる検出結果が許容される瞬時停電時間に相当する時間遅延されて出力される。なお、第１の電源回路Ａはコンバータ回路及びインバータ回路の何れでもよく、更にチョッパ回路であってもよい。また、遅延手段Ｄとしては、タイマー回路等のデジタル遅延回路やコンデンサ、ディレイライン等を適用することができる。遅延手段Ｄとしてコンデンサを適用する場合は、該コンデンサの容量を許容される瞬時停電時間に相当する大きさとすることが好ましい。
【００１８】
また、請求項１に記載の電源装置では、制御手段Ｅにより、遅延手段Ｄから出力された検出手段Ｃによる検出結果が、第１の電源回路Ａの正常動作状態を示す場合に第２の電源回路Ｂの動作が維持され、第１の電源回路Ａの異常動作状態を示す場合に第２の電源回路Ｂの動作が停止される。なお、第２の電源回路Ｂとしては、コンバータ回路及びインバータ回路等を適用することができる。
【００１９】
このように、請求項１に記載の電源装置によれば、検出手段によって第１の電源回路の動作状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、かつ該検出結果に基づいて第２の電源回路を確実に停止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる。
【００２０】
また、請求項２記載の電源装置は、スイッチング手段を備えた第１の電源回路と該第１の電源回路の後段に接続された第２の電源回路とを備えた電源装置であって、前記第１の電源回路に備えられたスイッチング手段のスイッチング状態を検出する検出手段と、前記検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力する遅延手段と、前記遅延手段から出力された前記検出手段による検出結果が、前記第１の電源回路の正常動作状態を示す場合に前記第２の電源回路の動作を維持させ、前記第１の電源回路の異常動作状態を示す場合に前記第２の電源回路の動作を停止させる制御手段と、を備えている。
【００２１】
請求項２に記載の電源装置によれば、検出手段によってスイッチング手段を備えた第１の電源回路のスイッチング状態が検出され、遅延手段によって前記検出手段による検出結果が許容される瞬時停電時間に相当する時間遅延されて出力され、制御手段によって上記遅延手段から出力された上記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作が維持され、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作が停止される。なお、第２の電源回路としては、コンバータ回路及びインバータ回路等を適用することができる。
【００２２】
このように、請求項２に記載の電源装置によれば、検出手段によってスイッチング手段を備えた第１の電源回路のスイッチング状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、第１の電源回路に故障が発生した場合でも、第２の電源回路を介した電源出力が負荷に供給されることを防止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された前記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる。
【００２３】
また、請求項２記載の発明におけるスイッチング手段を備えた第１の電源回路としては、請求項３記載の発明のように、チョッパ型力率改善電源回路を適用することができる。
【００２４】
なお、上記請求項１及び請求項２記載の電源装置において、前記第１の電源回路がチョークコイルを備えるものである場合には、前記検出手段は、前記チョークコイルに対して補助巻線を設け、該補助巻線に誘起される電圧を検出することにより前記動作状態を検出する形態とすることができる。これによって、検出手段は第１の電源回路の動作状態を確実に検出することができる。
【００２５】
同様に、上記請求項３記載の電源装置において、前記検出手段は、前記チョッパ型力率改善電源回路に設けられたチョークコイルに対して補助巻線を設け、該補助巻線に誘起される電圧を検出することにより前記スイッチング状態を検出する形態とすることができる。これによって、検出手段はチョッパ型力率改善電源回路のスイッチング状態を確実に検出することができる。
【００２６】
また、上記請求項１記載の電源装置において、前記第１の電源回路がスイッチング素子を備えるものである場合には、前記検出手段は、前記スイッチング素子に流れる電流をカレントトランスで検出することにより前記動作状態を検出する形態とすることができる。これによって、検出手段は第１の電源回路の動作状態を確実に検出することができる。
【００２７】
同様に、上記請求項２及び請求項３記載の電源装置において、前記検出手段は、前記第１の電源回路に設けられたスイッチング素子に流れる電流をカレントトランスで検出することにより前記スイッチング状態を検出する形態とすることができる。これによって、検出手段は第１の電源回路のスイッチング状態を確実に検出することができる。
【００２８】
また、上記請求項１記載の電源装置において、前記第１の電源回路が昇圧コンバータである場合には、該昇圧コンバータを制御するための制御手段に供給する電源として、前記昇圧コンバータのチョークコイルに補助巻線を設け、該補助巻線に誘起される電圧を平滑コンデンサによって平滑したものを適用すると共に、前記平滑コンデンサを前記遅延手段として兼用して用いる形態とすることができる。
【００２９】
この場合は、前記平滑コンデンサを前記遅延手段として兼用しているので、低コスト化及び省スペースを実現することができる。
【００３０】
更に、上記請求項１記載の電源装置において、外部からの信号によって前記第２の電源回路の動作を強制的に停止する機能を備える場合には、前記外部からの信号に応じて前記第１の電源回路を制御する制御手段を停止する構成とすると共に、前記遅延手段を強制的にリセットするリセット回路を備える構成とする形態を適用することができる。このように構成することによって、遅延なく直ちに第２の電源回路の動作を停止することができる。
【００３１】
【発明の実施の形態】
以下、図面を参照して、本発明の電源装置の実施の形態について詳細に説明する。
【００３２】
（構成）
まず、図２を参照して、本実施形態に係る電源装置１０の構成について説明する。同図に示すように、本実施形態に係る電源装置１０は、交流電源９０から出力された正弦波交流を全波整流するダイオードブリッジからなる整流回路２０と、チョッパ型力率改善電源回路として機能する昇圧コンバータ３０と、該昇圧コンバータ３０の作動を制御する昇圧コンバータ制御回路４０と、上記昇圧コンバータ３０によって昇圧された電圧を所望の電圧に降圧するＤＣ／ＤＣコンバータ５０と、該ＤＣ／ＤＣコンバータ５０の作動を制御するＤＣ／ＤＣコンバータ制御回路６０と、上記昇圧コンバータ３０が正常に動作しているか否かを検出する動作検出回路７０と、該動作検出回路７０の出力信号を遅延して出力する遅延回路８０と、を含んで構成されている。
【００３３】
昇圧コンバータ３０は、ブーストチョーク３２、ＭＯＳ型ＦＥＴによって構成されたスイッチング素子３４、整流用のダイオード３６、及び平滑用のコンデンサ３８を含んで構成されている。
【００３４】
ブーストチョーク３２の一方の端子は整流回路２０の一方の出力端に接続されており、ブーストチョーク３２の他方の端子はスイッチング素子３４のドレイン端子に接続されており、更にスイッチング素子３４のソース端子は整流回路２０の他方の出力端に接続されている。すなわち、ブーストチョーク３２及びスイッチング素子３４は整流回路２０の出力端に直列に接続されている。
【００３５】
また、スイッチング素子３４のドレイン端子はダイオード３６のアノード端子にも接続されており、ダイオード３６のカソード端子はコンデンサ３８のプラス側端子に接続されており、更にコンデンサ３８のマイナス側端子はスイッチング素子３４のソース端子に接続されている。すなわち、ダイオード３６及びコンデンサ３８はスイッチング素子３４のドレイン端子とソース端子との間に直列に接続されている。
【００３６】
更に、コンデンサ３８の両端子（プラス側端子及びマイナス側端子）はＤＣ／ＤＣコンバータ５０の入力端に接続されており、スイッチング素子３４のゲート端子は昇圧コンバータ制御回路４０のＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ（パルス幅変調）、以下同様）信号Ｐ１を出力する出力端に接続されている。
【００３７】
一方、本実施形態に係る電源装置１０の動作検出回路７０は、図３に示すように、補助巻線７２、整流用のダイオード７４、及び平滑用のコンデンサ７６を含んで構成されており、補助巻線７２は上記昇圧コンバータ３０に設けられたブーストチョーク３２の２次巻線として設けられ、該補助巻線７２の一方の端子はダイオード７４のアノード端子に接続されており、ダイオード７４のカソード端子はコンデンサ７６の一方の端子及び遅延回路８０の一方の入力端に接続されている。また、補助巻線７２の他方の端子はコンデンサ７６の他方の端子及び遅延回路８０の他方の入力端に接続されている。
【００３８】
また、本実施形態に係る電源装置１０の遅延回路８０は、図４に示すように、許容される瞬時停電時間（保持時間）に相当する容量を有するコンデンサ８２によって構成されており、動作検出回路７０の一方の出力端（図３におけるコンデンサ７６の一方の端子）にコンデンサ８２のプラス側端子及びＤＣ／ＤＣコンバータ制御回路６０の一方の入力端が接続されており、動作検出回路７０の他方の出力端（図３におけるコンデンサ７６の他方の端子）にコンデンサ８２のマイナス側端子及びＤＣ／ＤＣコンバータ制御回路６０の他方の入力端が接続されている。
【００３９】
図５には、以上の構成に対して、更に、昇圧コンバータ制御回路４０への電源供給を補助巻線７２に誘起された電圧を利用して行なうように構成した場合の電源装置１０の全体構成が示されている。なお、同図における図２乃至図４と同様の部分については同一の符号を付して、その説明を省略する。
【００４０】
同図に示すように、この電源装置１０には昇圧コンバータ制御回路４０に対する電源供給部として起動用の抵抗１００及び平滑用のコンデンサ１０２が備えられており、抵抗１００の両端子は各々ブーストチョーク３２の他方の端子及びコンデンサ１０２のプラス側端子に接続されている。
【００４１】
また、コンデンサ１０２の両端子（プラス側端子及びマイナス側端子）は各々昇圧コンバータ制御回路４０の電源入力端に接続されている。
【００４２】
また、コンデンサ１０２のプラス側端子はダイオード１０４を介してダイオード７４のカソード端子に、コンデンサ１０２のマイナス側端子は補助巻線７２の他方の端子に、各々接続されている。
【００４３】
このように、コンデンサ１０２と動作検出回路７０における平滑用のコンデンサ７６とをダイオード１０４を介して接続することにより、動作検出回路７０の平滑用のコンデンサ７６と遅延回路８０を構成するコンデンサ８２（図４参照）とを兼用して１つのコンデンサ７６’として構成することができる。
【００４４】
以上のように昇圧コンバータ制御回路４０の電源供給部は構成されているので、電源装置１０の起動開始時には、抵抗１００を介してコンデンサ１０２に蓄積されるエネルギーが昇圧コンバータ制御回路４０の電源として用いられ、昇圧コンバータ３０が動作を開始して補助巻線７２に誘起された電圧が所定値を越えた時点で、この補助巻線７２に誘起された電圧によってコンデンサ１０２に蓄積されるエネルギーが昇圧コンバータ制御回路４０の電源として用いられる。
【００４５】
図６には、以上の構成において、昇圧コンバータ制御回路４０、ＤＣ／ＤＣコンバータ５０及びＤＣ／ＤＣコンバータ制御回路６０の内部構成をより詳細に示した回路図（一部ブロック図）が示されている。なお、同図における図２乃至図５と同様の部分については同一の符号を付して、その説明を省略する。
【００４６】
同図に示すように、この電源装置１０には、抵抗９４Ａ及び抵抗９４Ｂによって構成された直列回路がコンデンサ３８の両端に並列に接続されている。この直列回路によって、抵抗９４Ａ及び抵抗９４Ｂの各々の抵抗値の比率に応じて昇圧コンバータ３０の出力電圧（コンデンサ３８の端子間電圧であり、以下、昇圧コンバータ出力電圧という）Ｖｏの分圧が行なわれる。
【００４７】
一方、昇圧コンバータ制御回路４０は、誤差増幅器４１、基準電源４２、乗算器４３、変流器４４、差動増幅器４５、及びＰＷＭ回路４６を備えている。
【００４８】
誤差増幅器４１の一方の入力端は上記抵抗９４Ａ及び抵抗９４Ｂの接続点に接続されており、他方の入力端はマイナス端子が接地された基準電源４２のプラス端子に接続されている。従って誤差増幅器４１では、抵抗９４Ａ及び抵抗９４Ｂによって分圧された昇圧コンバータ出力電圧Ｖｏの基準電源４２によって印加される基準電圧Ｖｓに対する誤差を検出して該誤差に応じた信号を出力する。
【００４９】
誤差増幅器４１の出力端は、一方の入力端が整流回路２０の一方の出力端に接続された乗算器４３の他方の入力端に接続されており、乗算器４３の出力端は差動増幅器４５の一方の入力端に接続されている。
【００５０】
また、変流器４４は整流回路２０の他方の出力端に接続されており、差動増幅器４５の他方の入力端は変流器４４の出力端に接続されており、更に差動増幅器４５の出力端は、出力端が昇圧コンバータ３０のスイッチング素子３４におけるゲート端子に接続されたＰＷＭ回路４６の入力端に接続されている。
【００５１】
従って、昇圧コンバータ３０のブーストチョーク３２を流れる電流Ｉ１が変流器４４によって検出され、その低周波成分の信号が差動増幅器４５の他方の入力端に入力される。また、ＰＷＭ回路４６は差動増幅器４５の差動出力に従って動作し、差動出力が最小になるようにスイッチング素子３４の断続を制御するＰＷＭ信号Ｐ１のデューティを変化させる。
【００５２】
一方、ＤＣ／ＤＣコンバータ５０は、トランス５１、ＭＯＳ型ＦＥＴで構成されたスイッチング素子５２、及び整流平滑回路５７を含んで構成されている。トランス５１の１次巻線の一方の端子は昇圧コンバータ３０におけるコンデンサ３８のプラス側端子に接続されており、他方の端子はスイッチング素子５２のドレイン端子に接続されており、更にスイッチング素子５２のソース端子はコンデンサ３８のマイナス側端子に接続されている。
【００５３】
整流平滑回路５７はダイオード５３、ダイオード５４、チョークコイル５５、及びコンデンサ５６を含んで構成されている。ダイオード５３のアノード端子はトランス５１の２次巻線の一方の端子に接続されており、ダイオード５３のカソード端子はダイオード５４のカソード端子及びチョークコイル５５の一方の端子に接続されており、チョークコイル５５の他方の端子はコンデンサ５６のプラス側端子に接続されており、更にコンデンサ５６のマイナス側端子はダイオード５４のアノード端子及びトランス５１の２次巻線の他方の端子に接続されている。
【００５４】
以上のように構成されたＤＣ／ＤＣコンバータ５０におけるコンデンサ５６の両端が電源装置１０の電源出力端であり、該電源出力端に負荷９２が接続される。
【００５５】
また、コンデンサ５６の両端子間には、抵抗９６Ａ及び抵抗９６Ｂによって構成された直列回路が接続されている。この直列回路によって、抵抗９６Ａ及び抵抗９６Ｂの各々の抵抗値の比率に応じてＤＣ／ＤＣコンバータ５０の出力電圧（以下、ＤＣ／ＤＣコンバータ出力電圧という）Ｖｏｕｔの分圧が行なわれる。
【００５６】
一方、ＤＣ／ＤＣコンバータ制御回路６０は、誤差増幅器６１、基準電源６２、ＰＷＭ回路６３、及びオン／オフ制御回路６４を備えている。
【００５７】
誤差増幅器６１の一方の入力端は上記抵抗９６Ａ及び抵抗９６Ｂの接続点に接続されており、他方の入力端はマイナス端子が接地された基準電源６２のプラス端子に接続されている。従って誤差増幅器６１では、抵抗９６Ａ及び抵抗９６Ｂによって分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔの基準電源６２によって印加される基準電圧Ｖｂに対する誤差を検出して該誤差に応じた信号を出力する。
【００５８】
誤差増幅器６１の出力端はＰＷＭ回路６３の一方の入力端に接続されており、ＰＷＭ回路６３の出力端はＤＣ／ＤＣコンバータ５０におけるスイッチング素子５２のベース端子に接続されている。また、ＰＷＭ回路６３の他方の入力端には、入力端がコンデンサ７６’のプラス側端子に接続されたオン／オフ制御回路６４の出力端に接続されている。
【００５９】
ＰＷＭ回路６３は誤差増幅器６１から入力された信号に基づいてＰＷＭ信号Ｐ２を生成してスイッチング素子５２に入力する機能を有している。また、オン／オフ制御回路６４は、コンデンサ７６’を介して入力された信号（以下、ＤＣ／ＤＣコンバータ制御信号という）Ｓｃの電圧レベルが所定値（昇圧コンバータ３０が正常に動作している際におけるＤＣ／ＤＣコンバータ制御信号Ｓｃの最低電圧値）Ｖｍ以上である場合に昇圧コンバータ３０が正常に動作しているものと見なして、ＰＷＭ回路６３に対して出力する制御信号をＰＷＭ信号Ｐ２の出力を指示する旨の状態とし、逆にＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが上記所定値Ｖｍ未満である場合には昇圧コンバータ３０が正常に動作していないものと見なして、ＰＷＭ回路６３に対して出力する上記制御信号をＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態とする。なお、本実施形態では、上記所定値Ｖｍは予め実験的に求めたものが適用される。
【００６０】
なお、ＤＣ／ＤＣコンバータ制御信号Ｓｃは、コンデンサ７６’によって所定の遅延時間（許容される瞬時停電時間）だけ遅延されるものであるので、昇圧コンバータ３０が正常に動作している状態から瞬時停電や故障等に起因して異常動作に陥った場合には、オン／オフ制御回路６４ではＤＣ／ＤＣコンバータ制御信号Ｓｃに基づいて、昇圧コンバータ３０が正常な動作から異常動作に移行した時点から上記所定の遅延時間だけ遅れたタイミングで昇圧コンバータ３０の異常動作を検知することになる。従って、この場合は、オン／オフ制御回路６４からＰＷＭ回路６３に対して出力される制御信号も、上記所定の遅延時間に応じた時間だけ遅延されたタイミングで、ＰＷＭ信号Ｐ２の出力を指示する旨の状態から出力の停止を指示する旨の状態へと移行される。
【００６１】
一方、トランス５１には、両端子にダイオード１１２及びコンデンサ１１４によって構成された整流平滑回路が接続された補助巻線１１６が設けられており、更に該整流平滑回路のコンデンサ１１４の両端子がＤＣ／ＤＣコンバータ制御回路６０の電源入力端に接続されており、コンデンサ１１４の両端子間電圧をＤＣ／ＤＣコンバータ制御回路６０の電源として供給するように構成されている。
【００６２】
また、コンデンサ１１４のプラス側端子は起動用の抵抗１１０を介してコンデンサ３８のプラス側端子に接続されている。従って、電源装置１０の起動開始時には、抵抗１１０を介してコンデンサ１１４に蓄積されるエネルギーがＤＣ／ＤＣコンバータ制御回路６０の電源として用いられ、ＤＣ／ＤＣコンバータ５０が動作を開始して補助巻線１１６に誘起される電圧が所定値を越えた時点で、この補助巻線１１６に誘起された電圧によってコンデンサ１１４に蓄積されるエネルギーがＤＣ／ＤＣコンバータ制御回路６０の電源として用いられる。
【００６３】
昇圧コンバータ３０が本発明の第１の電源回路及びチョッパ型力率改善電源回路に、ＤＣ／ＤＣコンバータ５０が本発明の第２の電源回路に、ＤＣ／ＤＣコンバータ制御回路６０が本発明の制御手段に、動作検出回路７０が本発明の検出手段に、遅延回路８０が本発明の遅延手段に、各々相当する。
【００６４】
（作用）
次に、図６を参照して、本実施形態に係る電源装置１０の各部の作用について説明する。
【００６５】
交流電源９０から入力された正弦波交流は整流回路２０によって全波整流されて昇圧コンバータ３０に入力される。
【００６６】
一方、昇圧コンバータ制御回路４０における差動増幅器４５では、昇圧コンバータ入力電圧Ｖｉの波形と、ブーストチョーク３２を流れる電流Ｉ１の波形とが比較され、電流Ｉ１の波形が昇圧コンバータ入力電圧Ｖｉの波形に追従して変化するように、ＰＷＭ回路４６によってスイッチング素子３４のオン時間が変えられる。
【００６７】
スイッチング素子３４がオンされているとき、整流回路２０からスイッチング素子３４を通してブーストチョーク３２に電流が流れて、ブーストチョーク３２にエネルギーが蓄積される。このオン期間の電流の増加量は、昇圧コンバータ入力電圧Ｖｉに比例すると共にオン時間に比例する。
【００６８】
スイッチング素子３４がオフされると、ブーストチョーク３２に蓄積されたエネルギーの放出による電流が整流回路２０の出力に重畳されてコンデンサ３８に供給される。
【００６９】
昇圧コンバータ入力電圧Ｖｉの波形と、ブーストチョーク３２を流れる電流Ｉ１の波形との比較によって行なわれるパルス幅制御は、昇圧コンバータ入力電圧Ｖｉが大きいほどスイッチング素子３４のオン時間を短くするように作用する。この制御によって電流Ｉ１の波形の変化が、昇圧コンバータ入力電圧Ｖｉの波形にほぼ等しくなる。すなわち、交流入力側から見ると、入力電圧と入力電流とがほぼ同じ波形で、あたかも負荷が抵抗である場合とほぼ同じ状態になる。
【００７０】
一方、抵抗９４Ａ及び抵抗９４Ｂによって分圧された昇圧コンバータ出力電圧Ｖｏは誤差増幅器４１によって基準電源４２による基準電圧Ｖｓと比較され、上記分圧された昇圧コンバータ出力電圧Ｖｏが基準電圧Ｖｓより大きいほど乗算器４３の乗数が小さくされる。この乗算器４３は上記昇圧コンバータ入力電圧Ｖｉの波形信号が通る回路であるので、上記分圧された昇圧コンバータ出力電圧Ｖｏが高すぎるとスイッチング素子３４のオン時間が短くされ、反対に低すぎるとスイッチング素子３４のオン時間が長くされ、従って上記分圧された昇圧コンバータ出力電圧Ｖｏを基準電圧Ｖｓに近づけるように作用する。
【００７１】
なお、このように昇圧コンバータ３０が作動している際に、補助巻線７２、ダイオード７４、及びコンデンサ７６’によって構成された動作検出回路７０及び遅延回路８０からは補助巻線７２に誘起された電圧を整流及び平滑し、かつ遅延したＤＣ／ＤＣコンバータ制御信号ＳｃがＤＣ／ＤＣコンバータ制御回路６０のオン／オフ制御回路６４に対して常時出力されている。
【００７２】
そしてオン／オフ制御回路６４では、上述したように、入力しているＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが所定値Ｖｍ以上である場合にはＰＷＭ回路６３に対して出力する制御信号をＰＷＭ信号Ｐ２の出力を指示する旨の状態とし、ＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが上記所定値Ｖｍ未満である場合にはＰＷＭ回路６３に対して出力する上記制御信号をＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態としている。
【００７３】
以上のように昇圧コンバータ３０及び昇圧コンバータ制御回路４０によって生成された昇圧コンバータ出力電圧Ｖｏが入力されたＤＣ／ＤＣコンバータ５０では、スイッチング素子５２のオン／オフに応じてトランス５１の１次巻線への昇圧コンバータ出力電圧Ｖｏの印加／非印加が制御され、これに応じてトランス５１の２次巻線には電圧が誘起され、整流平滑回路５７によって整流かつ平滑されてＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが生成される。
【００７４】
一方、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは抵抗９６Ａ及び抵抗９６Ｂによって分圧され、該分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが誤差増幅器６１の一方の入力端に入力される。誤差増幅器６１の他方の入力端には基準電源６２によって基準電圧Ｖｂが印加されており、誤差増幅器６１からは上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔと、基準電圧Ｖｂとの誤差に応じた信号がＰＷＭ回路６３に入力される。
【００７５】
ＰＷＭ回路６３では、オン／オフ制御回路６４から入力されている制御信号がＰＷＭ信号Ｐ２の出力を指示する旨の状態である際には、誤差増幅器６１から入力されている上記誤差に応じた信号に基づいて上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが基準電圧Ｖｂに一致するようにＰＷＭ信号Ｐ２のデューティが制御される。ここで、上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔを大きくする場合はＰＷＭ信号Ｐ２のデューティを大きくし、上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔを小さくする場合はＰＷＭ信号Ｐ２のデューティを小さくすればよい。
【００７６】
このＰＷＭ信号Ｐ２はスイッチング素子５２に入力されてＰＷＭ信号Ｐ２のデューティに応じてスイッチング素子５２がオン／オフを繰り返すことによって上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが基準電圧Ｖｂと一致するように制御される。
【００７７】
一方、オン／オフ制御回路６４から入力されている制御信号がＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態である場合には、ＰＷＭ回路６３はＰＷＭ信号Ｐ２のスイッチング素子５２への出力を停止する。従って、この場合、すなわち、昇圧コンバータ３０が正常に動作していない場合には、ＤＣ／ＤＣコンバータ５０の動作が停止される。
【００７８】
ここで、ＤＣ／ＤＣコンバータ制御回路６０のオン／オフ制御回路６４に入力されているＤＣ／ＤＣコンバータ制御信号Ｓｃは遅延手段としてのコンデンサ７６’によって上記所定の遅延時間だけ遅延されているので、正常に動作している昇圧コンバータ３０が瞬時停電等に起因して突然停止した場合には、ＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルは上記遅延時間に応じた時間だけ遅れて低下する。従って、オン／オフ制御回路６４からＰＷＭ回路６３に出力されている制御信号のＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態への移行のタイミングも上記遅延時間に応じた時間だけ遅れることになり、従ってＰＷＭ回路６３からスイッチング素子５２に対して出力されているＰＷＭ信号Ｐ２の出力停止も上記遅延時間に応じた時間だけ遅れることになる。
【００７９】
すなわち、昇圧コンバータ３０の動作が異常状態となった場合であってもＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは所定の遅延時間は正常状態で維持されるので、上記異常状態の原因が瞬時停電によるものである場合には、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは低下することなく正常状態で維持され、上記異常状態の原因が昇圧コンバータ３０の故障によるものである場合には上記遅延時間に応じた時間の経過後にＤＣ／ＤＣコンバータ出力が停止することになる。
【００８０】
次に、図６及び図７を参照して、電源装置１０の正常動作時において瞬時停電が発生する場合の、電源装置１０の動作開始から動作停止に至るまでの電源装置１０の作用について説明する。なお、図７は本実施形態に係る電源装置１０の主要部分の波形図である。
【００８１】
交流電源９０から整流回路２０への正弦波交流の入力が開始（オン）されると、コンデンサ３８にエネルギーが経時的に蓄積されて昇圧コンバータ出力電圧Ｖｏが徐々に上昇する。
【００８２】
これと同時に、起動用の抵抗１００を介してコンデンサ１０２にエネルギーが経時的に蓄積されると共に、起動用の抵抗１１０を介してコンデンサ１１４にエネルギーが経時的に蓄積され、昇圧コンバータ制御回路４０及びＤＣ／ＤＣコンバータ制御回路６０の各々の電源電圧も徐々に上昇する。その後、昇圧コンバータ制御回路４０への電源供給は、補助巻線７２に誘起される電圧が所定値を越えた時点で補助巻線７２に誘起された電圧によってコンデンサ１０２に蓄積されるエネルギーによって行なわれる。また、ＤＣ／ＤＣコンバータ制御回路６０への電源供給は、補助巻線１１６に誘起される電圧が所定値を越え、かつＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが所定値Ｖｍを越えた時点で補助巻線１１６に誘起された電圧によってコンデンサ１１４に蓄積されるエネルギーによって行なわれる。
【００８３】
そして昇圧コンバータ制御回路４０の立ち上がり時間経過後でＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが所定値Ｖｍを越えた時点でオン／オフ制御回路６４からＰＷＭ回路６３へ出力されている制御信号がＰＷＭ信号Ｐ２の出力を指示する旨の状態とされて、ＰＷＭ回路６３からスイッチング素子５２へのＰＷＭ信号Ｐ２の出力が開始される。従って、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは、この時点から出力が開始される。
【００８４】
その後、昇圧コンバータ出力電圧Ｖｏ、昇圧コンバータ制御回路４０の電源電圧、ＤＣ／ＤＣコンバータ制御信号Ｓｃ、ＤＣ／ＤＣコンバータ制御回路６０の電源電圧、及びＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは各々所定の設定値に維持されて昇圧コンバータ３０及びＤＣ／ＤＣコンバータ５０は正常動作状態とされる。
【００８５】
この状態において瞬時停電が発生した場合、該瞬時停電の区間ではいうまでもなく交流電源９０からの入力電圧及び入力電流は０（零）となるが、昇圧コンバータ出力電圧Ｖｏは、この時点でコンデンサ３８に蓄積されているエネルギーが徐々に消費されることにより徐々に低下することになる。
【００８６】
また、昇圧コンバータ制御回路４０の電源電圧も、この時点でコンデンサ１０２に蓄積されているエネルギーが徐々に消費されることにより徐々に低下すると共に、ＤＣ／ＤＣコンバータ制御回路６０の電源電圧も、この時点でコンデンサ１１４に蓄積されているエネルギーが徐々に消費されることにより徐々に低下することになる。
【００８７】
ところが、ＤＣ／ＤＣコンバータ制御信号Ｓｃはコンデンサ７６’の作用によって電圧レベルが低下するタイミングが所定の遅延時間だけ遅れるので、瞬時停電の区間内では電圧レベルが低下することはない。従って、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔのレベルが低下することもない。
【００８８】
その後、交流電源９０から整流回路２０への正弦波交流の入力が停止（オフ）されると、昇圧コンバータ出力電圧Ｖｏが徐々に低下し、これに応じて昇圧コンバータ制御回路４０及びＤＣ／ＤＣコンバータ制御回路６０の各々の電源電圧が低下するが、この際にも、上記の瞬時停電の区間と同様に、ＤＣ／ＤＣコンバータ制御信号Ｓｃは上記所定の遅延時間だけ遅れて低下する。
【００８９】
従って、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは交流電源９０からの正弦波交流の入力が停止したタイミングから上記所定の遅延時間だけ遅れたタイミングで０（零）となり、所定の保持時間を確保することができる。
【００９０】
以上詳細に説明したように、本実施形態に係る電源装置１０では、動作検出回路７０によって昇圧コンバータ３０の動作状態を検出しているので、該昇圧コンバータ３０が正常に動作しているか否かを確実に検出することができ、かつ該検出結果に基づいてＤＣ／ＤＣコンバータ５０を確実に停止することができると共に、遅延回路８０によって動作検出回路７０による検出結果を遅延して出力し、かつこの遅延回路８０の出力に基づいてＤＣ／ＤＣコンバータ５０のオン／オフを制御しているので、ＤＣ／ＤＣコンバータ５０の停止を遅延させることができ、従って所定の保持時間を確保することができ、瞬時停電に起因するＤＣ／ＤＣコンバータ５０の停止を防止することができる。
【００９１】
なお、本実施形態では、図２に示す電源装置１０の動作検出回路７０を図３に示したようにブーストチョーク３２に対して補助巻線７２を設けることにより、該補助巻線７２に誘起される電圧を検出する形態とした場合について説明したが、本発明はこれに限定されるものではなく、動作検出回路７０としては、例えば、図８乃至図１１に示す何れかの形態を適用することもできる。
【００９２】
図８に示す形態は、ブーストチョーク３２の他方の端子（ダイオード３６のアノード端子）とスイッチング素子３４のドレイン端子との間にカレントトランス１２０の１次巻線を接続し、該カレントトランス１２０の２次巻線側にダイオード１２２及びコンデンサ１２４からなる整流平滑回路を設けたものであり、この構成では、スイッチング素子３４を流れる電流をカレントトランス１２０で電圧に変換し、それを上記整流平滑回路によって整流かつ平滑した電圧によって昇圧コンバータ３０の動作状態を検出する。
【００９３】
また、図９に示す形態は、ブーストチョーク３２の一方の端子と整流回路２０（図９では図示せず）の一方の出力端との間にカレントトランス１２６の１次巻線を接続し、カレントトランス１２６の２次巻線側にダイオード１２８及びコンデンサ１３０からなる整流平滑回路を設けたものであり、この構成でも図８に示した構成と同様に、昇圧コンバータ３０を流れる電流をカレントトランス１２６で電圧に変換し、それを上記整流平滑回路によって整流かつ平滑した電圧によって昇圧コンバータ３０の動作状態を検出する。
【００９４】
また、図１０に示す形態は、ブーストチョーク３２の他方の端子（ダイオード３６のアノード端子）を分岐してダイオード１３２を介してコンデンサ１３６及び抵抗１３８を含んで構成されたハイパスフィルタ１３４を設けたものであり、この構成では、ハイパスフィルタ１３４によってスイッチング周波数の電圧を検出し、該検出した電圧によって昇圧コンバータ３０の動作状態を検出する。
【００９５】
更に、図１１に示す形態は、ダイオード３６のカソード端子を分岐して、他方の端子に基準電源１４２による基準電圧Ｖｒが印加された誤差増幅器１４０の一方の入力端に接続し、誤差増幅器１４０の出力端を遅延回路８０に接続したものであり、この構成では、誤差増幅器１４０によって昇圧コンバータ３０の出力電圧を基準電圧Ｖｒ（例えば昇圧前の電圧）と比較することにより、昇圧コンバータ３０の動作状態を検出する。
【００９６】
また、本実施形態では、図２に示す電源装置１０の遅延回路８０として図４に示したようにコンデンサ８２を適用する形態とした場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１２に示すようにタイマー回路１４４を適用する形態とすることもできる。この場合は、遅延回路８０としてコンデンサ８２を適用した場合に比較して、より正確に遅延時間を設定することができる。
【００９７】
また、本実施形態では、図５におけるコンデンサ７６’の作用によって電源出力の停止を常時遅延させる場合について説明したが、本発明はこれに限定されるものではなく、電源装置１０に外部からの制御信号（以下、外部出力制御信号という）によって遅延することなく電源出力を停止することができる機能を有させる場合には、例えば、図１３に示すようなスイッチング素子（トランジスタ）１４８によって構成されたリセット回路１４６を適用する形態とすることもできる。
【００９８】
同図に示す形態は、図５に示した形態に比較して、コンデンサ７６’のプラス側端子に、ベース端子に上記外部出力制御信号が入力されるように構成されたスイッチング素子１４８のエミッタ端子が接続されており、コンデンサ７６’のマイナス側端子にスイッチング素子１４８のコレクタ端子が接続されており、更に外部出力制御信号が昇圧コンバータ制御回路４０にも入力されるように構成されている。
【００９９】
この構成において、外部出力制御信号によって電源出力を停止する場合には、外部出力制御信号によって昇圧コンバータ制御回路４０を停止すると共に、スイッチング素子１４８の作用によって遅延手段としてのコンデンサ７６’を強制的にリセットする。これによって、直ちにＤＣ／ＤＣコンバータ５０を停止することができ、従って直ちに電源出力を停止することができる。
【０１００】
また、本実施形態に係る電源装置１０では、起動時や無負荷時・軽負荷時等に昇圧コンバータ制御回路４０への供給電力が不足し、これに起因して昇圧コンバータ３０において起動不良や間欠動作が発生する場合があり、この場合、故障でないにも関わらず正常に動作していないものと誤検出してしまう恐れがある。この場合の対策として、例えば図１４に示す形態を適用することができる。以下に該形態について説明する。
１．ＤＣ／ＤＣコンバータ制御回路６０用の電源（以下、制御回路用電源という）５８の電源ラインを分岐して昇圧コンバータ制御回路４０の電源ラインにダイオード５９を介して接続する。
２．ＤＣ／ＤＣコンバータ５０の起動回路（図６の抵抗１１０及びコンデンサ１１４）の時定数を昇圧コンバータ３０の起動回路（図６の抵抗１００及びコンデンサ１０２）の時定数よりも早くなるように設定する。
３．制御回路用電源５８から供給される電圧を、定格負荷状態では昇圧コンバータ制御回路４０用の電源電圧よりも低く設定されていて昇圧コンバータ制御回路４０に供給されないが、起動時や無負荷時・軽負荷時に補助巻線７２に誘起される電圧が低下したときのみ昇圧コンバータ制御回路４０に供給される電圧となるように設定する。
【０１０１】
以上のように構成することによって、起動時や無負荷時・軽負荷時等に昇圧コンバータ制御回路４０の電力が不足する事態を回避することができるので、昇圧コンバータ３０の起動不良、間欠動作等を防止することができ、従って故障でないにも関わらず正常に動作していないものと誤検出してしまうことを防止することができる。
【０１０２】
また、本実施形態では、図２に示すように、本発明の第１の電源回路として昇圧コンバータ３０を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１５に示すようにスイッチング素子１５２、ダイオード１５４、ブーストチョーク１５６、コンデンサ１５８等を含んで構成された降圧コンバータ１５０を適用する形態とすることもできる。この場合も、本実施形態と同様の効果を奏することができる。また、本発明の第２の電源回路としてＤＣ／ＤＣコンバータ５０とは異なる電源回路を適用する形態とすることもできることはいうまでもない。
【０１０３】
更に、本実施形態では、本発明の電源装置を図６に示すように構成した場合について説明したが、本発明はこれに限定されるものではなく、図６に示した各部とも同様の機能を有するものを適用する形態とすることができることはいうまでもない。例えば、図６におけるＤＣ／ＤＣコンバータ制御回路６０はスイッチングレギュレータＩＣである商品名Ｍ５１９９５ＡＰ／ＦＰ（三菱電機株式会社製）を適用して構成することもできる。この場合は、省スペースを実現できる。
【０１０４】
【発明の効果】
請求項１に記載の電源装置によれば、検出手段によって第１の電源回路の動作状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、かつ該検出結果に基づいて第２の電源回路を確実に停止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された前記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる、という効果が得られる。
【０１０５】
また、請求項２及び請求項３に記載の電源装置によれば、検出手段によってスイッチング手段を備えた第１の電源回路のスイッチング状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、第１の電源回路に故障が発生した場合でも、第２の電源回路を介した電源出力が負荷に供給されることを防止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された前記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる、という効果が得られる。
【図面の簡単な説明】
【図１】請求項１記載の発明の説明に供するクレーム対応図である。
【図２】実施の形態に係る電源装置の概略構成を示すブロック図（一部回路図）である。
【図３】図２における動作検出回路の回路構成を示す回路図である。
【図４】図２における遅延回路の回路構成を示す回路図である。
【図５】実施の形態に係る電源装置のやや詳細な構成を示すブロック図（一部回路図）である。
【図６】実施の形態に係る電源装置の詳細な構成を示す回路図（一部ブロック図）である。
【図７】実施の形態に係る電源装置の作用の説明に供する電源装置の主要部分の波形図である。
【図８】実施の形態に係る動作検出回路の別の回路構成を示す回路図である。
【図９】実施の形態に係る動作検出回路の更に別の回路構成を示す回路図である。
【図１０】実施の形態に係る動作検出回路の更に別の回路構成を示す回路図である。
【図１１】実施の形態に係る動作検出回路の更に別の回路構成を示す回路図である。
【図１２】実施の形態に係る遅延回路の別の回路構成を示す回路図である。
【図１３】実施の形態に係る電源装置の別の構成を示すブロック図（一部回路図）である。
【図１４】実施の形態に係る電源装置の更に別の構成を示すブロック図（一部回路図）である。
【図１５】実施の形態に係る電源装置の更に別の構成を示すブロック図（一部回路図）である。
【符号の説明】
１０電源装置
２０整流回路
３０昇圧コンバータ（第１の電源回路、チョッパ型力率改善電源回路）
４０昇圧コンバータ制御回路
５０ＤＣ／ＤＣコンバータ（第２の電源回路）
６０ＤＣ／ＤＣコンバータ制御回路（制御手段）
７０動作検出回路（検出手段）
８０遅延回路（遅延手段）
９０交流電源

Claims

第１の電源回路と該第１の電源回路の後段に接続された第２の電源回路とを備えた電源装置であって、
前記第１の電源回路の動作状態を検出する検出手段と、
前記検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力する遅延手段と、
前記遅延手段から出力された前記検出手段による検出結果が、前記第１の電源回路の正常動作状態を示す場合に前記第２の電源回路の動作を維持させ、前記第１の電源回路の異常動作状態を示す場合に前記第２の電源回路の動作を停止させる制御手段と、
を備えた電源装置。
スイッチング手段を備えた第１の電源回路と該第１の電源回路の後段に接続された第２の電源回路とを備えた電源装置であって、
前記第１の電源回路に備えられたスイッチング手段のスイッチング状態を検出する検出手段と、
前記検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力する遅延手段と、
前記遅延手段から出力された前記検出手段による検出結果が、前記第１の電源回路の正常動作状態を示す場合に前記第２の電源回路の動作を維持させ、前記第１の電源回路の異常動作状態を示す場合に前記第２の電源回路の動作を停止させる制御手段と、
を備えた電源装置。
前記第１の電源回路がチョッパ型力率改善電源回路であることを特徴とする請求項２記載の電源装置。
前記第１の電源回路がチョークコイルを備えるものである場合に、前記検出手段は、前記チョークコイルに対して補助巻線を設け、該補助巻線に誘起される電圧を検出することにより前記状態を検出する
ことを特徴とする請求項１又は請求項２記載の電源装置。
前記検出手段は、前記チョッパ型力率改善電源回路に設けられたチョークコイルに対して補助巻線を設け、該補助巻線に誘起される電圧を検出することにより前記スイッチング状態を検出する
ことを特徴とする請求項３記載の電源装置。
前記第１の電源回路がスイッチング素子を備えるものである場合に、前記検出手段は、前記スイッチング素子に流れる電流をカレントトランスで検出することにより前記動作状態を検出する
ことを特徴とする請求項１記載の電源装置。
前記検出手段は、前記第１の電源回路に設けられたスイッチング素子に流れる電流をカレントトランスで検出することにより前記スイッチング状態を検出する
ことを特徴とする請求項２又は請求項３記載の電源装置。
前記第１の電源回路を昇圧コンバータとし、該昇圧コンバータを制御するための制御手段に供給する電源として、前記昇圧コンバータのチョークコイルに補助巻線を設け、該補助巻線に誘起される電圧を平滑コンデンサによって平滑したものを適用すると共に、前記平滑コンデンサを前記遅延手段として兼用して用いた
ことを特徴とする請求項１記載の電源装置。
外部からの信号によって前記第２の電源回路の動作を強制的に停止する機能を備え、前記外部からの信号に応じて前記第１の電源回路を制御する制御手段を停止する構成とすると共に、前記遅延手段を強制的にリセットするリセット回路を備えた
ことを特徴とする請求項１記載の電源装置。
前記遅延手段を、容量が許容される瞬時停電時間に相当する大きさとされたコンデンサとした
ことを特徴とする請求項１記載の電源装置。