JP3627573B2

JP3627573B2 - Power supply

Info

Publication number: JP3627573B2
Application number: JP13286299A
Authority: JP
Inventors: 恒一東
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1999-05-13
Filing date: 1999-05-13
Publication date: 2005-03-09
Anticipated expiration: 2019-05-13
Also published as: JP2000324808A

Description

【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、直列に接続された２つの電源回路を含んで構成された電源装置に関する。
【０００２】
【従来の技術】
従来より、入力電源の変動が大きな場合や、入力電源の投入時に入力電圧の落ち込みが大きな場合等に、電源装置の入力側に昇圧チョッパ電源回路等の電源回路を付加し、後段の電源回路に対する入力電圧を安定化するように構成された電源装置、すなわち直列に接続された２つの電源回路を含んで構成された電源装置があり、この種の電源装置の制御に関する技術として、特開平５−１１５１７２号公報及び特開平６−２１５８８６号公報の各公報に記載の技術があった。
【０００３】
特開平５−１１５１７２号公報記載の技術は、昇圧チョッパの出力にＤＣ／ＤＣコンバータを接続した構成の電源装置に関するものであり、昇圧チョッパが完全に立ち上がった状態でＤＣ／ＤＣコンバータを起動させる、或いは昇圧チョッパの出力電圧がＤＣ／ＤＣコンバータの最大入力電圧を供給することができる電圧以上になってからＤＣ／ＤＣコンバータを起動させるものである。これらによって、昇圧チョッパの出力容量を従来より小さくすることができる。
【０００４】
また、特開平６−２１５８８６号公報記載の技術は、昇圧チョッパ回路の出力にインバータ（自励式又は自励他励式）を接続した回路において、昇圧チョッパ動作後にインバータを動作させる動作制御手段を持ち、インバータ起動時における異常発振を防止することができるものである。
【０００５】
ところが、上記特開平５−１１５１７２号公報記載の技術では、前段側の昇圧チョッパが故障等によって動作を停止した場合であっても、後段側のＤＣ／ＤＣコンバータは動作を停止せず、該ＤＣ／ＤＣコンバータの構成部品の焼損等が発生し易くなり、安全性が低い、という問題点があった。
【０００６】
上記特開平６−２１５８８６号公報記載の技術においても、起動順序のみを決定するものであるため、同様の問題点があった。
【０００７】
この問題点を解決し得る技術として、特開平６−２４５５２９号公報及び特開平１０−３３７０２３号公報の各公報記載の技術があった。
【０００８】
特開平６−２４５５２９号公報記載の技術は、昇圧型力率改善回路とスイッチング回路を含むスイッチング電源において、力率改善回路の出力電圧を検出し、電圧の低下があった場合には力率改善回路の入力又は出力に設けたスイッチを遮断するものであり、これによって、力率改善回路が故障し、入力電流が増加して回路が焼損することを防止することができる。
【０００９】
また、特開平１０−３３７０２３号公報記載の技術は、ＤＣ／ＤＣコンバータの前段に力率改善回路を備えた、所謂２コンバータ方式のスイッチング電源装置において、力率改善回路への入力電圧が遮断された場合であっても、ＤＣ／ＤＣコンバータを制御する制御回路が動作中であるときには力率改善回路に設けられた平滑コンデンサから力率改善回路を制御する制御回路に動作を継続させるための動作電圧を供給するものであり、これによってスイッチング電源装置としての所定の保持時間（入力電圧が遮断された時点から電源出力が所定割合（例えば９０％）に低下するまでの時間）を確保することができると共に、上記平滑コンデンサが放電した後にＤＣ／ＤＣコンバータを制御する制御回路を停止させることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記特開平６−２４５５２９号公報記載の技術では、昇圧型力率改善回路の出力電圧設定値と入力電圧のピーク電圧に差がない場合、昇圧型力率改善回路の故障を検出することができない、という問題点があった。従ってこの場合はスイッチを遮断することができず、上記の問題点、すなわち整流回路及び昇圧型力率改善回路の構成部品の焼損等が発生し易くなり、安全性が低い、という問題点を回避することができない。
【００１１】
すなわち、例えば、最大入力電圧ピーク値が３７４Ｖで、昇圧型力率改善回路の出力電圧が３７０〜３８０Ｖに設定されている場合、上記特開平６−２４５５２９号公報記載の技術では、昇圧型力率改善回路の故障を検出することはできない。
【００１２】
また、上記特開平６−２４５５２９号公報記載の技術では、正常状態であるにも関わらず昇圧型力率改善回路が瞬時停電等に起因して停止した場合、後段側のスイッチング電源が即座に停止してしまう恐れがある、という問題点があった。この場合、所定の保持時間が確保できないため、当該電源装置に接続された負荷側において誤動作等が発生する場合がある。
【００１３】
一方、特開平１０−３３７０２３号公報記載の技術では、ＤＣ／ＤＣコンバータを制御する制御回路が動作しているか否かを検出し、動作している場合に力率改善回路を制御する制御回路への電源供給を力率改善回路に設けられた平滑コンデンサから行なっているので、力率改善回路が平滑コンデンサへの充電が停止されない程度に故障した場合（例えば、スイッチング素子のみがオープンで故障した場合）には、力率改善回路を制御する制御回路への電源供給が停止されることがなく、この場合には力率改善回路が正常に動作していないにも関わらず、電源出力を停止することができない、という問題点があった。この場合も、整流回路及び力率改善回路の構成部品の焼損等が発生し易くなり、安全性が低い、という問題点を回避することができない。
【００１４】
また、特開平１０−３３７０２３号公報記載の技術では、ＤＣ／ＤＣコンバータを制御する制御回路が動作しているか否かを検出し、動作している場合に力率改善回路を制御する制御回路への電源供給を力率改善回路に設けられた平滑コンデンサから行なっているので、該平滑コンデンサに蓄積されたエネルギーの消費時間が短くなり、所定の保持時間を確保することができない場合がある、という問題点があった。
【００１５】
本発明は上記問題点を解消するために成されたものであり、前段側の電源回路が正常に動作しているか否かを確実に検出することができ、該検出結果に基づいて後段側の電源回路を確実に停止することができると共に、所定の保持時間を確保することができる電源装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の電源装置は、第１の電源回路と該第１の電源回路の後段に接続された第２の電源回路とを備えた電源装置であって、前記第１の電源回路の動作状態を検出する検出手段と、前記検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力する遅延手段と、前記遅延手段から出力された前記検出手段による検出結果が、前記第１の電源回路の正常動作状態を示す場合に前記第２の電源回路の動作を維持させ、前記第１の電源回路の異常動作状態を示す場合に前記第２の電源回路の動作を停止させる制御手段と、を備えている。
【００１７】
以下に、図１のクレーム対応図を参照しながら、請求項１記載の電源装置の作用を説明する。同図に示すように、請求項１記載の電源装置によれば、検出手段Ｃによって第１の電源回路Ａの動作状態が検出され、遅延手段Ｄによって検出手段Ｃによる検出結果が許容される瞬時停電時間に相当する時間遅延されて出力される。なお、第１の電源回路Ａはコンバータ回路及びインバータ回路の何れでもよく、更にチョッパ回路であってもよい。また、遅延手段Ｄとしては、タイマー回路等のデジタル遅延回路やコンデンサ、ディレイライン等を適用することができる。遅延手段Ｄとしてコンデンサを適用する場合は、該コンデンサの容量を許容される瞬時停電時間に相当する大きさとすることが好ましい。
【００１８】
また、請求項１に記載の電源装置では、制御手段Ｅにより、遅延手段Ｄから出力された検出手段Ｃによる検出結果が、第１の電源回路Ａの正常動作状態を示す場合に第２の電源回路Ｂの動作が維持され、第１の電源回路Ａの異常動作状態を示す場合に第２の電源回路Ｂの動作が停止される。なお、第２の電源回路Ｂとしては、コンバータ回路及びインバータ回路等を適用することができる。
【００１９】
このように、請求項１に記載の電源装置によれば、検出手段によって第１の電源回路の動作状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、かつ該検出結果に基づいて第２の電源回路を確実に停止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる。
【００２０】
また、請求項２記載の電源装置は、スイッチング手段を備えた第１の電源回路と該第１の電源回路の後段に接続された第２の電源回路とを備えた電源装置であって、前記第１の電源回路に備えられたスイッチング手段のスイッチング状態を検出する検出手段と、前記検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力する遅延手段と、前記遅延手段から出力された前記検出手段による検出結果が、前記第１の電源回路の正常動作状態を示す場合に前記第２の電源回路の動作を維持させ、前記第１の電源回路の異常動作状態を示す場合に前記第２の電源回路の動作を停止させる制御手段と、を備えている。
【００２１】
請求項２に記載の電源装置によれば、検出手段によってスイッチング手段を備えた第１の電源回路のスイッチング状態が検出され、遅延手段によって前記検出手段による検出結果が許容される瞬時停電時間に相当する時間遅延されて出力され、制御手段によって上記遅延手段から出力された上記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作が維持され、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作が停止される。なお、第２の電源回路としては、コンバータ回路及びインバータ回路等を適用することができる。
【００２２】
このように、請求項２に記載の電源装置によれば、検出手段によってスイッチング手段を備えた第１の電源回路のスイッチング状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、第１の電源回路に故障が発生した場合でも、第２の電源回路を介した電源出力が負荷に供給されることを防止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された前記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる。
【００２３】
また、請求項２記載の発明におけるスイッチング手段を備えた第１の電源回路としては、請求項３記載の発明のように、チョッパ型力率改善電源回路を適用することができる。
【００２４】
なお、上記請求項１及び請求項２記載の電源装置において、前記第１の電源回路がチョークコイルを備えるものである場合には、前記検出手段は、前記チョークコイルに対して補助巻線を設け、該補助巻線に誘起される電圧を検出することにより前記動作状態を検出する形態とすることができる。これによって、検出手段は第１の電源回路の動作状態を確実に検出することができる。
【００２５】
同様に、上記請求項３記載の電源装置において、前記検出手段は、前記チョッパ型力率改善電源回路に設けられたチョークコイルに対して補助巻線を設け、該補助巻線に誘起される電圧を検出することにより前記スイッチング状態を検出する形態とすることができる。これによって、検出手段はチョッパ型力率改善電源回路のスイッチング状態を確実に検出することができる。
【００２６】
また、上記請求項１記載の電源装置において、前記第１の電源回路がスイッチング素子を備えるものである場合には、前記検出手段は、前記スイッチング素子に流れる電流をカレントトランスで検出することにより前記動作状態を検出する形態とすることができる。これによって、検出手段は第１の電源回路の動作状態を確実に検出することができる。
【００２７】
同様に、上記請求項２及び請求項３記載の電源装置において、前記検出手段は、前記第１の電源回路に設けられたスイッチング素子に流れる電流をカレントトランスで検出することにより前記スイッチング状態を検出する形態とすることができる。これによって、検出手段は第１の電源回路のスイッチング状態を確実に検出することができる。
【００２８】
また、上記請求項１記載の電源装置において、前記第１の電源回路が昇圧コンバータである場合には、該昇圧コンバータを制御するための制御手段に供給する電源として、前記昇圧コンバータのチョークコイルに補助巻線を設け、該補助巻線に誘起される電圧を平滑コンデンサによって平滑したものを適用すると共に、前記平滑コンデンサを前記遅延手段として兼用して用いる形態とすることができる。
【００２９】
この場合は、前記平滑コンデンサを前記遅延手段として兼用しているので、低コスト化及び省スペースを実現することができる。
【００３０】
更に、上記請求項１記載の電源装置において、外部からの信号によって前記第２の電源回路の動作を強制的に停止する機能を備える場合には、前記外部からの信号に応じて前記第１の電源回路を制御する制御手段を停止する構成とすると共に、前記遅延手段を強制的にリセットするリセット回路を備える構成とする形態を適用することができる。このように構成することによって、遅延なく直ちに第２の電源回路の動作を停止することができる。
【００３１】
【発明の実施の形態】
以下、図面を参照して、本発明の電源装置の実施の形態について詳細に説明する。
【００３２】
（構成）
まず、図２を参照して、本実施形態に係る電源装置１０の構成について説明する。同図に示すように、本実施形態に係る電源装置１０は、交流電源９０から出力された正弦波交流を全波整流するダイオードブリッジからなる整流回路２０と、チョッパ型力率改善電源回路として機能する昇圧コンバータ３０と、該昇圧コンバータ３０の作動を制御する昇圧コンバータ制御回路４０と、上記昇圧コンバータ３０によって昇圧された電圧を所望の電圧に降圧するＤＣ／ＤＣコンバータ５０と、該ＤＣ／ＤＣコンバータ５０の作動を制御するＤＣ／ＤＣコンバータ制御回路６０と、上記昇圧コンバータ３０が正常に動作しているか否かを検出する動作検出回路７０と、該動作検出回路７０の出力信号を遅延して出力する遅延回路８０と、を含んで構成されている。
【００３３】
昇圧コンバータ３０は、ブーストチョーク３２、ＭＯＳ型ＦＥＴによって構成されたスイッチング素子３４、整流用のダイオード３６、及び平滑用のコンデンサ３８を含んで構成されている。
【００３４】
ブーストチョーク３２の一方の端子は整流回路２０の一方の出力端に接続されており、ブーストチョーク３２の他方の端子はスイッチング素子３４のドレイン端子に接続されており、更にスイッチング素子３４のソース端子は整流回路２０の他方の出力端に接続されている。すなわち、ブーストチョーク３２及びスイッチング素子３４は整流回路２０の出力端に直列に接続されている。
【００３５】
また、スイッチング素子３４のドレイン端子はダイオード３６のアノード端子にも接続されており、ダイオード３６のカソード端子はコンデンサ３８のプラス側端子に接続されており、更にコンデンサ３８のマイナス側端子はスイッチング素子３４のソース端子に接続されている。すなわち、ダイオード３６及びコンデンサ３８はスイッチング素子３４のドレイン端子とソース端子との間に直列に接続されている。
【００３６】
更に、コンデンサ３８の両端子（プラス側端子及びマイナス側端子）はＤＣ／ＤＣコンバータ５０の入力端に接続されており、スイッチング素子３４のゲート端子は昇圧コンバータ制御回路４０のＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ（パルス幅変調）、以下同様）信号Ｐ１を出力する出力端に接続されている。
【００３７】
一方、本実施形態に係る電源装置１０の動作検出回路７０は、図３に示すように、補助巻線７２、整流用のダイオード７４、及び平滑用のコンデンサ７６を含んで構成されており、補助巻線７２は上記昇圧コンバータ３０に設けられたブーストチョーク３２の２次巻線として設けられ、該補助巻線７２の一方の端子はダイオード７４のアノード端子に接続されており、ダイオード７４のカソード端子はコンデンサ７６の一方の端子及び遅延回路８０の一方の入力端に接続されている。また、補助巻線７２の他方の端子はコンデンサ７６の他方の端子及び遅延回路８０の他方の入力端に接続されている。
【００３８】
また、本実施形態に係る電源装置１０の遅延回路８０は、図４に示すように、許容される瞬時停電時間（保持時間）に相当する容量を有するコンデンサ８２によって構成されており、動作検出回路７０の一方の出力端（図３におけるコンデンサ７６の一方の端子）にコンデンサ８２のプラス側端子及びＤＣ／ＤＣコンバータ制御回路６０の一方の入力端が接続されており、動作検出回路７０の他方の出力端（図３におけるコンデンサ７６の他方の端子）にコンデンサ８２のマイナス側端子及びＤＣ／ＤＣコンバータ制御回路６０の他方の入力端が接続されている。
【００３９】
図５には、以上の構成に対して、更に、昇圧コンバータ制御回路４０への電源供給を補助巻線７２に誘起された電圧を利用して行なうように構成した場合の電源装置１０の全体構成が示されている。なお、同図における図２乃至図４と同様の部分については同一の符号を付して、その説明を省略する。
【００４０】
同図に示すように、この電源装置１０には昇圧コンバータ制御回路４０に対する電源供給部として起動用の抵抗１００及び平滑用のコンデンサ１０２が備えられており、抵抗１００の両端子は各々ブーストチョーク３２の他方の端子及びコンデンサ１０２のプラス側端子に接続されている。
【００４１】
また、コンデンサ１０２の両端子（プラス側端子及びマイナス側端子）は各々昇圧コンバータ制御回路４０の電源入力端に接続されている。
【００４２】
また、コンデンサ１０２のプラス側端子はダイオード１０４を介してダイオード７４のカソード端子に、コンデンサ１０２のマイナス側端子は補助巻線７２の他方の端子に、各々接続されている。
【００４３】
このように、コンデンサ１０２と動作検出回路７０における平滑用のコンデンサ７６とをダイオード１０４を介して接続することにより、動作検出回路７０の平滑用のコンデンサ７６と遅延回路８０を構成するコンデンサ８２（図４参照）とを兼用して１つのコンデンサ７６’として構成することができる。
【００４４】
以上のように昇圧コンバータ制御回路４０の電源供給部は構成されているので、電源装置１０の起動開始時には、抵抗１００を介してコンデンサ１０２に蓄積されるエネルギーが昇圧コンバータ制御回路４０の電源として用いられ、昇圧コンバータ３０が動作を開始して補助巻線７２に誘起された電圧が所定値を越えた時点で、この補助巻線７２に誘起された電圧によってコンデンサ１０２に蓄積されるエネルギーが昇圧コンバータ制御回路４０の電源として用いられる。
【００４５】
図６には、以上の構成において、昇圧コンバータ制御回路４０、ＤＣ／ＤＣコンバータ５０及びＤＣ／ＤＣコンバータ制御回路６０の内部構成をより詳細に示した回路図（一部ブロック図）が示されている。なお、同図における図２乃至図５と同様の部分については同一の符号を付して、その説明を省略する。
【００４６】
同図に示すように、この電源装置１０には、抵抗９４Ａ及び抵抗９４Ｂによって構成された直列回路がコンデンサ３８の両端に並列に接続されている。この直列回路によって、抵抗９４Ａ及び抵抗９４Ｂの各々の抵抗値の比率に応じて昇圧コンバータ３０の出力電圧（コンデンサ３８の端子間電圧であり、以下、昇圧コンバータ出力電圧という）Ｖｏの分圧が行なわれる。
【００４７】
一方、昇圧コンバータ制御回路４０は、誤差増幅器４１、基準電源４２、乗算器４３、変流器４４、差動増幅器４５、及びＰＷＭ回路４６を備えている。
【００４８】
誤差増幅器４１の一方の入力端は上記抵抗９４Ａ及び抵抗９４Ｂの接続点に接続されており、他方の入力端はマイナス端子が接地された基準電源４２のプラス端子に接続されている。従って誤差増幅器４１では、抵抗９４Ａ及び抵抗９４Ｂによって分圧された昇圧コンバータ出力電圧Ｖｏの基準電源４２によって印加される基準電圧Ｖｓに対する誤差を検出して該誤差に応じた信号を出力する。
【００４９】
誤差増幅器４１の出力端は、一方の入力端が整流回路２０の一方の出力端に接続された乗算器４３の他方の入力端に接続されており、乗算器４３の出力端は差動増幅器４５の一方の入力端に接続されている。
【００５０】
また、変流器４４は整流回路２０の他方の出力端に接続されており、差動増幅器４５の他方の入力端は変流器４４の出力端に接続されており、更に差動増幅器４５の出力端は、出力端が昇圧コンバータ３０のスイッチング素子３４におけるゲート端子に接続されたＰＷＭ回路４６の入力端に接続されている。
【００５１】
従って、昇圧コンバータ３０のブーストチョーク３２を流れる電流Ｉ１が変流器４４によって検出され、その低周波成分の信号が差動増幅器４５の他方の入力端に入力される。また、ＰＷＭ回路４６は差動増幅器４５の差動出力に従って動作し、差動出力が最小になるようにスイッチング素子３４の断続を制御するＰＷＭ信号Ｐ１のデューティを変化させる。
【００５２】
一方、ＤＣ／ＤＣコンバータ５０は、トランス５１、ＭＯＳ型ＦＥＴで構成されたスイッチング素子５２、及び整流平滑回路５７を含んで構成されている。トランス５１の１次巻線の一方の端子は昇圧コンバータ３０におけるコンデンサ３８のプラス側端子に接続されており、他方の端子はスイッチング素子５２のドレイン端子に接続されており、更にスイッチング素子５２のソース端子はコンデンサ３８のマイナス側端子に接続されている。
【００５３】
整流平滑回路５７はダイオード５３、ダイオード５４、チョークコイル５５、及びコンデンサ５６を含んで構成されている。ダイオード５３のアノード端子はトランス５１の２次巻線の一方の端子に接続されており、ダイオード５３のカソード端子はダイオード５４のカソード端子及びチョークコイル５５の一方の端子に接続されており、チョークコイル５５の他方の端子はコンデンサ５６のプラス側端子に接続されており、更にコンデンサ５６のマイナス側端子はダイオード５４のアノード端子及びトランス５１の２次巻線の他方の端子に接続されている。
【００５４】
以上のように構成されたＤＣ／ＤＣコンバータ５０におけるコンデンサ５６の両端が電源装置１０の電源出力端であり、該電源出力端に負荷９２が接続される。
【００５５】
また、コンデンサ５６の両端子間には、抵抗９６Ａ及び抵抗９６Ｂによって構成された直列回路が接続されている。この直列回路によって、抵抗９６Ａ及び抵抗９６Ｂの各々の抵抗値の比率に応じてＤＣ／ＤＣコンバータ５０の出力電圧（以下、ＤＣ／ＤＣコンバータ出力電圧という）Ｖｏｕｔの分圧が行なわれる。
【００５６】
一方、ＤＣ／ＤＣコンバータ制御回路６０は、誤差増幅器６１、基準電源６２、ＰＷＭ回路６３、及びオン／オフ制御回路６４を備えている。
【００５７】
誤差増幅器６１の一方の入力端は上記抵抗９６Ａ及び抵抗９６Ｂの接続点に接続されており、他方の入力端はマイナス端子が接地された基準電源６２のプラス端子に接続されている。従って誤差増幅器６１では、抵抗９６Ａ及び抵抗９６Ｂによって分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔの基準電源６２によって印加される基準電圧Ｖｂに対する誤差を検出して該誤差に応じた信号を出力する。
【００５８】
誤差増幅器６１の出力端はＰＷＭ回路６３の一方の入力端に接続されており、ＰＷＭ回路６３の出力端はＤＣ／ＤＣコンバータ５０におけるスイッチング素子５２のベース端子に接続されている。また、ＰＷＭ回路６３の他方の入力端には、入力端がコンデンサ７６’のプラス側端子に接続されたオン／オフ制御回路６４の出力端に接続されている。
【００５９】
ＰＷＭ回路６３は誤差増幅器６１から入力された信号に基づいてＰＷＭ信号Ｐ２を生成してスイッチング素子５２に入力する機能を有している。また、オン／オフ制御回路６４は、コンデンサ７６’を介して入力された信号（以下、ＤＣ／ＤＣコンバータ制御信号という）Ｓｃの電圧レベルが所定値（昇圧コンバータ３０が正常に動作している際におけるＤＣ／ＤＣコンバータ制御信号Ｓｃの最低電圧値）Ｖｍ以上である場合に昇圧コンバータ３０が正常に動作しているものと見なして、ＰＷＭ回路６３に対して出力する制御信号をＰＷＭ信号Ｐ２の出力を指示する旨の状態とし、逆にＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが上記所定値Ｖｍ未満である場合には昇圧コンバータ３０が正常に動作していないものと見なして、ＰＷＭ回路６３に対して出力する上記制御信号をＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態とする。なお、本実施形態では、上記所定値Ｖｍは予め実験的に求めたものが適用される。
【００６０】
なお、ＤＣ／ＤＣコンバータ制御信号Ｓｃは、コンデンサ７６’によって所定の遅延時間（許容される瞬時停電時間）だけ遅延されるものであるので、昇圧コンバータ３０が正常に動作している状態から瞬時停電や故障等に起因して異常動作に陥った場合には、オン／オフ制御回路６４ではＤＣ／ＤＣコンバータ制御信号Ｓｃに基づいて、昇圧コンバータ３０が正常な動作から異常動作に移行した時点から上記所定の遅延時間だけ遅れたタイミングで昇圧コンバータ３０の異常動作を検知することになる。従って、この場合は、オン／オフ制御回路６４からＰＷＭ回路６３に対して出力される制御信号も、上記所定の遅延時間に応じた時間だけ遅延されたタイミングで、ＰＷＭ信号Ｐ２の出力を指示する旨の状態から出力の停止を指示する旨の状態へと移行される。
【００６１】
一方、トランス５１には、両端子にダイオード１１２及びコンデンサ１１４によって構成された整流平滑回路が接続された補助巻線１１６が設けられており、更に該整流平滑回路のコンデンサ１１４の両端子がＤＣ／ＤＣコンバータ制御回路６０の電源入力端に接続されており、コンデンサ１１４の両端子間電圧をＤＣ／ＤＣコンバータ制御回路６０の電源として供給するように構成されている。
【００６２】
また、コンデンサ１１４のプラス側端子は起動用の抵抗１１０を介してコンデンサ３８のプラス側端子に接続されている。従って、電源装置１０の起動開始時には、抵抗１１０を介してコンデンサ１１４に蓄積されるエネルギーがＤＣ／ＤＣコンバータ制御回路６０の電源として用いられ、ＤＣ／ＤＣコンバータ５０が動作を開始して補助巻線１１６に誘起される電圧が所定値を越えた時点で、この補助巻線１１６に誘起された電圧によってコンデンサ１１４に蓄積されるエネルギーがＤＣ／ＤＣコンバータ制御回路６０の電源として用いられる。
【００６３】
昇圧コンバータ３０が本発明の第１の電源回路及びチョッパ型力率改善電源回路に、ＤＣ／ＤＣコンバータ５０が本発明の第２の電源回路に、ＤＣ／ＤＣコンバータ制御回路６０が本発明の制御手段に、動作検出回路７０が本発明の検出手段に、遅延回路８０が本発明の遅延手段に、各々相当する。
【００６４】
（作用）
次に、図６を参照して、本実施形態に係る電源装置１０の各部の作用について説明する。
【００６５】
交流電源９０から入力された正弦波交流は整流回路２０によって全波整流されて昇圧コンバータ３０に入力される。
【００６６】
一方、昇圧コンバータ制御回路４０における差動増幅器４５では、昇圧コンバータ入力電圧Ｖｉの波形と、ブーストチョーク３２を流れる電流Ｉ１の波形とが比較され、電流Ｉ１の波形が昇圧コンバータ入力電圧Ｖｉの波形に追従して変化するように、ＰＷＭ回路４６によってスイッチング素子３４のオン時間が変えられる。
【００６７】
スイッチング素子３４がオンされているとき、整流回路２０からスイッチング素子３４を通してブーストチョーク３２に電流が流れて、ブーストチョーク３２にエネルギーが蓄積される。このオン期間の電流の増加量は、昇圧コンバータ入力電圧Ｖｉに比例すると共にオン時間に比例する。
【００６８】
スイッチング素子３４がオフされると、ブーストチョーク３２に蓄積されたエネルギーの放出による電流が整流回路２０の出力に重畳されてコンデンサ３８に供給される。
【００６９】
昇圧コンバータ入力電圧Ｖｉの波形と、ブーストチョーク３２を流れる電流Ｉ１の波形との比較によって行なわれるパルス幅制御は、昇圧コンバータ入力電圧Ｖｉが大きいほどスイッチング素子３４のオン時間を短くするように作用する。この制御によって電流Ｉ１の波形の変化が、昇圧コンバータ入力電圧Ｖｉの波形にほぼ等しくなる。すなわち、交流入力側から見ると、入力電圧と入力電流とがほぼ同じ波形で、あたかも負荷が抵抗である場合とほぼ同じ状態になる。
【００７０】
一方、抵抗９４Ａ及び抵抗９４Ｂによって分圧された昇圧コンバータ出力電圧Ｖｏは誤差増幅器４１によって基準電源４２による基準電圧Ｖｓと比較され、上記分圧された昇圧コンバータ出力電圧Ｖｏが基準電圧Ｖｓより大きいほど乗算器４３の乗数が小さくされる。この乗算器４３は上記昇圧コンバータ入力電圧Ｖｉの波形信号が通る回路であるので、上記分圧された昇圧コンバータ出力電圧Ｖｏが高すぎるとスイッチング素子３４のオン時間が短くされ、反対に低すぎるとスイッチング素子３４のオン時間が長くされ、従って上記分圧された昇圧コンバータ出力電圧Ｖｏを基準電圧Ｖｓに近づけるように作用する。
【００７１】
なお、このように昇圧コンバータ３０が作動している際に、補助巻線７２、ダイオード７４、及びコンデンサ７６’によって構成された動作検出回路７０及び遅延回路８０からは補助巻線７２に誘起された電圧を整流及び平滑し、かつ遅延したＤＣ／ＤＣコンバータ制御信号ＳｃがＤＣ／ＤＣコンバータ制御回路６０のオン／オフ制御回路６４に対して常時出力されている。
【００７２】
そしてオン／オフ制御回路６４では、上述したように、入力しているＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが所定値Ｖｍ以上である場合にはＰＷＭ回路６３に対して出力する制御信号をＰＷＭ信号Ｐ２の出力を指示する旨の状態とし、ＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが上記所定値Ｖｍ未満である場合にはＰＷＭ回路６３に対して出力する上記制御信号をＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態としている。
【００７３】
以上のように昇圧コンバータ３０及び昇圧コンバータ制御回路４０によって生成された昇圧コンバータ出力電圧Ｖｏが入力されたＤＣ／ＤＣコンバータ５０では、スイッチング素子５２のオン／オフに応じてトランス５１の１次巻線への昇圧コンバータ出力電圧Ｖｏの印加／非印加が制御され、これに応じてトランス５１の２次巻線には電圧が誘起され、整流平滑回路５７によって整流かつ平滑されてＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが生成される。
【００７４】
一方、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは抵抗９６Ａ及び抵抗９６Ｂによって分圧され、該分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが誤差増幅器６１の一方の入力端に入力される。誤差増幅器６１の他方の入力端には基準電源６２によって基準電圧Ｖｂが印加されており、誤差増幅器６１からは上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔと、基準電圧Ｖｂとの誤差に応じた信号がＰＷＭ回路６３に入力される。
【００７５】
ＰＷＭ回路６３では、オン／オフ制御回路６４から入力されている制御信号がＰＷＭ信号Ｐ２の出力を指示する旨の状態である際には、誤差増幅器６１から入力されている上記誤差に応じた信号に基づいて上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが基準電圧Ｖｂに一致するようにＰＷＭ信号Ｐ２のデューティが制御される。ここで、上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔを大きくする場合はＰＷＭ信号Ｐ２のデューティを大きくし、上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔを小さくする場合はＰＷＭ信号Ｐ２のデューティを小さくすればよい。
【００７６】
このＰＷＭ信号Ｐ２はスイッチング素子５２に入力されてＰＷＭ信号Ｐ２のデューティに応じてスイッチング素子５２がオン／オフを繰り返すことによって上記分圧されたＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔが基準電圧Ｖｂと一致するように制御される。
【００７７】
一方、オン／オフ制御回路６４から入力されている制御信号がＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態である場合には、ＰＷＭ回路６３はＰＷＭ信号Ｐ２のスイッチング素子５２への出力を停止する。従って、この場合、すなわち、昇圧コンバータ３０が正常に動作していない場合には、ＤＣ／ＤＣコンバータ５０の動作が停止される。
【００７８】
ここで、ＤＣ／ＤＣコンバータ制御回路６０のオン／オフ制御回路６４に入力されているＤＣ／ＤＣコンバータ制御信号Ｓｃは遅延手段としてのコンデンサ７６’によって上記所定の遅延時間だけ遅延されているので、正常に動作している昇圧コンバータ３０が瞬時停電等に起因して突然停止した場合には、ＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルは上記遅延時間に応じた時間だけ遅れて低下する。従って、オン／オフ制御回路６４からＰＷＭ回路６３に出力されている制御信号のＰＷＭ信号Ｐ２の出力の停止を指示する旨の状態への移行のタイミングも上記遅延時間に応じた時間だけ遅れることになり、従ってＰＷＭ回路６３からスイッチング素子５２に対して出力されているＰＷＭ信号Ｐ２の出力停止も上記遅延時間に応じた時間だけ遅れることになる。
【００７９】
すなわち、昇圧コンバータ３０の動作が異常状態となった場合であってもＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは所定の遅延時間は正常状態で維持されるので、上記異常状態の原因が瞬時停電によるものである場合には、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは低下することなく正常状態で維持され、上記異常状態の原因が昇圧コンバータ３０の故障によるものである場合には上記遅延時間に応じた時間の経過後にＤＣ／ＤＣコンバータ出力が停止することになる。
【００８０】
次に、図６及び図７を参照して、電源装置１０の正常動作時において瞬時停電が発生する場合の、電源装置１０の動作開始から動作停止に至るまでの電源装置１０の作用について説明する。なお、図７は本実施形態に係る電源装置１０の主要部分の波形図である。
【００８１】
交流電源９０から整流回路２０への正弦波交流の入力が開始（オン）されると、コンデンサ３８にエネルギーが経時的に蓄積されて昇圧コンバータ出力電圧Ｖｏが徐々に上昇する。
【００８２】
これと同時に、起動用の抵抗１００を介してコンデンサ１０２にエネルギーが経時的に蓄積されると共に、起動用の抵抗１１０を介してコンデンサ１１４にエネルギーが経時的に蓄積され、昇圧コンバータ制御回路４０及びＤＣ／ＤＣコンバータ制御回路６０の各々の電源電圧も徐々に上昇する。その後、昇圧コンバータ制御回路４０への電源供給は、補助巻線７２に誘起される電圧が所定値を越えた時点で補助巻線７２に誘起された電圧によってコンデンサ１０２に蓄積されるエネルギーによって行なわれる。また、ＤＣ／ＤＣコンバータ制御回路６０への電源供給は、補助巻線１１６に誘起される電圧が所定値を越え、かつＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが所定値Ｖｍを越えた時点で補助巻線１１６に誘起された電圧によってコンデンサ１１４に蓄積されるエネルギーによって行なわれる。
【００８３】
そして昇圧コンバータ制御回路４０の立ち上がり時間経過後でＤＣ／ＤＣコンバータ制御信号Ｓｃの電圧レベルが所定値Ｖｍを越えた時点でオン／オフ制御回路６４からＰＷＭ回路６３へ出力されている制御信号がＰＷＭ信号Ｐ２の出力を指示する旨の状態とされて、ＰＷＭ回路６３からスイッチング素子５２へのＰＷＭ信号Ｐ２の出力が開始される。従って、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは、この時点から出力が開始される。
【００８４】
その後、昇圧コンバータ出力電圧Ｖｏ、昇圧コンバータ制御回路４０の電源電圧、ＤＣ／ＤＣコンバータ制御信号Ｓｃ、ＤＣ／ＤＣコンバータ制御回路６０の電源電圧、及びＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは各々所定の設定値に維持されて昇圧コンバータ３０及びＤＣ／ＤＣコンバータ５０は正常動作状態とされる。
【００８５】
この状態において瞬時停電が発生した場合、該瞬時停電の区間ではいうまでもなく交流電源９０からの入力電圧及び入力電流は０（零）となるが、昇圧コンバータ出力電圧Ｖｏは、この時点でコンデンサ３８に蓄積されているエネルギーが徐々に消費されることにより徐々に低下することになる。
【００８６】
また、昇圧コンバータ制御回路４０の電源電圧も、この時点でコンデンサ１０２に蓄積されているエネルギーが徐々に消費されることにより徐々に低下すると共に、ＤＣ／ＤＣコンバータ制御回路６０の電源電圧も、この時点でコンデンサ１１４に蓄積されているエネルギーが徐々に消費されることにより徐々に低下することになる。
【００８７】
ところが、ＤＣ／ＤＣコンバータ制御信号Ｓｃはコンデンサ７６’の作用によって電圧レベルが低下するタイミングが所定の遅延時間だけ遅れるので、瞬時停電の区間内では電圧レベルが低下することはない。従って、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔのレベルが低下することもない。
【００８８】
その後、交流電源９０から整流回路２０への正弦波交流の入力が停止（オフ）されると、昇圧コンバータ出力電圧Ｖｏが徐々に低下し、これに応じて昇圧コンバータ制御回路４０及びＤＣ／ＤＣコンバータ制御回路６０の各々の電源電圧が低下するが、この際にも、上記の瞬時停電の区間と同様に、ＤＣ／ＤＣコンバータ制御信号Ｓｃは上記所定の遅延時間だけ遅れて低下する。
【００８９】
従って、ＤＣ／ＤＣコンバータ出力電圧Ｖｏｕｔは交流電源９０からの正弦波交流の入力が停止したタイミングから上記所定の遅延時間だけ遅れたタイミングで０（零）となり、所定の保持時間を確保することができる。
【００９０】
以上詳細に説明したように、本実施形態に係る電源装置１０では、動作検出回路７０によって昇圧コンバータ３０の動作状態を検出しているので、該昇圧コンバータ３０が正常に動作しているか否かを確実に検出することができ、かつ該検出結果に基づいてＤＣ／ＤＣコンバータ５０を確実に停止することができると共に、遅延回路８０によって動作検出回路７０による検出結果を遅延して出力し、かつこの遅延回路８０の出力に基づいてＤＣ／ＤＣコンバータ５０のオン／オフを制御しているので、ＤＣ／ＤＣコンバータ５０の停止を遅延させることができ、従って所定の保持時間を確保することができ、瞬時停電に起因するＤＣ／ＤＣコンバータ５０の停止を防止することができる。
【００９１】
なお、本実施形態では、図２に示す電源装置１０の動作検出回路７０を図３に示したようにブーストチョーク３２に対して補助巻線７２を設けることにより、該補助巻線７２に誘起される電圧を検出する形態とした場合について説明したが、本発明はこれに限定されるものではなく、動作検出回路７０としては、例えば、図８乃至図１１に示す何れかの形態を適用することもできる。
【００９２】
図８に示す形態は、ブーストチョーク３２の他方の端子（ダイオード３６のアノード端子）とスイッチング素子３４のドレイン端子との間にカレントトランス１２０の１次巻線を接続し、該カレントトランス１２０の２次巻線側にダイオード１２２及びコンデンサ１２４からなる整流平滑回路を設けたものであり、この構成では、スイッチング素子３４を流れる電流をカレントトランス１２０で電圧に変換し、それを上記整流平滑回路によって整流かつ平滑した電圧によって昇圧コンバータ３０の動作状態を検出する。
【００９３】
また、図９に示す形態は、ブーストチョーク３２の一方の端子と整流回路２０（図９では図示せず）の一方の出力端との間にカレントトランス１２６の１次巻線を接続し、カレントトランス１２６の２次巻線側にダイオード１２８及びコンデンサ１３０からなる整流平滑回路を設けたものであり、この構成でも図８に示した構成と同様に、昇圧コンバータ３０を流れる電流をカレントトランス１２６で電圧に変換し、それを上記整流平滑回路によって整流かつ平滑した電圧によって昇圧コンバータ３０の動作状態を検出する。
【００９４】
また、図１０に示す形態は、ブーストチョーク３２の他方の端子（ダイオード３６のアノード端子）を分岐してダイオード１３２を介してコンデンサ１３６及び抵抗１３８を含んで構成されたハイパスフィルタ１３４を設けたものであり、この構成では、ハイパスフィルタ１３４によってスイッチング周波数の電圧を検出し、該検出した電圧によって昇圧コンバータ３０の動作状態を検出する。
【００９５】
更に、図１１に示す形態は、ダイオード３６のカソード端子を分岐して、他方の端子に基準電源１４２による基準電圧Ｖｒが印加された誤差増幅器１４０の一方の入力端に接続し、誤差増幅器１４０の出力端を遅延回路８０に接続したものであり、この構成では、誤差増幅器１４０によって昇圧コンバータ３０の出力電圧を基準電圧Ｖｒ（例えば昇圧前の電圧）と比較することにより、昇圧コンバータ３０の動作状態を検出する。
【００９６】
また、本実施形態では、図２に示す電源装置１０の遅延回路８０として図４に示したようにコンデンサ８２を適用する形態とした場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１２に示すようにタイマー回路１４４を適用する形態とすることもできる。この場合は、遅延回路８０としてコンデンサ８２を適用した場合に比較して、より正確に遅延時間を設定することができる。
【００９７】
また、本実施形態では、図５におけるコンデンサ７６’の作用によって電源出力の停止を常時遅延させる場合について説明したが、本発明はこれに限定されるものではなく、電源装置１０に外部からの制御信号（以下、外部出力制御信号という）によって遅延することなく電源出力を停止することができる機能を有させる場合には、例えば、図１３に示すようなスイッチング素子（トランジスタ）１４８によって構成されたリセット回路１４６を適用する形態とすることもできる。
【００９８】
同図に示す形態は、図５に示した形態に比較して、コンデンサ７６’のプラス側端子に、ベース端子に上記外部出力制御信号が入力されるように構成されたスイッチング素子１４８のエミッタ端子が接続されており、コンデンサ７６’のマイナス側端子にスイッチング素子１４８のコレクタ端子が接続されており、更に外部出力制御信号が昇圧コンバータ制御回路４０にも入力されるように構成されている。
【００９９】
この構成において、外部出力制御信号によって電源出力を停止する場合には、外部出力制御信号によって昇圧コンバータ制御回路４０を停止すると共に、スイッチング素子１４８の作用によって遅延手段としてのコンデンサ７６’を強制的にリセットする。これによって、直ちにＤＣ／ＤＣコンバータ５０を停止することができ、従って直ちに電源出力を停止することができる。
【０１００】
また、本実施形態に係る電源装置１０では、起動時や無負荷時・軽負荷時等に昇圧コンバータ制御回路４０への供給電力が不足し、これに起因して昇圧コンバータ３０において起動不良や間欠動作が発生する場合があり、この場合、故障でないにも関わらず正常に動作していないものと誤検出してしまう恐れがある。この場合の対策として、例えば図１４に示す形態を適用することができる。以下に該形態について説明する。
１．ＤＣ／ＤＣコンバータ制御回路６０用の電源（以下、制御回路用電源という）５８の電源ラインを分岐して昇圧コンバータ制御回路４０の電源ラインにダイオード５９を介して接続する。
２．ＤＣ／ＤＣコンバータ５０の起動回路（図６の抵抗１１０及びコンデンサ１１４）の時定数を昇圧コンバータ３０の起動回路（図６の抵抗１００及びコンデンサ１０２）の時定数よりも早くなるように設定する。
３．制御回路用電源５８から供給される電圧を、定格負荷状態では昇圧コンバータ制御回路４０用の電源電圧よりも低く設定されていて昇圧コンバータ制御回路４０に供給されないが、起動時や無負荷時・軽負荷時に補助巻線７２に誘起される電圧が低下したときのみ昇圧コンバータ制御回路４０に供給される電圧となるように設定する。
【０１０１】
以上のように構成することによって、起動時や無負荷時・軽負荷時等に昇圧コンバータ制御回路４０の電力が不足する事態を回避することができるので、昇圧コンバータ３０の起動不良、間欠動作等を防止することができ、従って故障でないにも関わらず正常に動作していないものと誤検出してしまうことを防止することができる。
【０１０２】
また、本実施形態では、図２に示すように、本発明の第１の電源回路として昇圧コンバータ３０を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１５に示すようにスイッチング素子１５２、ダイオード１５４、ブーストチョーク１５６、コンデンサ１５８等を含んで構成された降圧コンバータ１５０を適用する形態とすることもできる。この場合も、本実施形態と同様の効果を奏することができる。また、本発明の第２の電源回路としてＤＣ／ＤＣコンバータ５０とは異なる電源回路を適用する形態とすることもできることはいうまでもない。
【０１０３】
更に、本実施形態では、本発明の電源装置を図６に示すように構成した場合について説明したが、本発明はこれに限定されるものではなく、図６に示した各部とも同様の機能を有するものを適用する形態とすることができることはいうまでもない。例えば、図６におけるＤＣ／ＤＣコンバータ制御回路６０はスイッチングレギュレータＩＣである商品名Ｍ５１９９５ＡＰ／ＦＰ（三菱電機株式会社製）を適用して構成することもできる。この場合は、省スペースを実現できる。
【０１０４】
【発明の効果】
請求項１に記載の電源装置によれば、検出手段によって第１の電源回路の動作状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、かつ該検出結果に基づいて第２の電源回路を確実に停止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された前記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる、という効果が得られる。
【０１０５】
また、請求項２及び請求項３に記載の電源装置によれば、検出手段によってスイッチング手段を備えた第１の電源回路のスイッチング状態を検出しているので、第１の電源回路が正常に動作しているか否かを確実に検出することができ、第１の電源回路に故障が発生した場合でも、第２の電源回路を介した電源出力が負荷に供給されることを防止することができると共に、遅延手段によって検出手段による検出結果を許容される瞬時停電時間に相当する時間遅延して出力し、かつこの遅延手段から出力された前記検出手段による検出結果が、第１の電源回路の正常動作状態を示す場合に第２の電源回路の動作を維持させ、第１の電源回路の異常動作状態を示す場合に第２の電源回路の動作を停止しているので、第２の電源回路の停止を遅延させることができ、従って所定の保持時間を確保することができる、という効果が得られる。
【図面の簡単な説明】
【図１】請求項１記載の発明の説明に供するクレーム対応図である。
【図２】実施の形態に係る電源装置の概略構成を示すブロック図（一部回路図）である。
【図３】図２における動作検出回路の回路構成を示す回路図である。
【図４】図２における遅延回路の回路構成を示す回路図である。
【図５】実施の形態に係る電源装置のやや詳細な構成を示すブロック図（一部回路図）である。
【図６】実施の形態に係る電源装置の詳細な構成を示す回路図（一部ブロック図）である。
【図７】実施の形態に係る電源装置の作用の説明に供する電源装置の主要部分の波形図である。
【図８】実施の形態に係る動作検出回路の別の回路構成を示す回路図である。
【図９】実施の形態に係る動作検出回路の更に別の回路構成を示す回路図である。
【図１０】実施の形態に係る動作検出回路の更に別の回路構成を示す回路図である。
【図１１】実施の形態に係る動作検出回路の更に別の回路構成を示す回路図である。
【図１２】実施の形態に係る遅延回路の別の回路構成を示す回路図である。
【図１３】実施の形態に係る電源装置の別の構成を示すブロック図（一部回路図）である。
【図１４】実施の形態に係る電源装置の更に別の構成を示すブロック図（一部回路図）である。
【図１５】実施の形態に係る電源装置の更に別の構成を示すブロック図（一部回路図）である。
【符号の説明】
１０電源装置
２０整流回路
３０昇圧コンバータ（第１の電源回路、チョッパ型力率改善電源回路）
４０昇圧コンバータ制御回路
５０ＤＣ／ＤＣコンバータ（第２の電源回路）
６０ＤＣ／ＤＣコンバータ制御回路（制御手段）
７０動作検出回路（検出手段）
８０遅延回路（遅延手段）
９０交流電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply device, and more particularly to a power supply device configured to include two power supply circuits connected in series.
[0002]
[Prior art]
Conventionally, a power supply circuit such as a boost chopper power supply circuit has been added to the input side of the power supply when the input power supply fluctuation is large or the input voltage drops significantly when the input power is turned on. There is a power supply device configured to stabilize an input voltage, that is, a power supply device configured to include two power supply circuits connected in series. No. 115172 and Japanese Patent Application Laid-Open No. Hei 6-215886.
[0003]
The technology described in Japanese Patent Laid-Open No. 5-115172 relates to a power supply device having a configuration in which a DC / DC converter is connected to the output of a boost chopper, and the DC / DC converter is started in a state where the boost chopper is completely up. Alternatively, the DC / DC converter is started after the output voltage of the step-up chopper becomes equal to or higher than a voltage that can supply the maximum input voltage of the DC / DC converter. As a result, the output capacity of the step-up chopper can be made smaller than before.
[0004]
Further, the technique described in Japanese Patent Laid-Open No. 6-215886 has an operation control means for operating an inverter after a boost chopper operation in a circuit in which an inverter (self-excited type or self-excited separately excited type) is connected to the output of the boost chopper circuit, It is possible to prevent abnormal oscillation when the inverter is started.
[0005]
However, in the technique described in Japanese Patent Laid-Open No. 5-115172, even if the step-up chopper stops operating due to a failure or the like, the DC / DC converter on the rear stage does not stop the operation. There is a problem that the component parts of the DC / DC converter are easily burned out and the safety is low.
[0006]
The technique described in JP-A-6-215886 also has the same problem because it determines only the starting order.
[0007]
As a technique that can solve this problem, there are techniques described in JP-A-6-245529 and JP-A-10-337023.
[0008]
In the technology described in Japanese Patent Laid-Open No. 6-245529, in a switching power supply including a step-up type power factor correction circuit and a switching circuit, the output voltage of the power factor correction circuit is detected, and the power factor is improved when the voltage drops. The switch provided at the input or output of the circuit is cut off, and this can prevent the power factor correction circuit from failing and the input current from increasing to burn out the circuit.
[0009]
In addition, the technique described in Japanese Patent Laid-Open No. 10-337023 is a so-called two-converter switching power supply device having a power factor correction circuit in the previous stage of a DC / DC converter, and the input voltage to the power factor correction circuit is cut off. Even when the control circuit for controlling the DC / DC converter is in operation, the control circuit for controlling the power factor correction circuit operates from the smoothing capacitor provided in the power factor correction circuit. As a switching power supply device, a predetermined holding time (time from when the input voltage is cut off until the power supply output is reduced to a predetermined rate (for example, 90%)) can be secured. In addition, the control circuit for controlling the DC / DC converter can be stopped after the smoothing capacitor is discharged.
[0010]
[Problems to be solved by the invention]
However, in the technique described in Japanese Patent Laid-Open No. 6-245529, when there is no difference between the output voltage setting value of the boost type power factor correction circuit and the peak voltage of the input voltage, a failure of the boost type power factor improvement circuit is detected. There was a problem that it was not possible. Therefore, in this case, the switch cannot be cut off, and the above problem, that is, the problem that the components of the rectifier circuit and the boost type power factor correction circuit are easily burned out and the safety is low is avoided. Can not do it.
[0011]
That is, for example, when the maximum input voltage peak value is 374 V and the output voltage of the boost type power factor correction circuit is set to 370 to 380 V, the technique described in the above-mentioned Japanese Patent Application Laid-Open No. 6-245529 uses the boost type power factor. The failure of the improvement circuit cannot be detected.
[0012]
Further, in the technique described in Japanese Patent Laid-Open No. 6-245529, when the boost type power factor correction circuit is stopped due to an instantaneous power failure or the like despite being in a normal state, the switching power supply on the rear stage side is immediately stopped. There was a problem that there is a risk of it. In this case, since a predetermined holding time cannot be secured, a malfunction or the like may occur on the load side connected to the power supply device.
[0013]
On the other hand, in the technique described in Japanese Patent Laid-Open No. 10-337023, it is detected whether or not the control circuit for controlling the DC / DC converter is operating, and when it is operating, the control circuit controls the power factor correction circuit. Because the power factor is supplied from the smoothing capacitor provided in the power factor correction circuit, the power factor correction circuit fails to the extent that charging to the smoothing capacitor is not stopped (for example, when only the switching element is open and fails) ), The power supply to the control circuit that controls the power factor correction circuit is not stopped. In this case, the power output is stopped even though the power factor correction circuit is not operating normally. There was a problem that it was not possible. Also in this case, it is difficult to avoid the problem that the components of the rectifier circuit and the power factor correction circuit are easily burned out and the safety is low.
[0014]
Further, in the technique described in Japanese Patent Laid-Open No. 10-337023, it is detected whether or not a control circuit that controls the DC / DC converter is operating, and when it is operating, the control circuit that controls the power factor correction circuit is detected. Since the power supply is performed from the smoothing capacitor provided in the power factor correction circuit, the consumption time of the energy stored in the smoothing capacitor is shortened, and the predetermined holding time may not be secured. There was a problem.
[0015]
The present invention has been made to solve the above problems, and can reliably detect whether or not the power circuit on the front side is operating normally, and based on the detection result, An object of the present invention is to provide a power supply apparatus that can reliably stop a power supply circuit and can secure a predetermined holding time.
[0016]
[Means for Solving the Problems]
To achieve the above object, the power supply device according to claim 1 is a power supply device including a first power supply circuit and a second power supply circuit connected to a subsequent stage of the first power supply circuit, Detecting means for detecting an operating state of the first power supply circuit; and a detection result by the detecting means. Time equivalent to the allowable instantaneous power failure time Delay means for outputting after delay, and said delay means From output When the detected result by the detection means indicates the normal operation state of the first power supply circuit, the operation of the second power supply circuit is maintained, and the abnormal operation state of the first power supply circuit is indicated. Of the second power supply circuit Stop operation Control means.
[0017]
The operation of the power supply apparatus according to claim 1 will be described below with reference to the claim correspondence diagram of FIG. As shown in the figure, according to the power supply device of the first aspect, the operation state of the first power supply circuit A is detected by the detection means C, and the detection result by the detection means C is detected by the delay means D. Time equivalent to the allowable instantaneous power failure time Output is delayed. The first power supply circuit A may be either a converter circuit or an inverter circuit, and may be a chopper circuit. As the delay means D, a digital delay circuit such as a timer circuit, a capacitor, a delay line, or the like can be applied. When a capacitor is applied as the delay means D, it is preferable that the capacity of the capacitor is set to a size corresponding to an allowable instantaneous power failure time.
[0018]
In the power supply device according to claim 1, the delay means D is controlled by the control means E. From output When the detection result obtained by the detection means C indicates the normal operation state of the first power supply circuit A, the operation of the second power supply circuit B is maintained, and the abnormal operation state of the first power supply circuit A is indicated. Of the second power supply circuit B Operation stopped Is done. Note that a converter circuit, an inverter circuit, and the like can be applied as the second power supply circuit B.
[0019]
Thus, according to the power supply device of the first aspect, since the operation state of the first power supply circuit is detected by the detection means, it is ensured whether or not the first power supply circuit is operating normally. And the second power supply circuit can be reliably stopped based on the detection result, and the detection result by the detection means can be detected by the delay means. Time equivalent to the allowable instantaneous power failure time Output with delay, and this delay means From output When the detection result by the detected detecting means indicates the normal operation state of the first power supply circuit, the operation of the second power supply circuit is maintained, and the abnormal operation state of the first power supply circuit is indicated. Of the second power circuit Action The Stop Therefore, the stop of the second power supply circuit can be delayed, and therefore a predetermined holding time can be secured.
[0020]
The power supply device according to claim 2 is a power supply device including a first power supply circuit including a switching unit and a second power supply circuit connected to a subsequent stage of the first power supply circuit, Detecting means for detecting a switching state of the switching means provided in the first power supply circuit; Delay means for outputting the detection result by the detection means with a time delay corresponding to the allowable instantaneous power failure time, and output from the delay means Detection result by the detection means When the normal operation state of the first power supply circuit is indicated, the operation of the second power supply circuit is maintained and the abnormal operation state of the first power supply circuit is indicated. Of the second power supply circuit Stop operation Control means.
[0021]
According to the power supply device of claim 2, the switching state of the first power supply circuit provided with the switching means is detected by the detection means, The delay means outputs the detection result delayed by a time corresponding to the momentary power failure time allowed by the detection means, By control means Output from the delay means Detection result by the above detection means However, when the operation of the second power supply circuit is maintained when the normal operation state of the first power supply circuit is indicated and the abnormal operation state of the first power supply circuit is indicated. Of the second power circuit Action But Stop Is done. Note that a converter circuit, an inverter circuit, or the like can be used as the second power supply circuit.
[0022]
Thus, according to the power supply device of the second aspect, since the switching state of the first power supply circuit including the switching means is detected by the detection means, the first power supply circuit operates normally. Whether or not the power supply output via the second power supply circuit is supplied to the load can be prevented even if a failure occurs in the first power supply circuit. In addition, the detection result by the detection means is output by the delay means with a time delay corresponding to the allowable instantaneous power failure time, and the detection result by the detection means output from the delay means is normal for the first power supply circuit. When the operation state is indicated, the operation of the second power supply circuit is maintained, and when the abnormal operation state of the first power supply circuit is indicated, the operation of the second power supply circuit is stopped. Stops can be delayed, thus ensuring a certain holding time .
[0023]
Further, as the first power supply circuit having the switching means in the invention described in claim 2, a chopper type power factor correction power supply circuit can be applied as in the invention described in claim 3.
[0024]
When the first power supply circuit includes a choke coil, the detection unit includes an auxiliary winding for the choke coil. The operation state can be detected by detecting the voltage induced in the auxiliary winding. Thereby, the detection means can reliably detect the operating state of the first power supply circuit.
[0025]
Similarly, in the power supply device according to claim 3, the detection means provides an auxiliary winding for the choke coil provided in the chopper type power factor correction power supply circuit, and a voltage induced in the auxiliary winding. The switching state can be detected by detecting. Thereby, the detection means can reliably detect the switching state of the chopper type power factor correction power supply circuit.
[0026]
Further, in the power supply device according to claim 1, when the first power supply circuit includes a switching element, the detection unit detects the current flowing through the switching element with a current transformer, thereby detecting the current. It can be set as the form which detects an operation state. Thereby, the detection means can reliably detect the operating state of the first power supply circuit.
[0027]
Similarly, in the power supply apparatus according to claim 2 and claim 3, the detection means detects the switching state by detecting a current flowing in a switching element provided in the first power supply circuit with a current transformer. It can be set as a form to do. As a result, the detection means can reliably detect the switching state of the first power supply circuit.
[0028]
Further, in the power supply device according to claim 1, when the first power supply circuit is a boost converter, the choke coil of the boost converter is used as a power supply to be supplied to control means for controlling the boost converter. A configuration in which an auxiliary winding is provided and a voltage induced in the auxiliary winding is smoothed by a smoothing capacitor is applied, and the smoothing capacitor is also used as the delay means.
[0029]
In this case, since the smoothing capacitor is also used as the delay means, cost reduction and space saving can be realized.
[0030]
Further, in the power supply device according to claim 1, in the case where a function for forcibly stopping the operation of the second power supply circuit by an external signal is provided, the first power supply is controlled according to the external signal. It is possible to apply a configuration in which the control means for controlling the power supply circuit is stopped and the reset means for forcibly resetting the delay means is provided. With this configuration, the operation of the second power supply circuit can be stopped immediately without delay.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of a power supply device of the present invention will be described in detail with reference to the drawings.
[0032]
(Constitution)
First, the configuration of the power supply device 10 according to the present embodiment will be described with reference to FIG. As shown in the figure, the power supply device 10 according to the present embodiment functions as a rectifier circuit 20 composed of a diode bridge for full-wave rectification of a sinusoidal alternating current output from an alternating current power supply 90, and a chopper type power factor improving power supply circuit. A boost converter 30 that controls the operation of the boost converter 30, a DC / DC converter 50 that steps down the voltage boosted by the boost converter 30 to a desired voltage, and the DC / DC converter. 50, a DC / DC converter control circuit 60 for controlling the operation, an operation detection circuit 70 for detecting whether or not the boost converter 30 is operating normally, and an output signal from the operation detection circuit 70 is delayed and output. And a delay circuit 80.
[0033]
The step-up converter 30 includes a boost choke 32, a switching element 34 composed of a MOS FET, a rectifying diode 36, and a smoothing capacitor 38.
[0034]
One terminal of the boost choke 32 is connected to one output terminal of the rectifier circuit 20, the other terminal of the boost choke 32 is connected to the drain terminal of the switching element 34, and the source terminal of the switching element 34 is The other output terminal of the rectifier circuit 20 is connected. That is, the boost choke 32 and the switching element 34 are connected in series to the output terminal of the rectifier circuit 20.
[0035]
The drain terminal of the switching element 34 is also connected to the anode terminal of the diode 36, the cathode terminal of the diode 36 is connected to the plus side terminal of the capacitor 38, and the minus side terminal of the capacitor 38 is further switched to the switching element 34. Connected to the source terminal. That is, the diode 36 and the capacitor 38 are connected in series between the drain terminal and the source terminal of the switching element 34.
[0036]
Further, both terminals (plus side terminal and minus side terminal) of the capacitor 38 are connected to the input terminal of the DC / DC converter 50, and the gate terminal of the switching element 34 is PWM (Pulse Width Modulation) of the boost converter control circuit 40. (Pulse Width Modulation), and so on.
[0037]
On the other hand, as shown in FIG. 3, the operation detection circuit 70 of the power supply device 10 according to the present embodiment includes an auxiliary winding 72, a rectifying diode 74, and a smoothing capacitor 76. The winding 72 is provided as a secondary winding of the boost choke 32 provided in the boost converter 30, and one terminal of the auxiliary winding 72 is connected to the anode terminal of the diode 74, and the cathode terminal of the diode 74 Is connected to one terminal of the capacitor 76 and one input terminal of the delay circuit 80. The other terminal of the auxiliary winding 72 is connected to the other terminal of the capacitor 76 and the other input terminal of the delay circuit 80.
[0038]
Further, as shown in FIG. 4, the delay circuit 80 of the power supply device 10 according to the present embodiment includes a capacitor 82 having a capacity corresponding to an allowable instantaneous power failure time (holding time). The positive side terminal of the capacitor 82 and one input terminal of the DC / DC converter control circuit 60 are connected to one output terminal (one terminal of the capacitor 76 in FIG. 3). The negative terminal of the capacitor 82 and the other input terminal of the DC / DC converter control circuit 60 are connected to the output terminal (the other terminal of the capacitor 76 in FIG. 3).
[0039]
In FIG. 5, in addition to the above configuration, the entire configuration of the power supply apparatus 10 in the case where the power supply to the boost converter control circuit 40 is further performed using the voltage induced in the auxiliary winding 72. It is shown. Note that the same parts in FIG. 2 to FIG. 4 are denoted by the same reference numerals, and description thereof is omitted.
[0040]
As shown in the figure, the power supply device 10 is provided with a starting resistor 100 and a smoothing capacitor 102 as a power supply section for the boost converter control circuit 40, and both terminals of the resistor 100 are respectively connected to a boost choke 32. Are connected to the other terminal of the capacitor 102 and the positive terminal of the capacitor 102.
[0041]
Further, both terminals (plus side terminal and minus side terminal) of the capacitor 102 are respectively connected to the power supply input terminals of the boost converter control circuit 40.
[0042]
The positive terminal of the capacitor 102 is connected to the cathode terminal of the diode 74 via the diode 104, and the negative terminal of the capacitor 102 is connected to the other terminal of the auxiliary winding 72.
[0043]
In this way, the capacitor 102 and the smoothing capacitor 76 in the operation detection circuit 70 are connected via the diode 104, whereby the smoothing capacitor 76 in the operation detection circuit 70 and the capacitor 82 constituting the delay circuit 80 (FIG. 4)) and can be configured as one capacitor 76 '.
[0044]
Since the power supply unit of the boost converter control circuit 40 is configured as described above, the energy stored in the capacitor 102 via the resistor 100 is used as the power supply for the boost converter control circuit 40 when the power supply device 10 starts to start. When the boost converter 30 starts operating and the voltage induced in the auxiliary winding 72 exceeds a predetermined value, the energy stored in the capacitor 102 by the voltage induced in the auxiliary winding 72 is converted into the boost converter. Used as a power source for the control circuit 40.
[0045]
FIG. 6 is a circuit diagram (partial block diagram) showing in more detail the internal configuration of the boost converter control circuit 40, the DC / DC converter 50, and the DC / DC converter control circuit 60 in the above configuration. Yes. In addition, the same code | symbol is attached | subjected about the part similar to FIG. 2 thru | or FIG. 5 in the figure, and the description is abbreviate | omitted.
[0046]
As shown in the figure, in the power supply device 10, a series circuit constituted by a resistor 94 A and a resistor 94 B is connected in parallel to both ends of a capacitor 38. By this series circuit, the output voltage of the boost converter 30 (which is a voltage across the terminals of the capacitor 38, hereinafter referred to as the boost converter output voltage) Vo is divided according to the ratio of the resistance values of the resistors 94A and 94B. It is.
[0047]
On the other hand, the boost converter control circuit 40 includes an error amplifier 41, a reference power supply 42, a multiplier 43, a current transformer 44, a differential amplifier 45, and a PWM circuit 46.
[0048]
One input terminal of the error amplifier 41 is connected to the connection point of the resistor 94A and the resistor 94B, and the other input terminal is connected to the positive terminal of the reference power source 42 with the negative terminal grounded. Therefore, the error amplifier 41 detects an error of the boost converter output voltage Vo divided by the resistors 94A and 94B with respect to the reference voltage Vs applied by the reference power source 42, and outputs a signal corresponding to the error.
[0049]
The output terminal of the error amplifier 41 is connected to the other input terminal of the multiplier 43 whose one input terminal is connected to one output terminal of the rectifier circuit 20, and the output terminal of the multiplier 43 is the differential amplifier 45. Is connected to one input terminal.
[0050]
The current transformer 44 is connected to the other output terminal of the rectifier circuit 20. The other input terminal of the differential amplifier 45 is connected to the output terminal of the current transformer 44. The output terminal is connected to the input terminal of a PWM circuit 46 whose output terminal is connected to the gate terminal of the switching element 34 of the boost converter 30.
[0051]
Therefore, the current I 1 flowing through the boost choke 32 of the boost converter 30 is detected by the current transformer 44, and the low frequency component signal is input to the other input terminal of the differential amplifier 45. The PWM circuit 46 operates in accordance with the differential output of the differential amplifier 45, and changes the duty of the PWM signal P1 that controls the on / off of the switching element 34 so that the differential output is minimized.
[0052]
On the other hand, the DC / DC converter 50 includes a transformer 51, a switching element 52 configured by a MOS type FET, and a rectifying / smoothing circuit 57. One terminal of the primary winding of the transformer 51 is connected to the positive terminal of the capacitor 38 in the boost converter 30, the other terminal is connected to the drain terminal of the switching element 52, and the source of the switching element 52 is further connected. The terminal is connected to the negative terminal of the capacitor 38.
[0053]
The rectifying / smoothing circuit 57 includes a diode 53, a diode 54, a choke coil 55, and a capacitor 56. The anode terminal of the diode 53 is connected to one terminal of the secondary winding of the transformer 51, and the cathode terminal of the diode 53 is connected to the cathode terminal of the diode 54 and one terminal of the choke coil 55. The other terminal of 55 is connected to the plus terminal of the capacitor 56, and the minus terminal of the capacitor 56 is connected to the anode terminal of the diode 54 and the other terminal of the secondary winding of the transformer 51.
[0054]
Both ends of the capacitor 56 in the DC / DC converter 50 configured as described above are power output terminals of the power supply device 10, and a load 92 is connected to the power output terminal.
[0055]
A series circuit constituted by a resistor 96A and a resistor 96B is connected between both terminals of the capacitor 56. The series circuit divides the output voltage Vout of the DC / DC converter 50 (hereinafter referred to as DC / DC converter output voltage) Vout in accordance with the ratio of the resistance values of the resistors 96A and 96B.
[0056]
On the other hand, the DC / DC converter control circuit 60 includes an error amplifier 61, a reference power supply 62, a PWM circuit 63, and an on / off control circuit 64.
[0057]
One input terminal of the error amplifier 61 is connected to the connection point of the resistor 96A and the resistor 96B, and the other input terminal is connected to the positive terminal of the reference power supply 62 whose ground terminal is grounded. Therefore, the error amplifier 61 detects an error of the DC / DC converter output voltage Vout divided by the resistors 96A and 96B with respect to the reference voltage Vb applied by the reference power source 62, and outputs a signal corresponding to the error.
[0058]
The output terminal of the error amplifier 61 is connected to one input terminal of the PWM circuit 63, and the output terminal of the PWM circuit 63 is connected to the base terminal of the switching element 52 in the DC / DC converter 50. The other input terminal of the PWM circuit 63 is connected to the output terminal of the on / off control circuit 64 that is connected to the plus terminal of the capacitor 76 ′.
[0059]
The PWM circuit 63 has a function of generating a PWM signal P 2 based on the signal input from the error amplifier 61 and inputting the PWM signal P 2 to the switching element 52. Further, the on / off control circuit 64 has a voltage level of a signal Sc (hereinafter referred to as a DC / DC converter control signal) input via the capacitor 76 ′ at a predetermined value (when the boost converter 30 is operating normally). If the DC / DC converter control signal Sc at the minimum voltage value Vm is equal to or higher than Vm, the boost converter 30 is regarded as operating normally, and the control signal output to the PWM circuit 63 is output as the PWM signal P2. If the voltage level of the DC / DC converter control signal Sc is less than the predetermined value Vm, the boost converter 30 is regarded as not operating normally, and the PWM circuit 63 is informed. On the other hand, the control signal to be output is set to a state instructing to stop the output of the PWM signal P2. In the present embodiment, the predetermined value Vm is experimentally obtained in advance.
[0060]
Note that the DC / DC converter control signal Sc is delayed by a predetermined delay time (allowable instantaneous power failure time) by the capacitor 76 ', so that the instantaneous power failure occurs from the state where the boost converter 30 is operating normally. When an abnormal operation occurs due to a failure or the like, the on / off control circuit 64 starts the above operation from the time when the boost converter 30 shifts from a normal operation to an abnormal operation based on the DC / DC converter control signal Sc. Abnormal operation of boost converter 30 is detected at a timing delayed by a predetermined delay time. Therefore, in this case, the control signal output from the on / off control circuit 64 to the PWM circuit 63 also instructs the output of the PWM signal P2 at a timing delayed by a time corresponding to the predetermined delay time. The state of the effect is shifted to the state of instructing to stop the output.
[0061]
On the other hand, the transformer 51 is provided with an auxiliary winding 116 to which a rectifying / smoothing circuit constituted by a diode 112 and a capacitor 114 is connected at both terminals. Further, both terminals of the capacitor 114 of the rectifying / smoothing circuit are connected to DC / DC. It is connected to the power supply input terminal of the DC converter control circuit 60 and is configured to supply the voltage between both terminals of the capacitor 114 as the power supply of the DC / DC converter control circuit 60.
[0062]
Further, the plus side terminal of the capacitor 114 is connected to the plus side terminal of the capacitor 38 via the starting resistor 110. Therefore, when starting up the power supply device 10, the energy stored in the capacitor 114 via the resistor 110 is used as the power source of the DC / DC converter control circuit 60, and the DC / DC converter 50 starts operation and the auxiliary winding When the voltage induced in 116 exceeds a predetermined value, the energy stored in the capacitor 114 by the voltage induced in the auxiliary winding 116 is used as the power source of the DC / DC converter control circuit 60.
[0063]
The boost converter 30 is the first power circuit and the chopper type power factor improving power circuit of the present invention, the DC / DC converter 50 is the second power circuit of the present invention, and the DC / DC converter control circuit 60 is the control of the present invention. The operation detection circuit 70 corresponds to the detection means of the present invention, and the delay circuit 80 corresponds to the delay means of the present invention.
[0064]
(Function)
Next, with reference to FIG. 6, the operation of each part of the power supply device 10 according to the present embodiment will be described.
[0065]
The sine wave AC input from the AC power supply 90 is full-wave rectified by the rectifier circuit 20 and input to the boost converter 30.
[0066]
On the other hand, in differential amplifier 45 in boost converter control circuit 40, the waveform of boost converter input voltage Vi is compared with the waveform of current I1 flowing through boost choke 32, and the waveform of current I1 becomes the waveform of boost converter input voltage Vi. The on-time of the switching element 34 is changed by the PWM circuit 46 so as to follow and change.
[0067]
When the switching element 34 is on, a current flows from the rectifier circuit 20 through the switching element 34 to the boost choke 32, and energy is stored in the boost choke 32. The amount of increase in current during the ON period is proportional to the boost converter input voltage Vi and proportional to the ON time.
[0068]
When the switching element 34 is turned off, the current generated by the release of energy stored in the boost choke 32 is superimposed on the output of the rectifier circuit 20 and supplied to the capacitor 38.
[0069]
The pulse width control performed by comparing the waveform of the boost converter input voltage Vi and the waveform of the current I1 flowing through the boost choke 32 acts to shorten the on-time of the switching element 34 as the boost converter input voltage Vi increases. . By this control, the change in the waveform of the current I1 becomes substantially equal to the waveform of the boost converter input voltage Vi. That is, when viewed from the AC input side, the input voltage and the input current have substantially the same waveform, and are almost the same as if the load is a resistor.
[0070]
On the other hand, the boost converter output voltage Vo divided by the resistors 94A and 94B is compared with the reference voltage Vs by the reference power source 42 by the error amplifier 41, and as the divided boost converter output voltage Vo becomes larger than the reference voltage Vs. The multiplier of the multiplier 43 is reduced. Since the multiplier 43 is a circuit through which the waveform signal of the boost converter input voltage Vi passes, if the divided boost converter output voltage Vo is too high, the on-time of the switching element 34 is shortened. The on-time of the switching element 34 is lengthened, so that the divided boost converter output voltage Vo works to approach the reference voltage Vs.
[0071]
When the boost converter 30 is operating as described above, the operation detection circuit 70 and the delay circuit 80 constituted by the auxiliary winding 72, the diode 74, and the capacitor 76 ′ are induced in the auxiliary winding 72. A DC / DC converter control signal Sc that has been rectified and smoothed and delayed in voltage is constantly output to the on / off control circuit 64 of the DC / DC converter control circuit 60.
[0072]
In the on / off control circuit 64, as described above, when the voltage level of the input DC / DC converter control signal Sc is equal to or higher than the predetermined value Vm, the control signal output to the PWM circuit 63 is PWM. When the voltage level of the DC / DC converter control signal Sc is less than the predetermined value Vm, the control signal output to the PWM circuit 63 is output as the PWM signal P2. Is in a state of instructing to stop.
[0073]
In the DC / DC converter 50 to which the boost converter output voltage Vo generated by the boost converter 30 and the boost converter control circuit 40 is input as described above, the primary winding of the transformer 51 according to the on / off of the switching element 52. Application / non-application of the step-up converter output voltage Vo is controlled, and in response to this, a voltage is induced in the secondary winding of the transformer 51 and rectified and smoothed by the rectifying / smoothing circuit 57 to be output to the DC / DC converter output voltage. Vout is generated.
[0074]
On the other hand, the DC / DC converter output voltage Vout is divided by the resistors 96A and 96B, and the divided DC / DC converter output voltage Vout is input to one input terminal of the error amplifier 61. A reference voltage Vb is applied to the other input terminal of the error amplifier 61 by a reference power supply 62. The error amplifier 61 responds to an error between the divided DC / DC converter output voltage Vout and the reference voltage Vb. The received signal is input to the PWM circuit 63.
[0075]
In the PWM circuit 63, when the control signal input from the on / off control circuit 64 indicates the output of the PWM signal P2, the signal corresponding to the error input from the error amplifier 61 is output. The duty of the PWM signal P2 is controlled so that the divided DC / DC converter output voltage Vout matches the reference voltage Vb. Here, when the divided DC / DC converter output voltage Vout is increased, the duty of the PWM signal P2 is increased, and when the divided DC / DC converter output voltage Vout is decreased, the PWM signal P2 is increased. What is necessary is just to make a duty small.
[0076]
The PWM signal P2 is input to the switching element 52, and the switching element 52 repeats ON / OFF according to the duty of the PWM signal P2, so that the divided DC / DC converter output voltage Vout matches the reference voltage Vb. To be controlled.
[0077]
On the other hand, when the control signal input from the on / off control circuit 64 is in a state instructing to stop the output of the PWM signal P2, the PWM circuit 63 outputs the output of the PWM signal P2 to the switching element 52. Stop. Therefore, in this case, that is, when the boost converter 30 is not operating normally, the operation of the DC / DC converter 50 is stopped.
[0078]
Here, since the DC / DC converter control signal Sc input to the on / off control circuit 64 of the DC / DC converter control circuit 60 is delayed by the predetermined delay time by the capacitor 76 ′ as the delay means. When the normally operating boost converter 30 suddenly stops due to an instantaneous power failure or the like, the voltage level of the DC / DC converter control signal Sc decreases with a delay corresponding to the delay time. Therefore, the timing of the transition of the control signal output from the on / off control circuit 64 to the PWM circuit 63 to the state instructing the stop of the output of the PWM signal P2 is also delayed by the time corresponding to the delay time. Therefore, the output stop of the PWM signal P2 output from the PWM circuit 63 to the switching element 52 is also delayed by a time corresponding to the delay time.
[0079]
That is, even when the operation of the boost converter 30 is in an abnormal state, the DC / DC converter output voltage Vout is maintained in a normal state for a predetermined delay time. Therefore, the cause of the abnormal state is an instantaneous power failure. In some cases, the DC / DC converter output voltage Vout is maintained in a normal state without decreasing, and when the cause of the abnormal state is due to a failure of the boost converter 30, the passage of time corresponding to the delay time has elapsed. Later, the DC / DC converter output stops.
[0080]
Next, the operation of the power supply apparatus 10 from the start of operation of the power supply apparatus 10 to the stop of the operation when an instantaneous power failure occurs during normal operation of the power supply apparatus 10 will be described with reference to FIGS. 6 and 7. . FIG. 7 is a waveform diagram of main parts of the power supply device 10 according to the present embodiment.
[0081]
When sine wave alternating current input from the alternating current power supply 90 to the rectifier circuit 20 is started (turned on), energy is accumulated in the capacitor 38 with time, and the boost converter output voltage Vo gradually increases.
[0082]
At the same time, energy is accumulated in the capacitor 102 over time via the starting resistor 100, and energy is accumulated over time in the capacitor 114 via the starting resistor 110, and the boost converter control circuit 40 and Each power supply voltage of the DC / DC converter control circuit 60 also gradually increases. Thereafter, power is supplied to boost converter control circuit 40 by the energy stored in capacitor 102 by the voltage induced in auxiliary winding 72 when the voltage induced in auxiliary winding 72 exceeds a predetermined value. . The power supply to the DC / DC converter control circuit 60 is performed when the voltage induced in the auxiliary winding 116 exceeds a predetermined value and the voltage level of the DC / DC converter control signal Sc exceeds the predetermined value Vm. This is done by the energy stored in the capacitor 114 by the voltage induced in the auxiliary winding 116.
[0083]
The control signal output from the on / off control circuit 64 to the PWM circuit 63 when the voltage level of the DC / DC converter control signal Sc exceeds the predetermined value Vm after the rise time of the boost converter control circuit 40 has elapsed is PWM. The output of the PWM signal P2 from the PWM circuit 63 to the switching element 52 is started by instructing the output of the signal P2. Therefore, the output of the DC / DC converter output voltage Vout is started from this point.
[0084]
Thereafter, the boost converter output voltage Vo, the power supply voltage of the boost converter control circuit 40, the DC / DC converter control signal Sc, the power supply voltage of the DC / DC converter control circuit 60, and the DC / DC converter output voltage Vout are respectively set to predetermined set values. Thus, the boost converter 30 and the DC / DC converter 50 are brought into a normal operation state.
[0085]
When an instantaneous power failure occurs in this state, it goes without saying that the input voltage and input current from the AC power supply 90 become 0 (zero) during the instant power failure, but the boost converter output voltage Vo is As the energy stored in 38 is gradually consumed, it gradually decreases.
[0086]
In addition, the power supply voltage of the boost converter control circuit 40 gradually decreases as the energy stored in the capacitor 102 is gradually consumed at this time, and the power supply voltage of the DC / DC converter control circuit 60 also decreases. The energy stored in the capacitor 114 at that time is gradually consumed and gradually decreases.
[0087]
However, the voltage level of the DC / DC converter control signal Sc is lowered by a predetermined delay time due to the action of the capacitor 76 '. Therefore, the level of the DC / DC converter output voltage Vout does not decrease.
[0088]
Thereafter, when the input of the sine wave alternating current from the AC power supply 90 to the rectifier circuit 20 is stopped (turned off), the boost converter output voltage Vo gradually decreases, and the boost converter control circuit 40 and the DC / DC converter are accordingly reduced. The power supply voltage of each of the control circuits 60 decreases. At this time, the DC / DC converter control signal Sc decreases with a delay of the predetermined delay time as in the instant power failure period.
[0089]
Therefore, the DC / DC converter output voltage Vout becomes 0 (zero) at a timing delayed by the predetermined delay time from the timing at which the input of the sine wave AC from the AC power supply 90 is stopped, and a predetermined holding time can be secured. it can.
[0090]
As described above in detail, in the power supply device 10 according to the present embodiment, the operation detection circuit 70 detects the operation state of the boost converter 30, so whether or not the boost converter 30 is operating normally. The DC / DC converter 50 can be reliably detected, and the DC / DC converter 50 can be reliably stopped based on the detection result, and the detection result by the operation detection circuit 70 is delayed by the delay circuit 80 and output. Since the on / off of the DC / DC converter 50 is controlled based on the output of the delay circuit 80, the stop of the DC / DC converter 50 can be delayed, so that a predetermined holding time can be secured, Stopping of the DC / DC converter 50 due to an instantaneous power failure can be prevented.
[0091]
In the present embodiment, the operation detection circuit 70 of the power supply apparatus 10 shown in FIG. 2 is induced in the auxiliary winding 72 by providing the auxiliary winding 72 with respect to the boost choke 32 as shown in FIG. However, the present invention is not limited to this, and any one of the forms shown in FIGS. 8 to 11 can be applied as the operation detection circuit 70, for example. You can also.
[0092]
In the embodiment shown in FIG. 8, the primary winding of the current transformer 120 is connected between the other terminal of the boost choke 32 (the anode terminal of the diode 36) and the drain terminal of the switching element 34. A rectifying / smoothing circuit comprising a diode 122 and a capacitor 124 is provided on the next winding side. In this configuration, a current flowing through the switching element 34 is converted into a voltage by the current transformer 120 and rectified by the rectifying / smoothing circuit. The operating state of boost converter 30 is detected by the smoothed voltage.
[0093]
In the embodiment shown in FIG. 9, the primary winding of the current transformer 126 is connected between one terminal of the boost choke 32 and one output terminal of the rectifier circuit 20 (not shown in FIG. 9). A rectifying / smoothing circuit composed of a diode 128 and a capacitor 130 is provided on the secondary winding side of the transformer 126. In this configuration as well, as in the configuration shown in FIG. The voltage is converted into a voltage, and the operating state of the boost converter 30 is detected by the voltage rectified and smoothed by the rectifying and smoothing circuit.
[0094]
In the embodiment shown in FIG. 10, the other terminal (the anode terminal of the diode 36) of the boost choke 32 is branched and a high pass filter 134 including a capacitor 136 and a resistor 138 is provided via a diode 132. In this configuration, the switching frequency voltage is detected by the high-pass filter 134, and the operating state of the boost converter 30 is detected based on the detected voltage.
[0095]
Further, in the embodiment shown in FIG. 11, the cathode terminal of the diode 36 is branched and connected to one input terminal of the error amplifier 140 to which the reference voltage Vr from the reference power source 142 is applied to the other terminal. The output terminal is connected to the delay circuit 80. In this configuration, the error amplifier 140 compares the output voltage of the boost converter 30 with a reference voltage Vr (for example, the voltage before boosting), thereby operating the boost converter 30. Is detected.
[0096]
Further, in the present embodiment, the case where the capacitor 82 is applied as shown in FIG. 4 as the delay circuit 80 of the power supply apparatus 10 shown in FIG. 2 has been described, but the present invention is not limited to this. Alternatively, for example, a timer circuit 144 may be applied as shown in FIG. In this case, the delay time can be set more accurately as compared with the case where the capacitor 82 is applied as the delay circuit 80.
[0097]
In the present embodiment, the case where the stop of the power supply output is always delayed by the action of the capacitor 76 ′ in FIG. 5 is described. However, the present invention is not limited to this, and the power supply device 10 is controlled from the outside. In the case of providing a function capable of stopping power output without delay by a signal (hereinafter referred to as an external output control signal), for example, a reset constituted by a switching element (transistor) 148 as shown in FIG. The circuit 146 can be applied.
[0098]
In the form shown in FIG. 5, compared to the form shown in FIG. 5, the emitter terminal of the switching element 148 is configured such that the external output control signal is inputted to the base terminal of the capacitor 76 ′. Is connected, the collector terminal of the switching element 148 is connected to the negative terminal of the capacitor 76 ′, and an external output control signal is also input to the boost converter control circuit 40.
[0099]
In this configuration, when the power supply output is stopped by the external output control signal, the boost converter control circuit 40 is stopped by the external output control signal, and the capacitor 76 ′ as the delay means is forcibly set by the action of the switching element 148. Reset. As a result, the DC / DC converter 50 can be stopped immediately, and therefore the power output can be stopped immediately.
[0100]
Further, in the power supply device 10 according to the present embodiment, the power supplied to the boost converter control circuit 40 is insufficient during startup, no load, light load, and the like. There is a possibility that an operation may occur. In this case, there is a possibility of erroneously detecting that the device is not operating normally although it is not a failure. As a countermeasure in this case, for example, the form shown in FIG. 14 can be applied. The form will be described below.
1. A power supply line for a DC / DC converter control circuit 60 (hereinafter referred to as a control circuit power supply) 58 is branched and connected to a power supply line for the boost converter control circuit 40 via a diode 59.
2. The time constant of the starting circuit (resistor 110 and capacitor 114 in FIG. 6) of the DC / DC converter 50 is set to be earlier than the time constant of the starting circuit (resistor 100 and capacitor 102 in FIG. 6) of the boost converter 30.
3. The voltage supplied from the control circuit power supply 58 is set lower than the power supply voltage for the boost converter control circuit 40 in the rated load state and is not supplied to the boost converter control circuit 40. Only when the voltage induced in the auxiliary winding 72 at the time of load decreases, the voltage supplied to the boost converter control circuit 40 is set.
[0101]
By configuring as described above, it is possible to avoid a situation where the power of the boost converter control circuit 40 is insufficient during start-up, no load, light load, etc., so that the start-up failure of the boost converter 30, intermittent operation, etc. Therefore, it is possible to prevent erroneous detection that the device is not operating normally despite a failure.
[0102]
Further, in the present embodiment, as shown in FIG. 2, the case where the boost converter 30 is applied as the first power supply circuit of the present invention has been described. However, the present invention is not limited to this, and for example, FIG. As shown in FIG. 15, a step-down converter 150 configured to include a switching element 152, a diode 154, a boost choke 156, a capacitor 158, and the like may be applied. Also in this case, the same effects as in the present embodiment can be achieved. It goes without saying that a power supply circuit different from the DC / DC converter 50 may be applied as the second power supply circuit of the present invention.
[0103]
Furthermore, in the present embodiment, the case where the power supply device of the present invention is configured as shown in FIG. 6 has been described. However, the present invention is not limited to this, and the same functions are provided to the respective units shown in FIG. It goes without saying that what is possessed can be applied. For example, the DC / DC converter control circuit 60 in FIG. 6 can be configured by applying a trade name M51995AP / FP (manufactured by Mitsubishi Electric Corporation) which is a switching regulator IC. In this case, space saving can be realized.
[0104]
【The invention's effect】
According to the power supply device of the first aspect, since the operation state of the first power supply circuit is detected by the detection means, it is reliably detected whether or not the first power supply circuit is operating normally. And the second power supply circuit can be reliably stopped based on the detection result, and the detection result by the detection means can be obtained by the delay means. Time equivalent to the allowable instantaneous power failure time Output with delay, and this delay means From output When the detection result by the detection means indicates the normal operation state of the first power supply circuit, the operation of the second power supply circuit is maintained and the abnormal operation state of the first power supply circuit is indicated. Of the second power circuit Action The Stop As a result, the stop of the second power supply circuit can be delayed, and therefore a predetermined holding time can be ensured.
[0105]
Further, according to the power supply device according to claim 2 and claim 3, since the switching state of the first power supply circuit provided with the switching means is detected by the detection means, the first power supply circuit operates normally. It is possible to reliably detect whether the power supply output is supplied to the load via the second power supply circuit even when a failure occurs in the first power supply circuit. In addition, the detection result by the detection means is output by the delay means with a time delay corresponding to the allowable instantaneous power failure time, and the detection result by the detection means output from the delay means is normal for the first power supply circuit. When the operation state is indicated, the operation of the second power supply circuit is maintained, and when the abnormal operation state of the first power supply circuit is indicated, the operation of the second power supply circuit is stopped. Stops can be delayed, thus ensuring a certain holding time The effect of is obtained.
[Brief description of the drawings]
FIG. 1 is a claim correspondence diagram for explaining the invention according to claim 1;
FIG. 2 is a block diagram (partial circuit diagram) showing a schematic configuration of a power supply device according to the embodiment;
3 is a circuit diagram showing a circuit configuration of an operation detection circuit in FIG. 2; FIG.
4 is a circuit diagram showing a circuit configuration of a delay circuit in FIG. 2. FIG.
FIG. 5 is a block diagram (partial circuit diagram) showing a slightly detailed configuration of the power supply device according to the embodiment;
FIG. 6 is a circuit diagram (partial block diagram) showing a detailed configuration of the power supply device according to the embodiment.
FIG. 7 is a waveform diagram of a main part of the power supply device for explaining the operation of the power supply device according to the embodiment.
FIG. 8 is a circuit diagram showing another circuit configuration of the operation detection circuit according to the embodiment;
FIG. 9 is a circuit diagram showing still another circuit configuration of the operation detection circuit according to the embodiment;
FIG. 10 is a circuit diagram showing still another circuit configuration of the operation detection circuit according to the embodiment.
FIG. 11 is a circuit diagram showing still another circuit configuration of the operation detection circuit according to the embodiment.
FIG. 12 is a circuit diagram showing another circuit configuration of the delay circuit according to the embodiment;
FIG. 13 is a block diagram (partial circuit diagram) showing another configuration of the power supply device according to the embodiment;
FIG. 14 is a block diagram (partial circuit diagram) showing still another configuration of the power supply device according to the embodiment;
FIG. 15 is a block diagram (partial circuit diagram) showing still another configuration of the power supply device according to the embodiment;
[Explanation of symbols]
10 Power supply
20 Rectifier circuit
30 Step-up converter (first power supply circuit, chopper type power factor correction power supply circuit)
40 Boost converter control circuit
50 DC / DC converter (second power supply circuit)
60 DC / DC converter control circuit (control means)
70 Operation detection circuit (detection means)
80 Delay circuit (delay means)
90 AC power supply

Claims

A power supply device comprising a first power supply circuit and a second power supply circuit connected to a subsequent stage of the first power supply circuit,
Detecting means for detecting an operating state of the first power supply circuit;
A delay means for outputting the detection result by the detection means with a time delay corresponding to an allowable instantaneous power failure time ;
When the detection result output from the delay means by the detection means indicates the normal operation state of the first power supply circuit, the operation of the second power supply circuit is maintained and the abnormal operation of the first power supply circuit is performed. Control means for stopping the operation of the second power supply circuit when indicating a state ;
Power supply unit with

A power supply device comprising a first power supply circuit provided with switching means and a second power supply circuit connected to a subsequent stage of the first power supply circuit,
Detecting means for detecting a switching state of the switching means provided in the first power supply circuit;
A delay means for outputting the detection result by the detection means with a time delay corresponding to an allowable instantaneous power failure time;
When the detection result output from the delay means by the detection means indicates the normal operation state of the first power supply circuit, the operation of the second power supply circuit is maintained and the abnormal operation of the first power supply circuit is performed. Control means for stopping the operation of the second power supply circuit when indicating a state ;
Power supply unit with

The power supply apparatus according to claim 2, wherein the first power supply circuit is a chopper type power factor correction power supply circuit.

In the case where the first power supply circuit includes a choke coil, the detection unit provides an auxiliary winding for the choke coil, and detects the voltage induced in the auxiliary winding by detecting the voltage induced in the auxiliary winding. The power supply device according to claim 1, wherein the power supply device is detected.

The detection means detects the switching state by providing an auxiliary winding for the choke coil provided in the chopper type power factor correction power supply circuit and detecting a voltage induced in the auxiliary winding. The power supply device according to claim 3, wherein:

The detection means detects the operating state by detecting a current flowing through the switching element with a current transformer when the first power supply circuit includes a switching element. The power supply described.

4. The power supply apparatus according to claim 2, wherein the detection unit detects the switching state by detecting a current flowing in a switching element provided in the first power supply circuit with a current transformer. .

The first power supply circuit is a boost converter, and an auxiliary winding is provided in a choke coil of the boost converter as a power source to be supplied to control means for controlling the boost converter, and a voltage induced in the auxiliary winding is 2. The power supply device according to claim 1, wherein a smoothing capacitor is applied and the smoothing capacitor is also used as the delay means.

A function for forcibly stopping the operation of the second power supply circuit by a signal from the outside, and a configuration for stopping the control means for controlling the first power supply circuit according to the signal from the outside, 2. The power supply device according to claim 1, further comprising a reset circuit for forcibly resetting the delay means.

2. The power supply device according to claim 1, wherein the delay means is a capacitor having a size corresponding to an instantaneous power failure time in which a capacity is allowed.