JP3575448B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3575448B2 JP3575448B2 JP2001252728A JP2001252728A JP3575448B2 JP 3575448 B2 JP3575448 B2 JP 3575448B2 JP 2001252728 A JP2001252728 A JP 2001252728A JP 2001252728 A JP2001252728 A JP 2001252728A JP 3575448 B2 JP3575448 B2 JP 3575448B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wiring
- stress relaxation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 340
- 239000011229 interlayer Substances 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 239000012530 fluid Substances 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 7
- 230000009969 flowable effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000002040 relaxant effect Effects 0.000 description 4
- 239000007806 chemical reaction intermediate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に配線層の間隔が狭い場合でも配線層間に良好に絶縁層が埋め込まれた層間絶縁層を有する半導体装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
ＬＳＩなどの半導体装置においては、素子の微細化，高密度化および多層化にともない、配線層の幅が小さくなり、また配線層の間隔も小さくなっている。たとえば、０．１３μｍ世代のデザインルールでは、一例を挙げると、金属配線層の最小ライン幅は０．２０μｍであり、最小間隔は０．２２μｍである。このような狭いスペースの配線層の間では、ＣＶＤ法を用いた酸化シリコンで埋め込みを行っても配線層の間隔が狭いため、埋め込んだ酸化シリコン層にボイドが発生し、埋め込み不良を生じる。
【０００３】
ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）といわれる塗布酸化シリコンは、有機溶媒中に溶解した絶縁膜材料をウエハ上に回転塗布し、その後の熱処理により硬化される。このようなＳＯＧは、流動性が高いために埋め込み性に優れている。しかし、ＳＯＧは、キュアと呼ばれる熱硬化のための熱処理を行うと、有機溶媒が蒸発する際にＳＯＧ層の収縮が生じる。
【０００４】
本願発明者によれば、例えば０．１３μｍ世代のデザインルールの配線層間に、層間絶縁層としてＳＯＧ層を用いると、ＳＯＧ層の収縮によって配線層に厚さ方向の圧縮力が作用し、特にアルミニウムなどの金属配線層に変形を生じやすいことが確認されている。配線層が変形すると、配線信頼性やマイグレーション耐性が低下することがある。そして、配線層の変形は、特に孤立したパターンの配線層に顕著に生じやすい。
【０００５】
本発明の目的は、例えば０．１３μｍ世代以下のデザインルールであっても、隣接する配線層間の埋め込み性に優れた層間絶縁層を有する半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明にかかる半導体装置は、基体上に所定のパターンで配置された配線層と、該配線層を覆う層間絶縁層と、を含み、前記層間絶縁層は、前記基体上に所定のパターンで配置され、かつ前記配線層と離間して配置された応力緩和絶縁層と、前記配線層および前記応力緩和絶縁層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層と、を含む。また、本発明にかかる半導体装置は、基体上に所定のパターンで配置された配線層と、該配線層を覆う層間絶縁層と、を含み、前記層間絶縁層は、前記基体上に所定のパターンで配置される応力緩和絶縁層と、前記配線層および前記応力緩和絶縁層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層と、を含み、前記応力緩和絶縁層は、前記配線層間の間隔が使用デザインルールにおける配線層間の最小間隔よりも大きな間隔である領域に配置されている。
【０００７】
本発明の半導体装置は、配線層の相互間に所定のパターンの応力緩和絶縁層を有することにより、配線層の相互間を埋める平坦化絶縁層によって配線層に圧縮力が作用するとしても、この圧縮力が応力緩和絶縁層によって吸収される。その結果、配線層に作用する圧縮力を相対的に小さくすることができ、圧縮力による配線層の変形を防止できる。前記応力緩和絶縁層は、主として、前記平坦化絶縁層による前記配線層への圧縮力を緩和できるように配置されればよい。本発明は、圧縮力によって変形しやすい金属配線層が形成された層に好ましく適用される。
【０００８】
前記平坦化絶縁層は、塗布法あるいは流動性ＣＶＤ法によって形成された、酸化シリコン層あるいはそれ以外の低誘電率絶縁層で構成できる。ここで、「低誘電率絶縁層」とは、比誘電率が典型的には３．０以下の値を有する層をいう。
【０００９】
前記応力緩和絶縁層は、前記平坦化絶縁層より緻密で機械的強度が大きいことが望ましく、例えばＣＶＤ法によって形成された酸化シリコン層で構成できる。また、前記応力緩和絶縁層は、少なくとも疎パターン領域に配置されることができる。疎パターン領域では、密パターン領域に比べて、配線層が平坦化絶縁層の圧縮力の影響を受けやすいことから、応力緩和絶縁層を設ける必要性が高い。ここで、「密パターン領域」とは、例えば使用デザインルールにおける配線層の最小間隔で配置された、配線密度の大きい領域をいう。また、「疎パターン領域」とは、例えば、配線層が孤立して存在する領域あるいは配線密度が前記密パターン領域より小さい領域をいう。また、本発明における「デザインルール」とは、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）２０００で明記された各種デザインルールを意味する。
【００１０】
前記応力緩和絶縁層は、使用デザインルールにおいて、該応力緩和絶縁層が形成される配線層の最小ライン幅および最小間隔を有することができる。また、前記応力緩和絶縁層は、化学的機械研磨（ＣＭＰ）におけるディッシングの発生を防止するために設けられる、いわゆるダミーパターンとは異なるパターンを有することができる。
【００１１】
さらに、前記応力緩和絶縁層は、前記配線層より高く形成され、該応力緩和絶縁層の上面は該配線層の上面より高い位置にあることができる。前記応力緩和絶縁層の高さが前記配線層より高いことにより、前記平坦化絶縁層の圧縮力が前記応力緩和絶縁層に優先的に作用し、前記平坦化絶縁層の前記配線層への圧縮力の影響をより小さくすることができる。
【００１２】
前記層間絶縁層は、さらに、前記配線層および前記応力緩和絶縁層の上に形成されたベース絶縁層と、前記平坦化絶縁層の上に形成されたキャップ絶縁層を有することができる。
【００１３】
本発明にかかる半導体装置の製造方法は、
基体上に配置された配線層と、該配線層を覆う層間絶縁層と、を含む半導体装置の製造方法であって、
前記基体上に所定のパターンで前記配線層が形成される工程と、
前記層間絶縁層が形成される工程であって、
前記基体上に所定のパターンで応力緩和絶縁層が形成される工程と、
前記配線層および前記応力緩和絶縁層を覆うように、流動性絶縁体から平坦化絶縁層が形成される工程と、を含む。
【００１４】
前記平坦化絶縁層が形成される工程は、塗布法、あるいは流動性ＣＶＤ法によって行うことができる。
【００１５】
前記応力緩和絶縁層が形成される工程は、前記配線層を覆うように前記基体上に絶縁層がＣＶＤ法によって堆積された後、該絶縁層がパターニングされる工程を有することができる。
【００１６】
前記層間絶縁層が形成される工程は、さらに、前記配線層および前記応力緩和絶縁層の上にベース絶縁層が形成される工程と、前記平坦化絶縁層の上にキャップ絶縁層が形成される工程と、を有することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態の一例について、図面を参照しながら説明する。
【００１８】
［デバイス］
まず、本実施の形態に係る半導体装置について説明する。図４は、本実施の形態に係る半導体装置１００の要部を模式的に示す断面図であり、図５は、半導体装置１００の一部の層を模式的に示す平面図である。
【００１９】
半導体装置１００は、基体１０上に形成された、配線層１２（１２ａ，１２ｂ）と、配線層１２を覆うように形成された層間絶縁層２０とを有する。ここで、「基体」とは、１つの層間絶縁層２０の下の構造体を示す。たとえば、層間絶縁層２０が第２層目の層間絶縁層の場合、基体１０は、図示しない、半導体基板と、この半導体基板上に形成された、素子分離領域，ＭＯＳＦＥＴなどの半導体素子および配線層と、第１層目の層間絶縁層などから構成される。本発明が適用される層間絶縁層２０は、どの位置の層間絶縁層であってもよいが、特に、金属配線層を覆うための層間絶縁層に好ましく適用することができる。
【００２０】
図４および図５に示す例では、密パターン領域１４ａの配線層１２ａと、疎パターン領域１４ｂの配線層１２ｂとを示している。配線層１２ａ，１２ｂは、たとえば、アルミニウム，アルミニウム合金，銅，銅合金などを中心とした金属材料で構成することができる。
【００２１】
配線層１２を覆う層間絶縁層２０は、応力緩和絶縁層２２、ベース絶縁層２４、平坦化絶縁層２６およびキャップ絶縁層２８を有する。
【００２２】
応力緩和絶縁層２２は、基体１０上において、配線層１２の間に所定のパターンで配置されている。応力緩和絶縁層２２のパターンは、特に限定されず、たとえば図５に示すように連続的であってもよく、あるいはブロック状の絶縁体を不連続に配置したものでもよい。応力緩和絶縁層２２は、応力の緩和機能を考慮すると、図５に示したように、少なくとも配線層１２が延びる方向（長さ方向）に連続していることが好ましい。このように応力緩和絶縁層２２を配置することで、応力を均一に吸収できる。
【００２３】
応力緩和絶縁層２２は、少なくとも、疎パターン領域１４ｂに形成される。ようするに応力緩和絶縁層２２は、配線層１２の相互間に配置されることにより、平坦化絶縁層２６の圧縮力が配線層１２に与える影響を抑え、配線層１２の変形などを防止できる程度に配置される。また、応力緩和絶縁層２２は、使用デザインルールにおける配線層の最小間隔および最小ライン幅で形成することができる。例えば、０．１３μｍ世代のデザインルールでは、一例を挙げると、金属配線層の最小ライン幅は０．２０μｍであり、最小間隔は０．２２μｍである。応力緩和絶縁層２２をこのようなルールによって形成することにより、平坦化絶縁層２６の圧縮力が配線層１２に与える影響を最小限に抑えることができる、微細パターンの応力緩和絶縁層を形成できる。
【００２４】
本発明の応力緩和層は、ＣＭＰでの平坦性をよくするために形成されるいわゆるダミーパターンと、主に以下の点で異なる。すなわち、ダミーパターンは、基板全面の平坦度を上げたり、ＣＭＰでの基板全面の研磨均一性を上げるために形成することから、このようなダミーパターンはウェハの全面に規則性を持って配置される。これに対し、本発明の応力緩和絶縁層は、上述した応力の緩和機能を達成するために特定の領域に設けることができ、ウェハ全面にわたって規則的に配置されなくともよい。
【００２５】
応力緩和絶縁層２２は、たとえば、ＳｉＨ４−Ｏ２系の常圧ＣＶＤ、ＳｉＨ４−Ｎ２Ｏ系，ＴＥＯＳ−Ｏ２系のプラズマＣＶＤ、ＳｉＨ４−Ｏ２系の高密度プラズマＣＶＤなどのＣＶＤ法によって得られる、酸化シリコン層によって形成することができる。各ＣＶＤ法に用いられるガス種は、上記のものに限定されず、各種のガス種を用いることができる。また、かかるガス種には、埋め込み性を高めるために、フッ素を導入することができる。
【００２６】
さらに、応力緩和絶縁層２２は、図４に示すように、配線層１２の高さＨと同じか、もしくはそれより高いことが望ましい。応力緩和絶縁層２２の高さが配線層１２より高いことにより、平坦化絶縁層２６の圧縮力が応力緩和絶縁層２２に優先的に作用し、平坦化絶縁層２６の配線層１２への圧縮力の影響をより小さくすることができる。具体的には、応力緩和絶縁層２２の突出高さ（配線層１２の上面から応力緩和絶縁層２２の上面までの高さｈ）は、配線層１２の高さをＨとすると、上述した平坦化絶縁層２６の圧縮力を緩和する観点より、０≦ｈ≦Ｈ／２に設定することができる。応力緩和絶縁層の突出高さがＨ／２を超えると、配線層１２と応力緩和絶縁層２２とのスペース、あるいは応力緩和絶縁層２２と隣接する応力緩和絶縁層２２とのスペースのアスペクト比が大きくなって、平坦化絶縁層２６の埋め込み性が不十分になることがある。
【００２７】
また、応力緩和絶縁層２２は、上述した平坦化絶縁層２６の圧縮力を緩和する機能と共に、ＣＭＰにおけるディッシングと呼ばれる研磨不良を防止するためのダミーパターンの機能を有することができる。必要に応じて、図５に示すように、応力緩和絶縁層２２のパターンと異なるパターンを有する、ＣＭＰのためのダミーパターン３０を設けてもよい。この場合、ダミーパターン３０は、応力緩和絶縁層２６と同じ材質の絶縁層であってもよいし、あるいは配線層１２と同じ材質であってもよい。配線層のショートや配線容量などを考慮すると、ダミーパターン３０は応力緩和絶縁層２６と同じ材質を有する絶縁層からなることが望ましい。この場合、ダミーパターン３０は、応力緩和絶縁層２２と同じ工程で形成することができる。図示の例では、ダミーパターン３０は、応力緩和層２２より大きい幅を有し、例えば２．０μｍの径を有する矩形のパターンで、規則的に配置されている。
【００２８】
ベース絶縁層２４は、配線層１２と平坦化絶縁層２６とが直接接触することを避けるために形成される層である。後に詳述する平坦化絶縁層２６は、一般的にポーラスな構造で吸湿性も高いため、配線層と直接接触した場合には、配線が腐食したり、層自体の強度が弱いために層間絶縁層にクラックなどが生ずることがある。このような問題を避けるために、ベース絶縁層２４は、通常、緻密で機械的強度の大きなシリコン酸化層によって形成することができる。このようなシリコン酸化層は、応力緩和絶縁層２２と同様に、常圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなどのＣＶＤ法によって得ることができる。また、ベース絶縁層２４は、上述した機能を有する程度の膜厚、たとえば１０〜５０ｎｍを有する。
【００２９】
平坦化絶縁層２６は、段差被覆性が優れた流動性絶縁体から形成される。このような流動性絶縁体としては、塗布法によって得られるＳＯＧと、流動性ＣＶＤによって得られる酸化シリコンとに大別される。平坦化絶縁層２６の材質は、ＳＯＧあるいは流動性ＣＶＤ法によって形成された酸化シリコンのいずれであってもよいが、簡便な設備での成膜が可能であって経済性が高いことから、ＳＯＧを好ましく用いることができる。
【００３０】
ＳＯＧあるいは流動性ＣＶＤによる酸化シリコンとしては、特に限定されず、一般的に用いられているものを適用することができる。
【００３１】
ＳＯＧは、絶縁膜材料を有機溶媒に溶解したものをウエハ上に回転塗布し、塗布後の熱処理工程により形成することができる。一般的な熱処理工程は、乾燥，およびベイクと呼ばれる溶媒を除去するための熱処理と、キュアと呼ばれる熱硬化を行うための熱処理とからなる。ＳＯＧは、無機ＳＯＧと有機ＳＯＧに大別され、無機ＳＯＧとしては、シリケート系，アルコキシシリケート系およびポリシラザン系などが挙げられる。
【００３２】
流動性ＣＶＤにおいては、基体上に流動性を有する反応中間体を堆積させ、その後熱処理などにより反応中間体を完全な酸化膜に変化させる。このような流動性ＣＶＤとしては、以下に示すようないくつかの方法が知られている。
【００３３】
（ａ）ＴＥＯＳとＯ３の熱ＣＶＤ（温度；４００℃程度）
（ｂ）Ｓｉ（ＣＨ３）４とＯ２のプラズマ反応（基板温度；−２０〜−４０℃）
（ｃ）ＴＥＯＳとＨ２Ｏのプラズマ反応（基板温度；６０〜１２０℃）
（ｄ）ＳｉＨ４とＯ２のプラズマ反応（基板温度；−８０℃以下）
（ｅ）ＳｉＨ４とＨ２Ｏ２の減圧下での熱処理反応（基板温度；０℃付近）
【００３４】
流動性絶縁体から形成される平坦化絶縁層２６は、ＳＯＧにおいては流体の状態で、流動性ＣＶＤにおいては流動性を有する反応中間体の状態で、それぞれ基体上に層が形成されることから、非常に優れた段差被覆性を有する。その結果、たとえば０．１３μｍ世代以下のデザインルールの最小間隔で配置された密パターン領域１４ａの配線層１２ａ，１２ａの相互間においても、ボイドを発生することなく良好な埋め込み性を有する絶縁層を形成することができる。また、配線層１２の相互間のみならず、配線層１２と応力緩和絶縁層２２との間、あるいは応力緩和絶縁層２２の相互間においても優れた埋め込み性を有する絶縁層を形成することができる。
【００３５】
キャップ絶縁層２８は、ベース絶縁層２４と同様の理由により平坦化絶縁層２６に接して形成される。層間絶縁層２０がＣＭＰにより平坦化される場合には、キャップ絶縁層２８は、ＣＭＰによって研磨される厚みを考慮して成膜される。また、キャップ絶縁層２８の成膜方法および材質としては、ベース絶縁層２４と同様のものを用いることができる。
【００３６】
本発明の半導体装置によれば、以下のような作用効果を有する。
【００３７】
本実施の形態の半導体装置１００は、配線層１２の相互間、特に、疎パターン領域１４ｂにおいて、所定のパターンの応力緩和絶縁層２２を有する。このことにより、配線層１２の相互間を埋める平坦化絶縁層２６が配線層１２に対して圧縮力を有するとしても、この圧縮力が応力緩和絶縁層２２によって吸収される。その結果、配線層１２に作用する圧縮力を相対的に小さくすることができ、圧縮力による配線層１２の変形を防止できるる。たとえば０．１３μｍ世代以下のデザインルールであって、配線層の最小間隔が０．１８〜０．２２μｍである配線層であっても、本実施の形態によれば平坦化絶縁層２６の圧縮力によって配線層がつぶれるなどの変形を生ずることがない。
【００３８】
本実施の形態の半導体装置１００によれば、配線層１２の相互間に配置される応力緩和絶縁層２２は、酸化シリコン層などの絶縁層から構成されているため、配線層１２間に狭いピッチで配置されたとしてもショートなどの問題を生ずることがない。また、応力緩和絶縁層２２が金属などの導電体から構成されていないことから、これによる配線容量の増大を招くことがなく、電気信号の伝搬遅延にほとんど影響を与えることがない。
【００３９】
本実施の形態の半導体装置１００によれば、大きい機械的強度が得にくい平坦化絶縁層２６を用いても、ある密度で応力緩和絶縁層２２が平坦化絶縁層２６中に存在し、その収縮力（配線層１２および応力緩和絶縁層２２に対しては圧縮力）を吸収するため、平坦化絶縁層２６にクラックなどが生じない。
【００４０】
また、応力緩和絶縁層２２は、ＣＭＰにおけるディッシングと呼ばれる研磨不良を防止するためのダミーパターンとしても機能することができる。
【００４１】
［製造方法］
つぎに、図４および図５に示す半導体装置１００を製造するための方法の一例について説明する。図１〜図３は、この製造方法の工程を模式的に示す断面図である。
【００４２】
（ａ）図１に示すように、基体１０上に、金属などからなる導電層を形成した後、一般的に用いられるリソグラフィおよびエッチングを用いて導電層をパターニングし、配線層１２を形成する。図１に示す例では、密パターン領域１４ａでの配線層１２を「１２ａ」と示し、疎パターン領域１４ｂでの配線層１２を「１２ｂ」と示す。導電層を構成する金属については、すでに述べたので、ここでは記載しない。
【００４３】
ついで、ＣＶＤ法によって、基体１０上に酸化シリコン層２４０を全面的に形成する。酸化シリコン層２４０は、少なくとも配線層１２を完全に覆うように形成される。ＣＶＤ法については、すでに述べた、常圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなどを用いることができる。そして、例えば、埋め込み性に優れた高密度プラズマＣＶＤを用いて酸化シリコン層２４０を形成した場合であっても、配線層が最小間隔で形成された配線層１２ａと配線層１２ａとの間にはボイド２５０が形成されやすい。
【００４４】
ついで、酸化シリコン層２４０の上に、公知の方法によって所定パターンのレジスト層Ｒ１０を形成する。
【００４５】
（ｂ）ついで、図２に示すように、レジスト層Ｒ１０をマスクとして、図１に示す酸化シリコン層２４０をエッチングすることにより、応力緩和絶縁層２２を形成する。このとき、最小間隔で配置された配線層１２ａ，１２ａ間の酸化シリコン層も除去されるので、結果的に図１に示すボイド２５０がなくなる。
【００４６】
その後、アッシングなどの公知の方法で、レジスト層Ｒ１０を除去する。
【００４７】
応力緩和絶縁層２２のパターンについては、すでに述べたので、ここでは記載しない。
【００４８】
（ｃ）ついで、図３に示すように、配線層１２（１２ａ，１２ｂ）および応力緩和絶縁層２２が形成された基体１０上に、ベース絶縁層２４を全面的に形成する。ついで、ベース絶縁層２４上に、流動性絶縁体からなる平坦化絶縁層２６を形成する。平坦化絶縁層２６は、少なくともベース絶縁層２４を覆い、かつ、配線層１２の相互間、配線層１２と応力緩和絶縁層２２との間、ならびに応力緩和絶縁層２２の相互間を絶縁層によって充填するように形成される。
【００４９】
（ｄ）ついで、図４に示すように、平坦化絶縁層２６上に、キャップ絶縁層２８を全面的に形成する。このキャップ絶縁層２８は、平坦化絶縁層２６の表面の凹凸を十分に埋め、さらに必要に応じて用いられるＣＭＰによって研磨される厚さを有する。図４に示す例では、キャップ絶縁層２８は、ＣＭＰによってその上面が平坦化された状態を示す。
【００５０】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、発明の要旨の範囲内で各種の態様を取りうる。本発明は、例えば、塗布法あるいは流動性ＣＶＤ法を用いて形成される低誘電率絶縁層を層間絶縁層として用いる場合にも適用できる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【図２】本発明の実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【図３】本発明の実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【図４】本発明の実施の形態にかかる半導体装置を模式的に示す断面図である。
【図５】本発明の実施の形態にかかる半導体装置を模式的に示す平面図である。
【符号の説明】
１０ 基体
１２，１２ａ，１２ｂ 配線層
１４ａ 密パターン領域
１４ｂ 疎パターン領域
２０ 層間絶縁層
２２ 応力緩和絶縁層
２４ ベース絶縁層
２６ 平坦化絶縁層
２８ キャップ絶縁層
３０ ダミーパターン
１００ 半導体装置
【発明の属する技術分野】
本発明は、半導体装置に関し、特に配線層の間隔が狭い場合でも配線層間に良好に絶縁層が埋め込まれた層間絶縁層を有する半導体装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
ＬＳＩなどの半導体装置においては、素子の微細化，高密度化および多層化にともない、配線層の幅が小さくなり、また配線層の間隔も小さくなっている。たとえば、０．１３μｍ世代のデザインルールでは、一例を挙げると、金属配線層の最小ライン幅は０．２０μｍであり、最小間隔は０．２２μｍである。このような狭いスペースの配線層の間では、ＣＶＤ法を用いた酸化シリコンで埋め込みを行っても配線層の間隔が狭いため、埋め込んだ酸化シリコン層にボイドが発生し、埋め込み不良を生じる。
【０００３】
ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）といわれる塗布酸化シリコンは、有機溶媒中に溶解した絶縁膜材料をウエハ上に回転塗布し、その後の熱処理により硬化される。このようなＳＯＧは、流動性が高いために埋め込み性に優れている。しかし、ＳＯＧは、キュアと呼ばれる熱硬化のための熱処理を行うと、有機溶媒が蒸発する際にＳＯＧ層の収縮が生じる。
【０００４】
本願発明者によれば、例えば０．１３μｍ世代のデザインルールの配線層間に、層間絶縁層としてＳＯＧ層を用いると、ＳＯＧ層の収縮によって配線層に厚さ方向の圧縮力が作用し、特にアルミニウムなどの金属配線層に変形を生じやすいことが確認されている。配線層が変形すると、配線信頼性やマイグレーション耐性が低下することがある。そして、配線層の変形は、特に孤立したパターンの配線層に顕著に生じやすい。
【０００５】
本発明の目的は、例えば０．１３μｍ世代以下のデザインルールであっても、隣接する配線層間の埋め込み性に優れた層間絶縁層を有する半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明にかかる半導体装置は、基体上に所定のパターンで配置された配線層と、該配線層を覆う層間絶縁層と、を含み、前記層間絶縁層は、前記基体上に所定のパターンで配置され、かつ前記配線層と離間して配置された応力緩和絶縁層と、前記配線層および前記応力緩和絶縁層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層と、を含む。また、本発明にかかる半導体装置は、基体上に所定のパターンで配置された配線層と、該配線層を覆う層間絶縁層と、を含み、前記層間絶縁層は、前記基体上に所定のパターンで配置される応力緩和絶縁層と、前記配線層および前記応力緩和絶縁層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層と、を含み、前記応力緩和絶縁層は、前記配線層間の間隔が使用デザインルールにおける配線層間の最小間隔よりも大きな間隔である領域に配置されている。
【０００７】
本発明の半導体装置は、配線層の相互間に所定のパターンの応力緩和絶縁層を有することにより、配線層の相互間を埋める平坦化絶縁層によって配線層に圧縮力が作用するとしても、この圧縮力が応力緩和絶縁層によって吸収される。その結果、配線層に作用する圧縮力を相対的に小さくすることができ、圧縮力による配線層の変形を防止できる。前記応力緩和絶縁層は、主として、前記平坦化絶縁層による前記配線層への圧縮力を緩和できるように配置されればよい。本発明は、圧縮力によって変形しやすい金属配線層が形成された層に好ましく適用される。
【０００８】
前記平坦化絶縁層は、塗布法あるいは流動性ＣＶＤ法によって形成された、酸化シリコン層あるいはそれ以外の低誘電率絶縁層で構成できる。ここで、「低誘電率絶縁層」とは、比誘電率が典型的には３．０以下の値を有する層をいう。
【０００９】
前記応力緩和絶縁層は、前記平坦化絶縁層より緻密で機械的強度が大きいことが望ましく、例えばＣＶＤ法によって形成された酸化シリコン層で構成できる。また、前記応力緩和絶縁層は、少なくとも疎パターン領域に配置されることができる。疎パターン領域では、密パターン領域に比べて、配線層が平坦化絶縁層の圧縮力の影響を受けやすいことから、応力緩和絶縁層を設ける必要性が高い。ここで、「密パターン領域」とは、例えば使用デザインルールにおける配線層の最小間隔で配置された、配線密度の大きい領域をいう。また、「疎パターン領域」とは、例えば、配線層が孤立して存在する領域あるいは配線密度が前記密パターン領域より小さい領域をいう。また、本発明における「デザインルール」とは、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）２０００で明記された各種デザインルールを意味する。
【００１０】
前記応力緩和絶縁層は、使用デザインルールにおいて、該応力緩和絶縁層が形成される配線層の最小ライン幅および最小間隔を有することができる。また、前記応力緩和絶縁層は、化学的機械研磨（ＣＭＰ）におけるディッシングの発生を防止するために設けられる、いわゆるダミーパターンとは異なるパターンを有することができる。
【００１１】
さらに、前記応力緩和絶縁層は、前記配線層より高く形成され、該応力緩和絶縁層の上面は該配線層の上面より高い位置にあることができる。前記応力緩和絶縁層の高さが前記配線層より高いことにより、前記平坦化絶縁層の圧縮力が前記応力緩和絶縁層に優先的に作用し、前記平坦化絶縁層の前記配線層への圧縮力の影響をより小さくすることができる。
【００１２】
前記層間絶縁層は、さらに、前記配線層および前記応力緩和絶縁層の上に形成されたベース絶縁層と、前記平坦化絶縁層の上に形成されたキャップ絶縁層を有することができる。
【００１３】
本発明にかかる半導体装置の製造方法は、
基体上に配置された配線層と、該配線層を覆う層間絶縁層と、を含む半導体装置の製造方法であって、
前記基体上に所定のパターンで前記配線層が形成される工程と、
前記層間絶縁層が形成される工程であって、
前記基体上に所定のパターンで応力緩和絶縁層が形成される工程と、
前記配線層および前記応力緩和絶縁層を覆うように、流動性絶縁体から平坦化絶縁層が形成される工程と、を含む。
【００１４】
前記平坦化絶縁層が形成される工程は、塗布法、あるいは流動性ＣＶＤ法によって行うことができる。
【００１５】
前記応力緩和絶縁層が形成される工程は、前記配線層を覆うように前記基体上に絶縁層がＣＶＤ法によって堆積された後、該絶縁層がパターニングされる工程を有することができる。
【００１６】
前記層間絶縁層が形成される工程は、さらに、前記配線層および前記応力緩和絶縁層の上にベース絶縁層が形成される工程と、前記平坦化絶縁層の上にキャップ絶縁層が形成される工程と、を有することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態の一例について、図面を参照しながら説明する。
【００１８】
［デバイス］
まず、本実施の形態に係る半導体装置について説明する。図４は、本実施の形態に係る半導体装置１００の要部を模式的に示す断面図であり、図５は、半導体装置１００の一部の層を模式的に示す平面図である。
【００１９】
半導体装置１００は、基体１０上に形成された、配線層１２（１２ａ，１２ｂ）と、配線層１２を覆うように形成された層間絶縁層２０とを有する。ここで、「基体」とは、１つの層間絶縁層２０の下の構造体を示す。たとえば、層間絶縁層２０が第２層目の層間絶縁層の場合、基体１０は、図示しない、半導体基板と、この半導体基板上に形成された、素子分離領域，ＭＯＳＦＥＴなどの半導体素子および配線層と、第１層目の層間絶縁層などから構成される。本発明が適用される層間絶縁層２０は、どの位置の層間絶縁層であってもよいが、特に、金属配線層を覆うための層間絶縁層に好ましく適用することができる。
【００２０】
図４および図５に示す例では、密パターン領域１４ａの配線層１２ａと、疎パターン領域１４ｂの配線層１２ｂとを示している。配線層１２ａ，１２ｂは、たとえば、アルミニウム，アルミニウム合金，銅，銅合金などを中心とした金属材料で構成することができる。
【００２１】
配線層１２を覆う層間絶縁層２０は、応力緩和絶縁層２２、ベース絶縁層２４、平坦化絶縁層２６およびキャップ絶縁層２８を有する。
【００２２】
応力緩和絶縁層２２は、基体１０上において、配線層１２の間に所定のパターンで配置されている。応力緩和絶縁層２２のパターンは、特に限定されず、たとえば図５に示すように連続的であってもよく、あるいはブロック状の絶縁体を不連続に配置したものでもよい。応力緩和絶縁層２２は、応力の緩和機能を考慮すると、図５に示したように、少なくとも配線層１２が延びる方向（長さ方向）に連続していることが好ましい。このように応力緩和絶縁層２２を配置することで、応力を均一に吸収できる。
【００２３】
応力緩和絶縁層２２は、少なくとも、疎パターン領域１４ｂに形成される。ようするに応力緩和絶縁層２２は、配線層１２の相互間に配置されることにより、平坦化絶縁層２６の圧縮力が配線層１２に与える影響を抑え、配線層１２の変形などを防止できる程度に配置される。また、応力緩和絶縁層２２は、使用デザインルールにおける配線層の最小間隔および最小ライン幅で形成することができる。例えば、０．１３μｍ世代のデザインルールでは、一例を挙げると、金属配線層の最小ライン幅は０．２０μｍであり、最小間隔は０．２２μｍである。応力緩和絶縁層２２をこのようなルールによって形成することにより、平坦化絶縁層２６の圧縮力が配線層１２に与える影響を最小限に抑えることができる、微細パターンの応力緩和絶縁層を形成できる。
【００２４】
本発明の応力緩和層は、ＣＭＰでの平坦性をよくするために形成されるいわゆるダミーパターンと、主に以下の点で異なる。すなわち、ダミーパターンは、基板全面の平坦度を上げたり、ＣＭＰでの基板全面の研磨均一性を上げるために形成することから、このようなダミーパターンはウェハの全面に規則性を持って配置される。これに対し、本発明の応力緩和絶縁層は、上述した応力の緩和機能を達成するために特定の領域に設けることができ、ウェハ全面にわたって規則的に配置されなくともよい。
【００２５】
応力緩和絶縁層２２は、たとえば、ＳｉＨ４−Ｏ２系の常圧ＣＶＤ、ＳｉＨ４−Ｎ２Ｏ系，ＴＥＯＳ−Ｏ２系のプラズマＣＶＤ、ＳｉＨ４−Ｏ２系の高密度プラズマＣＶＤなどのＣＶＤ法によって得られる、酸化シリコン層によって形成することができる。各ＣＶＤ法に用いられるガス種は、上記のものに限定されず、各種のガス種を用いることができる。また、かかるガス種には、埋め込み性を高めるために、フッ素を導入することができる。
【００２６】
さらに、応力緩和絶縁層２２は、図４に示すように、配線層１２の高さＨと同じか、もしくはそれより高いことが望ましい。応力緩和絶縁層２２の高さが配線層１２より高いことにより、平坦化絶縁層２６の圧縮力が応力緩和絶縁層２２に優先的に作用し、平坦化絶縁層２６の配線層１２への圧縮力の影響をより小さくすることができる。具体的には、応力緩和絶縁層２２の突出高さ（配線層１２の上面から応力緩和絶縁層２２の上面までの高さｈ）は、配線層１２の高さをＨとすると、上述した平坦化絶縁層２６の圧縮力を緩和する観点より、０≦ｈ≦Ｈ／２に設定することができる。応力緩和絶縁層の突出高さがＨ／２を超えると、配線層１２と応力緩和絶縁層２２とのスペース、あるいは応力緩和絶縁層２２と隣接する応力緩和絶縁層２２とのスペースのアスペクト比が大きくなって、平坦化絶縁層２６の埋め込み性が不十分になることがある。
【００２７】
また、応力緩和絶縁層２２は、上述した平坦化絶縁層２６の圧縮力を緩和する機能と共に、ＣＭＰにおけるディッシングと呼ばれる研磨不良を防止するためのダミーパターンの機能を有することができる。必要に応じて、図５に示すように、応力緩和絶縁層２２のパターンと異なるパターンを有する、ＣＭＰのためのダミーパターン３０を設けてもよい。この場合、ダミーパターン３０は、応力緩和絶縁層２６と同じ材質の絶縁層であってもよいし、あるいは配線層１２と同じ材質であってもよい。配線層のショートや配線容量などを考慮すると、ダミーパターン３０は応力緩和絶縁層２６と同じ材質を有する絶縁層からなることが望ましい。この場合、ダミーパターン３０は、応力緩和絶縁層２２と同じ工程で形成することができる。図示の例では、ダミーパターン３０は、応力緩和層２２より大きい幅を有し、例えば２．０μｍの径を有する矩形のパターンで、規則的に配置されている。
【００２８】
ベース絶縁層２４は、配線層１２と平坦化絶縁層２６とが直接接触することを避けるために形成される層である。後に詳述する平坦化絶縁層２６は、一般的にポーラスな構造で吸湿性も高いため、配線層と直接接触した場合には、配線が腐食したり、層自体の強度が弱いために層間絶縁層にクラックなどが生ずることがある。このような問題を避けるために、ベース絶縁層２４は、通常、緻密で機械的強度の大きなシリコン酸化層によって形成することができる。このようなシリコン酸化層は、応力緩和絶縁層２２と同様に、常圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなどのＣＶＤ法によって得ることができる。また、ベース絶縁層２４は、上述した機能を有する程度の膜厚、たとえば１０〜５０ｎｍを有する。
【００２９】
平坦化絶縁層２６は、段差被覆性が優れた流動性絶縁体から形成される。このような流動性絶縁体としては、塗布法によって得られるＳＯＧと、流動性ＣＶＤによって得られる酸化シリコンとに大別される。平坦化絶縁層２６の材質は、ＳＯＧあるいは流動性ＣＶＤ法によって形成された酸化シリコンのいずれであってもよいが、簡便な設備での成膜が可能であって経済性が高いことから、ＳＯＧを好ましく用いることができる。
【００３０】
ＳＯＧあるいは流動性ＣＶＤによる酸化シリコンとしては、特に限定されず、一般的に用いられているものを適用することができる。
【００３１】
ＳＯＧは、絶縁膜材料を有機溶媒に溶解したものをウエハ上に回転塗布し、塗布後の熱処理工程により形成することができる。一般的な熱処理工程は、乾燥，およびベイクと呼ばれる溶媒を除去するための熱処理と、キュアと呼ばれる熱硬化を行うための熱処理とからなる。ＳＯＧは、無機ＳＯＧと有機ＳＯＧに大別され、無機ＳＯＧとしては、シリケート系，アルコキシシリケート系およびポリシラザン系などが挙げられる。
【００３２】
流動性ＣＶＤにおいては、基体上に流動性を有する反応中間体を堆積させ、その後熱処理などにより反応中間体を完全な酸化膜に変化させる。このような流動性ＣＶＤとしては、以下に示すようないくつかの方法が知られている。
【００３３】
（ａ）ＴＥＯＳとＯ３の熱ＣＶＤ（温度；４００℃程度）
（ｂ）Ｓｉ（ＣＨ３）４とＯ２のプラズマ反応（基板温度；−２０〜−４０℃）
（ｃ）ＴＥＯＳとＨ２Ｏのプラズマ反応（基板温度；６０〜１２０℃）
（ｄ）ＳｉＨ４とＯ２のプラズマ反応（基板温度；−８０℃以下）
（ｅ）ＳｉＨ４とＨ２Ｏ２の減圧下での熱処理反応（基板温度；０℃付近）
【００３４】
流動性絶縁体から形成される平坦化絶縁層２６は、ＳＯＧにおいては流体の状態で、流動性ＣＶＤにおいては流動性を有する反応中間体の状態で、それぞれ基体上に層が形成されることから、非常に優れた段差被覆性を有する。その結果、たとえば０．１３μｍ世代以下のデザインルールの最小間隔で配置された密パターン領域１４ａの配線層１２ａ，１２ａの相互間においても、ボイドを発生することなく良好な埋め込み性を有する絶縁層を形成することができる。また、配線層１２の相互間のみならず、配線層１２と応力緩和絶縁層２２との間、あるいは応力緩和絶縁層２２の相互間においても優れた埋め込み性を有する絶縁層を形成することができる。
【００３５】
キャップ絶縁層２８は、ベース絶縁層２４と同様の理由により平坦化絶縁層２６に接して形成される。層間絶縁層２０がＣＭＰにより平坦化される場合には、キャップ絶縁層２８は、ＣＭＰによって研磨される厚みを考慮して成膜される。また、キャップ絶縁層２８の成膜方法および材質としては、ベース絶縁層２４と同様のものを用いることができる。
【００３６】
本発明の半導体装置によれば、以下のような作用効果を有する。
【００３７】
本実施の形態の半導体装置１００は、配線層１２の相互間、特に、疎パターン領域１４ｂにおいて、所定のパターンの応力緩和絶縁層２２を有する。このことにより、配線層１２の相互間を埋める平坦化絶縁層２６が配線層１２に対して圧縮力を有するとしても、この圧縮力が応力緩和絶縁層２２によって吸収される。その結果、配線層１２に作用する圧縮力を相対的に小さくすることができ、圧縮力による配線層１２の変形を防止できるる。たとえば０．１３μｍ世代以下のデザインルールであって、配線層の最小間隔が０．１８〜０．２２μｍである配線層であっても、本実施の形態によれば平坦化絶縁層２６の圧縮力によって配線層がつぶれるなどの変形を生ずることがない。
【００３８】
本実施の形態の半導体装置１００によれば、配線層１２の相互間に配置される応力緩和絶縁層２２は、酸化シリコン層などの絶縁層から構成されているため、配線層１２間に狭いピッチで配置されたとしてもショートなどの問題を生ずることがない。また、応力緩和絶縁層２２が金属などの導電体から構成されていないことから、これによる配線容量の増大を招くことがなく、電気信号の伝搬遅延にほとんど影響を与えることがない。
【００３９】
本実施の形態の半導体装置１００によれば、大きい機械的強度が得にくい平坦化絶縁層２６を用いても、ある密度で応力緩和絶縁層２２が平坦化絶縁層２６中に存在し、その収縮力（配線層１２および応力緩和絶縁層２２に対しては圧縮力）を吸収するため、平坦化絶縁層２６にクラックなどが生じない。
【００４０】
また、応力緩和絶縁層２２は、ＣＭＰにおけるディッシングと呼ばれる研磨不良を防止するためのダミーパターンとしても機能することができる。
【００４１】
［製造方法］
つぎに、図４および図５に示す半導体装置１００を製造するための方法の一例について説明する。図１〜図３は、この製造方法の工程を模式的に示す断面図である。
【００４２】
（ａ）図１に示すように、基体１０上に、金属などからなる導電層を形成した後、一般的に用いられるリソグラフィおよびエッチングを用いて導電層をパターニングし、配線層１２を形成する。図１に示す例では、密パターン領域１４ａでの配線層１２を「１２ａ」と示し、疎パターン領域１４ｂでの配線層１２を「１２ｂ」と示す。導電層を構成する金属については、すでに述べたので、ここでは記載しない。
【００４３】
ついで、ＣＶＤ法によって、基体１０上に酸化シリコン層２４０を全面的に形成する。酸化シリコン層２４０は、少なくとも配線層１２を完全に覆うように形成される。ＣＶＤ法については、すでに述べた、常圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなどを用いることができる。そして、例えば、埋め込み性に優れた高密度プラズマＣＶＤを用いて酸化シリコン層２４０を形成した場合であっても、配線層が最小間隔で形成された配線層１２ａと配線層１２ａとの間にはボイド２５０が形成されやすい。
【００４４】
ついで、酸化シリコン層２４０の上に、公知の方法によって所定パターンのレジスト層Ｒ１０を形成する。
【００４５】
（ｂ）ついで、図２に示すように、レジスト層Ｒ１０をマスクとして、図１に示す酸化シリコン層２４０をエッチングすることにより、応力緩和絶縁層２２を形成する。このとき、最小間隔で配置された配線層１２ａ，１２ａ間の酸化シリコン層も除去されるので、結果的に図１に示すボイド２５０がなくなる。
【００４６】
その後、アッシングなどの公知の方法で、レジスト層Ｒ１０を除去する。
【００４７】
応力緩和絶縁層２２のパターンについては、すでに述べたので、ここでは記載しない。
【００４８】
（ｃ）ついで、図３に示すように、配線層１２（１２ａ，１２ｂ）および応力緩和絶縁層２２が形成された基体１０上に、ベース絶縁層２４を全面的に形成する。ついで、ベース絶縁層２４上に、流動性絶縁体からなる平坦化絶縁層２６を形成する。平坦化絶縁層２６は、少なくともベース絶縁層２４を覆い、かつ、配線層１２の相互間、配線層１２と応力緩和絶縁層２２との間、ならびに応力緩和絶縁層２２の相互間を絶縁層によって充填するように形成される。
【００４９】
（ｄ）ついで、図４に示すように、平坦化絶縁層２６上に、キャップ絶縁層２８を全面的に形成する。このキャップ絶縁層２８は、平坦化絶縁層２６の表面の凹凸を十分に埋め、さらに必要に応じて用いられるＣＭＰによって研磨される厚さを有する。図４に示す例では、キャップ絶縁層２８は、ＣＭＰによってその上面が平坦化された状態を示す。
【００５０】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、発明の要旨の範囲内で各種の態様を取りうる。本発明は、例えば、塗布法あるいは流動性ＣＶＤ法を用いて形成される低誘電率絶縁層を層間絶縁層として用いる場合にも適用できる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【図２】本発明の実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【図３】本発明の実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【図４】本発明の実施の形態にかかる半導体装置を模式的に示す断面図である。
【図５】本発明の実施の形態にかかる半導体装置を模式的に示す平面図である。
【符号の説明】
１０ 基体
１２，１２ａ，１２ｂ 配線層
１４ａ 密パターン領域
１４ｂ 疎パターン領域
２０ 層間絶縁層
２２ 応力緩和絶縁層
２４ ベース絶縁層
２６ 平坦化絶縁層
２８ キャップ絶縁層
３０ ダミーパターン
１００ 半導体装置
Claims (14)
- 基体上に所定のパターンで配置された配線層と、該配線層を覆う層間絶縁層と、を含み、
前記層間絶縁層は、
前記基体上に所定のパターンで配置され、かつ前記配線層と離間して配置された応力緩和絶縁層と、
前記配線層および前記応力緩和絶縁層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層と、を含む半導体装置。 - 請求項１において、
前記平坦化絶縁層は、塗布法によって形成された、酸化シリコン層あるいはそれ以外の低誘電率絶縁層である、半導体装置。 - 請求項１において、
前記平坦化絶縁層は、流動性ＣＶＤ法によって形成された、酸化シリコン層あるいはそれ以外の低誘電率絶縁層である、半導体装置。 - 請求項１ないし３のいずれかにおいて、
前記応力緩和絶縁層は、ＣＶＤ法によって形成された酸化シリコン層である、半導体装置。 - 請求項１ないし４のいずれかにおいて、
前記応力緩和絶縁層は、前記配線層間の間隔が使用デザインルールにおける配線層間の最小間隔よりも大きな間隔である疎パターン領域に配置される、半導体装置。 - 請求項１ないし５のいずれかにおいて、
前記応力緩和絶縁層は、使用デザインルールにおける配線層の最小ライン幅および最小間隔を有する、半導体装置。 - 請求項１ないし６のいずれかにおいて、
前記応力緩和絶縁層は、前記配線層より高く形成され、該応力緩和絶縁層の上面は該配線層の上面より高い位置にある、半導体装置。 - 請求項１ないし７のいずれかにおいて、
前記層間絶縁層は、さらに、前記配線層および前記応力緩和絶縁層の上に形成されたベース絶縁層と、前記平坦化絶縁層の上に形成されたキャップ絶縁層を有する、半導体装置。 - 基体上に所定のパターンで配置された配線層と、該配線層を覆う層間絶縁層と、を含み、
前記層間絶縁層は、
前記基体上に所定のパターンで配置される応力緩和絶縁層と、
前記配線層および前記応力緩和絶縁層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層と、を含み、
前記応力緩和絶縁層は、前記配線層間の間隔が使用デザインルールにおける配線層間の最小間隔よりも大きな間隔である領域に配置されている、半導体装置。 - 請求項９において、
前記平坦化絶縁層は、塗布法によって形成された、酸化シリコン層あるいはそれ以外の低誘電率絶縁層である、半導体装置。 - 請求項９において、
前記平坦化絶縁層は、流動性ＣＶＤ法によって形成された、酸化シリコン層あるいはそれ以外の低誘電率絶縁層である、半導体装置。 - 請求項９ないし１１のいずれかにおいて、
前記応力緩和絶縁層は、ＣＶＤ法によって形成された酸化シリコン層である、半導体装置。 - 請求項９ないし１２のいずれかにおいて、
前記応力緩和絶縁層は、使用デザインルールにおける配線層の最小ライン幅および最小間隔を有する、半導体装置。 - 請求項９ないし１３のいずれかにおいて、
前記層間絶縁層は、さらに、前記配線層および前記応力緩和絶縁層の上に形成されたベース絶縁層と、前記平坦化絶縁層の上に形成されたキャップ絶縁層を有する、半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252728A JP3575448B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置 |
| US10/227,189 US6992392B2 (en) | 2001-08-23 | 2002-08-23 | Semiconductor device and method for manufacturing the same |
| CN02141860.8A CN1208832C (zh) | 2001-08-23 | 2002-08-23 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252728A JP3575448B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068845A JP2003068845A (ja) | 2003-03-07 |
| JP3575448B2 true JP3575448B2 (ja) | 2004-10-13 |
Family
ID=19081155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001252728A Expired - Fee Related JP3575448B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6992392B2 (ja) |
| JP (1) | JP3575448B2 (ja) |
| CN (1) | CN1208832C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3534093B2 (ja) * | 2001-07-31 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の設計方法並びに設計プログラム |
| JP3454259B2 (ja) * | 2001-09-07 | 2003-10-06 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
| US7276440B2 (en) * | 2003-12-12 | 2007-10-02 | Chartered Semiconductor Manufacturing Ltd. | Method of fabrication of a die oxide ring |
| JP4412143B2 (ja) * | 2004-01-14 | 2010-02-10 | セイコーエプソン株式会社 | 検査用治具の製造方法 |
| US20050253268A1 (en) * | 2004-04-22 | 2005-11-17 | Shao-Ta Hsu | Method and structure for improving adhesion between intermetal dielectric layer and cap layer |
| US7339272B2 (en) * | 2004-06-14 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with scattering bars adjacent conductive lines |
| JP4528561B2 (ja) * | 2004-06-23 | 2010-08-18 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN101385136A (zh) * | 2006-02-15 | 2009-03-11 | Nxp股份有限公司 | 用于模制盖的衬底表面的非导电平坦化 |
| US20080315347A1 (en) * | 2007-06-25 | 2008-12-25 | International Business Machines Corporation | Providing gaps in capping layer to reduce tensile stress for beol fabrication of integrated circuits |
| US9881870B2 (en) * | 2015-12-30 | 2018-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457645A (en) | 1987-08-28 | 1989-03-03 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4916514A (en) | 1988-05-31 | 1990-04-10 | Unisys Corporation | Integrated circuit employing dummy conductors for planarity |
| JPH04218918A (ja) | 1990-04-27 | 1992-08-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP0457449A1 (en) | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
| JPH0855913A (ja) * | 1994-06-07 | 1996-02-27 | Texas Instr Inc <Ti> | サブミクロン相互接続の選択的空隙充填方法 |
| US5597668A (en) | 1995-07-19 | 1997-01-28 | Vlsi Technology, Inc. | Patterned filled photo mask generation for integrated circuit manufacturing |
| KR0155874B1 (ko) | 1995-08-31 | 1998-12-01 | 김광호 | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 |
| JPH0981159A (ja) | 1995-09-14 | 1997-03-28 | Mitsubishi Rayon Co Ltd | 消臭器用騒音低減装置 |
| JP3247600B2 (ja) * | 1995-11-30 | 2002-01-15 | 株式会社東芝 | パターン発生方法 |
| JP3102338B2 (ja) | 1996-02-07 | 2000-10-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5798298A (en) | 1996-02-09 | 1998-08-25 | United Microelectronics Corporation | Method of automatically generating dummy metals for multilevel interconnection |
| US5902752A (en) | 1996-05-16 | 1999-05-11 | United Microelectronics Corporation | Active layer mask with dummy pattern |
| US5885856A (en) | 1996-08-21 | 1999-03-23 | Motorola, Inc. | Integrated circuit having a dummy structure and method of making |
| US5790417A (en) | 1996-09-25 | 1998-08-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of automatic dummy layout generation |
| US5923074A (en) * | 1996-12-03 | 1999-07-13 | Texas Instruments Incorporated | Low capacitance interconnect structure for integrated circuits using decomposed polymers |
| JP3638778B2 (ja) | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| KR100230421B1 (ko) * | 1997-04-22 | 1999-11-15 | 윤종용 | 반도체장치의 더미패턴 형성방법 |
| JPH1126576A (ja) * | 1997-07-01 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100319883B1 (ko) * | 1999-03-16 | 2002-01-10 | 윤종용 | 패드 주위에 더미 패턴을 구비한 반도체소자 |
| US6194249B1 (en) * | 1999-11-01 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of assembly stress protection |
| JP3428556B2 (ja) | 2000-03-15 | 2003-07-22 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP2001267415A (ja) | 2000-03-15 | 2001-09-28 | Seiko Epson Corp | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP3539337B2 (ja) | 2000-03-17 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP2001267322A (ja) | 2000-03-17 | 2001-09-28 | Seiko Epson Corp | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| KR100366621B1 (ko) * | 2000-06-28 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 도전성 콘택체를 형성하는 방법 |
| US20020111014A1 (en) * | 2001-02-13 | 2002-08-15 | Jeng Pei Reng | Planarization method of inter-layer dielectrics and inter-metal dielectrics |
-
2001
- 2001-08-23 JP JP2001252728A patent/JP3575448B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-23 CN CN02141860.8A patent/CN1208832C/zh not_active Expired - Fee Related
- 2002-08-23 US US10/227,189 patent/US6992392B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6992392B2 (en) | 2006-01-31 |
| CN1404146A (zh) | 2003-03-19 |
| JP2003068845A (ja) | 2003-03-07 |
| US20030042611A1 (en) | 2003-03-06 |
| CN1208832C (zh) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665657A (en) | Spin-on-glass partial etchback planarization process | |
| JP3454259B2 (ja) | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 | |
| JP2008502140A (ja) | 空隙を有する半導体デバイスの形成方法および該方法によって形成された構造 | |
| JP3575448B2 (ja) | 半導体装置 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| TW200409172A (en) | Manufacturing method for semiconductor device and the semiconductor device | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| US6319818B1 (en) | Pattern factor checkerboard for planarization | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP2024540432A (ja) | デュアル・ダマシン・ビアとスーパー・ビアによる冗長性とを備えたｂｅｏｌ上部ビア配線 | |
| US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
| JP2002353303A (ja) | 半導体装置およびその製造方法 | |
| KR100485173B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2003068734A (ja) | 半導体装置およびその製造方法 | |
| KR100257151B1 (ko) | 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법 | |
| JP2000306999A (ja) | 半導体装置およびその製造方法 | |
| KR100497206B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100773754B1 (ko) | 갭 필 능력을 향상시킨 절연막 증착 방법 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100613453B1 (ko) | 반도체 소자의 소자 분리층 형성 방법 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| KR100562319B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100620153B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR0165758B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |