JPH04218918A

JPH04218918A - 半導体装置及びその製造方法

Info

Publication number: JPH04218918A
Application number: JP3092342A
Authority: JP
Inventors: Satoru Tanizawa; 谷澤　哲; Hideo Tokuda; 得田　秀雄
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-04-27
Filing date: 1991-04-23
Publication date: 1992-08-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法、特に多層配線の層間を接続するビアホールを有す
る半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】図１２は従来例の説明図であり、同図（
ａ）は計算器援用設計（ＣＡＤ）によるビアホールパタ
ーンのコンポーネント情報により発生した回路パターン
の上面図であり、同図（ｂ）のこの回路パターンによっ
て製造された半導体装置の断面図である。

【０００３】同図（ａ）において、１はＣＲＴ装置の画
面上の回路パターン配置の基盤となる格子状のグリッド
パターンであり、２は回路パターンの位置を決めるグリ
ッド（交点）である。３は上層配線と下層配線とを接続
するためのビアホールパターン、４は上層配線パッドパ
ターン、５は下層配線パッドパターンである。

【０００４】なお、上層配線パッドパターン４および下
層配線パッドパターン５は、ビアホールを介した確実な
接続を保証するために、位置合わせ余裕を見込んでビア
ホールパターン３の領域よりも大きくとってある。又、
ＣＡＤによるパターン配置においては、これらのパッド
パターン４，５はビアホールパターン３のコンポーネン
ト情報として、ビアホールパターン３の発生に伴って一
体となって発生するものである。

【０００５】同図（ｂ）において、７は基板６上に形成
されたＡｌ膜からなる下層配線パッド、８は層間絶縁膜
、９はビアホール、１０はＡｌ膜からなる上層配線パッ
ドである。

【０００６】

【発明が解決しようとする課題】ところで、従来例の回
路パターンの発生方法によって多層配線構造を形成する
と、図１３（ａ）に示すように、基板１１上に形成され
た下層配線１２（下層配線パッドを含む）及び層間絶縁
膜１３の段差の影響を受け、Ａｌ膜からなる上層配線１
５（上層配線パッドを含む）がＡの部分で細ったり、あ
るいは窪みＢが生じる。

【０００７】一般に、段差でのＡｌの流れ込みによって
配線の細りが生じるが、特にビアホールがあると、ビア
ホールへの流れ込みもあって細りがより激しくなり、断
線し易くなる。又、窪みもより深くなるので、３層〜４
層の多層配線を行うことは事実上極めて困難である。

【０００８】又、図１３（ｂ）に示すように下層配線１
２に隣接して他の下層配線１６があると、下層配線１６
のない反対側ではビアホール１４周辺で層間絶縁膜１３
の断面形状に高低差が生じる。この結果、ビアホール１
４を形成するときのマスク露光装置の焦点深度が場所に
よって異なるためにビアホールの形成が適正に行われず
、下層配線１２と上層配線１５との接続が不完全になる
場合がある。

【０００９】更に、上層配線１５がビアホール１４上の
Ｃの部分で斜めに形成されるため、Ｃの部分を配線パッ
ドとして、不図示のビアホールを介してその上の上層破
線パターンに接続することが困難となり、多層化が難し
くなる。

【００１０】他方、図１３（ｃ）に示すように下層配線
１２の下の層間絶縁膜１３の下に形成される他の配線１
７が近接している場合には、下層配線１２の断面形状が
斜めになる。このため、ビアホール１４が適正に形成さ
れ難いという問題がある。又、その上に形成される上層
配線１５もビアホール１４上で斜めとなり、不図示のビ
アホールを介してその上の上層配線パターンに接続する
ことが困難となる。

【００１１】本発明は上記の問題点に鑑み創作されたも
のであり、ダミーパターンを用いることによりウエハー
プロセスにおける多層配線構造のビアホール周辺の平坦
化をより簡便、かつ、確実に可能とし、高集積化及び高
性能化が可能な半導体装置及びその製造方法を実現しよ
うとする。

【００１２】

【課題を解決するための手段】図１は本発明の原理説明
図である。第１の配線層２５及びダミーパッド１００は
、夫々第１の層２４上に形成されている。第２の層２７
は絶縁材料からなり、第１の配線層２５及びダミーパッ
ド１００を覆うように第１の層２４上に形成されている
。第２の配線層２９は第２の層２７上に形成され、第２
の層２７に形成されたビアホール２８を介して第１の配
線層と電気的に接続している。ダミーパッド１００はビ
アホール２８の周囲に少なくとも１つ設けられており、
第１及び第２の配線層２５，２９とは電気的に絶縁され
ている。

【００１３】

【作用】周辺の配線等の影響によってビアホール２８付
近で生じる表面の凹凸は、ダミーパッド１００により緩
和されるので、正確なマスク位置合わせや平坦な膜成形
が可能になる。このため、ビアホール２８や配線の形成
も適正に行われ、ビアホール２８を介しての配線層２５
，２９の接続を確実に行える。従って、信頼性の高い多
層配線構造の半導体装置が実現できる。

【００１４】

【実施例】先ず、本発明になる半導体装置の第１実施例
を製造する本発明になる半導体装置の製造方法の第１実
施例について図２及び図３と共に説明する。

【００１５】図２（ａ）はＣＡＤによるビアホールパタ
ーンのコンポーネント情報により発生した回路パターン
の上面図である。又、同図（ｂ）はこの回路パターンに
よって製造された半導体装置の断面図であり、同図（ｃ
）は更に多層配線構造にした場合の半導体装置の断面図
である。

【００１６】図２（ａ）において、１８は回路パターン
配置の基盤となるレイアウト・エディタ（ＬＡＹＯＵＴ
　　ＥＤＩＴＯＲ）装置で扱うデータ上での格子状のグ
リッドパターンであり、１９は回路パターンの位置を決
めるグリッド（交点）である。２０は上層配線と下層配
線とを接続するためのビアホールパターン、２１は上層
配線パッドパターン、２２は下層配線パッドパターンで
ある。又、２３はビアホールパターン２０のコンポーネ
ント情報として、ビアホールパターン２０の発生に伴っ
て生成される８個のダミーパターンであり、下側配線パ
ッドパターン２２と同一層であるが互いに絶縁されてい
る。このダミーパターン２３の大きさは、実際に形成さ
れたときに隣接する下層配線と接触しないようにグリッ
ド１９上に中心をもち、一辺がグリッド１９のピッチサ
イズよりも小さいサイズとされる。なお、上層配線パッ
ドパターン２１および下層配線パッドパターン２２はビ
アホールを介した確実な接続を保証するために設けられ
るものであり、位置合わせ余裕を見込んでビアホールパ
ターン２０の領域よりも大きくとっている。また、ＣＡ
Ｄによるパターン配置においては、これらのパッドパタ
ーン２１，２２は、ビアホールパターン２０のコンポー
ネント情報として、ダミーパターン２３と同様にビアホ
ールパターン２０の発生に伴って生成されるものである
。

【００１７】図２（ｂ）は、同図（ａ）の回路配線パタ
ーンに基づいてマスクに形成して、実際の半導体装置の
製造に用いて作成した場合の半導体装置の断面図である
。２５は基板２４上に形成されたＡｌ膜からなる下層配
線、２６はビアホール２８のパターンの発生に伴って生
成されたダミーパターンにより形成されたダミーパッド
、２７は層間絶縁膜であり、また２８はビアホール、２
９はＡｌ膜からなる上層配線である。

【００１８】先ず、基板２４上に第１のＡｌ層を形成し
、この第１のＡｌ層をパターニングすることにより図３
（ａ）に示す如く下層配線２５及びダミーパッド２６が
形成される。次に、層間絶縁膜２７を形成し、図３（ｂ
）に示す如くエッチングによりビアホール２８を形成す
る。その後に第２のＡｌ層を形成してパターニングする
ことにより上層配線２９が図２（ｂ）に示す如く形成さ
れる。

【００１９】なお、上層配線２９は、ビアホール２８の
コンポーネントパターンとしての上層配線パッドパター
ン２１と不図示の独立の上層配線パターンとを合成した
マスクパターンにより形成される。同様にして、下層配
線２５は、ビアホール２８のコンポーネントパターンと
しての下層配線パッドパターン２２及びダミーパターン
２６と不図示の独立の下層配線パターンとを合成したマ
スクパターンにより形成される。

【００２０】このように、本実施例によれば、ビアホー
ルパターンのコンポーネント情報として、図２（ａ）に
示す如くビアホールパターン２０の周辺に８個のダミー
パターン２３を発生するようにしているので、同図（ｂ
）に示すように、ビアホール２８の周辺にダミーパッド
２６が形成されてビアホール２８周辺の層間絶縁膜２７
の高さをほぼ一定にすることができる。これにより、ビ
アホール２８をパターン形成するときのマスク露光装置
の焦点深度を一定にすることが容易になり、基板２４全
体にわたってビアホールの形成を適正に行うことができ
る。

【００２１】このため、上層配線２９のパターニングも
適正に行われ、従来例の図６（ａ）に示すような上層配
線１５の細りＡや窪みＢが生成されるのを防止すること
ができると共に、図６（ｂ）に示すようなビアホール１
４上の上層配線１５が斜めに形成されるのを防止するこ
とができる。

【００２２】又、更に多層配線を進めるときには、図２
（ｃ）に示すように、ＣＡＤによるビアホール３２のパ
ターン発生に伴って、ダミーパッド３１を上層配線２９
のパターンに隣接した位置に形成する。これにより、ビ
アホール３２周辺の層間絶縁膜３０の高さを一定にする
ことができるので、ビアホール３２および最上層配線３
３を適正に形成することができる。

【００２３】図４は、ＣＡＤにより回路パターンの発生
を説明するためのフローチャートである。ビアホール配
置情報としては、そのグリッドパターン上の位置や、ビ
アホールの大きさ、及び何層目の層間絶縁膜に対しての
ビアホールであるか等の情報が含まれており、ビアホー
ルパターンのコンポーネント情報としては、夫々のビア
ホールに応じたビアホールパターン、このビアホールパ
ターンに接続する上下層のパッドパターン、ビアホール
の周囲に形成されるダミーパターンの情報が含まれてい
る。

【００２４】そして、実際に配線レイアウト設計が行わ
れると、ステップＳ２は、ステップＳ１で求めた配線間
を接続するビアホールの周辺の上層配線および下層配線
の状態に基づいて、予めライブラリ登録されているビア
ホールパターンのコンポーネント情報から所定のビアホ
ールパターンを選択し、ステップＳ３で実回路パターン
が生成される。

【００２５】このようにして、周辺の配線等の影響によ
ってビアホール付近で生じる表面の凹凸は、ＣＡＤによ
って生成するダミーパターンにより緩和されるので、正
確なマスク位置合わせや平坦な膜形成が可能になる。こ
のため、ビアホールや配線の形成も適正に行われるので
、ビアホールを介しての上層配線と下層配線との接続を
確実に行うことが可能となり、信頼性の高い多層配線構
造の半導体装置を得ることができる。

【００２６】次に、本発明になる半導体装置の第２実施
例を製造する本発明になる半導体装置の製造方法の第２
実施例について図５と共に説明する。

【００２７】図５（ａ）はＣＡＤによるビアホールパタ
ーンのコンポーネント情報により発生した回路パターン
の上面図、同図（ｂ）は該回路パターンによって製造さ
れた半導体装置の断面図である。

【００２８】図５（ａ）において、３４は最下層配線パ
ターン，３５はグリットパターン，３６はグリット，３
７は上層配線と下層配線とを接続するためのビアホール
パターン、３８はダミーパターン，３８ａは第２のダミ
ーパターン，３９は上層配線パッドパターン，４０は下
層配線パッドパターンである。

【００２９】図５（ｂ）は、同図（ａ）の回路配線パタ
ーンに基づいてマスクに形成して、実際の半導体装置の
製造に用いて作成した場合の半導体装置の断面図であり
、４２は基板４１上に形成されたＡｌ膜からなり最下層
配線パターン３４に対応する最下層配線である。４３は
ダミーパターン３８に対応するダミーパッド，４３ａは
第２のダミーパターン３８ａに対応するダミーパッド，
４４は層間絶縁膜，４５はＡｌ膜からなる下層配線，４
６は層間絶縁層，４７はビアホール，４８はＡｌ膜から
なる上層配線である。

【００３０】実施例では、ビアホール４７に近接して下
層配線４５が形成されるとき、ビアホール４７の周囲に
下層配線４５と同一層のダミーパッド４３を形成するた
めに、ダミーパターン３８とビアホールパターン３７の
発生に伴ってを生成するものである。これにより、ビア
ホール４７付近での層間絶縁膜４４の平坦化が可能にな
る。更に、本実施例では、ビアホール４７の下に最下層
の配線４２と同一層の第２のダミーパッド４３ａを設け
ており、ビアホール４７付近での層間絶縁膜４４の平坦
化を更に促進することができる。この結果、ビアホール
４７及び上層配線４８を適正に形成することができる。この第２のダミーパッド４３ａは、第２のダミーパッド
４３ａに対応する第２のダミーパターン３８ａをダミー
パターン３８と共に予めビアホールパターンのコンポー
ネントに登録しておくことで容易に実施できる。

【００３１】次に、本発明になる半導体装置の第３実施
例を図６及び図７と共に説明する。図６は上下二層分と
ビアホールについての集積回路パターン配置を示す上面
図であり、図７は下層分についてのみ集積回路パターン
配置を示す上面図である。

【００３２】図６において、４９はビアホールパターン
であり、５０はＣＡＤによるビアホールパターンのコン
ポーネント情報によりビアホールパターン４９の周囲に
発生するダミーパターンである。なお、このダミーパタ
ーン５０は下層配線パターンと同一層上に形成されてお
り、互いに絶縁されている。又、５２はビアホールパタ
ーン４９を介して下層配線パターン５１と接続される上
層配線パターンである。ここで、上層配線パッドパター
ン及び下層配線パッドパターンは、ＣＡＤによるビアホ
ールパターンのコンポーネント情報によりビアホールパ
ターン４９の上下に発生するが、それぞれ上層配線パタ
ーン５２及び下層配線パターン５１の一部となっており
、図６では特に示されていない。

【００３３】図７において、下層配線パターン５１は梨
地で示してある。

【００３４】このように、ＣＡＤによるビアホールパタ
ーンコンポーネント情報とビアホール配置情報によりビ
アホールパターンの周囲に適宜ダミーパターンを生成す
ることにより、ビアホール周辺の層間絶縁膜の高低を調
節して平坦化するので、ビアホールの形成を適正に行う
ことができる。このため、上層配線と下層配線間との接
続を確実にして、信頼性の高い多層配線構造の半導体装
置を製造することができる。又、本発明によるダミーパ
ターンは、ビアホールの周囲にのみ発生されるので、そ
れによる配線容量の増加はわずかである。

【００３５】なお、本実施例では、図６の線Ａ−Ａ’に
沿った断面は図２（ｂ）の如きものとなる。

【００３６】しかし、図８に示す如く、図６と同じ結線
パターンをダミーパターンを用いない従来の方法で形成
すると、図８の線Ｂ−Ｂ’に沿った断面は図１３（ｂ）
に示す如きものとなり、上記の問題が生じてしまう。

【００３７】上記の各実施例においては、ダミーパター
ンはこれと同一面上に形成される配線と同じ導体からな
る。従って同一面上のダミーパターンと配線とを１工程
で同時に形成できる反面、ダミーパターンの厚さと配線
の厚さは同じになってしまう。又、導体のダミーパター
ンを多数用いると、配線の浮遊容量が増加してしまうな
どの問題が生じる場合がある。

【００３８】そこで、ダミーパターンの厚さを配線とは
独立に制御でき、配線の浮遊容量の増加を防止できる実
施例について説明する。

【００３９】本発明になる半導体装置の製造方法の第３
実施例を図９と共に説明する。同図中、図２と同一部分
には同一符号を付し、その説明は省略する。

【００４０】先ず、基板２４上に第１のＡｌ層を形成し
、この第１のＡｌ層をパターニングすることにより図９
（ａ）に示す如く下層配線２５が形成される。次に同図
（ｂ）に示す如く絶縁層６１を形成してパターニングす
ることにより、同図（ｃ）示す如きダミーパッド６１ａ
が形成される。その後は第１実施例と同様の工程により
層間絶縁膜２７，ビアホール２８及び上層配線２９が形
成されて、同図（ｄ）に示す本発明になる半導体装置の
第４実施例が完成する。なお、更に多層配線を進める場
合は、図２（ｃ）の如き構成をとり得ることは言うまで
もない。

【００４１】本実施例によれば、ダミーパッド６１ａは
絶縁材料からなるので、下層配線２５の浮遊容量の増加
を防止できる。又、ダミーパッド６１ａの厚さは下層配
線２５の厚さとは独立して制御できる。本実施例の場合
、下層配線２５とダミーパターン６１ａとは異なるマス
クを用いて形成されることになる。

【００４２】図１０は、本発明になる半導体装置の第５
実施例を示す。同図中、図９と同一部分には同一符号を
付し、その説明は省略する。

【００４３】本実施例では、ダミーパッド６１ａの厚さ
が下層配線２５の厚さより小さい。この様に下層配線２
５とは異なる厚さのダミーパッド６１ａを用いることに
より、層間膜の厚さをグリッド毎に段階的に変えて上層
の段差を更に緩和することができる。

【００４４】なお、絶縁材料からなるダミーパターンは
例えば図５（ｂ）の如き構成の場合にも用い得ることは
言うまでもない。

【００４５】上記の如く、絶縁材料からなるダミーパタ
ーンを用いると、レイアウト・プログラムにおいてビア
ホールを設けるグリッドのみを見てビアホール及びダミ
ーパターンの配置が可能かどうかを判断できる。従って
、配線禁止領域が点在するようなセル内部のグリッドに
も自由にダミーパターンを設けることができ、半導体装
置の設計自由度が大きい。

【００４６】図１１は、ＣＡＤによる回路パターンの発
生を説明するためのフローチャートであり、ダミーパタ
ーンが絶縁材料からなる場合を示す。ステップＳ１１は
、論理ネット・リスト、チップ形状ライブラリ、セル形
状ライブラリ、配線ルール等に基づいて半導体装置の各
構成要素の配置及び配線を決定する。ステップＳ１２は
、ステップＳ１１の決定結果に関する物理情報を出力す
る。

【００４７】他方、実パターンライブラリにはダミーパ
ターン及びビアホールがビアホールパターンのコンポー
ネント情報として登録されている。ステップＳ１４は物
理情報及び実パターンライブラリに基づいてマスクパタ
ーンを発生し、ステップＳ１５は配線系の製造工程を開
始する。

【００４８】以上のように、本発明では、ステップＳ１
１で半導体装置の各構成要素の配置および配線が決定さ
れた後は、特別な後処理を必要としない。しかし、例え
ば配線領域全面に予め絶縁材料からなるダミーパターン
を配置しておく場合には、配線結果と見比べてダミーパ
ターンの禁止領域と重なった部分にダミーパターンを配
置しないようにする必要が生じる場合がある。破線で示
すステップＳ１３は、この様な場合のダミーパターンの
選択配置を行う計算機処理に対応する。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
ダミーパターンを用い、周辺の配線等の影響によってビ
アホール付近で生じる表面の凹凸を緩和させることがで
きるので、従来のウエハープロセス面からの平坦化技術
と併用すれば、一層平坦化が可能になり、信頼性の高い
多層配線構造の半導体装置を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明装置及び本発明方法の第１実施例を説明
する図である。

【図３】本発明方法の第１実施例を説明する図である。

【図４】ＣＡＤによる回路パターンの発生を説明するた
めのフローチャートである。

【図５】本発明装置及び本発明方法の第２実施例を説明
する図である。

【図６】本発明装置の第３実施例を説明する図である。

【図７】本発明装置の第３実施例を説明する図である。

【図８】図６に示す実施例と比較するための従来例を示
す図である。

【図９】本発明方法の第３実施例及び本発明装置の第４
実施例を説明する図である。

【図１０】本発明装置の第５実施例を説明する図である
。

【図１１】ＣＡＤによる回路パターンの発生を説明する
ためのフローチャートである。

【図１２】従来例を説明する図である。

【図１３】従来例の問題点を説明する図である。

【符号の説明】

１，１８，３５　　グリッドパターン２，１９，３６　　グリッド３，２０，３７，４９　　ビアホールパターン４，２１
，３９　　上層配線パッドパターン５，２２　　下層配
線パッドパターン６，１１，２４，４１　　基板７　　下層配線パッド８，１３，２７，３０，４４，４６　　層間絶縁膜９，
１４，２８，３２，４７　　ビアホール１０　　上層配
線パッド１２，１７，２５，４５　　下層配線１５，２９，４８　　上層配線１６　　他の下層配線２３，３８，５０　　ダミーパターン２６，３１，４３，６１ａ　　ダミーパッド３３　　最
上層配線３４　　最下層配線パターン４０　　下層配線パッドパターン４２　　最下層配線５１　　下層配線パターン５２　　上層配線パターン

Claims

【特許請求の範囲】

【請求項１】　　第１の層（２４）上に形成された第１
の配線層（２５）と、該第１の配線層の近傍の該第１の
層上に形成されたダミーパッド（１００）と、該第１の
配線層及び該ダミーパッドを覆うように該第１の層上に
形成された絶縁材料からなる第２の層（２７）と、該第
２の層上に形成され、該第２の層に形成されたビアホー
ル（２８）を介して該第１の配線層と電気的に接続する
第２の配線層（２９）とからなり、該ダミーパッドは該
ビアホールの周囲に少なくとも１つ設けられており該第
１及び第２の配線層とは電気的に絶縁されていることを
特徴とする半導体装置。
【請求項２】　　前記ダミーパッド（１００）は前記第
１の配線層（２５）と同一材料からなることを特徴とす
る請求項１の半導体装置。
【請求項３】　　前記ダミーパッド（１００）は絶縁材
料からなることを特徴とする請求項１の半導体装置。
【請求項４】　　前記ダミーパッド（１００）は前記第
１の配線層（２５）とは異なる厚さを有することを特徴
とする請求項３の半導体装置。
【請求項５】　　層間絶縁膜（２７）に形成されたビア
ホール（２８）を介して電気的に接続された下層配線（
２５）及び上層配線（２９）を有する半導体装置の製造
方法において、該ビアホール（２８）の周囲で該下層配
線（２５）と同一面上に該下層配線及び該上層配線（２
９）とは電気的に絶縁されているダミーパッド（１００
）を形成するステップを含むことを特徴とする半導体装
置の製造方法。
【請求項６】　　前記ビアホール（２８）の位置及び大
きさに関する情報を少なくとも含むビアホール配置情報
と、該ビアホール（２８）の形状を示すビアホールパタ
ーン及び、該ビアホール（２８）近傍に配置されるダミ
ーパッド（１００）の情報とを少なくとも含むビアホー
ルパターンのコンポーネント情報とに基づいて、計算機
援用設計（ＣＡＤ）によりダミーパターンを具備するビ
アホールパターンを生成する工程と、該ビアホールパタ
ーンに基づいてマスクを形成する工程と、該マスクを用
いて前記ダミーパッド（１００）を具備する前記ビアホ
ール（２８）を形成する工程とを有することを特徴とす
る請求項５の半導体装置の製造方法。
【請求項７】　　前記ダミーパッド（１００）は前記下
層配線（２５）と同一の導体で同一の前記マスクにより
形成することを特徴とする請求項６の半導体装置の製造
方法。
【請求項８】　　前記ダミーパッド（１００）は絶縁材
料にて前記下層配線（２５）とは異なるマスクにより形
成することを特徴とする請求項６の半導体装置の製造方
法。
【請求項９】　　前記ダミーパッド（１００）は前記下
層配線（２５）と異なる膜厚に形成されることを特徴と
する請求項８の半導体装置の製造方法。
【請求項１０】　　前記ダミーパターンは、前記下層配
線（２５）とは異なる位置に配置されることを特徴とす
る請求項８又は９の半導体装置の製造方法。
【請求項１１】　　前記ダミーパターンは、前記ＣＡＤ
における配線プログラムで扱うグリッド上に中心を有し
、グリッドのピッチサイズより一辺が小さいサイズの１
個以上のパターンからなることを特徴とする請求項５〜
９のうちいずれか１項の半導体装置の製造方法。