JP3575408B2 - トレンチ素子分離領域を有する半導体装置の製造方法 - Google Patents
トレンチ素子分離領域を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3575408B2 JP3575408B2 JP2000246215A JP2000246215A JP3575408B2 JP 3575408 B2 JP3575408 B2 JP 3575408B2 JP 2000246215 A JP2000246215 A JP 2000246215A JP 2000246215 A JP2000246215 A JP 2000246215A JP 3575408 B2 JP3575408 B2 JP 3575408B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- semiconductor device
- element isolation
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000002955 isolation Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000005498 polishing Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 123
- 239000012535 impurity Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に素子分離領域を有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
近年、半導体素子、たとえばＭＯＳトランジスタの微細化に伴い、素子分離領域の微細化が必要となっている。素子分離領域の微細化を達成するため、トレンチ素子分離技術が検討されている。トレンチ素子分離技術とは、半導体素子間の基板上にトレンチを設け、このトレンチに絶縁材を充填することによって、半導体素子間を分離する技術である。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、リークが抑えられた、トレンチ素子分離領域を有する半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
本発明のトレンチ素子分離領域を有する半導体装置の製造方法は、以下の工程（ａ）〜（ｃ）を含む。
（ａ）半導体層において、トレンチを形成する工程、
（ｂ）前記トレンチを充填する絶縁層を形成する工程、および
（ｃ）前記絶縁層を熱処理する工程であって、
前記熱処理における温度は、１０５０℃以上である。
【０００５】
本発明においては、工程（ｃ）において、１０５０℃以上の温度で絶縁層を熱処理している。このため、絶縁層のストレスを解放することができる。その結果、本発明によれば、半導体層において、亀裂が生じるのを抑えることができ、リークの発生を抑制することができる。
【０００６】
本発明は、前記工程（ｂ）で、前記絶縁層を膜密度２．１ｇ／ｃｍ３以上で形成する場合に特に有用である。
【０００７】
前記熱処理における温度は、１１００℃以上であることが好ましい。これにより、亀裂が生じるのを確実に防止することができる。その結果、確実にリークの発生を防止することができる。
【０００８】
前記熱処理における温度は、熱処理装置の熱耐性を考慮して、１２５０℃以下であることが好ましい。
【０００９】
本発明は、前記絶縁層が、高密度プラズマＣＶＤ法により形成された場合に好適である。ここで、高密度プラズマとは、イオン密度が１×１０１１／ｃｍ３以上のプラズマをいう。
【００１０】
また、前記半導体層内において、ウエルを形成する工程（ｄ）を含む場合は、前記工程（ｃ）は、前記工程（ｄ）の前に行われることが好ましい。これにより、ウエルの熱拡散を防止することができる。
【００１１】
前記トレンチにおける半導体層、すなわちトレンチ側面および底面の半導体層を熱酸化する工程（ｅ）を含むことができる。工程（ｅ）を含むことにより、トレンチにおける半導体層の隅部や角部が丸みを帯びることができる。前記工程（ｅ）における温度は、たとえば７００〜１１５０℃、好ましくは９５０〜１１５０℃である。この温度範囲により、半導体層の隅部や角部が確実に丸みを帯びることとなる。
【００１２】
前記半導体層は、半導体基板の上に形成されたエピタキシャル成長層であることができる。前記エピタキシャル成長層の厚さは、２μｍ以上であることが好ましい。これにより、半導体基板の不純物の拡散による半導体素子への悪影響を防ぐことができる。
【００１３】
本発明は、トレンチ幅が０．３５μｍ以下のトレンチを有する半導体装置の製造に、特に有用である。ここでトレンチ幅とは、トレンチの上縁部の幅である。
【００１４】
ここで、「半導体層」とは、半導体基板や、半導体基板の上に形成された半導体層（たとえばエピタキシャル成長層）を含む。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００１６】
（デバイスの構造）
以下、実施の形態に係る半導体装置を説明する。図１は、実施の形態に係る半導体装置を模式的に示す断面図である。
【００１７】
半導体装置１００は、トレンチ素子分離領域３０と、ＭＩＳトランジスタ５０，６０とを有する。半導体装置１００の具体的な構成は、次のとおりである。
【００１８】
半導体基板１０の上に、エピタキシャル成長層１２が形成されている。エピタキシャル成長層１２内に、トレンチ素子分離領域３０が形成されている。トレンチ素子分離領域３０は、エピタキシャル成長層１２に設けられたトレンチ３２内に、絶縁層４０が充填されて形成されている。エピタキシャル成長層１２と絶縁層４０との間には、トレンチ酸化膜３４が形成されている。トレンチ素子分離領域３０は、素子領域を画定している。
【００１９】
一方の素子領域におけるエピタキシャル成長層１２内には、ｎ型のウエル５２が形成されている。また、他方の素子領域におけるエピタキシャル成長層１２内には、ｐ型のウエル６２が形成されている。ｎ型のウエル５２が形成された素子領域にはｐ型ＭＩＳトランジスタ５０が形成され、ｐ型のウエル６２が形成された素子領域にはｎ型ＭＩＳトランジスタ６０が形成されている。
【００２０】
（製造プロセス）
次に、実施の形態に係る半導体装置の製造方法について説明する。図２〜図８は、本実施の形態に係る半導体装置１００の製造工程を模式的に示す断面図である。
【００２１】
まず、図２（ａ）に示すように、半導体基板１０の上に、エピタキシャル成長層１２を形成する。エピタキシャル成長層１２は、たとえば、シラン（ＳｉＨ４）ガスを流して、半導体基板１０の表面にシリコンをエピタキシャル成長させることにより形成される。エピタキシャル成長層１２の厚さは、好ましくは２μｍ以上、より好ましくは３〜１０μｍである。
【００２２】
次に、図２（ｂ）に示すように、エピタキシャル成長層１２上に、パッド層１４を形成する。パッド層１４の材質としては、たとえば酸化シリコン，酸化窒化シリコンなどを挙げることができる。パッド層１４が酸化シリコンからなる場合には、熱酸化法，ＣＶＤ法などにより形成することができ、酸化窒化シリコンからなる場合には、ＣＶＤ法などにより形成することができる。パッド層１４の膜厚は、たとえば５〜２０ｎｍである。
【００２３】
次に、パッド層１４上に、研磨ストッパ層１６を形成する。研磨ストッパ層１６としては、たとえば窒化シリコン層，多結晶シリコン層および非晶質シリコン層のいずれかの単層構造であるか、または、窒化シリコン層と多結晶シリコン層と非晶質シリコン層との中から選択される少なくとも２種からなる多層構造などを挙げることができる。研磨ストッパ層１６の形成方法としては、公知の方法たとえばＣＶＤ法などを挙げることができる。研磨ストッパ層１６は、後のＣＭＰにおけるストッパとして機能するのに十分な膜厚、たとえば５０〜２００ｎｍの膜厚を有する。
【００２４】
次に、図３（ａ）に示すように、研磨ストッパ層１６の上に、所定のパターンのレジスト層Ｒ１を形成する。レジスト層Ｒ１は、トレンチ３２が形成されることになる領域の上方において、開口されている。
【００２５】
次に、レジスト層Ｒ１をマスクとして、研磨ストッパ層１６およびパッド層１４をエッチングする。このエッチングは、たとえばドライエッチングにより行われる。
【００２６】
次に、図３（ｂ）に示すように、レジスト層Ｒ１をアッシングにより除去する。次いで、研磨ストッパ層１６をマスクとして、エピタキシャル成長層１２をエッチングし、トレンチ３２を形成する。トレンチ３２の深さは、デバイスの設計により異なるが、たとえば３００〜５００ｎｍである。エピタキシャル成長層１２のエッチングは、ドライエッチングにより行うことができる。トレンチ３２におけるテーパ角度αは、特に限定されないが、好ましくは７５〜８５度である。
【００２７】
次に、図４（ａ）に示すように、熱酸化法により、トレンチ３２におけるエピタキシャル成長層１２の露出面を酸化し、トレンチ酸化膜３４を形成する。この熱酸化は、エピタキシャル成長層１２をラウンド酸化する機能を有する。すなわち、トレンチ３２の隅部（トレンチ側面とトレンチ底面とがつくる隅部）３２ａにおけるエピタキシャル成長層１２や、エピタキシャル成長層１２の凸部の角部３２ｂが丸みを帯びる。熱酸化の温度は、エピタキシャル成長層１２をラウンド酸化できれば特に限定されないが、たとえば７００〜１１５０℃、好ましくは９５０〜１１５０℃である。トレンチ酸化膜３４の膜厚は、たとえば１０〜１００ｎｍである。
【００２８】
次に、図４（ｂ）に示すように、トレンチ３２を埋め込むようにして、絶縁層４０を全面に堆積する。絶縁層４０の材質としては、たとえば酸化シリコンを挙げることができる。絶縁層４０の膜厚は、トレンチ３２を埋め込み、少なくとも研磨ストッパ層１６を覆うような膜厚、たとえば５００〜８００ｎｍである。絶縁層４０の堆積は、膜密度が２．１ｇ／ｃｍ３以上、好ましくは２．３ｇ／ｃｍ３以上となる方法により行われる。この絶縁層４０の堆積方法は、高密度プラズマＣＶＤ法を挙げることができる。ここで高密度プラズマとは、イオン密度が１×１０１１／ｃｍ３以上のプラズマをいう。
【００２９】
次に、図５（ａ）に示すように、絶縁層４０を平坦化する。この平坦化は、研磨ストッパ層１６が露出するまで行う。つまり、研磨ストッパ層１６をストッパとして、絶縁層４０を平坦化する。絶縁層４０の平坦化は、たとえば化学的機械的研磨法により行うことができる。
【００３０】
次に、図５（ｂ）に示すように、研磨ストッパ層１６を、たとえば熱リン酸液を用いて除去する。次に、図６（ａ）に示すように、パッド層１４と絶縁層４０の上部とを、フッ酸により等方性エッチングする。
【００３１】
次に、図６（ｂ）に示すように、熱酸化法により、エピタキシャル成長層１２の露出面に、犠牲酸化膜２０を形成する。犠牲酸化膜２０の膜厚は、たとえば１０〜２０ｎｍである。
【００３２】
次に、絶縁層４０を熱処理する。絶縁層４０を熱処理することにより、絶縁層４０のストレスを解放することができる。その結果、エピタキシャル成長層において、絶縁層４０のストレスに起因する亀裂が生じるのを抑えることができ、リークを抑えることができる。熱処理における温度は、１０５０℃以上であり、好ましくは１１００℃以上である。熱処理における温度が１１００℃以上であると、リークの発生を確実に防止することができる。また、熱処理における温度は、熱処理装置の熱耐性を考慮して、１２５０℃以下であることが好ましい。熱処理は、不活性ガスの雰囲気下、酸素雰囲気下で行うことができる。熱処理時間は、たとえば２０〜１２０分、好ましくは４０〜８０分である。こうして、トレンチ素子分離領域３０が形成される。
【００３３】
次に、図７（ａ）に示すように、所定のパターンを有するレジスト層Ｒ２を形成する。レジスト層Ｒ２は、ｎ型のウエルとなる領域において開口されている。このレジスト層Ｒ２をマスクとして、リン，ヒ素などのｎ型不純物を１回もしくは複数回にわたってエピタキシャル成長層１２に注入することにより、エピタキシャル成長層１２内にｎ型のウエル５２を形成する。その後、レジスト層Ｒ２を除去する。
【００３４】
次に、図７（ｂ）に示すように、所定のパターンを有するレジスト層Ｒ３を形成する。レジスト層Ｒ３は、ｐ型のウエルとなる領域において開口されている。このレジスト層Ｒ３をマスクとして、ボロンなどのｐ型不純物を１回もしくは複数回にわたってエピタキシャル成長層１２に注入することにより、エピタキシャル成長層１２内にｐ型のウエル６２を形成する。その後、レジスト層Ｒ３を除去する。
【００３５】
次に、図８に示すように、犠牲酸化膜２０と絶縁層４０の上部とを、フッ酸により等方性エッチングする。次に、図１に示すように、公知の方法により、各素子領域において、ｐ型ＭＯＳトランジスタ５０と、ｎ型ＭＯＳトランジスタ６０とを形成する。
【００３６】
（作用効果）
以下、実施の形態に係る作用効果を説明する。
【００３７】
（ａ）本実施の形態においては、１０５０℃以上の温度で、絶縁層４０を熱処理する工程を含む。このため、膜密度が高い緻密な絶縁層４０におけるストレスを緩和することができる。その結果、絶縁層４０に起因するエピタキシャル成長層１２の亀裂が生じるのを抑えることができる。したがって、リークの発生を抑えることができる。また、熱処理の温度が１１００℃以上である場合には、リークの発生を確実に防止することができる。
【００３８】
なお、絶縁層を熱処理しないか、熱処理をしたとしても上記の温度で熱処理しないと、絶縁層のストレスにより、幅が狭いトレンチにおけるエピタキシャル成長層において亀裂が生じ、リークが発生する傾向がある。
【００３９】
（ｂ）絶縁層４０の熱処理工程は、ウエルの形成前に行っている。その結果、絶縁層４０の熱処理によって、ウエルが拡散することがない。
【００４０】
（ｃ）上記の実施の形態は、トレンチ幅が０．３５μｍ以下、好ましくは０．３μｍ以下のトレンチを有する半導体装置の製造において、特に有用である。
【００４１】
（ｄ）エピタキシャル成長層１２の厚さが２μｍ以上であると、半導体基板１０の不純物がエピタキシャル成長層１２内に拡散しても、半導体素子に悪影響が生じるのを確実に防止することができる。
【００４２】
（実験例）
トレンチを充填する絶縁層を熱処理した場合と、そうでない場合とで、ジャンクションリークにおいてどのような差が生じるか調べた。
【００４３】
図９は、ｎ型の不純物拡散層とｐ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。なお、ジャンクションリーク電流はＮ＋（Ｐｗｅｌｌ）リークに着目した。すなわち、電子のリークに着目した。また、ｎ型の不純物拡散層に対する半導体基板の電圧を２．７Ｖとした。
【００４４】
図１０は、ｐ型の不純物拡散層とｎ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。なお、ジャンクションリーク電流は、Ｐ＋（Ｎｗｅｌｌ）リークに着目した。すなわち、正孔のリークに着目した。また、ｐ型の不純物拡散層に対する半導体基板の電圧を−２．７Ｖとした。
【００４５】
なお、●は、熱処理温度が１１００℃の場合のデータである。□は、熱処理温度が１０００℃の場合のデータである。×は、絶縁層の熱処理をしていない場合のデータである。トレンチ幅は、トレンチの上端部の幅である。
【００４６】
試験体は、上記の実施の形態に則って製造された。具体的な条件は、絶縁層は、高密度プラズマＣＶＤ法により形成された。絶縁層の熱処理は、３０分間窒素雰囲気下で、常圧の条件下で行われた。
【００４７】
図９および図１０から、絶縁層を熱処理しない場合には、トレンチ幅が狭くなると（図９では０．３５μｍ以下、図１０では０．３μｍ以下）、ジャンクションリーク電流は１Ｅ−１０のオーダーとなり、ジャンクションリークが発生していることがわかる。なお、ノイズレベルは、１Ｅ−１１のオーダーである。これに対し、絶縁層を１１００℃で熱処理した場合には、トレンチ幅が狭くても、ジャンクションリーク電流は、１Ｅ−１１のオーダー（ノイズレベル）のままである。以上から、絶縁層を１１００℃以上で熱処理すると、確実にジャンクションリークを防止することができることがわかる。
【００４８】
なお、図９および図１０から、絶縁層を熱処理しても、熱処理の温度が１０００℃である場合には、ジャンクションリーク電流の増加を抑えることができないことがわかる。
【００４９】
本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置を模式的に示す断面図である。
【図２】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図３】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図４】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図５】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図６】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図７】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図８】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図９】ｎ型の不純物拡散層とｐ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。
【図１０】ｐ型の不純物拡散層とｎ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。
【符号の説明】
１０ 半導体基板
１２ エピタキシャル成長層
１４ パッド層
１６ 研磨ストッパ層
２０ 犠牲酸化膜
３０ トレンチ素子分離領域
３２ トレンチ
３４ トレンチ酸化膜
４０ 絶縁層
５０ ｐ型ＭＯＳトランジスタ
５２ ｎ型のウエル
６０ ｎ型ＭＯＳトランジスタ
６２ ｐ型のウエル
１００ 半導体装置
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に素子分離領域を有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
近年、半導体素子、たとえばＭＯＳトランジスタの微細化に伴い、素子分離領域の微細化が必要となっている。素子分離領域の微細化を達成するため、トレンチ素子分離技術が検討されている。トレンチ素子分離技術とは、半導体素子間の基板上にトレンチを設け、このトレンチに絶縁材を充填することによって、半導体素子間を分離する技術である。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、リークが抑えられた、トレンチ素子分離領域を有する半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
本発明のトレンチ素子分離領域を有する半導体装置の製造方法は、以下の工程（ａ）〜（ｃ）を含む。
（ａ）半導体層において、トレンチを形成する工程、
（ｂ）前記トレンチを充填する絶縁層を形成する工程、および
（ｃ）前記絶縁層を熱処理する工程であって、
前記熱処理における温度は、１０５０℃以上である。
【０００５】
本発明においては、工程（ｃ）において、１０５０℃以上の温度で絶縁層を熱処理している。このため、絶縁層のストレスを解放することができる。その結果、本発明によれば、半導体層において、亀裂が生じるのを抑えることができ、リークの発生を抑制することができる。
【０００６】
本発明は、前記工程（ｂ）で、前記絶縁層を膜密度２．１ｇ／ｃｍ３以上で形成する場合に特に有用である。
【０００７】
前記熱処理における温度は、１１００℃以上であることが好ましい。これにより、亀裂が生じるのを確実に防止することができる。その結果、確実にリークの発生を防止することができる。
【０００８】
前記熱処理における温度は、熱処理装置の熱耐性を考慮して、１２５０℃以下であることが好ましい。
【０００９】
本発明は、前記絶縁層が、高密度プラズマＣＶＤ法により形成された場合に好適である。ここで、高密度プラズマとは、イオン密度が１×１０１１／ｃｍ３以上のプラズマをいう。
【００１０】
また、前記半導体層内において、ウエルを形成する工程（ｄ）を含む場合は、前記工程（ｃ）は、前記工程（ｄ）の前に行われることが好ましい。これにより、ウエルの熱拡散を防止することができる。
【００１１】
前記トレンチにおける半導体層、すなわちトレンチ側面および底面の半導体層を熱酸化する工程（ｅ）を含むことができる。工程（ｅ）を含むことにより、トレンチにおける半導体層の隅部や角部が丸みを帯びることができる。前記工程（ｅ）における温度は、たとえば７００〜１１５０℃、好ましくは９５０〜１１５０℃である。この温度範囲により、半導体層の隅部や角部が確実に丸みを帯びることとなる。
【００１２】
前記半導体層は、半導体基板の上に形成されたエピタキシャル成長層であることができる。前記エピタキシャル成長層の厚さは、２μｍ以上であることが好ましい。これにより、半導体基板の不純物の拡散による半導体素子への悪影響を防ぐことができる。
【００１３】
本発明は、トレンチ幅が０．３５μｍ以下のトレンチを有する半導体装置の製造に、特に有用である。ここでトレンチ幅とは、トレンチの上縁部の幅である。
【００１４】
ここで、「半導体層」とは、半導体基板や、半導体基板の上に形成された半導体層（たとえばエピタキシャル成長層）を含む。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００１６】
（デバイスの構造）
以下、実施の形態に係る半導体装置を説明する。図１は、実施の形態に係る半導体装置を模式的に示す断面図である。
【００１７】
半導体装置１００は、トレンチ素子分離領域３０と、ＭＩＳトランジスタ５０，６０とを有する。半導体装置１００の具体的な構成は、次のとおりである。
【００１８】
半導体基板１０の上に、エピタキシャル成長層１２が形成されている。エピタキシャル成長層１２内に、トレンチ素子分離領域３０が形成されている。トレンチ素子分離領域３０は、エピタキシャル成長層１２に設けられたトレンチ３２内に、絶縁層４０が充填されて形成されている。エピタキシャル成長層１２と絶縁層４０との間には、トレンチ酸化膜３４が形成されている。トレンチ素子分離領域３０は、素子領域を画定している。
【００１９】
一方の素子領域におけるエピタキシャル成長層１２内には、ｎ型のウエル５２が形成されている。また、他方の素子領域におけるエピタキシャル成長層１２内には、ｐ型のウエル６２が形成されている。ｎ型のウエル５２が形成された素子領域にはｐ型ＭＩＳトランジスタ５０が形成され、ｐ型のウエル６２が形成された素子領域にはｎ型ＭＩＳトランジスタ６０が形成されている。
【００２０】
（製造プロセス）
次に、実施の形態に係る半導体装置の製造方法について説明する。図２〜図８は、本実施の形態に係る半導体装置１００の製造工程を模式的に示す断面図である。
【００２１】
まず、図２（ａ）に示すように、半導体基板１０の上に、エピタキシャル成長層１２を形成する。エピタキシャル成長層１２は、たとえば、シラン（ＳｉＨ４）ガスを流して、半導体基板１０の表面にシリコンをエピタキシャル成長させることにより形成される。エピタキシャル成長層１２の厚さは、好ましくは２μｍ以上、より好ましくは３〜１０μｍである。
【００２２】
次に、図２（ｂ）に示すように、エピタキシャル成長層１２上に、パッド層１４を形成する。パッド層１４の材質としては、たとえば酸化シリコン，酸化窒化シリコンなどを挙げることができる。パッド層１４が酸化シリコンからなる場合には、熱酸化法，ＣＶＤ法などにより形成することができ、酸化窒化シリコンからなる場合には、ＣＶＤ法などにより形成することができる。パッド層１４の膜厚は、たとえば５〜２０ｎｍである。
【００２３】
次に、パッド層１４上に、研磨ストッパ層１６を形成する。研磨ストッパ層１６としては、たとえば窒化シリコン層，多結晶シリコン層および非晶質シリコン層のいずれかの単層構造であるか、または、窒化シリコン層と多結晶シリコン層と非晶質シリコン層との中から選択される少なくとも２種からなる多層構造などを挙げることができる。研磨ストッパ層１６の形成方法としては、公知の方法たとえばＣＶＤ法などを挙げることができる。研磨ストッパ層１６は、後のＣＭＰにおけるストッパとして機能するのに十分な膜厚、たとえば５０〜２００ｎｍの膜厚を有する。
【００２４】
次に、図３（ａ）に示すように、研磨ストッパ層１６の上に、所定のパターンのレジスト層Ｒ１を形成する。レジスト層Ｒ１は、トレンチ３２が形成されることになる領域の上方において、開口されている。
【００２５】
次に、レジスト層Ｒ１をマスクとして、研磨ストッパ層１６およびパッド層１４をエッチングする。このエッチングは、たとえばドライエッチングにより行われる。
【００２６】
次に、図３（ｂ）に示すように、レジスト層Ｒ１をアッシングにより除去する。次いで、研磨ストッパ層１６をマスクとして、エピタキシャル成長層１２をエッチングし、トレンチ３２を形成する。トレンチ３２の深さは、デバイスの設計により異なるが、たとえば３００〜５００ｎｍである。エピタキシャル成長層１２のエッチングは、ドライエッチングにより行うことができる。トレンチ３２におけるテーパ角度αは、特に限定されないが、好ましくは７５〜８５度である。
【００２７】
次に、図４（ａ）に示すように、熱酸化法により、トレンチ３２におけるエピタキシャル成長層１２の露出面を酸化し、トレンチ酸化膜３４を形成する。この熱酸化は、エピタキシャル成長層１２をラウンド酸化する機能を有する。すなわち、トレンチ３２の隅部（トレンチ側面とトレンチ底面とがつくる隅部）３２ａにおけるエピタキシャル成長層１２や、エピタキシャル成長層１２の凸部の角部３２ｂが丸みを帯びる。熱酸化の温度は、エピタキシャル成長層１２をラウンド酸化できれば特に限定されないが、たとえば７００〜１１５０℃、好ましくは９５０〜１１５０℃である。トレンチ酸化膜３４の膜厚は、たとえば１０〜１００ｎｍである。
【００２８】
次に、図４（ｂ）に示すように、トレンチ３２を埋め込むようにして、絶縁層４０を全面に堆積する。絶縁層４０の材質としては、たとえば酸化シリコンを挙げることができる。絶縁層４０の膜厚は、トレンチ３２を埋め込み、少なくとも研磨ストッパ層１６を覆うような膜厚、たとえば５００〜８００ｎｍである。絶縁層４０の堆積は、膜密度が２．１ｇ／ｃｍ３以上、好ましくは２．３ｇ／ｃｍ３以上となる方法により行われる。この絶縁層４０の堆積方法は、高密度プラズマＣＶＤ法を挙げることができる。ここで高密度プラズマとは、イオン密度が１×１０１１／ｃｍ３以上のプラズマをいう。
【００２９】
次に、図５（ａ）に示すように、絶縁層４０を平坦化する。この平坦化は、研磨ストッパ層１６が露出するまで行う。つまり、研磨ストッパ層１６をストッパとして、絶縁層４０を平坦化する。絶縁層４０の平坦化は、たとえば化学的機械的研磨法により行うことができる。
【００３０】
次に、図５（ｂ）に示すように、研磨ストッパ層１６を、たとえば熱リン酸液を用いて除去する。次に、図６（ａ）に示すように、パッド層１４と絶縁層４０の上部とを、フッ酸により等方性エッチングする。
【００３１】
次に、図６（ｂ）に示すように、熱酸化法により、エピタキシャル成長層１２の露出面に、犠牲酸化膜２０を形成する。犠牲酸化膜２０の膜厚は、たとえば１０〜２０ｎｍである。
【００３２】
次に、絶縁層４０を熱処理する。絶縁層４０を熱処理することにより、絶縁層４０のストレスを解放することができる。その結果、エピタキシャル成長層において、絶縁層４０のストレスに起因する亀裂が生じるのを抑えることができ、リークを抑えることができる。熱処理における温度は、１０５０℃以上であり、好ましくは１１００℃以上である。熱処理における温度が１１００℃以上であると、リークの発生を確実に防止することができる。また、熱処理における温度は、熱処理装置の熱耐性を考慮して、１２５０℃以下であることが好ましい。熱処理は、不活性ガスの雰囲気下、酸素雰囲気下で行うことができる。熱処理時間は、たとえば２０〜１２０分、好ましくは４０〜８０分である。こうして、トレンチ素子分離領域３０が形成される。
【００３３】
次に、図７（ａ）に示すように、所定のパターンを有するレジスト層Ｒ２を形成する。レジスト層Ｒ２は、ｎ型のウエルとなる領域において開口されている。このレジスト層Ｒ２をマスクとして、リン，ヒ素などのｎ型不純物を１回もしくは複数回にわたってエピタキシャル成長層１２に注入することにより、エピタキシャル成長層１２内にｎ型のウエル５２を形成する。その後、レジスト層Ｒ２を除去する。
【００３４】
次に、図７（ｂ）に示すように、所定のパターンを有するレジスト層Ｒ３を形成する。レジスト層Ｒ３は、ｐ型のウエルとなる領域において開口されている。このレジスト層Ｒ３をマスクとして、ボロンなどのｐ型不純物を１回もしくは複数回にわたってエピタキシャル成長層１２に注入することにより、エピタキシャル成長層１２内にｐ型のウエル６２を形成する。その後、レジスト層Ｒ３を除去する。
【００３５】
次に、図８に示すように、犠牲酸化膜２０と絶縁層４０の上部とを、フッ酸により等方性エッチングする。次に、図１に示すように、公知の方法により、各素子領域において、ｐ型ＭＯＳトランジスタ５０と、ｎ型ＭＯＳトランジスタ６０とを形成する。
【００３６】
（作用効果）
以下、実施の形態に係る作用効果を説明する。
【００３７】
（ａ）本実施の形態においては、１０５０℃以上の温度で、絶縁層４０を熱処理する工程を含む。このため、膜密度が高い緻密な絶縁層４０におけるストレスを緩和することができる。その結果、絶縁層４０に起因するエピタキシャル成長層１２の亀裂が生じるのを抑えることができる。したがって、リークの発生を抑えることができる。また、熱処理の温度が１１００℃以上である場合には、リークの発生を確実に防止することができる。
【００３８】
なお、絶縁層を熱処理しないか、熱処理をしたとしても上記の温度で熱処理しないと、絶縁層のストレスにより、幅が狭いトレンチにおけるエピタキシャル成長層において亀裂が生じ、リークが発生する傾向がある。
【００３９】
（ｂ）絶縁層４０の熱処理工程は、ウエルの形成前に行っている。その結果、絶縁層４０の熱処理によって、ウエルが拡散することがない。
【００４０】
（ｃ）上記の実施の形態は、トレンチ幅が０．３５μｍ以下、好ましくは０．３μｍ以下のトレンチを有する半導体装置の製造において、特に有用である。
【００４１】
（ｄ）エピタキシャル成長層１２の厚さが２μｍ以上であると、半導体基板１０の不純物がエピタキシャル成長層１２内に拡散しても、半導体素子に悪影響が生じるのを確実に防止することができる。
【００４２】
（実験例）
トレンチを充填する絶縁層を熱処理した場合と、そうでない場合とで、ジャンクションリークにおいてどのような差が生じるか調べた。
【００４３】
図９は、ｎ型の不純物拡散層とｐ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。なお、ジャンクションリーク電流はＮ＋（Ｐｗｅｌｌ）リークに着目した。すなわち、電子のリークに着目した。また、ｎ型の不純物拡散層に対する半導体基板の電圧を２．７Ｖとした。
【００４４】
図１０は、ｐ型の不純物拡散層とｎ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。なお、ジャンクションリーク電流は、Ｐ＋（Ｎｗｅｌｌ）リークに着目した。すなわち、正孔のリークに着目した。また、ｐ型の不純物拡散層に対する半導体基板の電圧を−２．７Ｖとした。
【００４５】
なお、●は、熱処理温度が１１００℃の場合のデータである。□は、熱処理温度が１０００℃の場合のデータである。×は、絶縁層の熱処理をしていない場合のデータである。トレンチ幅は、トレンチの上端部の幅である。
【００４６】
試験体は、上記の実施の形態に則って製造された。具体的な条件は、絶縁層は、高密度プラズマＣＶＤ法により形成された。絶縁層の熱処理は、３０分間窒素雰囲気下で、常圧の条件下で行われた。
【００４７】
図９および図１０から、絶縁層を熱処理しない場合には、トレンチ幅が狭くなると（図９では０．３５μｍ以下、図１０では０．３μｍ以下）、ジャンクションリーク電流は１Ｅ−１０のオーダーとなり、ジャンクションリークが発生していることがわかる。なお、ノイズレベルは、１Ｅ−１１のオーダーである。これに対し、絶縁層を１１００℃で熱処理した場合には、トレンチ幅が狭くても、ジャンクションリーク電流は、１Ｅ−１１のオーダー（ノイズレベル）のままである。以上から、絶縁層を１１００℃以上で熱処理すると、確実にジャンクションリークを防止することができることがわかる。
【００４８】
なお、図９および図１０から、絶縁層を熱処理しても、熱処理の温度が１０００℃である場合には、ジャンクションリーク電流の増加を抑えることができないことがわかる。
【００４９】
本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置を模式的に示す断面図である。
【図２】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図３】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図４】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図５】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図６】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図７】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図８】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図９】ｎ型の不純物拡散層とｐ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。
【図１０】ｐ型の不純物拡散層とｎ型のウエルとのジャンクションにおける、ジャンクションリーク電流とトレンチ幅との関係を示すグラフである。
【符号の説明】
１０ 半導体基板
１２ エピタキシャル成長層
１４ パッド層
１６ 研磨ストッパ層
２０ 犠牲酸化膜
３０ トレンチ素子分離領域
３２ トレンチ
３４ トレンチ酸化膜
４０ 絶縁層
５０ ｐ型ＭＯＳトランジスタ
５２ ｎ型のウエル
６０ ｎ型ＭＯＳトランジスタ
６２ ｐ型のウエル
１００ 半導体装置
Claims (10)
- 以下の工程（ａ）〜（ｆ）を含む、トレンチ素子分離領域を有する半導体装置の製造方法。
（ａ）半導体層上に、所定のパターンを有する研磨ストッパ層を形成する工程、
（ｂ）少なくとも前記研磨ストッパ層をマスクとしてエッチングを行い、前記半導体層にトレンチを形成する工程、
（ｃ）前記トレンチを充填するように、前記半導体層の上に高密度プラズマＣＶＤ法により絶縁層を形成する工程、
（ｄ）前記研磨ストッパ層が露出するまで前記絶縁層を研磨する工程、
（ｅ）前記研磨ストッパ層を除去して前記半導体層を露出させる工程、および
（ｆ）前記半導体層の露出面に犠牲酸化膜を形成した後、不活性ガス雰囲気下で前記絶縁層を熱処理する工程であって、
前記熱処理における温度は、１０５０℃以上である工程 - 請求項１において、
前記工程（ｃ）で、前記絶縁層を膜密度２．１ｇ／ｃｍ3以上で形成する、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項１または２において、
前記熱処理における温度は、１１００℃以上である、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項１〜３のいずれかにおいて、
前記熱処理における温度は、１２５０℃以下である、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項１〜４のいずれかにおいて、
前記半導体層内において、ウエルを形成する工程（ｇ）を含み、
前記工程（ｆ）は、前記工程（ｇ）の前に行われる、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項１〜５のいずれかにおいて、
前記トレンチにおける半導体層を熱酸化する工程（ｈ）を含む、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項６において、
前記工程（ｈ）における温度は、７００〜１１５０℃である、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項１〜７のいずれかにおいて、
前記半導体層は、半導体基板の上に形成されたエピタキシャル成長層である、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項８において、
前記エピタキシャル成長層の厚さは、２μｍ以上である、トレンチ素子分離領域を有する半導体装置の製造方法。 - 請求項１〜９のいずれかにおいて、
前記半導体装置は、トレンチ幅が０．３５μｍ以下のトレンチを有する、トレンチ素子分離領域を有する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246215A JP3575408B2 (ja) | 2000-08-15 | 2000-08-15 | トレンチ素子分離領域を有する半導体装置の製造方法 |
| US09/930,365 US7129148B2 (en) | 2000-08-15 | 2001-08-15 | Methods for manufacturing semiconductor devices and semiconductor devices having trench isolation regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246215A JP3575408B2 (ja) | 2000-08-15 | 2000-08-15 | トレンチ素子分離領域を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057211A JP2002057211A (ja) | 2002-02-22 |
| JP3575408B2 true JP3575408B2 (ja) | 2004-10-13 |
Family
ID=18736576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000246215A Expired - Fee Related JP3575408B2 (ja) | 2000-08-15 | 2000-08-15 | トレンチ素子分離領域を有する半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7129148B2 (ja) |
| JP (1) | JP3575408B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577680B2 (ja) * | 2004-04-13 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7972921B2 (en) * | 2006-03-06 | 2011-07-05 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit isolation system |
| US8017487B2 (en) | 2006-04-05 | 2011-09-13 | Globalfoundries Singapore Pte. Ltd. | Method to control source/drain stressor profiles for stress engineering |
| FR3030908B1 (fr) | 2014-12-18 | 2016-12-09 | Stmicroelectronics Rousset | Antenne pour dispositif electronique |
| JP2019140225A (ja) * | 2018-02-09 | 2019-08-22 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468564A (ja) * | 1990-07-10 | 1992-03-04 | Sony Corp | 半導体装置の製法 |
| JP4420986B2 (ja) | 1995-11-21 | 2010-02-24 | 株式会社東芝 | シャロウ・トレンチ分離半導体基板及びその製造方法 |
| US6028339A (en) * | 1996-08-29 | 2000-02-22 | International Business Machines Corporation | Dual work function CMOS device |
| KR100238244B1 (ko) | 1996-12-17 | 2000-01-15 | 윤종용 | 트랜치 소자분리방법 |
| US6069058A (en) * | 1997-05-14 | 2000-05-30 | United Semiconductor Corp. | Shallow trench isolation for semiconductor devices |
| KR100230431B1 (ko) | 1997-07-25 | 1999-11-15 | 윤종용 | 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법 |
| US5854114A (en) * | 1997-10-09 | 1998-12-29 | Advanced Micro Devices, Inc. | Data retention of EEPROM cell with shallow trench isolation using thicker liner oxide |
| US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
| US6087243A (en) * | 1997-10-21 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of forming trench isolation with high integrity, ultra thin gate oxide |
| US6051480A (en) * | 1997-12-18 | 2000-04-18 | Micron Technology, Inc. | Trench isolation for semiconductor devices |
| TW410455B (en) * | 1998-02-16 | 2000-11-01 | United Microelectronics Corp | Forming method for dual damascene structure |
| US6165854A (en) * | 1998-05-04 | 2000-12-26 | Texas Instruments - Acer Incorporated | Method to form shallow trench isolation with an oxynitride buffer layer |
| KR20000013397A (ko) * | 1998-08-07 | 2000-03-06 | 윤종용 | 트렌치 격리 형성 방법 |
| TW396520B (en) * | 1998-10-30 | 2000-07-01 | United Microelectronics Corp | Process for shallow trench isolation |
| US5950090A (en) * | 1998-11-16 | 1999-09-07 | United Microelectronics Corp. | Method for fabricating a metal-oxide semiconductor transistor |
| KR100322531B1 (ko) | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
| JP2000332210A (ja) * | 1999-05-24 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| TW411553B (en) * | 1999-08-04 | 2000-11-11 | Mosel Vitelic Inc | Method for forming curved oxide on bottom of trench |
| US6380047B1 (en) * | 1999-08-10 | 2002-04-30 | Advanced Micro Devices, Inc. | Shallow trench isolation formation with two source/drain masks and simplified planarization mask |
| US6323106B1 (en) * | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
| US6548373B2 (en) * | 1999-09-15 | 2003-04-15 | United Microelectronics Corp. | Method for forming shallow trench isolation structure |
| US6362035B1 (en) * | 2000-02-07 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Channel stop ion implantation method for CMOS integrated circuits |
| JP4776755B2 (ja) | 2000-06-08 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-08-15 JP JP2000246215A patent/JP3575408B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-15 US US09/930,365 patent/US7129148B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7129148B2 (en) | 2006-10-31 |
| US20020055216A1 (en) | 2002-05-09 |
| JP2002057211A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918565B2 (ja) | 半導体装置の製造方法 | |
| US20030173641A1 (en) | Semiconductor device with STI and its manufacture | |
| JP2004363595A5 (ja) | ||
| JPH05102296A (ja) | 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| CN114899149A (zh) | 一种半导体器件的制造方法及半导体结构 | |
| US6033991A (en) | Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation | |
| JP3575408B2 (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP3995360B2 (ja) | アニーリングを用いたトレンチ型素子分離膜形成方法 | |
| US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
| JP2005327867A (ja) | 半導体装置およびその製造方法 | |
| JP2004152965A (ja) | 半導体装置の製造方法と半導体装置 | |
| JP5520435B2 (ja) | 半導体素子の製造方法 | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| KR20050069401A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20010001206A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JP5588162B2 (ja) | 半導体装置の製造方法 | |
| JP4349421B2 (ja) | 半導体装置の製造方法 | |
| JPH10144780A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |