[go: up one dir, main page]

JP3541360B2 - 多層回路構造の形成方法及び多層回路構造を有する基体 - Google Patents

多層回路構造の形成方法及び多層回路構造を有する基体 Download PDF

Info

Publication number
JP3541360B2
JP3541360B2 JP2002142564A JP2002142564A JP3541360B2 JP 3541360 B2 JP3541360 B2 JP 3541360B2 JP 2002142564 A JP2002142564 A JP 2002142564A JP 2002142564 A JP2002142564 A JP 2002142564A JP 3541360 B2 JP3541360 B2 JP 3541360B2
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
multilayer circuit
curable composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002142564A
Other languages
English (en)
Other versions
JP2003332738A (ja
Inventor
康尋 脇坂
明彦 古屋
敬一郎 安田
知幸 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Japan Science and Technology Agency
Toppan Inc
Original Assignee
Zeon Corp
Japan Science and Technology Agency
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp, Japan Science and Technology Agency, Toppan Inc filed Critical Zeon Corp
Priority to JP2002142564A priority Critical patent/JP3541360B2/ja
Priority to US10/514,421 priority patent/US20050175824A1/en
Priority to CNB038112345A priority patent/CN100435603C/zh
Priority to PCT/JP2003/004114 priority patent/WO2003098985A1/ja
Publication of JP2003332738A publication Critical patent/JP2003332738A/ja
Application granted granted Critical
Publication of JP3541360B2 publication Critical patent/JP3541360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/121Metallo-organic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は多層回路構造の形成方法及び多層回路構造を有する基体に関するもので、より詳しくは、配線パターン密着性に優れ、かつ平滑な電気絶縁層上に導電体回路層を形成するための処理工程に特徴のある多層回路構造の形成方法及び多層回路構造を有する基体に関するものである。
【0002】
【従来の技術】
電子機器の小型化、多機能化に伴って、電子機器に用いられている回路基板にも、より高密度化が要請されるようになってきている。
この様な回路基板の高密度化の要請に応えるためには、回路基板を多層化するのが一般的である。
【0003】
多層回路基板は、通常、最外層に導電体回路層が形成された内層基板の表面に、電気絶縁層を積層し、当該電気絶縁層の上に新たな導電体回路層を形成することによって得られ、さらに必要に応じて電気絶縁層と導電体回路とを数段積層することもできる。
【0004】
この様な多層回路基板においては、多層回路基板の寿命を確保するため、電気絶縁層と、その上に形成する導電体回路パターンとの密着性、即ち、パターン密着性が重要となっている。
【0005】
そこで、この様なパターン密着性を得る方法として、電気絶縁層を粗化する各種の方法(必要ならば、特開平11−23649号公報、特開平11−286562号公報、特許第2877110号公報参照)が広く採用されているので、ここで、図5及び図6を参照して、その一例を説明する。
【0006】
図5(a)参照
例えば、表面に銅回路(図示を省略)を設けた両面銅張積層板31上にエポキシ樹脂層32をラミネートしたのち、紫外レーザ光を照射して両面銅張積層板31に設けた銅回路に接続するためのビアホール(図示を省略)を形成する。
【0007】
図5(b)参照
次いで、NaOHと界面活性剤を主成分とした溶液中に浸漬してエポキシ樹脂層32を膨潤処理する。
この膨潤処理によって、エポキシ樹脂層32の表面に膨潤層が形成される。
【0008】
図5(c)参照
次いで、KMnOとNaOHの混合溶液からなる酸化性溶液であるデスミア処理溶液中に両面銅張積層板31を浸漬することによって、ビアホール内部のレーザ加工において発生した残渣を除去するとともに、エポキシ樹脂層32の表面に微細な凹凸を形成する。
【0009】
次いで、両面銅張積層板31を水洗処理したのち、ヒドラジンを含む中和溶液中に両面銅張積層板31を浸漬して中和処理し、次いで、再び、両面銅張積層板31を水洗処理したのち、脱脂溶液中に両面銅張積層板31を浸漬して脱脂処理を行う。
【0010】
図5(d)参照
次いで、両面銅張積層板31を水洗処理したのち、プリディップ液中に浸漬して、次工程のキャタリスト工程におけるキャタリスト液とのなじみを改善し、次いで、両面銅張積層板31を水洗処理したのち、キャタリスト液中に浸漬して、銅回路、エポキシ樹脂層32、及び、膨潤層33の露出表面に、SnとPdのコロイド物質〔(Pd)(Sn)(Cl) 〕35を析出させる。
【0011】
図6(e)参照
次いで、両面銅張積層31板を水洗処理したのち、アクセレーター液中に浸漬してコロイド物質中のSnを離脱させて、銅回路、エポキシ樹脂層32、及び、膨潤層33の露出表面に、Pd触媒36のみを付着させる。
【0012】
図6(f)参照
次いで、両面銅張積層板31を水洗処理したのち、硫酸銅を主成分とする硫酸銅系の無電解銅めっき液を用いて無電解銅めっき処理を施すことによって、銅回路、エポキシ樹脂層32、及び、膨潤層33の露出表面に無電解銅めっき層37からなるめっきシード層を形成する。
【0013】
図6(g)参照
次いで、無電解銅めっき層37を形成した両面銅張積層板31に電解銅めっき処理を施すことによって露出するめっきシード層上に電解銅めっき層38を形成するともにビアホールを埋め込み、次いで、電解銅めっき層38及び無電解銅めっき層37を所定パターンにエッチングすることによって銅配線を形成する。 この工程を必要とする回数繰り返すことによって、多層回路基板が完成する。
【0014】
また、密着性を改良する他の手段としては、粗化後の電気絶縁層上に、ゴムや樹脂などの高分子成分を含有する無電解めっき用接着剤を塗布することも検討されている(必要ならば、特開2001−192844号公報、特開2001−123137号公報、特開平11−4069号公報等参照)。
【0015】
さらに、本出願人等は、樹脂層としてポリイミドを用いると共に、ポリイミドの開環残基に金属イオンを吸着・還元することによって、実用上必要とされている密着強度0.6kgf/cmを達成している(必要ならば、熊本県地域結集型共同研究「超精密半導体計測技術開発」第2回技術シンポジウム,2001参照)。
【0016】
しかしながら、こうした電気絶縁層が形成された後の処理によっては、温度や湿度の変化のある場合に十分なパターン密着性が必ずしも得られず、回路基板の寿命を短くすることや、粗化面の表面粗さが小さくなると密着性が低く、信頼性が低下したりすることがあった。
【0017】
また、上述のような粗化した電気絶縁層上に形成した導電体層をエッチング液により導電体回路を形成する場合、導電体回路の間隔の広狭によりエッチング液の入り込みやすさが異なるため導電体回路の加工精度が悪くなるという問題があるので、この事情を図7を参照して説明する。
【0018】
図7(a)参照
粗化処理した樹脂層41上に無電解めっき法により無電解銅めっき層42を形成したのち、めっきレジストパターン43を利用して電解めっき法によって電解銅めっき層44を形成する。
【0019】
図7(b)参照
次いで、めっきレジストパターン43を除去したのち、露出する無電解銅めっき層42を除去して、電解銅めっき層44/無電解銅めっき層42からなる配線45〜47を形成するとともに、各配線45〜47を電気的に分離する。
【0020】
図7(c)参照
しかし、配線45,46の相互間隔が狭い所ではエッチング液の流れがスムーズではなく、エッチングレートが低下するため、露出する無電解銅めっき層42を完全に除去して各配線45,46を電気的に分離するためにはエッチング時間を長くする必要がある。
特に、樹脂層41の表面を粗化しているので、無電解銅めっき層42の厚さは凹部を埋め込んだ部分では3〜8μmになり、この3〜8μmの無電解銅めっき層42を除去するためにエッチング時間が長くなる。
【0021】
そうすると、配線46,47の相互間隔が広い所ではエッチング液の流れがスムーズになるのでエッチングレートが高くなり、配線47が過剰エッチングされて、パターン形状が劣化して加工精度が低下することになる。
【0022】
さらには、密着性改善するために電気絶縁層の表面を粗化した場合、形成された導電体回路層が非平坦になるので、導電体回路の電気信号伝送特性はGHz以上の高周波領域においては表皮効果の影響により悪化するという問題がある。
因に、1GHzの場合には、導体層の表面から2μm程度の厚さに集中するため、表面の凹凸が大きいと実効的伝送路長が長くなり、電気信号伝送特性が悪化することになる。
【0023】
【発明が解決しようとする課題】
この様な問題を改善するために、本発明者の一人は、樹脂層の表面を粗化することなく配線を形成する際に、密着性の低下の問題を改善するために樹脂層の表面に金属に配位可能な化合物を含有する層を形成することで、密着性を確保できることを見いだしている(必要ならば、特願2001−268847号参照)。
【0024】
そこで、今回、本発明者等は、この方法におけるめっき条件に着目し、密着性の指標の一つであるピール強度を向上させるための検討を行った。
【0025】
【課題を解決するための手段】
図1は、本発明の原理的構成を示すフロー図であり、ここで、図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
(1)本発明は、多層回路構造の形成方法において、内層基板の最外層に、絶縁性重合体と硬化剤とからなる硬化性組成物膜を形成した(工程A)後、前記硬化性組成物膜表面に、金属に配位可能な構造を有する化合物を接触させ(工程B)、次いで、当該硬化性組成物膜を硬化させて電気絶縁層を形成した(工程C)後、得られた電気絶縁層の表面に親水化処理を行い(工程D)、次いで、前記電気絶縁層の表面にエチレンジアミン四酢酸−銅錯体を用いて金属薄膜層を形成した(工程F)のち、前記金属薄膜層を含む導電体回路層を形成する(工程G)各工程有することを特徴とする。
【0026】
この様に、本発明者らは、平滑な電気絶縁層上により高いパターン密着性を保持する多層回路基板を得るべく鋭意研究をした結果、電気絶縁層を形成する際、特定の錯体を用いて金属薄膜を形成し、その上にめっきを成長させて導電体回路層を形成することにより、上記目的が達成されることを見いだし、本発明を完成するに到った。
なお、この場合の内層基板としては、プリント回路基板が典型的なものであるが、Siウェハ等の半導体基板でも良い。
【0027】
なお、工程Fに先立って、触媒付与工程(工程E)が伴うが、この触媒付与工程においては、アルカリ錯体構造の触媒を用いることが望ましい。
【0028】
(2)また、本発明は、上記(1)において、親水化処理(工程D)が、65g/リットル以上150g/リットル以下の過マンガン酸カリウム及び0.75規定以上1.5規定以下の水酸化アルカリからなる混合溶液と電気絶縁層とを接触させて電気絶縁層を表面処理する工程であることを特徴とする。
【0029】
この様に、弱境界層を除去する親水化処理は、上述の組成の高濃度溶液を用いて行うことが望ましく、特に、短時間処理が望ましい。
【0030】
(3)また、本発明は、上記(1)または(2)において、内層基板の最外層に形成された絶縁性重合体と硬化剤とからなる硬化性組成物膜を、絶縁性重合体と硬化剤とからなる硬化性組成物のフィルム状又はシート状成形体のいずれかを内層基板に重ね合わせて形成するか、或いは、絶縁性重合体と硬化剤とからなる硬化性組成物を溶剤に溶解して得たワニスを内層基板表面に塗布、乾燥して形成するかのいずれかの方法で形成したことを特徴とする。
【0031】
(4)また、本発明は、上記(1)乃至(3)のいずれかにおいて、導電体回路層を形成した(工程G)後に、加熱する工程(工程H)を有することを特徴とする。
【0032】
この様に、導電体回路層を形成した後に、加熱することによって、密着強度を増すことができる。
これは、化学結合が促進するとともに、残留応力が開放されるためと考えられる。
【0033】
(5)また、本発明は、多層回路構造を有する基体において、上記(1)乃至(4)のいずれかの多層回路構造の形成方法によって製造された多層回路構造を有することを特徴とする。
この場合、内層基板がプリント配線基板であれば、「基体」は多層回路基板となり、また、内層基板が半導体基板であれば、「基体」は半導体集積回路装置となる。
【0034】
【発明の実施の形態】
ここで、図2及び図3を参照して、本発明の実施の形態の好適な手順を説明する。
図2(a)参照
(工程A)
まず、表面に導電性金属からなる導電体回路が形成された基板であるプリント配線基板等の内層基板11上に、電気的絶縁層を形成するために硬化性組成物膜12を形成する。
なお、この場合の内層基板11となるプリント配線基板の厚さは、例えば、50μm〜2mm、好ましくは60μm〜1.6mm、より好ましくは100μm〜1mmであり、ここでは、1mmとする。
【0035】
また、この場合の硬化性組成物膜12は、電気絶縁性を有する絶縁性重合体と硬化剤とからなる硬化性組成物の膜である。
絶縁性重合体としては、エポキシ樹脂、マレイミド樹脂、(メタ)アクリル樹脂、ジアリルフタレート樹脂、トリアジン樹脂、脂環式オレフィン重合体、芳香族ポリエーテル重合体、ベンゾシクロブテン重合体、シアネートエステル重合体、液晶ポリマー、ポリイミドなどが挙げられる。
これらの中でも、脂環式オレフィン重合体、芳香族ポリエーテル重合体、ベンゾシクロブテン重合体、シアネートエステル重合体又はポリイミドが好ましく、脂環式オレフィン重合体又は芳香族ポリエーテル重合体が特に好ましく、さらに、脂環式オレフィン重合体がとりわけ好ましい。
【0036】
この様な脂環式オレフィン重合体としては、8−エチル−テトラシクロ[4.4.0.12,5 .17,10]ドデカ−3−エンなどのノルボルネン系単量体の開環重合体及びその水素添加物、ノルボルネン系単量体の付加重合体、ノルボルネン系単量体とビニル化合物との付加重合体、単環シクロアルケン重合体、脂環式共役ジエン重合体、ビニル系脂環式炭化水素重合体及びその水素添加物、芳香族オレフィン重合体の芳香環水素添加物などが挙げられる。
これらの中でも、ノルボルネン系単量体の開環重合体及びその水素添加物、ノルボルネン系単量体の付加重合体、ノルボルネン系単量体とビニル化合物との付加重合体、芳香族オレフィン重合体の芳香環水素添加物が好ましく、特に、ノルボルネン系単量体の開環重合体の水素添加物が好ましい。
【0037】
これらの重合体は、カルボン酸又はカルボン酸無水物化合物をグラフト変性して結合させたカルボキシル基又はカルボン酸無水物残基を有するものであるのが好ましい。
【0038】
また、硬化剤としては、イオン性硬化剤、ラジカル性硬化剤又はイオン性とラジカル性とを兼ね備えた硬化剤等、一般的なものを用いることができ、特に、ビスフェノールAビス(プロピレングリコールグリシジルエーテル)エーテルのようなグリシジルエーテル型エポキシ化合物、脂環式エポキシ化合物、グリシジルエステル型エポキシ化合物など多価エポキシ化合物が好ましい。
【0039】
また、硬化反応を促進させるために、例えば硬化剤として多価エポキシ化合物用いた場合には、第3級アミン系化合物や三弗化ホウ素錯化合物などの硬化促進剤や硬化助剤を使用することが好適である。
【0040】
また、本発明に係る硬化性組成物には、所望に応じて、難燃剤、軟質重合体、耐熱安定剤、耐候安定剤、老化防止剤、レベリング剤、帯電防止剤、スリップ剤、アンチブロッキング剤、防曇剤、滑剤、染料、顔料、天然油、合成油、ワックス、乳剤、充填剤、紫外線吸収剤などをその他の成分として添加しても良い。
【0041】
このような硬化性組成物膜12を内層基板11の最外層に形成する方法は、特に制限されるものではなく、例えば、
▲1▼上述してきた硬化性組成物のフィルム状又はシート状成形物を内層基板に重ね合わせる方法、又は、
▲2▼硬化性組成物を溶剤に溶解して得たワニスを、内層基板表面に塗布、乾燥する方法
などが挙げられるが、平滑な面が得られやすく、多層化が容易な点から▲1▼の方法により行うのが好ましい。
【0042】
この様な硬化性組成物のフィルム状又はシート状成形物は、通常、溶液キャスト法や溶融キャスト法などにより成形されたものであり、その厚みは、通常0.1〜150μm、好ましくは0.5〜100μm、より好ましくは1.0〜80μmである。
【0043】
本発明においては、操作性の観点から、フィルム状の成形物の片面に支持体が張り合わせられている支持体付きドライフィルムとして用いるのが好ましく、支持体付きドライフィルムは、例えば、硬化性組成物を構成する各成分と、キシレンなどの炭化水素系溶剤やシクロペンタノンなどのケトン系溶剤のような有機溶媒とを混合して得られたワニスを、ポリエチレンテレフタレートフィルムなどの熱可塑性樹脂フィルムや銅箔などの金属箔からなる、厚み1μm〜150μmの支持体に、常法に従って塗布した後に、20〜300℃、30秒〜1時間程度の加熱条件下で、有機溶剤を乾燥除去して得られる。
【0044】
また、このような成形物を内層基板11に重ね合わせる方法は特に制限されないが、通常、加熱及び加圧条件下で重ね合わせる。
加熱及び加圧の方法は、加圧ラミネータ装置、真空ラミネータ装置、真空プレス装置、ロールラミネータ装置などの加圧機を用いた、加熱圧着(ラミネーション)が一般的である。
【0045】
また、加熱及び加圧は、配線埋め込み性を向上させ、気泡等の発生を抑える観点から、減圧環境で行うのが好ましい。
加圧機を用いた加熱及び加圧は、通常、プレス板を介して行われ、加熱及び加圧時のプレス板の温度は、通常30〜250℃、好ましくは70〜200℃、圧着力は、通常10kPa〜20MPa、好ましくは100kPa〜10MPa、圧着時間は、通常30秒〜5時間、好ましくは1分〜3時間である。
【0046】
また、加熱及び加圧を、減圧環境で行う場合、通常100kPa〜1Pa、好ましくは40kPa〜10Paに雰囲気を減圧する。
【0047】
図2(b)参照
(工程B)
このようにして硬化性組成物膜12を形成した後、支持体付きドライフィルムなどの支持体を有する成形物を用いた場合には、前記支持体を剥がした後に、膜表面に金属に配位可能な構造を有する化合物を接触させ、硬化性組成物膜12の表面に配位能含有化合物含浸層14を形成する。
【0048】
本発明において、金属に配位可能な構造を有する化合物、即ち、配位能含有化合物は、非共有電子対を有する化合物であり、電気絶縁層との密着性の観点から、窒素原子を含有する複素環化合物が好ましい。
【0049】
この様な窒素原子を含有する複素環化合物としては、1−(2−アミノエチル)−2−メチルイミダゾールなどのイミダゾール類;1,3−ジメチル−4−カルボキシメチルピラゾールなどのピラゾール類;1−アミノ−2−メルカプト−1,2,4−トリアゾールなどのトリアゾール類;2−ジ−n−ブチルアミノ−4,6−ジメルカプト−S−トリアジンなどのトリアジン類;が挙げられる。
これらの化合物は、アミノ基、チオール基、カルボキシル基を有していても良い。
【0050】
こうした配位能含有化合物と、硬化性組成物膜表面とを接触させる方法は特に制限されない。
具体例としては、配位能含有化合物を水又は有機溶媒に溶かして溶液にした後、この配位能含有化合物溶液13中に硬化性組成物膜12が形成された内層基板11を浸漬するディップ法や、この配位能含有化合物溶液13を成形体が重ね合わされた内層基板11の硬化性組成物膜12の表面にスプレー等で塗布するスプレー法などが挙げられ、接触操作は、1回でも2回以上を繰り返し行っても良い。
【0051】
また、接触に際しての温度は、配位能含有化合物やその溶液の沸点、融点、操作性や生産性などを考慮して任意に選択することができるが、通常10〜100℃、好ましくは15〜65℃で行う。
接触時間は、成形体表面に付着させたい配位能含有化合物量やその溶液の濃度、生産性などに応じて任意に選択することができるが、通常0.1〜360分、好ましくは0.1〜60分である。
【0052】
この後、過剰な配位能含有化合物を除去する目的で、窒素などの不活性ガスを吹きかける方法やオーブン中で乾燥させる方法、水洗した後過熱して乾燥させることができる。
【0053】
また、配位能含有化合物を溶解するのに用いる溶媒は、硬化性組成物膜が容易に溶解されず、配位能含有化合物が溶解するものを選択すれば良く、例えば、水;テトラヒドロフランなどのエーテル類、エタノールやイソプロパノールなどのアルコール類、アセトンなどのケトン類、エチルセロソルブアセテートなどのセロソルブ類など極性溶媒が挙げられる。
【0054】
この場合の配位能含有化合物溶液13中の配位能含有化合物濃度は、特に制限されないが、配位能含有化合物が、本工程での操作性の観点から、通常0.001〜70重量%、好ましくは0.01〜50重量%である。
【0055】
図2(c)参照
(工程C)
次いで、上述のようにして形成された硬化性組成物膜12を硬化し、電気絶縁層15を形成する方法は、硬化剤の種類により適宜選択すれば良く、通常30〜400℃、好ましくは70〜300℃、より好ましくは100〜200℃であり、硬化時間は、通常0.1〜5時間、好ましくは0.5〜3時間加熱することにより行う。
この場合の加熱の方法は特に制限されず、例えばオーブンなどを用いて行えば良い。
この工程Cにおいて、金属に配位可能な化合物を含有する層16は内部に形成され、表面に低分子成分からなる弱境界層17が形成されると考えられる。
【0056】
なお、多層回路基板を形成する場合、内層基板11にある導電体回路層と後述する工程Gにおいて形成される導電体回路層とを接続するため、金属薄膜層を形成する前に、電気絶縁層15にビアホール形成用の開口を形成する。
このビアホール形成用の開口を形成する方法は特に制限されず、例えば、ドリル、レーザー、プラズマエッチング等の物理的処理等によって行えば良い。
【0057】
図2(d)参照
(工程D)
次いで、所定濃度の過マンガン酸カリウムと所定濃度の水酸化アルカリとからなる混合溶液、即ち、親水処理液18と電気絶縁層15の表面とを接触させる工程を行なう。
この工程Dで、電気絶縁層15の表面に形成された弱境界層17が除去されるものと考えられる。
【0058】
この工程Dにおける過マンガン酸カリウムと水酸化アルカリの混合溶液は、過マンガン酸カリウムと水酸化アルカリとを水に溶解して、下記の濃度に調整することにより得られる。
【0059】
例えば、過マンガン酸カリウムの濃度は、通常65g/リットル以上150g/リットル以下、好ましくは70g/リットル以上100g/リットル以下である。
また、水酸化アルカリの濃度は、通常0.75規定以上1.5規定以下、好ましくは0.95規定以上1.2規定以下であり、従来より高濃度であることが望ましく、これらの濃度範囲であれば、良好な密着性が得られる。
なお、水酸化アルカリは、アルカリ金属の水酸化物であり、水酸化ナトリウムや水酸化カリウムが好適に用いられる。
【0060】
過マンガン酸カリウムと水酸化アルカリとの混合溶液からなる親水処理液18と、電気絶縁層15とを接触させる方法は特に制限されず、例えば、工程Bで例示した方法と同様の方法が挙げられる。
もちろん、工程Bと工程Dの方法は同じであっても異なっていても良い。
【0061】
また、過マンガン酸カリウムと水酸化アルカリとを含有する水溶液と、電気絶縁層15とを接触させる時間は、通常0.5分〜10分、好ましくは1分〜7分で、従来より短時間であることが望ましく、また、温度は、水溶液の温度で70℃〜90℃、好ましくは75℃〜85℃である。
【0062】
また、この処理の後、硫酸ヒドロキシルアミンと硫酸との混合酸性溶液などを基板に接触させて、中和還元処理をするのが好ましく、更にその後、水洗などを行うのが好ましい。
【0063】
このようにして過マンガン酸カリウムと水酸化アルカリとの混合溶液と電気絶縁層を接触させた後、電気絶縁層を、例えば、工程Bで例示したのと同様の方法により乾燥させても良い。
【0064】
通常、無電解めっきの前に、めっき触媒の付与や触媒の活性化といった処理を行う。めっき触媒は無電解めっき液中にてめっきの析出をさせる作用のある還元触媒となる金属化合物である。金属としては、Pd、Pt、Au、Ag、Ir、Os、Ru、Sn、Zn、Co等が挙げられる。
【0065】
密着性を高めるためには、金属化合物として、還元によって金属の生成が可能な有機金属錯体や金属塩を用いるのが好ましく、具体的にはPdアミン錯体や硫酸パラジウム、塩化パラジウム等が挙げられる。
【0066】
触媒付与と触媒の活性化の方法としては、金属化合物を、水又はアルコール若しくはクロロホルム等の有機溶媒に0.001〜10重量%の濃度で溶解した液に浸漬して、めっき触媒を付与した後、金属を還元して触媒を活性化する方法等が挙げられる。
なお、この液に必要に応じて、酸、アルカリ、錯化剤、還元剤等を含有しても良い。
【0067】
図3(e)参照
(工程E)
次いで、このようにして得られた電気絶縁層15に、アルカリ錯体構造のPd触媒であるPd−アミン錯体触媒19を吸着させる。
【0068】
図3(f)参照
次いで、Pd−アミン錯体触媒19を還元処理して、還元めっき触媒20を形成する。
【0069】
図3(g)参照
(工程F)
次いで、エチレンジアミン四酢酸−銅錯体(EDTA−Cu)を含有するEDTA含有めっき液21を用いた無電解めっき法を用いてめっきシード層となる無電解銅めっき層22を形成する。
【0070】
この無電解銅めっき層22を形成するために用いるEDTA−Cuは、0.03〜0.05mol/LのCu、当該Cuの1.0〜2.5倍mol濃度のEDTA、0.01〜0.03mol/Lのホルマリンを基本組成とする溶液からなり、pH調整を0.3〜0.6規定、好ましくは0.4〜0.5規定の水酸化アルカリにて調整された溶液である。
また、その他添加剤として、α,α’−ビピリジルなどの安定剤、またはポリエチレングリコール、グリシンなどの皮膜改良剤を含むことが望ましい。
【0071】
金属薄膜層を形成する条件は、無電解めっき液の温度は50〜70℃の間であり、めっき厚みは0.1μmから20μm、好ましくは0.3μmから10μmの範囲から適宜選択されるものである。
【0072】
図3(h)参照
(工程G)
次いで、工程Eにおいて形成された無電解銅めっき層22上に、例えば、常法に従ってめっきレジスト(図示を省略)を形成させ、更にその上に電解めっき等の湿式めっきにより電解銅めっき層23成長させ、次いで、めっきレジストを除去し、更に、露出する無電解銅めっき層22をエッチングにより除去して導電体回路層(図示を省略)を形成する。
この導電体回路層は、無電解銅めっき層22と、その上に成膜した電解銅めっき層23とから構成されることになる。
【0073】
(工程H)
次いで、本発明においては、導電体回路層の密着性を高めるため、無電解銅めっき層22が形成された内層基板11や、無電解銅めっき層22上に導電体回路層が形成された内層基板11を、例えば、オーブンや、熱風乾燥炉などを用い、加熱することができる。
温度条件は、電気絶縁層15のガラス転位温度近傍が望ましく、通常50〜350℃、好ましくは80〜250℃である。
【0074】
こうして得られる多層回路基板は、コンピューターや携帯電話等の電子機器において、CPUやメモリなどの半導体素子、その他の実装部品を実装するためのプリント配線板として使用できる。
特に、微細配線を有するものは高密度プリント配線基板として、高速コンピューターや、高周波領域で使用する携帯端末の配線基板として好適である。
【0075】
以下に、実施例及び比較例を挙げて本発明の具体的構成を説明するが、その前に、本実施例において行った評価方法を説明する。
なお、各実施例中、部及び%は、特に断りのない限り重量基準である。
本実施例において行った評価方法は以下のとおりである。
▲1▼分子量(Mw、Mn):
トルエンを溶剤とするゲル・パーミエーション・クロマトグラフィー(GPC)によるポリスチレン換算値として測定した。
▲2▼水素化率及び(無水)マレイン酸残基含有率:
水素添加前の重合体中の、不飽和結合のモル数に対する水素添加率(水素添加添加率)及び重合体中の総モノマー単位数に対する(無水)マレイン酸残基のモル数の割合(カルボキシル基含有率)はH−NMRスペクトルにより測定した。
▲3▼ガラス移転温度(Tg):
示差走査熱量法(DSC法)により測定した。
▲4▼めっき密着性の評価:
電解めっきを施し厚さ18μmの電解銅めっき膜を形成した後、170℃30分の加熱処理された導電体回路の密着性の評価をJIS規格(JIS C 6481)に定める銅はくの引きはがし強さに準じて90度ピール強度試験にて評価した。
▲5▼表面粗さの評価:
原子間力顕微鏡(Nanoscope 3a:Digital Instrument製商品名)にてSi単結晶短冊型カンチレバー(バネ定数=20N/m、長さ125μm)を使用し大気中タッピングモードで表面平均粗さRaを測定して評価した。
【0076】
以上の事項を前提として、以下において、具体的実施例及び比較例を説明する。
(実施例1)
まず、硬化性組成物としては、8−エチル−テトラシクロ[4.4.0.12,5 .17,10]ドデカ−3−エンの開環重合体を水素添加し、さらに無水マレイン酸変性して得られた変性水素化重合体(Mn=33,200、Mw=68,300、Tg=170℃、マレイン酸残基含有率=25モル%)100部、ビスフェノールAビス(プロピレングリコールグリシジルエーテル)エーテル40部、2−[2−ヒドロキシ−3,5−ビス(α,α−ジメチルベンジル)フェニル]ベンゾトリアゾール5部及び1−ベンジル−2−フェニルイミダゾール0.1部を、キシレン215部及びシクロペンタノン54部からなる混合溶剤に溶解させてワニスを得た。
【0077】
次いで、当該ワニスを、ダイコーターを用いて、300mm角の厚さ40μmのポリエチレンナフタレートフィルムからなるキャリアフィルム上に塗工し、その後、窒素オーブン中で、例えば、120℃で10分間乾燥し、樹脂厚み40μmのキャリアフィルム付きドライフィルムを得た。
【0078】
一方、2−ジ−n−ブチルアミノ−4,6−ジメルカプト−S−トリアジンの0.1%イソプロピルアルコール溶液を調製し、この溶液に配線幅及び配線間距離が50μm、導体厚みが18μmで表面がマイクロエッチング処理された内層回路を形成された厚さ0.8mmの両面銅張り基板(ガラスフィラー及びハロゲン不含エポキシ樹脂を含有するワニスをガラスクロスに含浸させて得られたコア材)を25℃で1分間浸漬し、次いで90℃で15分間、窒素置換されたオーブン中で乾燥させてプライマー層を形成させて、内層基板を得た。
【0079】
次いで、この内層基板上に、上述のキャリアフィルム付きドライフィルムを、樹脂面が内側となるようにして両面銅張り基板両面に重ね合わせた。
これを、耐熱ゴム製プレス板を上下に備えた真空ラミネータを用いて、200Paに減圧して、温度125℃、圧力0.5MPaで60秒間加熱圧着して、内層基板上に硬化性組成物膜を形成したのち、この硬化性組成物膜が形成された基板からポリエチレンナフタレートフィルムのみを剥がした。
【0080】
次いで、1−(2−アミノエチル)−2−メチルイミダゾール(AMZ)が0.3%になるように調整した水溶液に25℃で10分間浸漬させたのち、別の水槽に1分間浸漬する事を3回繰り返して水洗し、次いで、エアーナイフにて余分な溶液を除去したのち、これを170℃の窒素オーブン中に60分間放置し、内層基板上に電気絶縁層を形成した。
この状態における電気絶縁層表面粗さを評価した結果を図4に示す。
【0081】
次いで、電気絶縁層を形成した基板の、電気絶縁層に、YAGレーザ第3高調波(THG)からなる紫外線を用いて、直径が例えば30μmの層間接続のためのビアホールを形成してビアホール付き多層基板を得た。
【0082】
次いで、このビアホール付き多層基板を過マンガン酸濃度80g/リットル、水酸化ナトリウム濃度40g/リットルになるように調整した80℃の水溶液に5分間浸漬した。
【0083】
次いで、基板を水槽に1分間浸漬する事を2回繰り返し、更に別の25℃の水槽中で超音波を2分間照射することにより、基板を水洗したのち、硫酸ヒドロキシルアミン濃度20g/リットル、硫酸50g/リットルになるように調整した45℃の水溶液に、基板を5分間浸漬し、中和還元処理をした後、60℃で10分湯洗をした。
【0084】
次いで、湯洗後の多層基板をプリディップネオガントB(アトテック株式会社製商品名)が20ml/リットル、硫酸濃度1ml/リットルになるように調整したプリディップ溶液に25℃、1分間浸漬した後、アクチベーターネオガント834コンク(アトテック株式会社製商品名)30ml/リットル、ホウ酸濃度5g/リットル、水酸化ナトリウム濃度によりpH=11.0になるように調整した50℃のPd塩含有めっき触媒溶液に5分間浸漬した。
【0085】
次いで、上述と同じ方法で基板を水洗した後、リデューサーネオガントWA(アトテック株式会社製商品名)5ml/リットル、ホウ酸濃度25g /リットルになるように調整した溶液に30℃で、5分間、浸漬し、めっき触媒を還元処理した。
【0086】
こうして得られた多層基板を、金属Cuとして2.3g/リットル、EDTAを20g/リットル、ホルマリン1.0g/リットルを基本組成とし、水酸化ナトリウムにてpHを12.5に調整した無電解銅めっき液KC−500(ジャパンエナジー株式会社製商品名)からなる無電解めっき液に空気を吹き込みながら、温度60℃、15分間浸漬して無電解めっき処理して金属薄膜層を形成した。
【0087】
次いで、この無電解めっき処理により金属薄膜層が形成された多層基板を更に上述と同様に水洗した。
次いで、OPCディフェンサー(奥野製薬株式会社製商品名)が8ml/リットルになるよう調整した防錆溶液に25℃、1分間浸漬し、更に上述と同じ方法で水洗した後、乾燥し、防錆処理を施した。
【0088】
次いで、この防錆処理が施された多層基板表面に、市販の感光性レジストのドライフィルムを熱圧着して貼り付け、さらに、このドライフィルム上に密着性評価用パターンに対応するパターンのマスクを密着させ露光した後、現像してレジストパターンを得た。
【0089】
次いで、硫酸100g/リットルの溶液に25℃で1分間浸漬させ防錆剤を除去したのち、レジストパターンをマスクとして選択的に電解銅めっきを施し、厚さが、例えば、18μmの電解銅めっき膜を形成させた。
【0090】
次いで、レジストパターンを剥離液にて剥離除去したのち、塩化第二銅と塩酸混合溶液によりエッチング処理を行うことにより、金属薄膜層の露出部を除去して電解銅めっき膜/金属薄膜層からなる配線パターン(導電体回路層)を形成し、次いで、更に170℃30分間オーブンにて加熱処理を施し、両面2層の配線パターン付き多層回路基板を得た。
得られた多層回路基板のめっき密着性の評価結果を図4に示す。
【0091】
この様に、本発明の実施例1においては、電気絶縁層15の表面の粗さRが34nmと非常に平坦であるにも拘わらず、金属に配位可能な化合物を含有する層の形成−高濃度・短時間の親水化処理−EDTAタイプの無電解めっき処理を一連の工程として行っているので、実用上問題のない程度の密着強度593gf/cmを得ることができた。
【0092】
次に、実施例2を説明するが、実施例1におけるAMZ処理における濃度を変えただけで、他の構成は上記の実施例1と全く同等であるの説明は簡単にする。
(実施例2)
実施例1と同様に硬化性組成物膜を形成した後、ポリエチレンナフタレートフィルムのみを剥がして、実施例1における1−(2−アミノエチル)−2−メチルイミダゾールが0.3%になるように調整した水溶液に25℃で10分間浸漬させる代わりに、1.0%になるように調整した水溶液に25℃で10分間浸漬させる以外は実施例1と同様に実施して、両面2層の配線パターン付き多層回路基板を得た。
【0093】
得られた多層回路基板のめっき密着性の評価結果を図4に示す。
この様に、本発明の実施例2においては、AMZの濃度を約3.3倍に高めたが、上記の実施例1とほぼ同様の574gf/cmの密着強度が得られた。
但し、AMZの濃度が高いので、電気絶縁層の表面粗さRは増大した。
【0094】
(比較例1)
実施例1に示す方法と同様の方法で内層基板上に硬化性組成物膜を形成した後、前述の硬化性組成物が形成された基板からポリエチレンナフタレートフィルムのみを剥がした。ついで、これを170℃の窒素オーブン中で60分間放置し、内層基板上に電気絶縁層を形成した。
また、このときの電気絶縁層表面粗さを評価した結果を図4に示す。
【0095】
次いで、実施例1と同様の方法で両面2層の配線パターン付き多層回路基板を得、得られた多層回路基板のめっき密着性の評価を行った。
ピール強度の結果を図4に示す。
【0096】
この様に、比較例1においては、AMZ処理は行わず、親水化処理のみを行っているので、243gf/cm程度の密着強度しか得られず、この点からAMZ処理が必須であることが理解される。
【0097】
(参考例1)
実施例1に示す方法と同様の方法で内層基板上に電気絶縁層を形成したビアホール付き多層基板にめっき触媒を施し、還元処理した多層基板を金属銅濃度=2.5g/リットル、ロッシェル塩=28g/リットル、ホルマリン=20g/リットル、NaOH=1.5g/リットルからなる無電解銅めっき液に空気を吹き込みながら、めっき液温36℃、15分間浸漬して、多層基板上に金属薄膜層を形成した。
【0098】
以下の工程は実施例1と同様の処理方法にて両面2層の配線パターン付き多層回路基板を得、得られた多層回路基板のめっき密着性の評価を行った。
ピール強度の結果を図4に示す。
【0099】
この様に、参考例1においては、別の無電解めっき液を用いてめっきシード層を形成した結果、ピール強度は189gf/cm程度であることが判った。
この点から、無電解めっき工程における無電解めっき液としては、EDTA含有めっき液を用いることが有効であると理解される。
【0100】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施例においては、多層プリント配線基板の製造工程として説明しているが、多層プリント配線基板に限られるものではなく、プリント配線基板と半導体チップとの間に介在させるインターポーザにも適用されるものである。
【0101】
さらには、内層基板としては、半導体基板も含まれるものであり、半導体集積回路装置に多層配線構造にも適用されるものである。
即ち、近年、半導体装置の高集積化、或いは、高速化に伴って、半導体集積回路装置を構成する個々の素子はますます微細化され、それに伴って配線も高密度化、多層化、薄膜化するとともに、配線にかかる応力や配線に流す電流の密度はますます増加している。
【0102】
配線に高密度の電流を流すことによってエレクトロマイグレーションという配線の破断現象が発生するため、素子の微細化に伴って、より高密度の電流を流せる信頼性の高い配線材料が必要になっている。
【0103】
これまでは、製造プロセスが簡単で低コストであるため、集積回路装置の配線材料としてはAlが用いられているが、微細化に伴う信号遅延の増大を抑制する必要があるため、電気抵抗率が2.70μΩ・cmのAlは必ずしも十分低抵抗ではないので、Alより電気抵抗率が小さく、且つ、エレクトロマイグレーション耐性がAlの約2倍であるCu(電気抵抗率:1.55μΩ・cm)の採用が検討されている。
【0104】
さらに、配線層の微細化・高密度配線化にともなって、信号遅延を低減するためには層間絶縁膜の低誘電率化が必須であるが、本発明の電気絶縁層を用いることによって層間絶縁膜の低誘電率化になるともに、AMZ処理−親水化処理−EDTA無電解めっき工程を伴ったCuめっき膜を用いることによって配線層の密着性を高めることが可能になり、さらに、全体を500℃以下の低温工程で形成する際に優位な多層配線構造の形成方法となる。
【0105】
【発明の効果】
本発明によれば、電気絶縁層にめっきにより導体回路層を形成する際に、AMZ処理−親水化処理−EDTA無電解めっき工程からなる一連の工程を行っているので、電気絶縁層の表面を粗化処理することなく、実用に耐え得る密着強度を実現することができ、それによって、GHzオーダーの高速伝送用の多層配線基板の実現が可能になる。
【図面の簡単な説明】
【図1】本発明の原理的構成を示すフロー図である。
【図2】本発明の実施の形態の途中までの製造工程の説明図である。
【図3】本発明の実施の形態の図2以降の製造工程の説明図である。
【図4】本発明の各実施例、比較例、及び、参考例における密着強度及び表面粗さRの説明図である。
【図5】従来の多層回路基板の途中までの製造工程の説明図である。
【図6】従来の多層回路基板の図5以降の製造工程の説明図である。
【図7】従来の粗化処理に伴う問題点の説明図である。
【符号の説明】
11 内層基板
12 硬化性組成物膜
13 配位能含有化合物溶液
14 配位能含有化合物含浸層
15 電気絶縁層
16 金属に配位可能な化合物を含有する層
17 弱境界層
18 親水処理液
19 Pd−アミン錯体触媒
20 還元めっき触媒
21 EDTA含有めっき層
22 無電解銅めっき層
23 電解めっき層
31 両面銅張積層板
32 エポキシ樹脂層
33 膨潤層
34 凹凸
35 〔(Pd)(Sn)Cl
36 Pd触媒
37 無電解銅めっき層
38 電解銅めっき層
41 樹脂層
42 無電解銅めっき層
43 めっきレジストパターン
44 電解銅めっき層
45 配線
46 配線
47 配線

Claims (5)

  1. 内層基板の最外層に、絶縁性重合体と硬化剤とからなる硬化性組成物膜を形成した後、前記硬化性組成物膜表面に、金属に配位可能な構造を有する化合物を接触させ、次いで、該硬化性組成物膜を硬化させて電気絶縁層を形成したのち、前記電気絶縁層の表面に親水化処理を行い、次いで、前記電気絶縁層の表面にエチレンジアミン四酢酸−銅錯体を用いて金属薄膜層を形成したのち、前記金属薄膜層を含む導電体回路層を形成する工程を有することを特徴とする多層回路構造の形成方法。
  2. 上記親水化処理工程が、65g/リットル以上150g/リットル以下の過マンガン酸カリウム及び0.75規定以上1.5規定以下の水酸化アルカリからなる混合溶液と前記電気絶縁層とを接触させて電気絶縁層を表面処理する工程であることを特徴とする請求項1記載の多層回路構造の形成方法。
  3. 上記内層基板の最外層に形成された絶縁性重合体と硬化剤とからなる硬化性組成物膜を、絶縁性重合体と硬化剤とからなる硬化性組成物のフィルム状又はシート状成形体のいずれかを前記内層基板に重ね合わせて形成するか、或いは、前記絶縁性重合体と硬化剤とからなる硬化性組成物を溶剤に溶解して得たワニスを前記内層基板表面に塗布したのち乾燥して形成するかのいずれかの方法で形成したことを特徴とする請求項1または2に記載の多層回路構造の形成方法。
  4. 上記導電体回路層を形成する工程の後に、前記導電体回路層を形成した内層基板を加熱する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の多層回路構造の形成方法。
  5. 請求項1乃至4のいずれか1項に記載の多層回路構造の形成方法によって製造された多層回路構造を有することを特徴とする多層回路構造を有する基体。
JP2002142564A 2002-05-17 2002-05-17 多層回路構造の形成方法及び多層回路構造を有する基体 Expired - Fee Related JP3541360B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002142564A JP3541360B2 (ja) 2002-05-17 2002-05-17 多層回路構造の形成方法及び多層回路構造を有する基体
US10/514,421 US20050175824A1 (en) 2002-05-17 2003-03-31 Method for forming multilayer circuit structure and base having multilayer circuit structure
CNB038112345A CN100435603C (zh) 2002-05-17 2003-03-31 多层电路结构的形成方法和具有多层电路结构的基体
PCT/JP2003/004114 WO2003098985A1 (fr) 2002-05-17 2003-03-31 Procede pour former une structure de circuit multicouche et base comportant une telle structure de circuit multicouche

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142564A JP3541360B2 (ja) 2002-05-17 2002-05-17 多層回路構造の形成方法及び多層回路構造を有する基体

Publications (2)

Publication Number Publication Date
JP2003332738A JP2003332738A (ja) 2003-11-21
JP3541360B2 true JP3541360B2 (ja) 2004-07-07

Family

ID=29544989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142564A Expired - Fee Related JP3541360B2 (ja) 2002-05-17 2002-05-17 多層回路構造の形成方法及び多層回路構造を有する基体

Country Status (4)

Country Link
US (1) US20050175824A1 (ja)
JP (1) JP3541360B2 (ja)
CN (1) CN100435603C (ja)
WO (1) WO2003098985A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684632B2 (ja) * 2003-11-27 2011-05-18 富士フイルム株式会社 金属パターン形成方法、金属パターン及びプリント配線板
MY148655A (en) * 2003-11-27 2013-05-15 Fuji Photo Film Co Ltd Metal pattern forming method, metal pattern obtained by the same, printed wiring board, conductive film forming method, and conductive film obtained by the same
JP4529695B2 (ja) * 2004-01-13 2010-08-25 宇部興産株式会社 ポリイミド金属積層体及びポリイミド回路基板
JP4505261B2 (ja) * 2004-03-26 2010-07-21 富士フイルム株式会社 金属パターン形成方法
US7879535B2 (en) 2004-03-26 2011-02-01 Fujifilm Corporation Pattern forming method, graft pattern material, conductive pattern forming method and conductive pattern material
JP4505260B2 (ja) * 2004-06-01 2010-07-21 富士フイルム株式会社 金属パターン形成方法
JP2005347424A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 多層配線板及びその製造方法
JP4505284B2 (ja) * 2004-08-23 2010-07-21 富士フイルム株式会社 多層配線板の製造方法
JP4606899B2 (ja) * 2005-02-17 2011-01-05 富士フイルム株式会社 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにtft配線回路
EP1862042B1 (en) 2005-02-08 2013-04-10 FUJIFILM Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same
JP2007076171A (ja) * 2005-09-14 2007-03-29 Ricoh Co Ltd 有機薄膜、及びその形成方法
JP2007134396A (ja) * 2005-11-08 2007-05-31 Fujifilm Corp プリント配線板用積層体、それを用いた多層金属配線パターン形成方法及び金属薄膜
US20070237900A1 (en) * 2006-04-07 2007-10-11 James Semler Controlling surface characteristics of an image forming device component
JP4903479B2 (ja) * 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
US20080142478A1 (en) * 2006-11-01 2008-06-19 Microchem Corp. Epoxy removal process for microformed electroplated devices
US20110064954A1 (en) * 2008-05-22 2011-03-17 Ebara-Udylite Co., Ltd. Method for conditioning insulating resin and its use
EP2240005A1 (en) * 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
JP6322885B2 (ja) * 2012-11-01 2018-05-16 味の素株式会社 プリント配線板の製造方法
CN107533298B (zh) * 2015-04-21 2021-06-22 株式会社北陆滤化 掩模的形成方法及利用了其的印刷配线基板的制造方法
KR102084283B1 (ko) 2015-12-16 2020-03-03 주식회사 엘지화학 전기절연재용 조성물, 이를 이용하여 제조된 전기절연막 및 이를 포함하는 회로기판 및 전자 소자
US9797043B1 (en) * 2016-09-13 2017-10-24 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
US9850578B1 (en) * 2016-09-13 2017-12-26 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
US9970114B2 (en) * 2016-09-13 2018-05-15 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
JP7010018B2 (ja) * 2018-01-19 2022-01-26 日立金属株式会社 信号伝送用ケーブル
CN116075068B (zh) * 2022-12-27 2024-08-02 南通赛可特电子有限公司 一种基于印刷电路板铜箔防止铜面氧化的清洗抗氧化工艺

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892635A (en) * 1971-10-28 1975-07-01 Enthone Pre-conditioner and process
JPS5939307B2 (ja) * 1980-06-18 1984-09-21 三菱瓦斯化学株式会社 プラスチツク物品
JPS63146486A (ja) * 1986-12-10 1988-06-18 横浜ゴム株式会社 メツキ用コ−テイング材組成物
JPS63211796A (ja) * 1987-02-27 1988-09-02 新神戸電機株式会社 多層積層板の製造法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JP3152089B2 (ja) * 1994-01-31 2001-04-03 松下電工株式会社 セラミック配線板の製法
TW470734B (en) * 1994-01-31 2002-01-01 Matsushita Electric Works Ltd Method of coating a copper film on a ceramic substrate
CA2203024A1 (en) * 1994-10-18 1996-04-25 Heinrich Meyer Process for plating metal coatings
JP3223814B2 (ja) * 1996-10-25 2001-10-29 日立エーアイシー株式会社 多層プリント配線板の製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
TWI228727B (en) * 1999-02-03 2005-03-01 Tomoegawa Paper Co Ltd Thermosetting low dielectric resin composition, and prepreg, laminate, and laminate for circuit employing said resin composition
JP4029517B2 (ja) * 1999-03-31 2008-01-09 株式会社日立製作所 配線基板とその製造方法及び半導体装置
JP2001358467A (ja) * 2000-06-16 2001-12-26 Nippon Zeon Co Ltd 絶縁材料
DE10025551C2 (de) * 2000-05-19 2002-04-18 Atotech Deutschland Gmbh Kathode für die elektrochemische Regenerierung von Permanganat-Ätzlösungen, Verfahren zu deren Herstellung sowie elektrochemische Regeneriervorrichtung
JP2002030452A (ja) * 2000-07-10 2002-01-31 Hitachi Ltd プリント基板の製造方法
JP3773845B2 (ja) * 2000-12-29 2006-05-10 三星電子株式会社 ポジティブ型感光性ポリイミド前駆体およびこれを含む組成物

Also Published As

Publication number Publication date
JP2003332738A (ja) 2003-11-21
WO2003098985A1 (fr) 2003-11-27
CN1653873A (zh) 2005-08-10
US20050175824A1 (en) 2005-08-11
CN100435603C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
JP3541360B2 (ja) 多層回路構造の形成方法及び多層回路構造を有する基体
CN100546438C (zh) 电路基板及其制造方法
TW540284B (en) Process for manufacturing multi-layer circuit substrate
US6495769B1 (en) Wiring board and production method thereof, and semiconductor apparatus
CN101911846B (zh) 电路形成方法
JP2011000892A (ja) 樹脂複合フィルム
JP4411544B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
WO2014091662A1 (ja) プリント配線基板の製造方法およびその方法により製造されたプリント配線基板
JP2008108791A (ja) 多層プリント配線基板及び多層プリント配線基板の作製方法
JP2008153580A (ja) 多層配線基板の製造方法
JP3861999B2 (ja) 部分めっき方法及び樹脂部材
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
WO2001038086A1 (fr) Element a couche metallique, procede de fabrication et utilisation
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2006229038A (ja) 多層プリント配線板の製造方法
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005264303A (ja) 金属樹脂複合フィルムの製造方法、金属樹脂複合フィルム及びその利用
JP4300389B2 (ja) 多層回路基板の製造方法
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
JP4061457B2 (ja) 電気絶縁層の形成方法及びその利用
JPH07273466A (ja) 多層配線板の製造方法
JP2006278922A (ja) 多層回路基板の製造方法
JP2004235667A (ja) 柱状パターン付キャリヤ金属箔
JP2004134670A (ja) 多層回路基板の製造方法
JP2003046254A (ja) 回路基板および回路基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees