[go: up one dir, main page]

JP3540234B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3540234B2
JP3540234B2 JP2000035459A JP2000035459A JP3540234B2 JP 3540234 B2 JP3540234 B2 JP 3540234B2 JP 2000035459 A JP2000035459 A JP 2000035459A JP 2000035459 A JP2000035459 A JP 2000035459A JP 3540234 B2 JP3540234 B2 JP 3540234B2
Authority
JP
Japan
Prior art keywords
insulating film
reaction vessel
high dielectric
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000035459A
Other languages
English (en)
Other versions
JP2001230247A (ja
Inventor
一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000035459A priority Critical patent/JP3540234B2/ja
Priority to US09/782,293 priority patent/US6630393B2/en
Publication of JP2001230247A publication Critical patent/JP2001230247A/ja
Application granted granted Critical
Publication of JP3540234B2 publication Critical patent/JP3540234B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、詳しくは、金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の一種として、電子あるいは正孔（ホール）のいずれかをキャリヤとして利用して動作させる電圧駆動型のＭＩＳ（Metal Insulator Semiconductor;金属−絶縁体−半導体）型トランジスタが知られている。
【０００３】
このＭＩＳ型トランジスタは、図９に示すように、例えばＮ型のソース領域５２及びドレイン領域５３が形成されたＰ型の半導体基板５１の両領域５２、５３間上にゲート絶縁膜５４を介してゲート電極５５が形成されており、ソース及びドレイン領域５２、５３にはそれぞれソース電極５６、ドレイン電極５７が設けられている。そして、ゲート電極５５に加える制御電圧（ゲート電圧）ＶGによりゲート絶縁膜５４直下のチャネルに誘起されるキャリヤの濃度を制御することにより、両領域５２、５３間を流れるドレイン電流Ｉdを制御することを動作原理としている。
【０００４】
ここで、半導体基板５１としてシリコン基板を用いると共に、ゲート絶縁膜５４として酸化シリコン（ＳｉＯ2）膜を形成したＭＯＳ（Metal Oxide Silicon）型トランジスタは、構造が比較的簡単で高集積化が容易なため、ＬＳＩ（大規模集積回路）の構成素子として広く採用されている。
【０００５】
上述のようなゲート酸化膜を有する半導体装置において、動作速度を向上させ、あるいは駆動能力を高める等の工夫により半導体装置の高性能化を図るには、ドレイン電流を増加させることが基本的な条件となる。ここで、ドレイン電流Ｉｄは式（１）のように示される。
Ｉd∝ＡＣox （１）
ここで、Ａ：比例定数
Ｃox：ゲート酸化膜の容量
また、式（１）に表れるゲート酸化膜の容量Ｃoxは、式（２）のように示される。
Ｃox∝εox／ｔox （２）
ここで、εox：ゲート酸化膜の誘電率
ｔox:ゲート酸化膜の膜厚
【０００６】
式（１）から明らかなように、ドレイン電流Ｉｄを増加させるには、ゲート酸化膜の容量Ｃoxを大きくすればよく、このためには、式（２）から明らかなように、ゲート酸化膜の膜厚ｔoxを薄く形成すればよいことが理解される。
したがって、従来から、ゲート酸化膜を有する半導体装置においては、ゲート酸化膜の膜厚ｔoxを薄くする方向で、半導体装置の高性能化を図ることが行われてきている。
しかしながら、ゲート酸化膜の膜厚ｔoxをあまり薄く形成すると、この薄いゲート酸化膜を通じてゲートリーク電流が流れるようになるので、ゲート酸化膜の薄膜化には制約がある。成膜条件にもよるが、一般に、ゲート酸化膜は膜厚が略３ｎｍまで薄くなるとゲートリーク電流が流れ始めて、その膜厚が略１．５ｎｍまで薄くなると、半導体装置が正常に動作し得る限界に達するとされている。
【０００７】
ここで、半導体装置の高性能化を図るには、上述のように酸化膜をゲート絶縁膜として用いてその膜厚を薄く形成する方法以外に、上記式（２）から明らかなように、酸化膜（誘電率ε：３．８〜４．１）よりも高い誘電率εの絶縁膜、いわゆる高誘電体絶縁膜を用いてゲート絶縁膜を構成する方法がある。このような高誘電体絶縁膜としては、例えばＺｒＯ2（酸化ジルコニウム、誘電率ε：１０〜２５）を初めとする多くの金属酸化物が知られている。
このように、高誘電体絶縁膜を用いてゲート絶縁膜を構成した、高誘電体ゲート絶縁膜を有する半導体装置を製造することにより、上述したようなゲートリーク電流の発生を阻止し、あるいはゲートリーク電流の発生を低減することが可能な膜厚のゲート絶縁膜を確保した上で、半導体装置の高性能化を図ることができるようになる。
【０００８】
上述のような高誘電体ゲート絶縁膜を有する半導体装置を製造するために、高誘電体絶縁膜を形成するには、従来、二つの方法が知られている。その一つは、スパッタ法による形成方法である。図１１は同スパッタ法による高誘電体絶縁膜の形成方法を概略的に示す図である。以下、高誘電体絶縁膜の一例としてＺｒＯ2膜を形成する例で説明すると、反応容器（チャンバ）６１内には処理すべきシリコン基板６２がサセプタ６３上に支持されると共に、サセプタ６３と対向する上部にはＺｒターゲット６４が配置されている。
このような構成で、反応容器６１内を所望の圧力及び温度で酸素（Ｏ2）ガス（酸化性ガス）含有雰囲気に保持した状態で、プラズマ６５を発生させると、プラズマイオンが矢印方向６６に進んでＺｒターゲット６４を衝撃してこのＺｒターゲット６４からＺｒ原子を矢印方向６７に飛び出させるので、このＺｒ原子が周囲の酸素と反応してＺｒＯ2を形成することにより、シリコン基板６２上にＺｒＯ2膜が形成（堆積）されるようになる。
【０００９】
他の一つは、ＣＶＤ（Chemical Vapor Deposition）法による形成方法である。図１２は同ＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図である。以下、上記スパッタ方法と同様に高誘電体絶縁膜の一例としてＺｒＯ2膜を形成する例で説明すると、反応容器７１内には処理すべきシリコン基板７２がサセプタ７３上に支持されると共に、サセプタ７３と対向する上部にはシャワーヘッド７４が配置されている。一方、反応容器７１の外部には、Ｚｒを含んだ例えばＺｒ（ＤＰＭ）4のようなＭＯ（Metal Organic;有機金属）原料７５及び流量計（マスフロー）７６が設けられて、Ａｒキャリヤガス７７により気化された有機金属原料及び酸化剤である酸素ガス（酸化性ガス）７８がガス導入経路７９を通じてシャワーヘッド７４から反応容器７１内に導入されるように構成されている。
【００１０】
上述のような構成で、反応容器７１内を所望の圧力及び温度に保持した状態で、Ａｒキャリヤガス７７により気化された有機金属原料７５及び酸素ガス７８を共にシャワーヘッド７４から反応容器７１内に導入すると、有機金属原料７５からＺｒが分解されるので、このＺｒが酸素と反応してＺｒＯ2を形成することにより、シリコン基板７２上にＺｒＯ2膜が形成されるようになる。
したがって、上述のような各方法により形成したＺｒＯ2膜から成る高誘電体絶縁膜をゲート絶縁膜として用いることにより、高誘電体ゲート絶縁膜を有する半導体装置を製造することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述したような従来の半導体装置の製造方法では、スパッタ法あるいはＣＶＤ法による高誘電体絶縁膜の形成時にいずれも酸化性ガスのみを用いているため、この酸化性ガスの作用で高誘電体ゲート絶縁膜とシリコン基板との間に低誘電率の酸化シリコン膜が形成されてしまうので、半導体装置の高性能化を図ることが困難になる、という問題がある。
すなわち、上述したようにスパッタ法あるいはＣＶＤ法による高誘電体絶縁膜の形成時に酸化性ガスを用いると、シリコン基板上にＺｒＯ2膜等の高誘電体絶縁膜を形成するときに、酸化性ガスである酸素ガスがシリコン基板に作用してこの表面を酸化してしまうので、図１０に示すように、製造された半導体装置では高誘電体ゲート絶縁膜７０とシリコン基板５１との間に低誘電率の酸化シリコン膜６０が形成されてしまうようになる。
【００１２】
図１０に示した半導体装置では、シリコン基板５１の表面に形成された低誘電率の酸化シリコン膜６０（誘電率ε：３．８〜４．１）上に、本来のゲート絶縁膜である高誘電体ゲート絶縁膜７０（例えばＺｒＯ2膜、誘電率ε：１０〜２５）が積層された構造になるので、実質的なゲート絶縁膜はそれら二層の絶縁膜７０、６０により構成されることになる。したがって、前記式（２）からも明らかなように、この場合のゲート絶縁膜の容量は高誘電体ゲート絶縁膜６４単体の場合よりも小さくなってしまうことになり、ドレイン電流Ｉｄの増加が妨げられるようになるため、半導体装置の高性能化を図ることが困難になる。
【００１３】
この発明は、上述の事情に鑑みてなされたもので、高誘電体絶縁膜の形成時に酸化性ガスが存在していてもシリコン基板が酸化されることなく、シリコン基板上に直接に高誘電体絶縁膜を形成することができるようにした高誘電体ゲート絶縁膜を有する半導体装置の製造方法を提供することを目的としている。
【００１４】
上記課題を解決するために、請求項１記載の発明は、半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法に係り、前記半導体基板を反応容器内に搬入し、該反応容器内に酸化剤及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成することを特徴としている。
【００１５】
請求項２記載の発明は、半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法に係り、前記半導体基板を反応容器内に搬入し、該反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に酸化剤を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成することを特徴としている。
【００１６】
また、請求項３記載の発明は、半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法に係り、前記半導体基板を素子分離領域によりＭＩＳ型トランジスタを形成すべき複数の活性領域を区画する活性領域形成工程と、前記半導体基板を反応容器内に搬入し、該反応容器内に酸化剤及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体絶縁膜を形成する高誘電体絶縁膜形成工程と、前記高誘電体絶縁膜上に導電材料を形成した後、該導電材料及び高誘電体絶縁膜をパターニングして高誘電体絶縁膜からなるゲート絶縁膜及び導電材料からなるゲート電極を形成するゲート絶縁膜／ゲート電極形成工程と、前記ゲート電極をマスクとして前記活性領域内に所望の導電型の不純物をイオン打ち込みしてソース及びドレイン領域を形成することにより、ＭＩＳ型トランジスタを形成するＭＩＳ型トランジスタ形成工程とを含んでなることを特徴としている。
【００１７】
また、請求項４記載の発明は、半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法に係り、前記半導体基板を素子分離領域によりＭＩＳ型トランジスタを形成すべき複数の活性領域を区画する活性領域形成工程と、前記半導体基板を反応容器内に搬入し、該反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に酸化剤を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体絶縁膜を形成する高誘電体絶縁膜形成工程と、前記高誘電体絶縁膜上に導電材料を形成した後、該導電材料及び高誘電体絶縁膜をパターニングして高誘電体絶縁膜からなるゲート絶縁膜及び導電材料からなるゲート電極を形成するゲート絶縁膜／ゲート電極形成工程と、前記ゲート電極をマスクとして前記活性領域内に所望の導電型の不純物をイオン打ち込みしてソース及びドレイン領域を形成することにより、ＭＩＳ型トランジスタを形成するＭＩＳ型トランジスタ形成工程とを含んでなることを特徴としている。
【００１８】
請求項５記載の発明は、請求項１、２、３又は４記載の半導体装置の製造方法に係り、前記還元作用を有する原料として、ＴＨＦ（Tetrahydrofuran：テトラハイドロフラン）を用いることを特徴としている。
【００１９】
請求項６記載の発明は、請求項１、２、３又は４記載の半導体装置の製造方法に係り、前記金属酸化物として、ＺｒＯ2（酸化ジルコニウム）、ＨｆＯ2（酸化ハフニウム）、Ａｌ2Ｏ3（酸化アルミニウム）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、Ｔａ2Ｏ5（酸化タンタル）又はＴｉＯ2（酸化チタン）を用いることを特徴としている。
【００２０】
請求項７記載の発明は、請求項１、２、３又は４記載の半導体装置の製造方法に係り、前記半導体基板としてシリコンを用いることを特徴としている。
【００２１】
請求項８記載の発明は、請求項７記載の半導体装置の製造方法に係り、前記シリコン基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成する前に、前記シリコン基板表面の自然酸化膜を除去することを特徴としている。
【００２５】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１乃至図３は、この発明の第１実施例である半導体装置の製造方法を工程順に示す工程図、図４は同半導体装置の製造方法により製造された半導体装置を示す断面図、また、図５は同半導体装置の製造方法においてＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図、図６は同高誘電体絶縁膜の形成方法のシーケンスを示すタイムチャートである。以下、図１〜図３を参照して同半導体装置の製造方法について工程順に説明する。
まず、図１（ａ）に示すように、例えばＰ型シリコン基板１を用いて、周知のＬＯＣＯＳ（Local Oxidation of Silicon）法、又はＳＴＩ(Shallow Trench Isolation)法等により、選択的に酸化シリコンから成る素子分離領域２を形成する。これによって、素子分離膜２によりそれぞれＭＩＳ型トランジスタを形成すべき複数の活性領域３を区画する。この活性領域３の表面には極めて薄い自然酸化膜（図示せず）が形成される。
【００２６】
次に、図１（ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition)法により、シリコン基板１上に高誘電体絶縁膜として、膜厚が２〜１０ｎｍのＺｒＯ2膜４を形成する。このＺｒＯ2膜４は、後述するようにこの後に所望の形状にパターニングされてゲート絶縁膜とされる。
【００２７】
以下、図５を参照して、ＣＶＤ法によりＺｒＯ2膜４を形成する方法について説明する。
同図に示すように、ＣＶＤ装置の反応容器６内は圧力が１３．３〜１３３００Ｐａ（Pascal）に保持されて、温度が２００〜５００℃に保持されたサセプタ７上に処理すべきシリコン基板１が支持されている。シリコン基板１はその表面に形成されている自然酸化膜が予めＤＨＦ（希弗酸）のようなエッチング液で除去された後に、反応容器６に搬入される。サセプタ７と対向する上部には、反応ガスを反応容器６内に均一に導入するためのシャワーヘッド８が配置されている。一方、反応容器６の外部には、Ｚｒを含んだ有機金属原料を導入するための第１のガス導入経路１０、酸化剤である酸素ガスを導入するための第２のガス導入経路１１及び還元作用を有する原料を導入するための第３のガス導入経路１２が、それぞれ設けられている。
【００２８】
第１のガス導入経路１０には、Ｚｒを含んだ例えばＺｒ（ＤＰＭ（Ｃ11Ｈ19Ｏ2））4が溶媒としてのＴＨＦ（Tetrahydrofuran：テトラハイドロフラン）により溶かされている有機金属原料１３、流量計（液体マスフロー）１４及び気化器１５が設けられて、Ａｒキャリヤガス１６により有機金属原料１３がシャワーヘッド８から反応容器６内に導入されるように構成されている。ここで用いられたＺｒ（ＤＰＭ）4は常温で固体であり、この昇華点（略１８２℃）以上に加熱された状態で、常温で液体であるＴＨＦ内に浸漬されて溶かされている。
【００２９】
第２のガス導入経路１１には、酸化剤として酸素（Ｏ2）ガス１７が導入されている。また、第３のガス導入経路１２には、還元作用を有する原料として常温で液体であるＴＨＦ１８、流量計１９及び気化器２０が設けられて、Ａｒキャリヤガス２１により有機金属原料１３がシャワーヘッド８から反応容器６内に導入されるように構成されている。
【００３０】
上述の構成で、図６のタイムチャートに示すように、時刻ｔ１において、第２のガス導入経路１１から１〜２０ｓｃｃｍ（Standard Cubic Centimeter per Minute）の流量で酸素ガス１７、及び第３のガス導入経路１２から１０〜５００ｓｃｃｍの流量でＡｒキャリヤガス２１を流して気化したＴＨＦ１８のガスを輸送してそれぞれシャワーヘッド８から反応容器６内に導入する。次に、時刻ｔ１から少し遅れた時刻ｔ２において、第１のガス導入経路１０から１０〜５００ｓｃｃｍの流量でＡｒキャリヤガス１６を流して、ＴＨＦ１８によりＺｒ（ＤＰＭ）4が溶かされている有機金属原料１３のガスを輸送してシャワーヘッド８から反応容器６内に導入する。
【００３１】
以上により、反応容器６内で化学反応が生ずる結果、有機金属原料１３からＺｒが分解されるので、このＺｒが酸素と反応してＺｒＯ2を形成することにより、図１（ｂ）に示したように、シリコン基板１上にＺｒＯ2膜４が形成されるようになる。なお、図５に示したようなＺｒＯ2膜４の形成方法によれば、１０〜１００秒間処理することにより、２〜１０ｎｍの膜厚が得られる。
ここで、この例によれば、反応容器６内には第２のガス導入経路１１から酸化剤である酸素ガス１７を導入すると共に、第３のガス導入経路１２から還元作用を有する原料としてＴＨＦ１８のガスを導入しているので、ＺｒＯ２膜４の形成時にＴＨＦ１８の還元作用により、酸素ガス１７によるシリコン基板１の表面の酸化は防止されるようになる。また、図６のタイムチャートに示したように、第１のガス導入経路１０からのＴＨＦによりＺｒ（ＤＰＭ）4が溶かされている有機金属原料１３のガスの導入を、第３のガス導入経路１２からのＴＨＦ１８のガスの導入よりも遅らせることにより、シリコン基板１の表面に対するＴＨＦ１８による還元作用を確実に行わせることができるので、従来のような、シリコン基板の表面における低誘電率の酸化シリコン膜の形成を完全に防止することができるようになる。
【００３２】
それゆえ、この例の半導体装置の製造方法によれば、前述したようなゲートリーク電流の発生を阻止し、あるいはゲートリーク電流の発生を低減することが可能な膜厚のゲート絶縁膜を確保することができるので、半導体装置の高性能化を図ることができるようになる。
【００３３】
次に、図１（ｃ）に示すように、ＣＶＤ法によりＺｒＯ2膜４上に、膜厚が５０〜１００μｍの多結晶シリコン膜２３を形成する。
次に、図２（ｄ）に示すように、周知のフォトリソグラフィ法によりＺｒＯ2膜４及び多結晶シリコン膜２３を所望の形状にパターニングして、活性領域３の略中央位置にＺｒＯ2膜４から成るゲート絶縁膜４Ａ及び多結晶シリコン膜２３から成るゲート電極２３Ａを形成する。
【００３４】
次に、図２（ｅ）に示すように、活性領域３以外をフォトレジスト膜２４で覆った後、自己整合法によりＮ型不純物として例えば燐（Ｐ）を用いて、活性領域３にイオン打ち込みする。次に、アニール処理を施して、活性領域３にＮ-型ソース領域２５及びドレイン領域２６を形成する。
【００３５】
次に、図２（ｆ）に示すように、ゲート絶縁膜４Ａ及びゲート電極２３Ａの側面を覆うように酸化シリコン膜のようなサイドウォール絶縁膜２７を形成した後、ゲート電極２３Ａ及びサイドウォール膜２７をマスクとしてを用いた自己整合法によりＮ型不純物として例えば砒素（Ａｓ）を用いて、活性領域３にイオン打ち込みする。次に、アニール処理を施して、Ｎ-型ソース領域２５及びドレイン領域２６にオーバーラップするように、かつＮ-型ソース領域２５及びドレイン領域２６よりも深くＮ+型ソース領域２８及びドレイン領域２９を形成する。予め形成されているＮ-型ソース領域２５及びドレイン領域２６は、サイドウォール絶縁膜２７の直下位置のみに存在している。この結果、活性領域３には、いわゆるＬＤＤ（Lightly Doped Drain）構造のＮ型ソース領域３１及びドレイン領域３２が形成される。
【００３６】
次に、図３（ｇ）に示すように、ＣＶＤ法により、全面にシリコン酸化膜のような膜厚が０．５〜０．８μｍの層間絶縁膜３３を形成する。次に、図３（ｈ）に示すように、フォトリソグラフィ法により、層間絶縁膜３３をパターニングしてＮ型ソース領域３１及びドレイン領域３２の一部を露出するように、それぞれコンタクト孔３４、３５を形成する。
次に、Ｎ型ソース領域３１及びドレイン領域３２のそれぞれのコンタクト孔３４、３５にＡｌ、Ｃｕ等の導電材料から成るソース電極３６及びドレイン電極３７を形成して、図４に示すような、ＺｒＯ2膜４から成るゲート絶縁膜４Ａを有する半導体装置３０を完成させる。
【００３７】
この例の半導体装置の製造方法により製造された半導体装置３０は、図４に示すように、各活性領域３に、Ｎ型ソース３１及びドレイン領域３２、両領域３１、３２間のシリコン基板１上にＺｒＯ2膜４から成るゲート絶縁膜４Ａを介して形成されたゲート電極２３Ａから構成されたＭＩＳ型トランジスタを備えている。
上述の半導体装置３０は、前述したように、金属酸化物を構成するＺｒ金属を含んだ有機金属原料１３、酸化剤である酸素ガス１７及び還元作用を有する原料であるＴＨＦ１８の化学反応により形成されたＺｒＯ2膜４から成る高誘電体ゲート絶縁膜４Ａを有しているので、ゲートリーク電流の発生が阻止され、あるいはゲートリーク電流の発生が低減されることが可能な膜厚のゲート絶縁膜を確保することができるので、高性能化が図られる。
【００３８】
このように、この例の構成の半導体装置の製造方法によれば、シリコン基板１を反応容器６内に搬入し、この反応容器６内に酸化剤である酸素ガス１７及び還元作用を有する原料であるＴＨＦ１８のガスを略同時に（図６の時刻ｔ１の時点で）導入した後、次に（図６の時刻ｔ１から少し遅れた時刻ｔ２の時点で）、反応容器６内に金属酸化物を構成するＺｒ金属を含んだ有機金属原料１３を導入し、反応容器６内で化学反応を生じさせてシリコン基板１上にＺｒＯ2膜４からなる高誘電体ゲート絶縁膜４Ａを形成するので、ゲートリーク電流の発生が阻止され、あるいはゲートリーク電流の発生が低減されることが可能な膜厚のゲート絶縁膜を確保した上で、半導体装置の高性能化を図ることができる。
また、この例の構成の半導体装置によれば、還元作用を有する原料により還元作用が行われたシリコン基板１上に、有機金属原料１３と酸素ガス１７との間で化学反応が行われて形成されたＺｒＯ2膜４からなる高誘電体ゲート絶縁膜４Ａを有しているので、高性能化が図られるので、信頼性を高めることができる。
したがって、高誘電体絶縁膜の形成時に酸化性ガスが存在していてもシリコン基板が酸化されることなく、シリコン基板上に直接に高誘電体絶縁膜を形成することができる。
【００３９】
◇第２実施例
図７は、この発明の第２実施例である半導体装置の製造方法において、ＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図である。この発明の第２実施例である半導体装置の製造方法が、上述した第１実施例の構成と大きく異なるところは、還元作用を有する原料を導入するガス導入経路を省略するようにした点である。
すなわち、この例においては、図７に示すように、図５の第１実施例の場合に比べて、第３のガス導入経路１２を省略して、第１のガス導入経路１０により有機金属原料１３及び還元作用を有するＴＨＦのガスの導入を行うように構成している。
この例においては、Ｚｒを含んだ例えばＺｒ（ＤＰＭ）4を溶かす溶媒であるＴＨＦを導入してこれにより還元作用を行わせる。
【００４０】
上述の構成で、図８のタイムチャートに示すように、時刻ｔ１において、第１のガス導入経路１０からＡｒキャリヤガス１６を流して、ＴＨＦによりＺｒ（ＤＰＭ）4が溶かされている有機金属原料１３のガスを輸送してシャワーヘッド８から反応容器６内に導入する。次に、時刻ｔ１から少し遅れた時刻ｔ２において、第２のガス導入経路１１から酸素ガス１７をシャワーヘッド８から反応容器６内に導入する。各ガスの流量は、第１実施例に準じて決定するようにする。
【００４１】
ここで、この例においては、第２のガス導入経路１１から酸化剤である酸素ガス１７を導入する前に、第１のガス導入経路１０から有機金属原料１３及びＴＨＦのガスを導入しているので、ＺｒＯ２膜４の形成時にＴＨＦの還元作用により、酸素ガス１７によるシリコン基板１の表面の酸化は防止されるようになる。
これ以外は、上述した第１実施例と略同様である。それゆえ、図７において、図５の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００４２】
このように、この例の構成によっても、第１実施例において述べたのと略同様の効果を得ることができる。
加えて、この例の構成によれば、一つのガス導入経路を省略するようにしたので、高誘電体絶縁膜を形成するためのガス導入経路の構成を簡略化することができる。
【００４３】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。例えば高誘電体ゲート絶縁膜を構成する高誘電体絶縁膜は、ＺｒＯ2膜に限らずに他の金属酸化物から成る絶縁膜を用いることができる。表１は、ＺｒＯ2膜を含めたそれらの絶縁膜の種類及びこれらの絶縁膜をＣＶＤ法により形成する場合に用いる有機金属原料の例を示している。なお、温度は昇華点を示している。
【００４４】
【表１】
Figure 0003540234
また、表１には示されていないが、ＨｆＯ2（酸化ハフニウム、誘電率ε：１０〜３０）も高誘電体絶縁膜として優れた材料なので、同様に用いることができる。
【００４５】
また、ＺｒＯ2膜に代えて上述の各絶縁膜を用いる場合は、誘電率εの大きい絶縁膜ほど、その膜厚を大きくなる方向に選ぶようにする。これは、誘電率εの大きい絶縁膜ほどリークが発生し易い（バンドギャップが小さい）ためである。しかし、このように高誘電体絶縁膜の膜厚を大きくしても元々誘電率εが大きいので、ゲート絶縁膜の容量は変わらないため、半導体装置の高性能化を図る上で何ら問題はない。
【００４６】
また、実施例では高誘電体ゲート絶縁膜を有するＭＩＳ型トランジスタをＬＤＤ構造に形成した例で示したが、これに限ることはない。また、半導体基板又は各半導体領域の導電型はＰ型とＮ型とを逆にしても良い。また、各絶縁膜、導体膜、不純物等の材料の種類、膜厚、成膜方法等の条件は一例を示したものであり、目的、用途等に応じて変更することができる。
【００４７】
【発明の効果】
以上説明したように、この発明の構成によれば、半導体基板を反応容器内に搬入し、該反応容器内に酸化剤及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に金属酸化物を構成する金属を含んだ有機金属原料を導入し、あるいは、該反応容器内に金属酸化物を構成する金属を含んだ有機金属原料及び還元作用を有する原料を略同時に導入した後、次に、反応容器内に酸化剤を導入し、前記反応容器内で化学反応を生じさせて、半導体基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成するようにしたので、ゲートリーク電流の発生が阻止され、あるいはゲートリーク電流の発生が低減されることが可能な膜厚のゲート絶縁膜を確保した上で、半導体装置の高性能化を図ることができる。
したがって、高誘電体絶縁膜の形成時に酸化性ガスが存在していてもシリコン基板が酸化されることなく、シリコン基板上に直接に高誘電体絶縁膜を形成することができるようになる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造方法の構成を工程順に示す工程図である。
【図２】同半導体装置の製造方法の構成を工程順に示す工程図である。
【図３】同半導体装置の製造方法の構成を工程順に示す工程図である。
【図４】同半導体装置の製造方法により製造された半導体装置を示す断面図である。
【図５】同半導体装置の製造方法においてＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図である。
【図６】同高誘電体絶縁膜の形成方法のシーケンスを示すタイムチャートである。
【図７】この発明の第２実施例である半導体装置の製造方法においてＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図である。
【図８】同高誘電体絶縁膜の形成方法のシーケンスを示すタイムチャートである。
【図９】この発明の対象となるＭＩＳ型半導体装置の構成を概略的に示す断面図である。
【図１０】同半導体装置の製造方法により製造された半導体装置の欠点を示す断面図である。
【図１１】従来の半導体装置の製造方法においてＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図である。
【図１２】同半導体装置の製造方法においてＣＶＤ法による高誘電体絶縁膜の形成方法を概略的に示す図である。
【符号の説明】
１ Ｐ型シリコン基板
２ 素子分離領域
３ 活性領域
４ ＺｒＯ2膜（高誘電体絶縁膜）
４Ａ ゲート絶縁膜
６ 反応容器
７ サセプタ
８ シャワーヘッド
９ 酸素ガス
１０ 第１のガス導入経路
１１ 第２のガス導入経路
１２ 第３のガス導入経路
１３ 有機金属原料
１４、１９ 流量計
１５、２０ 気化器
１６、２１ Ａｒキャリヤガス
１７ 酸素ガス（酸化剤）
１８ ＴＨＦ（還元作用を有する原料）
２３ 多結晶シリコン膜
２３Ａ ゲート電極
２４ フォトレジスト膜
２５ Ｎ-型ソース領域
２６ Ｎ-型ドレイン領域
２７ サイドウォール絶縁膜
２８ Ｎ+型ソース領域
２９ Ｎ+型ドレイン領域
３０ 半導体装置
３１ Ｎ型ソース領域
３２ Ｎ型ドレイン領域
３３ 層間絶縁膜
３４、３５ コンタクト孔
３６ ソース電極
３７ ドレイン電極

Claims (8)

  1. 半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法であって、
    前記半導体基板を反応容器内に搬入し、該反応容器内に酸化剤及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
  2. 半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法であって、
    前記半導体基板を反応容器内に搬入し、該反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に酸化剤を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
  3. 半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法であって、
    前記半導体基板を素子分離領域によりＭＩＳ型トランジスタを形成すべき複数の活性領域を区画する活性領域形成工程と、
    前記半導体基板を反応容器内に搬入し、該反応容器内に酸化剤及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体絶縁膜を形成する高誘電体絶縁膜形成工程と、
    前記高誘電体絶縁膜上に導電材料を形成した後、該導電材料及び高誘電体絶縁膜をパターニングして高誘電体絶縁膜からなるゲート絶縁膜及び導電材料からなるゲート電極を形成するゲート絶縁膜／ゲート電極形成工程と、
    前記ゲート電極をマスクとして前記活性領域内に所望の導電型の不純物をイオン打ち込みしてソース及びドレイン領域を形成することにより、ＭＩＳ型トランジスタを形成するＭＩＳ型トランジスタ形成工程と
    を含んでなることを特徴とする半導体装置の製造方法。
  4. 半導体基板上に形成された金属酸化物からなる高誘電体ゲート絶縁膜を有する半導体装置の製造方法であって、
    前記半導体基板を素子分離領域によりＭＩＳ型トランジスタを形成すべき複数の活性領域を区画する活性領域形成工程と、
    前記半導体基板を反応容器内に搬入し、該反応容器内に前記金属酸化物を構成する金属を含んだ有機金属原料及び還元作用を有する原料を略同時に導入した後、次に、前記反応容器内に酸化剤を導入し、前記反応容器内で化学反応を生じさせて前記半導体基板上に前記金属酸化物からなる高誘電体絶縁膜を形成する高誘電体絶縁膜形成工程と、
    前記高誘電体絶縁膜上に導電材料を形成した後、該導電材料及び高誘電体絶縁膜をパターニングして高誘電体絶縁膜からなるゲート絶縁膜及び導電材料からなるゲート電極を形成するゲート絶縁膜／ゲート電極形成工程と、
    前記ゲート電極をマスクとして前記活性領域内に所望の導電型の不純物をイオン打ち込みしてソース及びドレイン領域を形成することにより、ＭＩＳ型トランジスタを形成するＭＩＳ型トランジスタ形成工程と
    を含んでなることを特徴とする半導体装置の製造方法。
  5. 前記還元作用を有する原料として、ＴＨＦ（Tetrahydrofuran：テトラハイドロフラン）を用いることを特徴とする請求項１、２、３又は４記載の半導体装置の製造方法。
  6. 前記金属酸化物として、ＺｒＯ2（酸化ジルコニウム）、ＨｆＯ2（酸化ハフニウム）、Ａｌ2Ｏ3（酸化アルミニウム）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、Ｔａ2Ｏ5（酸化タンタル）又はＴｉＯ2（酸化チタン）を用いることを特徴とする請求項１、２、３又は４記載の半導体装置の製造方法。
  7. 前記半導体基板としてシリコンを用いることを特徴とする請求項１、２、３又は４記載の半導体装置の製造方法。
  8. 前記シリコン基板上に前記金属酸化物からなる高誘電体ゲート絶縁膜を形成する前に、前記シリコン基板表面の自然酸化膜を除去することを特徴とする請求項７記載の半導体装置の製造方法。
JP2000035459A 2000-02-14 2000-02-14 半導体装置の製造方法 Expired - Fee Related JP3540234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000035459A JP3540234B2 (ja) 2000-02-14 2000-02-14 半導体装置の製造方法
US09/782,293 US6630393B2 (en) 2000-02-14 2001-02-14 Semiconductor device manufacturing method and semiconductor device manufacturing by the same method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000035459A JP3540234B2 (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001230247A JP2001230247A (ja) 2001-08-24
JP3540234B2 true JP3540234B2 (ja) 2004-07-07

Family

ID=18559654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035459A Expired - Fee Related JP3540234B2 (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6630393B2 (ja)
JP (1) JP3540234B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732098B2 (ja) * 2001-02-19 2006-01-05 株式会社ルネサステクノロジ 半導体装置
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
DE10158019C2 (de) * 2001-11-27 2003-09-18 Infineon Technologies Ag Floatinggate-Feldeffekttransistor
JP2005150416A (ja) 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法
US20050276922A1 (en) * 2004-06-10 2005-12-15 Henry Bernhardt Method of forming thin dielectric layers
US8052831B2 (en) 2005-02-02 2011-11-08 The Boeing Company Low temperature, vacuum cure fabrication process for large, honeycomb core stiffened composite structures
JP2007194582A (ja) 2005-12-20 2007-08-02 Tokyo Electron Ltd 高誘電体薄膜の改質方法及び半導体装置
US8436473B2 (en) 2009-05-06 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including air gaps around interconnect structures, and fabrication methods thereof
US8716862B2 (en) * 2009-05-06 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including a gate and a metallic connecting line
CN103718457B (zh) * 2011-07-29 2017-05-24 株式会社村田制作所 压电器件及压电器件的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2799134B2 (ja) * 1992-09-22 1998-09-17 三菱電機株式会社 チタン酸バリウムストロンチウム系誘電体薄膜用ｃｖｄ原料およびメモリー用キャパシタ
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US6316796B1 (en) * 1995-05-24 2001-11-13 Lucas Novasensor Single crystal silicon sensor with high aspect ratio and curvilinear structures
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
US5891798A (en) * 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6355097B2 (en) * 1998-02-09 2002-03-12 Mitsubishi Materials Corporation Organic titanium compound suitable for MOCVD
US6001741A (en) * 1998-04-15 1999-12-14 Lucent Technologies Inc. Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices
US6066196A (en) * 1998-09-18 2000-05-23 Gelest, Inc. Method for the chemical vapor deposition of copper-based films and copper source precursors for the same
US6191054B1 (en) * 1998-10-08 2001-02-20 Matsushita Electric Industrial Co., Ltd. Method for forming film and method for fabricating semiconductor device
JP2000349078A (ja) * 1999-06-03 2000-12-15 Mitsubishi Electric Corp 化学気相成長装置および半導体装置の製造方法
JP2000345345A (ja) * 1999-06-04 2000-12-12 Mitsubishi Electric Corp Ｃｖｄ装置およびｃｖｄ装置用気化装置
US6335049B1 (en) * 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor

Also Published As

Publication number Publication date
JP2001230247A (ja) 2001-08-24
US20010018254A1 (en) 2001-08-30
US6630393B2 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
US7586159B2 (en) Semiconductor devices having different gate dielectrics and methods for manufacturing the same
US7622401B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
KR101166437B1 (ko) 반도체 전계효과 트랜지스터와 그 제조
US20050098839A1 (en) Semiconductor devices having different gate dielectrics and methods for manufacturing the same
US20040033677A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US20090294876A1 (en) Method for deposition of an ultra-thin electropositive metal-containing cap layer
JP2005079309A (ja) 半導体装置およびその製造方法
US20020151142A1 (en) Thermally stable poly-Si/high dielectric constant material interfaces
JP2007251066A (ja) 半導体装置の製造方法
JP5456150B2 (ja) 半導体装置及びその製造方法
JP3540234B2 (ja) 半導体装置の製造方法
JP2002359371A (ja) 半導体装置とその製造方法
JP2008205065A (ja) 半導体装置及びその製造方法
JP2010165705A (ja) 半導体装置の製造方法
JP2005064052A (ja) 半導体装置の製造方法
JP4639000B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
KR20080061524A (ko) 반도체 소자의 유전체막 형성 방법
US20080242114A1 (en) Thermal anneal method for a high-k dielectric
JP4629325B2 (ja) トランジスタの製造方法
JP2002324901A (ja) 電界効果型半導体装置およびその製法
JP2005064315A (ja) 半導体装置および半導体装置の製造方法
JP2006120816A (ja) 半導体装置の製造方法
KR20060007676A (ko) 반도체 소자의 게이트 형성방법
KR20060076999A (ko) 반도체 소자의 게이트 산화막 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees