[go: up one dir, main page]

JP4629325B2 - トランジスタの製造方法 - Google Patents

トランジスタの製造方法 Download PDF

Info

Publication number
JP4629325B2
JP4629325B2 JP2003358207A JP2003358207A JP4629325B2 JP 4629325 B2 JP4629325 B2 JP 4629325B2 JP 2003358207 A JP2003358207 A JP 2003358207A JP 2003358207 A JP2003358207 A JP 2003358207A JP 4629325 B2 JP4629325 B2 JP 4629325B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
film
pressure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003358207A
Other languages
English (en)
Other versions
JP2005123471A (ja
Inventor
卓也 菅原
光太郎 宮谷
晃司 下村
源志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003358207A priority Critical patent/JP4629325B2/ja
Priority to PCT/JP2004/015018 priority patent/WO2005038928A1/ja
Publication of JP2005123471A publication Critical patent/JP2005123471A/ja
Application granted granted Critical
Publication of JP4629325B2 publication Critical patent/JP4629325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、シリコン酸化物よりも比誘電率の高い材料からなるゲート絶縁膜を用いたトランジスタの製造方法に関する。
近年、半導体装置の微細化にともない、ゲート絶縁膜の薄膜化が要求されている。従来より用いられている酸化シリコンを用いたゲート絶縁膜では、この膜厚を１〜２ｎｍにまで薄くすることが要求されている。しかしながら、酸化シリコンの膜を２ｎｍより薄くすると、トンネル電流が無視できないほど大きくなり、リーク電流が増大して消費電力が増加するという問題が発生する。
上述した問題を解消するために、酸化シリコンより誘電率の高い金属シリケートを用い、ゲート絶縁膜としての誘電特性を保ちつつ、実質的な膜厚を厚くしてトンネル電流を抑制する技術が提案されている（特許文献１参照）。これらの提案では、ゲート絶縁膜に利用可能な金属シリケートの一例として、ハフニウムシリケートが挙げられている。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開２００２−３６７９８２号公報
しかしながら、金属シリケートをゲート絶縁膜に用いた従来のＭＯＳトランジスタでは、フラットバンド電圧や閾値電圧のシフトが大きく、トランジスタとして安定した状態で動作させにくいという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、ハフニウムシリケートをゲート絶縁膜に用いたＭＯＳトランジスタを、より安定した状態で動作させることができるようにすることを目的とする。また、金属シリケートをゲート絶縁膜に用いたＭＯＳトランジスタをより安定した状態で動作させることができるようにすることを目的とする。
本発明に係るトランジスタの製造方法は、シリコン基板の上に、Ｈｆ［Ｎ（Ｃ2Ｈ5）2］4をハフニウムのソースガスとし、Ｓｉ［Ｎ（ＣＨ3）2］4をシリコンのソースガスとし、酸素供給源として酸素ガスを用いた化学的気相成長によりハフニウムシリケートを堆積することでゲート絶縁膜を形成する工程と、このゲート絶縁膜の上にポリシリコンからなるゲート電極を形成する工程と、シリコン基板にソース領域及びドレイン領域を形成する工程とを少なくとも備え、ゲート絶縁膜の形成工程は、化学的気相成長におけるガスの圧力が第１の圧力とした初期段階と第１の圧力より高い第２の圧力とした後期段階とを含むようにしたものである。
この製造方法によれば、ゲート絶縁膜の表面では、ハフニウムの存在比率が低い状態となる。
上記トランジスタの製造方法において、ゲート絶縁膜を形成した後、このゲート絶縁膜の表面を窒化処理するようにしてもよい。この処理により、ゲート電極からの不純物拡散が抑制されるようになる。
なお、シリコン基板にｐ形の不純物が導入されたｐ形領域を形成する工程と、ｐ形領域の表面を窒化処理する工程と、窒化処理がされたｐ形領域に金属シリケートを堆積してゲート絶縁膜を形成する工程と、ｐ形領域のゲート絶縁膜の上にポリシリコンからなるゲート電極を形成する工程と、シリコン基板にｎ形のソース領域及びドレイン領域を形成する工程とを少なくとも備えるようにしてもよい。
窒化処理により、トランジスタの閾値電圧が−側にシフトし、ｎチャネルＭＯＳトランジスタに金属シリケートのゲート絶縁膜を用いたことによる、閾値電圧の＋側へのシフトが、緩和する。
また、ゲート絶縁膜を形成した後、このゲート絶縁膜の表面を窒化処理するようにしてもよい。
また、シリコン基板のｐ形領域以外にｎ形の不純物が導入されたｎ形領域を形成する工程と、ｎ形領域にゲート絶縁膜を形成する工程と、ｎ形領域のゲート絶縁膜の上にゲート電極を形成する工程と、シリコン基板にｐ形のソース領域及びドレイン領域を形成する工程とを少なくとも備えることで、相補型のＭＯＳＦＥＴが形成できる。
以上説明したように、本発明では、化学的気相成長の途中で圧力を高くすることでハフニウムシリケートを堆積してゲート絶縁膜を形成するようにしたので、ゲート絶縁膜の表面からハフニウムが拡散する状態が抑制されるようになる。この結果、本発明によれば、ハフニウムシリケートをゲート絶縁膜に用いポリシリコンをゲート電極に用いたＭＯＳトランジスタを、より安定した状態で動作させることができるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
図１は、本発明の実施の形態におけるＭＯＳトランジスタの製造法法例について説明する説明図である。なお、以降では、ｎチャネルＭＯＳトランジスタを例に説明するが、ｐチャネルＭＯＳトランジスタであっても同様である。
まず、図１（ａ）に示すように、例えばｐ形のシリコン基板１０１を用意する。なお、シリコン基板１０１は、ｐ形に限るものではなく、以下に示すトランジスタの形成領域がｐウエルの形成されている領域であってもよい。
次に、図１（ｂ）に示すように、シリコン基板１０１の主表面に、ＴＤＥＡＨ（tetrakis diethyl-amido hafunium：Ｈｆ［Ｎ（Ｃ2Ｈ5）2］4）をハフニウムのソースガスとし、ＴＤＭＡＳ（tetrakis dimethyl-amido silicon：Ｓｉ［Ｎ（ＣＨ3）2］4）をシリコンのソースガスとし、酸素供給源として酸素ガスを用いた化学的気相成長（ＣＶＤ）法により、ハフニウムシリケートを堆積し、絶縁膜１０２が形成された状態とする。この堆積は、気相成長を行う処置装置の処理容器内のプロセス圧力（全圧）を、例えば１００Ｐａと比較的低圧の状態で所定時間行う（初期段階）。
引き続き、上記プロセス圧力を例えば８００Ｐａと比較的高圧の状態に変更して上記堆積を継続し（後期段階）、図１（ｃ）に示すように、ハフニウムシリケートからなるゲート絶縁膜１０３が形成された状態とする。
なお、ＴＤＥＡＨ及びＴＤＭＡＳは、１Ｍに希釈した状態で、流量１０ｍｇ／ｍｉｎで供給すればよい。これらは、不活性ガスや窒素ガスなどのキャリアガスを用いて供給する。また、基板１０１の温度は、４００〜７００℃の範囲で気相成長を行えばよい。
上述したプロセスでは、例えば、処理時間を２分程度として膜厚２ｎｍ程度の絶縁膜１０２を形成した後、引き続いてプロセス圧力を上昇させ、膜厚３ｎｍ程度のゲート絶縁膜１０３とすればよい。また、絶縁膜１０２の形成初期の段階では、プロセス圧力を１００Ｐａとし、所定時間の間にプロセス圧力を徐々に上昇させて最終的に８００Ｐａとし（後期段階）、所定時間でゲート絶縁膜１０３が形成された状態としてもよい。
このように、形成されたゲート絶縁膜１０３においては、シリコン基板１０１の側の下層は、ほぼ化学量論的な組成のハフニウムシリケートで構成され、上層は、シリコンの存在が多い酸化シリコンが支配的な状態となる。ゲート絶縁膜１０３の表面では、ハフニウムシリケートの化学量論的な組成に比較し、ハフニウムが少ない状態となる。なお、ゲート絶縁膜１０３の膜厚は、３ｎｍに限るものではなく、適宜設定すれば良く、例えば、２〜５ｎｍの範囲であればよい。
以上のことによりゲート絶縁膜１０３を形成した後、図１（ｄ）に示すように、ゲート絶縁膜１０３の上に、例えば、シランガス（ＳｉＨ4）をソースガスとした化学的気相成長法により、ゲート電極材料であるポリシリコン膜１０４が形成された状態とする。
次いで、公知のフォトリソグラフィー技術とエッチング技術とによりポリシリコン膜１０４を微細加工し、図１（ｅ）に示すように、ゲート絶縁膜１０３の上にゲート電極１０５が形成された状態とする。
この後、例えば、ゲート電極１０５をマスクとしたイオン注入法により、例えばヒ素を導入することで、ｎ形のソース領域１０６及びドレイン領域１０７が形成された状態とする。これらのことにより、ｎチャネルＭＯＳトランジスタが形成される。この後、形成されたトランジスタを覆うように図示しない層間絶縁膜が形成され、層間絶縁膜に形成されたコンタクトホールを介してソース領域，ドレイン領域に接続する配線層などが形成される。
ところで、シランガスには、還元性があるため、これを用いてポリシリコン膜１０４を形成すると、金属シリケートからなるゲート絶縁膜の表面においては、単独の金属原子が発生しやすい状態となる。このような状態では、ゲート絶縁膜の上に形成したゲート電極の中へ上記金属原子が拡散し、ゲート電極の状態を変化させる原因となる。例えば、拡散した金属原子とゲート電極を構成するシリコンとが化合物を形成し、ゲート電極の仕事関数を変化させる。
この結果、得られたＭＯＳＦＥＴの閾値電圧が大きくシフトし、素子として動作させることが困難となる。このような現象は、実際に報告されている（文献１：C.Hobbs et.al., "Fermi Level Pinning at the PolySi/Metal Oxide Interface" Synposium on VLSI Technology Digest of Technical Papers T02-1,2003）。
これらの問題に対し、本実施の形態によれば、前述したように、ゲート電極が形成されるゲート絶縁膜１０３の表面近くは、酸化シリコンが支配的でハフニウムが少ない状態となっているので、シランガスによる還元により金属原子が発生することが抑制されるようになる。
なお、ポリシリコン膜１０４は、スパッタ法や電子ビーム加熱真空蒸着法などの公知の物理的気相成長（ＰＶＤ）法により形成してもよい。同様に、ＰＶＤ法で薄くポリシリコン膜を形成した後、ＣＶＤ法で所望とする膜厚までポリシリコン膜を形成するようにしてもよい。
また、ポリシリコン膜１０４を形成する前に、ゲート絶縁膜１０３の表面を窒素のプラズマに曝すプラズマ窒化処理を施すようにしてもよい。ゲート絶縁膜１０３の表面にＳｉＯＮ構造が形成されることで、ポリシリコン膜１０４やゲート電極１０５中のドーパントがゲート絶縁膜１０３に拡散することによる問題（文献２：A.Kaneko et.al., "Flatband Voltage Shift caused by Dopants Diffused from Poly-Si Gate Electrode in Poly-Si/HfSiO/SiO2/Si" Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials ,Tokyo,2003,pp.56-57）を抑制できるようになる。
次に、本発明の他の実施の形態について説明する。
図２は、本発明の実施の形態におけるＭＯＳトランジスタの製造方法例について説明する説明図である。
まず、図２（ａ）に示すように、例えばｐ形のシリコン基板１０１を用意する。なお、シリコン基板１０１は、ｐ形に限るものではなく、以下に示すトランジスタの形成領域がｐウエルの形成されている領域であってもよい。
次に、図２（ｂ）に示すように、シリコン基板２０１の主表面に窒素ガスのプラズマ２０２を作用させ、シリコン基板２０１の主表面が窒化された状態とする。これは、例えば、シリコン基板２０１の表面のシリコンが、窒素で終端された状態である。
この窒化処理は、例えば、所定のプラズマ処理装置を用い、処理容器内にアルゴンやヘリウムなどの希ガスともに窒素ガスを導入し、処理容器内の圧力を７〜１３３Ｐａとしてプラズマを生成し、生成した窒素ガスのプラズマ２０２がシリコン基板２０１に作用する状態とすればよい。
このとき、希ガスの流量は１０００〜２０００sccm，窒素ガスの流量は２０〜２００sccm程度とすればよい。また、シリコン基板２０１は、２５０〜５００℃に加熱しておけばよく、処理時間は１０秒〜３分の範囲で行えばよい。sccmは流量の単位であり０℃・１気圧の流体が１分間に１ｃｍ3流れることを示す。
なお、窒化の処理は、熱窒化により行うようにしてもよい。
次いで、窒素処理がなされたシリコン基板２０１の主表面に、金属シリケートを堆積してゲート絶縁膜２０３が形成された状態とする。金属シリケートは、例えば、ハフニウムシリケートである。
次に、図２（ｄ）に示すように、ゲート絶縁膜２０３の上に、例えば、シランガス（ＳｉＨ4）をソースガスとした化学的気相成長法により、ゲート電極材料であるポリシリコン膜２０４が形成された状態とする。
次いで、公知のフォトリソグラフィー技術とエッチング技術とによりポリシリコン膜２０４を微細加工し、図２（ｅ）に示すように、ゲート絶縁膜２０３の上にゲート電極２０５が形成された状態とする。
この後、例えば、ゲート電極２０５をマスクとしたイオン注入法により、例えばヒ素を導入することで、ｎ形のソース領域２０６及びドレイン領域２０７が形成された状態とする。これらのことにより、ｎチャネルＭＯＳトランジスタが形成される。この後、形成されたトランジスタを覆うように図示しない層間絶縁膜が形成され、層間絶縁膜に形成されたコンタクトホールを介してソース領域，ドレイン領域に接続する配線層などが形成される。
金属シリケートをゲート絶縁膜として用いたｎチャネルＭＯＳトランジスタでは、閾値電圧が＋側にシフトする。このため、従来では、金属シリケートをゲート絶縁膜として用いたｎチャネルＭＯＳトランジスタは、動作させることが容易ではなかった。
これに対し、前述したように、金属シリケートからなるゲート絶縁膜を形成する前に、シリコン基板の表面を窒素により前処理すると、閾値電圧を−側にシフトさせることができるようになる。この結果、図２に示した製造方法によれば、金属シリケートをゲート絶縁膜として用いたｎチャネルＭＯＳトランジスタの閾値電圧のシフトを、抑制できるようになる。
ところで、上述した窒素による前処理（窒化処理）は、図３に示すプラズマ処理装置を用いた窒素プラズマによる処理で行うことができる。図３に示すプラズマ処理装置は、まず、密閉可能な真空容器が構成されている処理容器３０１の内部に、処理対象の基板Ｗが固定される基板保持台３０２を備えている。処理容器３０１の上部には、処理容器３０１の内側に向ける面が石英板３０３に覆われたスロットアンテナ３０４が設けられている。
スロットアンテナ３０４の裏面側には誘電体板３０５が設けられ、スロットアンテナ３０４は、誘電体板３０５を介して処理容器３０１の上面に固定され、同軸導波管３０８によりマイクロ波が導入可能とされている。また、処理容器３０１の外壁には、冷却流路３０６，３１０が設けられ、処理容器３０１の上部や側部を冷却可能としている。
処理容器３０１の内部にはガス導入部３０９により所望のガスが導入可能とされ、処理容器３０１の内部の基板保持台３０２の周囲には、ガスバッフル板３１１が配設されている。なお、処理容器３０１の内部は、排気口３０７に連通する図示しない排気手段により所定の圧力にまで排気可能とされている。
以下、図３に示すプラズマ処理装置の動作例について簡単に説明する。まず、上記排気手段により、処理容器３０１の内部を所定の圧力にまで排気する。次いで、処理容器３０１の内部に、ガス導入部３０９より窒素ガスを導入し、処理容器３０１の内部に窒素ガスが導入された状態で所望の圧力状態とする。この後、同軸導波管３０８を介してマイクロ波を供給し、スロットアンテナ３０４により処理容器３０１内の窒素ガスにマイクロ波を導入する。導入されたマイクロ波により、窒素ガスは励起され、処理容器３０１の内部、すなわち、基板保持台３０２の上に固定されている基板Ｗの上部には、窒素ガスのプラズマが生成される。
次に、プロセス圧力とシリコン濃度との関係について調査した結果を示す。図４は、ハフニウムシリケート中のシリコン濃度のプロセス圧力依存性を示す特性図である。サンプルとしては、ＤＨＦ処理して酸化膜除去されたシリコン基板上に、ハフニウムシリケートが成膜されたものを用いた。シリコン濃度は、ＸＰＳを使って求めた。図４に示されるように、プロセス圧力を高くすることでシリコン濃度が上がりハフニウム濃度が下がる。これらからも明らかなように、前述したように初期段階において低い圧力で成膜し後期段階において初期段階よりも高い圧力で成膜を行うことで、表面側にハフニウムの存在比率が低いハフニウムシリケートからなるゲート絶縁膜を形成することが可能となる。
次に、窒化処理に関して調査した結果を示す。図５は、ｎ形ＭＯＳキャパシタのＣ−Ｖ特性を示す特性図である。このｎ形ＭＯＳキャパシタは、次のような工程を経て形成されたものである。ｐ形シリコン基板をフッ酸処理し、表面の酸化膜を除去する。続いてプラズマによる窒化処理を行い、さらにその上にハフニウムシリケートを成膜する。その後、ゲート電極としてポリシリコンを形成した後に、燐（Ｐ）をイオン注入を用いてポリシリコン電極に導入し、１０００℃、１０秒の活性化アニールを施す。次いで、公知のフォトリソグラフィー技術を用いてゲート形状をパターニングした後に、ＨＦとＨＮＯ3とＨ2Ｏの混合液であるフッ硝酸を用いてポリシリコンを溶かし、面積１００００μｍ2のゲート電極を持つＭＯＳキャパシタを形成する。最後にフォトリソグラフィーで用いられたレジストを硫酸過水（ＳＰＭ）で除去する。
以上のようにして作製されたサンプル（ｎ形ＭＯＳキャパシタ）のＣ−Ｖ特性を調査した結果、図５に示されるように、表面を窒化処理した場合は、表面の窒化処理が無い場合と比べてフラットバンド電圧が負方向へシフトしている。このことは、閾値電圧の−方向へのシフトを意味しており、したがって、表面の窒化処理が施された場合は、ｎチャンネルＭＯＳトランジスタに金属シリケートのゲート絶縁膜を用いたことによる閾値電圧の＋方向へのシフトが緩和する。
次に、前述したゲート絶縁膜形成前の窒化処理を、相補型のＭＯＳ電界効果トランジスタ（ＣＭＯＳＦＥＴ）の製造に適用した例について説明する。ＣＭＯＳＦＥＴは、ダマシンゲートプロセス（文献３：A.Yagishita et al., "High performance damascene metal gate MOSFET's for 0.1m regime" IEEE Trans. Electron Devices. Vol.47(5) 2000, pp.1028-1034、文献４：K.Matsuo et al., "High Performance Damascene Gate ＣＭＯＳＦＥＴs with Recessed Channel Formed by Plasma Oxidation and Etching Method (RC-POEM)" IEDM2002 proceedings, 17＿05）により製造すればよい。
まず、通常のＣＭＯＳＦＥＴの形成方法に従っていポリシリコンゲート電極、ソース領域、ドレイン領域を形成する。次いで、ｎ形ＭＯＳＦＥＴ、ｐ形ＭＯＳＦＥＴの領域共に相間絶縁膜で覆った後、ＣＭＰ（Chemical Mechanical Policing）法によりポリシリコンゲート電極が相間絶縁膜の表面に露出した状態とする。この状態で、ドライエッチングにより選択的にポリシリコンゲート電極を除去する。引き続き、熱酸化法もしくはプラズマ酸化法により犠牲酸化膜を形成する。ｐ形ＭＯＳＦＥＴの領域上を公知のリソグラフィー技術を用いてレジストマスクで覆い、この基板をＤＨＦに浸すことでｎ形ＭＯＳＦＥＴの領域の犠牲酸化膜のみを選択的に除去する。その後、ＳＰＭ（硫酸と過酸化水素水の混合溶液）等の薬液やドライアッシングでｐ形ＭＯＳＦＥＴの領域上に堆積されたレジストを除去する。
次に、犠牲酸化膜が除去されたｎ形ＭＯＳＦＥＴが形成されているシリコン基板を、前述したようなプラズマ処理装置の処理容器内に配置し、シリコン基板を４００℃に加熱し、処理容器の内部にアルゴンなどの希ガスと窒素とを、各々２０００sccm、１５０sccmずつ流し、処理容器の内部圧力を１３０Ｐａに保持する。次いで、処理容器の内部に、スロットアンテナにより３Ｗ／ｃｍ2のマイクロ波を６０秒照射して窒素及び希ガスを含むプラズマを形成し、形成したプラズマにより、露出しているｎ形ＭＯＳＦＥＴチャネル領域のシリコン基板表面に窒化処理を行う。
このとき、ｐ形ＭＯＳＦＥＴの領域は、犠牲酸化膜で覆われているので、窒化処理はｎ形ＭＯＳＦＥＴ領域のみ行われる。このようにｎ形ＭＯＳＦＥＴのチャネルのみを窒化することで、ハフニウムシリケート膜とシリコン基板の界面状態の向上，ｎ形ＭＯＳＦＥＴにおけるＶｔｈの正方向シフトの抑制を目指すことが可能となる。
この後、シリコン基板をＤＨＦに浸すことでｐ形ＭＯＳＦＥＴの領域に形成されている犠牲酸化膜を除去する。
次に、ＴＤＥＡＨとＴＤＭＡＳをプレカーサーとして用いたＣＶＤ法により、上記の処理が施されたシリコン基板の上に、ハフニウムシリケート膜を形成する（文献５B.C.Hendrix et al., "Composition control of Hf1-xSixO2 films deposited on Si by chemical-vapor deposition using amide precursors", Appl. Phys. Let., 80(13) 2002 pp.2362-2364）。オクタンによって０．１Ｍに希釈されたＴＤＥＡＨとＴＤＭＡＳを、各々６０ｍｇ／ｍｉｎずつ、ＴＤＥＡＨとＴＤＭＡＳのキャリアガスとしてＡｒガスを各々に対して３００sccm、また、酸素ガスを５００sccmで供給し、圧力を１３３Ｐａとして１分間保持する。
１分後、圧力を３００Ｐａに変えてさらに１分間保持し、この後さらに圧力を６００Ｐａに変えてさらに１分間保持する。この処理の間、シリコン基板は６００℃に加熱され、シリコン基板の上では、ＨｆとＳｉとＯの反応種が反応することで、ハフニウムシリケート膜が形成されている。圧力を成膜初期においては低圧、成膜後半においては高圧に変えることで基板側にＨｆリッチな層を形成し、形成されたハフニウムシリケート膜の表面側にはＳｉリッチな層が形成される。また、この３分間の処理を行うことで、４ｎｍのハフニウムシリケート膜が形成される。Ｓｉリッチなハフニウムシリケート膜、すなわちＳｉＯ2膜では、Ｈｆ原子がポリシリコンゲート電極側に拡散しにくいために、文献１に示されている「Ｆｅｒｍｉ Ｌｅｖｅｌ Ｐｉｎｎｉｎｇ」の抑制に効果があると考えられる。
上記の工程をへて形成されたハフニウムシリケート膜が形成されたシリコン基板の上に、ポリシリコンゲート電極として窒化チタン膜を形成する。ハフニウムシリケート膜が形成されたシリコン基板を５５０℃に加熱し、２００Ｐａの圧力下でシリコン基板の上にＴｉＣｌ4ガスを３０sccm、ＮＨ3ガスを１００sccm、Ｎ2ガスを１５０sccm導入することでハフニウムシリケート膜上に膜厚３００ｎｍのゲート電極用の窒化チタン膜を形成する。
ここで、窒化チタンよりなるゲート電極を用いた場合、このゲート電極の仕事関数は４．７ｅＶである。「Ｆｅｒｍｉ Ｌｅｖｅｌ Ｐｉｎｎｉｎｇ」が発生した場合、ポリシリコンゲート電極の仕事関数は、ｎ形，ｐ形共に電子帯側の４．３ｅＶ付近に局在してしまうと考えられている。従って、窒化チタンよりなるゲート電極を用いることでｐ形ＭＯＳＦＥＴの正方向へのＶｔｈシフトが抑制できると考えられる。
これらの後、公知のリソグラフィー技術とエッチング技術とによりゲート電極を形成し、例えばＴＥＯＳなどの低誘電率物質からなる層間絶縁膜を形成し、また、この上に所望の配線層を形成することで、ＣＭＯＳＦＥＴが得られる。
以上に説明したように、例えばハフニウムシリケートなどによるゲート絶縁膜の形成プロセス中に、圧力やガス分量を変えることで、ゲート絶縁膜の表面側にＳｉ濃度が高くＨｆ濃度が低い構造を形成することができる。これらのことにより、ゲート絶縁膜の表面における金属の還元を抑制することが有効であると考えられる。また、この構造の上部からプラズマ窒化プロセスを施すことで前述したように、ポリシリコンゲート電極中のドーパントの拡散を抑制することが可能となる。
また、ゲート絶縁膜を形成する前にｎ形ＭＯＳＦＥＴのチャネル領域のみを選択的に窒化処理することで、ゲート絶縁膜としてハフニウムシリケート膜を用い、ゲート電極としてポリシリコンを用いた場合におけるｎ形ＭＯＳＦＥＴの正方向へのＶｔｈシフトを抑制することが可能となる。また窒化に伴うｐ形ＭＯＳＦＥＴの負方向へのＶｔｈシフトを、窒化時においてｐ形ＭＯＳＦＥＴのチャネル領域を犠牲酸化膜で覆うことで抑制できる。
また、ゲート電極として仕事関数がポリシリコンのミッドギャップよりも価電子帯に近い値を持つ窒化チタンなどを用いることで、ｐ形ＭＯＳＦＥＴの正方向へのＶｔｈシフトを抑制することが可能となる。
また、ゲート電極としてポリシリコンを用いる場合でも、ポリシリコンをスパッタ法や真空蒸着法などの還元雰囲気を伴わない方法で形成することで、ゲート絶縁膜の表面の還元を抑え、ゲート絶縁膜中に含まれる金属原子の拡散を抑制する方法なども組み合わせることが可能である。
本発明の実施の形態におけるＭＯＳトランジスタの製造方法例について説明する説明図である。 本発明の実施の形態におけるＭＯＳトランジスタの製造方法例について説明する説明図である。 プラズマ処理装置の構成例を概略的に示す模式的な断面図である。 ハフニウムシリケート中のシリコン濃度のプロセス圧力依存性を示す特性図である。 本発明の実施の形態の製造方法により製造されたｎ形ＭＯＳトランジスタと同様のｎ形ＭＯＳキャパシタのＣ−Ｖ特性を示す特性図である。
符号の説明
１０１…シリコン基板、１０２…絶縁膜、１０３…ゲート絶縁膜、１０４…ポリシリコン膜、１０５…ゲート電極、１０６…ソース領域、１０７…ドレイン領域、２０１…シリコン基板、２０２…窒素ガスのプラズマ、２０３…ゲート絶縁膜、２０４…ポリシリコン膜、２０５…ゲート電極、２０６…ソース領域、２０７…ドレイン領域。

Claims (3)

  1. シリコン基板の上に、Ｈｆ［Ｎ（Ｃ2Ｈ5）2］4をハフニウムのソースガスとし、Ｓｉ［Ｎ（ＣＨ3）2］4をシリコンのソースガスとし、酸素供給源として酸素ガスを用いた化学的気相成長によりハフニウムシリケートを堆積することでゲート絶縁膜を形成する工程と、
    このゲート絶縁膜の上にポリシリコンからなるゲート電極を形成する工程と、
    前記シリコン基板にソース領域及びドレイン領域を形成する工程と
    を少なくとも備え、
    前記ゲート絶縁膜の形成工程は、化学的気相成長におけるガスの圧力が第１の圧力とした初期段階と前記第１の圧力より高い第２の圧力とした後期段階とを含む
    ことを特徴とするトランジスタの製造方法。
  2. 請求項１記載のトランジスタの製造方法において、
    前記ゲート絶縁膜を形成した後、このゲート絶縁膜の表面を窒化処理する工程を備えることを特徴とするトランジスタの製造方法。
  3. 請求項１または２記載のトランジスタの製造方法において、
    前記後期段階では、シリコンの存在が多い酸化シリコンが支配的な状態に前記ゲート絶縁膜を形成することを特徴とするトランジスタの製造方法。
JP2003358207A 2003-10-17 2003-10-17 トランジスタの製造方法 Expired - Fee Related JP4629325B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003358207A JP4629325B2 (ja) 2003-10-17 2003-10-17 トランジスタの製造方法
PCT/JP2004/015018 WO2005038928A1 (ja) 2003-10-17 2004-10-12 トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003358207A JP4629325B2 (ja) 2003-10-17 2003-10-17 トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005123471A JP2005123471A (ja) 2005-05-12
JP4629325B2 true JP4629325B2 (ja) 2011-02-09

Family

ID=34463284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358207A Expired - Fee Related JP4629325B2 (ja) 2003-10-17 2003-10-17 トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP4629325B2 (ja)
WO (1) WO2005038928A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001098376A (ja) * 1999-09-28 2001-04-10 Ebara Corp 酸化物薄膜の製造方法及びその装置
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP2003234471A (ja) * 2002-02-07 2003-08-22 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
CN100342500C (zh) * 2000-09-19 2007-10-10 马特森技术公司 形成介电薄膜的方法
JP4357146B2 (ja) * 2001-10-17 2009-11-04 富士通マイクロエレクトロニクス株式会社 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001098376A (ja) * 1999-09-28 2001-04-10 Ebara Corp 酸化物薄膜の製造方法及びその装置
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP2003234471A (ja) * 2002-02-07 2003-08-22 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005123471A (ja) 2005-05-12
WO2005038928A1 (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
US7662236B2 (en) Method for forming insulation film
JP3974507B2 (ja) 半導体装置の製造方法
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
CN100561684C (zh) 基底绝缘膜的形成方法
US20090294876A1 (en) Method for deposition of an ultra-thin electropositive metal-containing cap layer
CN101471254A (zh) 形成介电膜的方法
JP2007173796A (ja) ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
KR20130036078A (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
US20050164445A1 (en) System and method for integration of HfO2 and RTCVD poly-silicon
JP4489368B2 (ja) 半導体装置およびその製造方法
JP3746478B2 (ja) 半導体装置の製造方法
US20070287199A1 (en) Base oxide engineering for high-K gate stacks
US7494859B2 (en) Semiconductor device having metal gate patterns and related method of manufacture
US8404575B2 (en) Semiconductor device and method for manufacturing same
JP2005064317A (ja) 半導体装置
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
WO2007091302A1 (ja) 半導体装置及びその製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2005158998A (ja) 半導体装置の製造方法
JP2002222941A (ja) Ｍｉｓ型半導体装置及びその製造方法
JP4629325B2 (ja) トランジスタの製造方法
JP4361078B2 (ja) 絶縁膜の形成方法
WO2005074037A1 (ja) 半導体装置の製造方法
JP5141321B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees