[go: up one dir, main page]

JP3492279B2 - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JP3492279B2
JP3492279B2 JP2000078773A JP2000078773A JP3492279B2 JP 3492279 B2 JP3492279 B2 JP 3492279B2 JP 2000078773 A JP2000078773 A JP 2000078773A JP 2000078773 A JP2000078773 A JP 2000078773A JP 3492279 B2 JP3492279 B2 JP 3492279B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
silicon
film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000078773A
Other languages
English (en)
Other versions
JP2001267411A (ja
Inventor
大祐 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000078773A priority Critical patent/JP3492279B2/ja
Priority to TW090106346A priority patent/TW479320B/zh
Priority to EP01250099A priority patent/EP1137057A2/en
Priority to KR10-2001-0014351A priority patent/KR100399255B1/ko
Priority to US09/812,876 priority patent/US6417073B2/en
Priority to CN01109191A priority patent/CN1314706A/zh
Publication of JP2001267411A publication Critical patent/JP2001267411A/ja
Application granted granted Critical
Publication of JP3492279B2 publication Critical patent/JP3492279B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の素子分
離領域の形成方法に関し、特に、半導体基板の表面に設
けられた浅い溝に絶縁膜が充填されてなるシャロー・ト
レンチ・アイソレーション（ＳＴＩ）の形成方法に関す
る。
【０００２】
【従来の技術】シリコン基板の表面に形成される半導体
素子の微細化に伴ない、従来のＬＯＣＯＳ法による素子
分離領域の形成方法では、活性領域の幅を０．１μｍ以
下のオーダーで精度良く形成するかたが困難になり、Ｓ
ＴＩが主流になっている。
【０００３】素子分離領域の製造工程の断面模式図であ
る図７を参照すると、従来のＳＴＩは、以下のとおりに
形成される。
【０００４】まず、シリコン基板３０１の表面には熱酸
化によりパッド酸化膜３０２が形成される。パッド酸化
膜３０２の表面を覆う窒化シリコン膜３０３が、気相成
長法により形成される。素子分離領域の形成予定領域の
窒化シリコン膜３０３およびパッド酸化膜３０２が、順
次異方性エッチングによりパターニングされる。窒化シ
リコン膜３０３をマスクにしたシリコン基板３０１の異
方性エッチングにより、シリコン基板３０１の表面の素
子分離領域の形成予定領域には、浅い溝３０５が形成さ
れる。
【０００５】次に、熱酸化により、溝３０５の表面には
熱酸化膜３０７が形成される。バイアス・スパッタを伴
なったＨＤ−ＰＥＣＶＤにより所要膜厚の酸化シリコン
膜３１１が全面に形成されて、溝３０５がこの酸化シリ
コン膜３１１により完全に埋め込まれる〔図７
（ａ）〕。
【０００６】次に、窒化シリコン膜３０３の上面が露出
するまで、酸化シリコン膜３１１に対して（窒化シリコ
ン膜３０３をストッパにした）ＣＭＰが施されて、溝３
０５には酸化シリコン膜３１１ａが残置される〔図７
（ｂ）〕。
【０００７】次に、酸化シリコン膜３１１ａに対してバ
ッファード弗酸によるエッチバックが行なわれて、溝３
０５には酸化シリコン膜３１１ｂが残置される。酸化シ
リコン膜３１１ｂの上面は、パッド酸化膜３０２の上面
と概ね一致している。〔図７（ｃ）〕。
【０００８】続いて、窒化シリコン膜３０３が、例えば
熱燐酸によるウェット・エッチングにより、除去される
〔図７（ｄ）〕。
【０００９】引き続いて、酸化シリコン膜３１１ｂおよ
びパッド酸化膜３０２が弗酸系のウェット・エッチング
（例えばバッファード弗酸）により除去される。これに
より、活性領域（素子形成領域）となるシリコン基板３
０１の表面が露出されて、溝３０５には酸化シリコン膜
３１１ｃが残置されて、ＳＴＩが完成する〔図７
（ｅ）〕。
【００１０】
【発明が解決しようとする課題】しかしながら上記従来
のＳＴＩの形成方法では、ＣＭＰを施した酸化シリコン
膜３１１ａの表面に微細なきず（マイクロ・スクラッチ
と記す）３１５が発生することがある（図７（ｂ）参
照）。マイクロ・スクラッチ３１５はの長さは、０．１
μｍ程度から１００μｍ程度になることもある。
【００１１】さらに、溝３０５を形成した後、熱酸化膜
３０７の形成前に洗浄工程を経るときにパッド酸化膜３
０２のエッチングを回避することが困難なことから、窒
化シリコン膜３０３の端部にアンダー・カット部が形成
され易くなる。酸化シリコン膜３１１が形成されたと
き、この窒化シリコン膜３０３の端部下端の近傍部分お
いて、酸化シリコン膜３１１の密度が低下し，さらには
微細の空洞（図示せず）が形成されることがある。
【００１２】マイクロ・スクラッチ３１５が存在する状
態で酸化シリコン膜３１１ａがバッファード弗酸により
等方性にエッチングされるならば、マイクロ・スクラッ
チ３１５は等方的に拡大する。このとき、マイクロ・ス
クラッチ３１５が上記窒化シリコン膜３０３の端部下端
の近傍部分に到達すると、酸化シリコン膜のエッチング
がこの部分を中心にしてそれの属する素子形成領域の全
周に急速に進行し、その素子形成領域の周囲の酸化シリ
コン膜３１１ｂには抉り取られた形状部（ディボットと
記す）３１６が形成される（図７（ｃ）参照）。このデ
ィボット３１６は、酸化シリコン膜３１１ｃが残置され
るウェット・エッチングにおいて、さらに拡大してディ
ボット３１６ａになる（図７（ｅ）参照）。
【００１３】このため、従来のＳＴＩの形成方法では、
設計値に比べて特定の素子形成領域の幅が全周にわたっ
て広くなる不具合が生じることがある。半導体素子にＭ
ＯＳトランジスタが含まれるならば、例えば逆狭チャネ
ル効果が極度に増大したトランジスタが形成されること
になり、トランジスタの電気特性が低下することにな
る。また、後工程のゲート電極のパターニングにおい
て、ディボット３１６ａに導電体膜のエッチング残りが
誘発されることもある。
【００１４】したがって、本発明の素子分離領域の形成
方法の目的は、素子形成領域の実効的な拡大を抑制する
ＳＴＩの形成方法を提供することにある。また、ＭＯＳ
トランジスタを含んでなる半導体装置においては、一部
のトランジスタにおける逆狭チャネル効果の増大の抑制
と、電気特性の低下の抑制と、後工程におけるゲート電
極のエッチング残りの誘発の抑制とが容易なＳＴＩの形
成方法を提供することにある。さらに本発明の目的は、
上記マイクロ・スクラッチが存在しても、上記ディボッ
トの発生の抑制が容易なＳＴＩの形成方法を提供するこ
とにある。
【００１５】
【課題を解決するための手段】 本発明の素子分離領域
の形成方法の第１の態様は、シリコン基板の表面に熱酸
化によりパッド酸化膜を形成し、このパッド酸化膜を覆
う窒化シリコン膜を形成し、素子分離領域の形成予定領
域のこの窒化シリコン膜およびパッド酸化膜を順次異方
性エッチングして、この窒化シリコン膜をマスクにした
異方性エッチングによりこのシリコン基板の表面に溝を
形成し、前記溝の内壁面に沿って熱酸化膜を形成し、バ
イアス・スパッタを伴なったＨＤ−ＰＥＣＶＤにより全
面に第１の酸化シリコン膜を形成する工程と、上記窒化
シリコン膜の表面が露出するまで、上記第１の酸化シリ
コン膜をＣＭＰする工程と、上記窒化シリコン膜並びに
第１の酸化シリコン膜の表面を覆う第２の酸化シリコン
膜をスピン・コート法もしくはＬＰＤにより形成し、こ
の第２の酸化シリコン膜の緻密化処理を兼て酸化雰囲気
で熱処理を行なう工程と、酸化シリコン膜並びに窒化シ
リコン膜に対するエッチング速度が等しいエッチング・
ガスを用いた異方性エッチングにより、上記第２の酸化
シリコン膜を除去し、上記窒化シリコン膜並びに上記第
１の酸化シリコン膜を除去する工程と、少なくとも上記
シリコン基板の表面が露出するまで、上記パッド酸化
膜，上記熱酸化膜並びに上記第１の酸化シリコン膜をウ
ェット・エッチングにより除去する工程とを有すること
を特徴とする。
【００１６】本発明の素子分離領域の形成方法の第２の
態様は、シリコン基板の表面に熱酸化によりパッド酸化
膜を形成し、このパッド酸化膜を覆う窒化シリコン膜を
形成し、素子分離領域の形成予定領域のこの窒化シリコ
ン膜およびパッド酸化膜を順次異方性エッチングして、
この窒化シリコン膜をマスクにした異方性エッチングに
よりこのシリコン基板の表面に溝を形成し、前記溝の内
壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
伴なったＨＤ−ＰＥＣＶＤにより全面に第１の酸化シリ
コン膜を形成する工程と、上記窒化シリコン膜の表面が
露出するまで、上記第１の酸化シリコン膜をＣＭＰする
工程と、上記窒化シリコン膜並びに第１の酸化シリコン
膜の表面を覆う第２の酸化シリコン膜をスピン・コート
法もしくはＬＰＤにより形成し、この第２の酸化シリコ
ン膜の緻密化処理を兼て酸化雰囲気で熱処理を行なう工
程と、酸化シリコン膜並びに窒化シリコン膜に対するエ
ッチング速度が等しいエッチング・ガスを用いた異方性
エッチングにより、上記第２の酸化シリコン膜を除去
し、上記窒化シリコン膜並びに上記第１の酸化シリコン
膜のそれぞれ一部を除去する工程と、残置した上記窒化
シリコン膜を、ウェット・エッチングにより除去する工
程と、少なくとも上記シリコン基板の表面が露出するま
で、残置した上記第２の酸化シリコン膜と、上記パッド
酸化膜，上記熱酸化膜および上記第１の酸化シリコン膜
とを、ウェット・エッチングにより除去する工程とを有
することを特徴とする。
【００１７】本発明の素子分離領域の形成方法の第３の
態様は、シリコン基板の表面に熱酸化によりパッド酸化
膜を形成し、このパッド酸化膜を覆う窒化シリコン膜を
形成し、素子分離領域の形成予定領域のこの窒化シリコ
ン膜およびパッド酸化膜を順次異方性エッチングして、
この窒化シリコン膜をマスクにした異方性エッチングに
よりこのシリコン基板の表面に溝を形成し、前記溝の内
壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
伴なったＨＤ−ＰＥＣＶＤにより全面に第１の酸化シリ
コン膜を形成する工程と、上記窒化シリコン膜の表面が
露出するまで、上記第１の酸化シリコン膜をＣＭＰする
工程と、上記窒化シリコン膜並びに第１の酸化シリコン
膜の表面を覆う第２の酸化シリコン膜をスピン・コート
法もしくはＬＰＤにより形成し、この第２の酸化シリコ
ン膜の緻密化処理を兼て酸化雰囲気で熱処理を行なう工
程と、酸化シリコン膜並びに窒化シリコン膜をエッチン
グし，この酸化シリコン膜に対するエッチング速度がこ
の窒化シリコン膜に対するエッチング速度より高いエッ
チング・ガスを用いた異方性エッチングにより、上記第
２の酸化シリコン膜を除去し、上記窒化シリコン膜並び
に上記第１の酸化シリコン膜のそれぞれ一部を除去する
工程と、残置した上記窒化シリコン膜を、ウェット・エ
ッチングにより除去する工程と、少なくとも上記シリコ
ン基板の表面が露出するまで、上記パッド酸化膜，上記
熱酸化膜および上記第１の酸化シリコン膜を、ウェット
・エッチングにより除去する工程とを有することを特徴
とする。
【００１８】本発明の素子分離領域の形成方法の第４の
態様は、シリコン基板の表面に熱酸化によりパッド酸化
膜を形成し、このパッド酸化膜を覆う窒化シリコン膜を
形成し、素子分離領域の形成予定領域のこの窒化シリコ
ン膜およびパッド酸化膜を順次異方性エッチングして、
この窒化シリコン膜をマスクにした異方性エッチングに
よりこのシリコン基板の表面に溝を形成し、前記溝の内
壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
伴なったＨＤ−ＰＥＣＶＤにより全面に第１の酸化シリ
コン膜を形成する工程と、上記窒化シリコン膜の表面が
露出するまで、上記第１の酸化シリコン膜をＣＭＰする
工程と、上記窒化シリコン膜並びに第１の酸化シリコン
膜の表面を覆う第２の酸化シリコン膜をスピン・コート
法もしくはＬＰＤにより形成し、この第２の酸化シリコ
ン膜の緻密化処理を兼て酸化雰囲気で熱処理を行なう工
程と、酸化シリコン膜並びに窒化シリコン膜をエッチン
グし，この酸化シリコン膜に対するエッチング速度がこ
の窒化シリコン膜に対するエッチング速度より高いエッ
チング・ガスを用いた異方性エッチングにより、上記第
２の酸化シリコン膜を除去し、上記窒化シリコン膜の一
部を除去するとともに、上記第１の酸化シリコン膜の表
面が上記パッド酸化膜の表面に等しくなるまでこの第１
の酸化シリコン膜を除去する工程と、残置した上記窒化
シリコン膜を、ウェット・エッチングにより除去する工
程と、少なくとも上記シリコン基板の表面が露出するま
で、上記第２の酸化シリコン膜と、上記パッド酸化膜，
上記熱酸化膜および上記第１の酸化シリコン膜とを、ウ
ェット・エッチングにより除去する工程とを有すること
を特徴とする。
【００１９】本発明の素子分離の形成方法の第５の態様
は、シリコン基板の表面に熱酸化によりパッド酸化膜を
形成し、このパッド酸化膜を覆う窒化シリコン膜を形成
し、素子分離領域の形成予定領域のこの窒化シリコン膜
およびパッド酸化膜を順次異方性エッチングして、この
窒化シリコン膜をマスクにした異方性エッチングにより
このシリコン基板の表面に溝を形成し、前記溝の内壁面
に沿って熱酸化膜を形成し、ＬＰＣＶＤにより全面にこ
れらの溝の最小幅の１／２より薄い膜厚の第１の酸化シ
リコン膜を形成する工程と、上記第１の酸化シリコン膜
の表面を覆う第２の酸化シリコン膜をスピン・コート法
もしくはＬＰＤにより形成し、この第２の酸化シリコン
膜の緻密化処理を兼て酸化雰囲気で第１の熱処理を行な
う工程と、上記窒化シリコン膜の表面が露出するまで、
上記第２並びに第１の酸化シリコン膜をＣＭＰする工程
と、上記窒化シリコン膜並びに第１，第２の酸化シリコ
ン膜の表面を覆う第３の酸化シリコン膜をスピン・コー
ト法もしくはＬＰＤにより形成し、この第３の酸化シリ
コン膜の緻密化処理を兼て酸化雰囲気で第２の熱処理を
行なう工程と、酸化シリコン膜並びに窒化シリコン膜に
対するエッチング速度が等しいエッチング・ガスを用い
た異方性エッチングにより、上記第３の酸化シリコン膜
を除去し、さらに、上記窒化シリコン膜が完全に除去さ
れるまでこの窒化シリコン膜，上記第２の酸化シリコン
膜並びに上記第１の酸化シリコン膜を除去する工程と、
少なくとも上記シリコン基板の表面が露出するまで、上
記パッド酸化膜，上記熱酸化膜，上記第２の酸化シリコ
ン膜並びに上記第１の酸化シリコン膜をウェット・エッ
チングにより除去する工程とを有することを特徴とす
る。
【００２０】本発明の素子分離の形成方法の第６の態様
は、シリコン基板の表面に熱酸化によりパッド酸化膜を
形成し、このパッド酸化膜を覆う窒化シリコン膜を形成
し、素子分離領域の形成予定領域のこの窒化シリコン膜
およびパッド酸化膜を順次異方性エッチングして、この
窒化シリコン膜をマスクにした異方性エッチングにより
このシリコン基板の表面に溝を形成し、前記溝の内壁面
に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰＣＶ
Ｄ）により全面にこれらの溝の最小幅の１／２より薄い
膜厚の第１の酸化シリコン膜を形成する工程と、上記第
１の酸化シリコン膜の表面を覆う第２の酸化シリコン膜
をスピン・コート法もしくはＬＰＤにより形成し、この
第２の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で
第１の熱処理を行なう工程と、上記窒化シリコン膜の表
面が露出するまで、上記第２並びに第１の酸化シリコン
膜をＣＭＰする工程と、上記窒化シリコン膜並びに第
１，第２の酸化シリコン膜の表面を覆う第３の酸化シリ
コン膜をスピン・コート法もしくはＬＰＤにより形成
し、この第３の酸化シリコン膜の緻密化処理を兼て酸化
雰囲気で第２の熱処理を行なう工程と、酸化シリコン膜
並びに窒化シリコン膜に対するエッチング速度が等しい
エッチング・ガスを用いた異方性エッチングにより、上
記第３の酸化シリコン膜を除去し、さらに、上記窒化シ
リコン膜の一部が残るようにこの窒化シリコン膜，上記
第２の酸化シリコン膜並びに上記第１の酸化シリコン膜
を除去する工程と、残置した上記窒化シリコン膜を、ウ
ェット・エッチングにより除去する工程と、少なくとも
上記シリコン基板の表面が露出するまで、残置した上記
第３の酸化シリコン膜と、上記パッド酸化膜，上記熱酸
化膜，上記第２の酸化シリコン膜および上記第１の酸化
シリコン膜とを、ウェット・エッチングにより除去する
工程とを有することを特徴とする。
【００２１】本発明の素子分離の形成方法の第７の態様
は、シリコン基板の表面に熱酸化によりパッド酸化膜を
形成し、このパッド酸化膜を覆う窒化シリコン膜を形成
し、素子分離領域の形成予定領域のこの窒化シリコン膜
およびパッド酸化膜を順次異方性エッチングして、この
窒化シリコン膜をマスクにした異方性エッチングにより
このシリコン基板の表面に溝を形成し、前記溝の内壁面
に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰＣＶ
Ｄ）により全面にこれらの溝の最小幅の１／２より薄い
膜厚の第１の酸化シリコン膜を形成する工程と、上記第
１の酸化シリコン膜の表面を覆う第２の酸化シリコン膜
をスピン・コート法もしくはＬＰＤにより形成し、この
第２の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で
第１の熱処理を行なう工程と、上記窒化シリコン膜の表
面が露出するまで、上記第２並びに第１の酸化シリコン
膜をＣＭＰする工程と、上記窒化シリコン膜並びに第
１，第２の酸化シリコン膜の表面を覆う第３の酸化シリ
コン膜をスピン・コート法もしくはＬＰＤにより形成
し、この第３の酸化シリコン膜の緻密化処理を兼て酸化
雰囲気で第２の熱処理を行なう工程と、酸化シリコン膜
並びに窒化シリコン膜をエッチングし，この酸化シリコ
ン膜に対するエッチング速度がこの窒化シリコン膜に対
するエッチング速度より高いエッチング・ガスを用いた
異方性エッチングにより、上記第３の酸化シリコン膜を
除去し、上記窒化シリコン膜，上記第２の酸化シリコン
膜並びに上記第１の酸化シリコン膜のそれぞれ一部を除
去する工程と、残置した上記窒化シリコン膜を、ウェッ
ト・エッチングにより除去する工程と、少なくとも上記
シリコン基板の表面が露出するまで、上記パッド酸化
膜，上記熱酸化膜，上記第２の酸化シリコン膜および上
記第１の酸化シリコン膜を、ウェット・エッチングによ
り除去する工程とを有することを特徴とする。
【００２２】本発明の素子分離の形成方法の第８の態様
は、シリコン基板の表面に熱酸化によりパッド酸化膜を
形成し、このパッド酸化膜を覆う窒化シリコン膜を形成
し、素子分離領域の形成予定領域のこの窒化シリコン膜
およびパッド酸化膜を順次異方性エッチングして、この
窒化シリコン膜をマスクにした異方性エッチングにより
このシリコン基板の表面に溝を形成し、前記溝の内壁面
に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰＣＶ
Ｄ）により全面にこれらの溝の最小幅の１／２より薄い
膜厚の第１の酸化シリコン膜を形成する工程と、上記第
１の酸化シリコン膜の表面を覆う第２の酸化シリコン膜
をスピン・コート法もしくはＬＰＤにより形成し、この
第２の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で
第１の熱処理を行なう工程と、上記窒化シリコン膜の表
面が露出するまで、上記第２並びに第１の酸化シリコン
膜をＣＭＰする工程と、上記窒化シリコン膜並びに第
１，第２の酸化シリコン膜の表面を覆う第３の酸化シリ
コン膜をスピン・コート法もしくはＬＰＤにより形成
し、この第３の酸化シリコン膜の緻密化処理を兼て酸化
雰囲気で第２の熱処理を行なう工程と、酸化シリコン膜
並びに窒化シリコン膜をエッチングし，この酸化シリコ
ン膜に対するエッチング速度がこの窒化シリコン膜に対
するエッチング速度より高いエッチング・ガスを用いた
異方性エッチングにより、上記第３の酸化シリコン膜を
除去し、上記窒化シリコン膜の一部を除去するととも
に、上記第２の酸化シリコン膜の表面並びに上記第１の
酸化シリコン膜の上端面が上記パッド酸化膜の表面に等
しくなるまでこれらの第２並びに第１の酸化シリコン膜
を除去する工程と、工程と、少なくとも上記シリコン基
板の表面が露出するまで、上記第３の酸化シリコン膜
と、上記パッド酸化膜，上記熱酸化膜，上記第２の酸化
シリコン膜および上記第１の酸化シリコン膜とを、ウェ
ット・エッチングにより除去する工程とを有することを
特徴とする。
【００２３】
【発明の実施の形態】本発明の第１の実施の形態では、
バイアス・スパッタを伴なったＨＤ−ＰＥＣＶＤにより
形成された酸化シリコン膜により、ＳＴＩ用の（表面が
熱酸化膜により覆われた）溝が充填される。また、本発
明の第２の実施の形態では、ＬＰＣＶＤによる第１の酸
化シリコン膜と、ＬＰＤあるいはスピン・コート法によ
り形成された第２の酸化シリコン膜とにより、ＳＴＩ用
の（表面が熱酸化膜により覆われた）溝が充填される。
【００２４】次に、図面を参照して本発明を説明する。
【００２５】素子分離領域の製造工程の断面模式図であ
る図１を参照すると、本発明の第１の実施の形態の第１
の実施例によるＳＴＩは、以下のとおりに形成される。
【００２６】まず、例えば２０ｎｍ程度の膜厚のパッド
酸化膜１０２が、シリコン基板１０１の表面に熱酸化に
より形成される。例えば２００ｎｍ程度の膜厚の窒化シ
リコン膜１０３が、気相成長法によりパッド酸化膜１０
２の表面上に形成される。素子分離領域の形成予定領域
上の窒化シリコン膜１０３およびパッド酸化膜１０２
が、それぞれ異方性エッチングにより順次パターニング
される。
【００２７】次に、窒化シリコン膜１０３をマスクにし
た異方性エッチングにより、溝１０５が形成される。溝
１０５の最小幅は例えば０．２５μｍ程度であり、溝１
０５の最小間隔は例えば０．２５μｍ程度であり、溝１
０５の深さは０．３μｍ〜０．４μｍ程度である。この
異方性エッチングに用いられるエッチング・ガスは、Ｈ
Ｂｒ（＋Ｏ2 ）あるいはＣｌ2 （＋Ｏ2 ）である。
【００２８】次に、溝１０５の表面には、高々２０ｎｍ
程度の膜厚の熱酸化膜１０７が、９００℃〜９５０℃で
の熱酸化により形成される。熱酸化膜１０７の形成によ
り、溝１０５の上端が丸められる。続いて、例えば６０
０ｎｍ程度の膜厚の第１の酸化シリコン膜１１１が、バ
イアス・スパッタのもとでＨＤ−ＰＥＣＶＤ（例えばＥ
ＣＲ）により形成される。この酸化シリコン膜１１１
は、溝１０５を完全に充填している〔図１（ａ）〕。
【００２９】次に、窒化シリコン膜１０３をストッパと
して、酸化シリコン膜１１１がＣＭＰされて、酸化シリ
コン膜１１１ａが残置される。本実施例においても、こ
のＣＭＰによって、酸化シリコン膜１１１ａの表面には
マイクロ・スクラッチ１１５が発生する〔図１
（ｂ）〕。
【００３０】なお、本実施例において、酸化シリコン膜
１１１の形成の代りにＬＰＣＶＤによる酸化シリコン膜
を採用するのは好ましくない。ＬＰＣＶＤによる酸化シ
リコン膜の膜厚が厚いならば、この酸化シリコン膜には
溝の部分において鍵穴状の空洞（キー・ホール・ボイ
ド）が形成されて、ＣＭＰでもキー・ホール・ボイドを
解消しきれないことから、これが諸種の不具合の起因に
なる。ＬＰＣＶＤによる酸化シリコン膜の膜厚が薄いな
らば、溝を充填する部分において、この酸化シリコン膜
に窪みが形成されることになる。しかしながら、上記Ｃ
ＭＰにおいて、この窪みにおけるスラリーの残渣の除去
は困難であり、信頼性上好ましくない。
【００３１】次に、有機ＳＯＧ膜からなる第２の酸化シ
リコン膜１２１ａがスピン・コート法により形成され
て、窒化シリコン膜１０３を含めて酸化シリコン膜１１
１ａの表面が覆われる。酸化シリコン膜１２１ａの膜厚
は、例えば２８０ｎｍ程度であり、好ましくは０．１μ
ｍ〜０．４μｍ程度である。酸化シリコン膜１２１ａの
形成の出発原料は液状であることから、ＣＶＤまたはス
パッタリング等のＰＶＤと相違して、酸化シリコン膜１
１１ａの表面に形成されたマイクロ・スクラッチ１１５
の中にもこの酸化シリコン膜１２１ａが形成されること
になる〔図１（ｃ）〕。この酸化シリコン膜１２１ａ
は、例えばＳｉ−Ｒ結合（Ｒはアルキル基）を含んだ原
料からなる有機ＳＯＧ膜である。
【００３２】続いて、９００℃〜９５０℃のドライＯ2
雰囲気で熱処理が施されて、酸化シリコン膜１２１ａ，
酸化シリコン膜１１１ａがそれぞれ酸化シリコン膜１２
１ａａ，酸化シリコン膜１１１ａａになる。この熱処理
により、酸化シリコン膜１２１ａは緻密化されるととも
に十分な脱水とＲ基の遊離とが行なわれる〔図１
（ｄ）〕。本実施例において、この熱処理をスチーム雰
囲気で行なうのは、溝１０５の表面も酸化されることか
ら、好ましくない。この熱処理に先だって、酸化シリコ
ン膜１１１ａ中のＲ基を予じめ除去するために、５００
℃〜６００℃の窒素雰囲気によるキュアー処理を行なっ
てもよい。
【００３３】なお、Ｓｉ−ＯＨ（シラノール）結合を含
んだ原料からなる通常のシリカ系の無機ＳＯＧ膜は、上
記熱処理におて体積収縮が激しく，クラックも多発し易
いことから、本実施例においては好ましくない。
【００３４】次に、トリフルオロメタン（ＣＨＦ3 ）流
量３．３×１０-2Ｌ／ｍｉｎ，テトラフルオロメタン
（ＣＦ4 ）流量２．７×１０-2Ｌ／ｍｉｎ，アルゴン
（Ａｒ）流量５×１０-3Ｌ／ｍｉｎ，Ｏ2 流量１×１０
-3Ｌ／ｍｉｎのエッチング・ガスを用い、圧力１０Ｐ
ａ，高周波電源出力１０００Ｗ（１３．５６ＭＨｚ）の
条件での枚葉型ＲＩＥ装置により、異方性エッチングが
施される。この異方性エッチングは、酸化シリコン膜に
対するエッチング速度と窒化シリコン膜に対するエッチ
ング速度が概ね等しくなる。この異方性エッチングは、
窒化シリコン膜１０３が除去されるまで行なわれ、酸化
シリコン膜１２１ａａは完全に除去され、酸化シリコン
膜１１１ａａは酸化シリコン膜１１１ａｂとして残置さ
れる。酸化シリコン膜１１１ａｂの上面は、パッド酸化
膜１０２の表面に概ね一致している。本実施例におい
て、この異方性エッチングによってパッド酸化膜１０２
も除去しないのは、素子形成領域となるシリコン基板１
０１の表面にＲＩＥによるダメージを与えないためであ
る〔図１（ｅ）〕。
【００３５】この異方性エッチングでは、酸化シリコン
膜のエッチング時に発生する一酸化炭素（ＣＯ）の発光
スペクトル（波長４８３ｎｍ）がモニターに用いられ
る。まず、ＣＯの発光スペクトルの発光量が減少した時
点で酸化シリコン膜１２１ａａのエッチングが終了し、
この発光スペクトルの発光量が再度増加した時点で窒化
シリコン膜１０３のエッチングが終了し、この異方性エ
ッチングを停止する。
【００３６】続いて、シリコン基板１０１の表面が露出
するまで、バッファード弗酸（もしくは稀弗酸）により
パッド酸化膜１０２が除去される。このとき、熱酸化膜
１０７，酸化シリコン膜１１１ａｂも一部除去されて、
それぞれ熱酸化膜１０７ａ，酸化シリコン膜１１１ａｃ
になる。熱酸化膜１０７ａの上端と酸化シリコン膜１０
７ａの上面とは概ね一致している。これにより、熱酸化
膜１０７ａを介して酸化シリコン膜１１１ａｃにより溝
１０５が充填されてなる本実施例によるＳＴＩが完成す
る〔図１（ｆ）〕。
【００３７】本実施例によると、ＣＭＰ直後に酸化シリ
コン膜１１１ａの表面にマイクロ・スクラッチ１１５が
形成されていたとしても、酸化シリコン膜１２１ａの形
成によりマイクロ・スクラッチ１１５の空隙もこれによ
り埋め尽くされることになり、マイククロ・スクラッチ
１１５は実効的には消滅したと見なせることになる。酸
化シリコン膜１１１ａが異方性エッチング，ウェット・
エッチングを経て酸化シリコン膜１１１ａｂ，酸化シリ
コン膜１１１ａｃになるに際して、マイクロ・スクラッ
チ１１５の等方的な拡大は起らない。そのため、窒化シ
リコン膜１０３の端部下端の近傍に前述のマイクロ・ボ
イドが存在しても、ディボットの発生は抑止される。
【００３８】その結果、素子形成領域の実効的な拡大を
抑制することが容易になる。また、ＭＯＳトランジスタ
を含んでなる半導体装置においては、逆狭チャネル効果
の増大の抑制と、電気特性の低下の抑制と、後工程にお
けるゲート電極のエッチング残りの誘発の抑制とが容易
になる。
【００３９】なお、上記第１の実施例において採用した
各種数値は、上記記載のものに限定されるものではな
い。
【００４０】素子分離領域の製造工程の断面模式図であ
る図２を参照すると、本発明の第１の実施の形態の第２
の実施例によるＳＴＩは、以下のとおりに形成される。
【００４１】まず、上記第１の実施例と同様に、パッド
酸化膜１０２がシリコン基板１０１の表面に熱酸化によ
り形成され、窒化シリコン膜１０３がＣＶＤによりパッ
ド酸化膜１０２の表面上に形成される。素子分離領域の
形成予定領域上の窒化シリコン膜１０３およびパッド酸
化膜１０２が、それぞれ異方性エッチングにより順次パ
ターニングされる。窒化シリコン膜１０３をマスクにし
た異方性エッチングにより、溝１０５が形成される。溝
１０５の表面には熱酸化膜１０７が形成される。例えば
６００ｎｍ程度の膜厚の第１の酸化シリコン膜（図に明
示せず）がバイアス・スパッタのもとでＨＤ−ＰＥＣＶ
Ｄにより形成される。続いて、窒化シリコン膜１０３を
ストッパとして、上記第１の酸化シリコン膜がＣＭＰさ
れて、第１の酸化シリコン膜１１１ｂが残置される。こ
のＣＭＰによって、酸化シリコン膜１１１ｂの表面には
マイクロ・スクラッチ１１５が発生する。
【００４２】次に、水素化シルセスキオキサン（（ＨＳ
ｉＯ3/2 ）n ）を原料とした無機ＳＯＧ膜からなる第２
の酸化シリコン膜１２１ｂがスピン・コート法により形
成されて、窒化シリコン膜１０３を含めて酸化シリコン
膜１１１ｂの表面が覆われる。酸化シリコン膜１２１ｂ
の膜厚は好ましくは０．１μｍ〜０．４μｍ程度であ
る。酸化シリコン膜１２１ｂの形成の出発原料は液状で
あることから、酸化シリコン膜１１１ｂの表面に形成さ
れたマイクロ・スクラッチ１１５の中にもこの酸化シリ
コン膜１２１ｂが形成されることになる〔図２
（ａ）〕。
【００４３】続いて、９００℃〜９５０℃のドライＯ2
雰囲気で熱処理が施されて、酸化シリコン膜１２１ｂ，
酸化シリコン膜１１１ｂがそれぞれ酸化シリコン膜１２
１ｂａ，酸化シリコン膜１１１ｂａになる。この熱処理
により、酸化シリコン膜１２１ｂは緻密化されるととも
に十分な脱水とＲ基の遊離とが行なわれる〔図２
（ｂ）〕。この熱処理に先だって、酸化シリコン膜１２
１ａ中の水分を予じめ除去するために、５００℃〜６０
０℃の窒素雰囲気によるキュアー処理を行なってもよ
い。
【００４４】上記酸化シリコン膜１２１ｂは、シラノー
ル結合を含んだ原料からなる通常の無機ＳＯＧ膜と相違
して、上記熱処理による体積収縮は（上記第１の実施例
における酸化シリコン膜１２１ａよりも少なく）ほとん
どなく、クラックの発生もほとんどない。
【００４５】次に、上記第１の実施例で用いた酸化シリ
コン膜と窒化シリコン膜とのエッチング速度が概略同じ
になる異方性エッチングが施される。この異方性エッチ
ングは窒化シリコン膜１０３を完全に除去しきらないよ
うに行なわれて、それぞれ窒化シリコン膜１０３ｂ，酸
化シリコン膜１１１ｂｂが残置する。窒化シリコン膜１
０３ｂの上面と酸化シリコン膜１１１ｂｂの上面とは概
ね一致し、窒化シリコン膜１０３ｂの膜厚は例えば１０
ｎｍ程度である〔図２（ｃ）〕。
【００４６】次に、窒化シリコン膜１０３ｂが熱燐酸に
よるウェット・エッチングにより選択的に除去されて、
パッド酸化膜１０２の表面が露出する〔図２（ｄ）〕。
【００４７】続いて、シリコン基板１０１の表面が露出
するまで、バッファード弗酸（もしくは稀弗酸）により
パッド酸化膜１０２が除去される。このとき、熱酸化膜
１０７，酸化シリコン膜１１１ｂｂも一部除去されて、
それぞれ熱酸化膜１０７ｂ，酸化シリコン膜１１１ｂｃ
になる。このエッチングでは、酸化シリコン膜１１１ｂ
ｃの上面とシリコン基板１０１の表面との段差を±５ｎ
ｍ以内に留めることは困難ではない。熱酸化膜１０７ｂ
の上端は酸化シリコン膜１１１ｂｃの上面より概ね１０
ｎｍ程度低くなっている。これにより、熱酸化膜１０７
ｂを介して酸化シリコン膜１１１ｂｃにより溝１０５が
充填されてなる本第２の実施例によるＳＴＩが完成する
〔図２（ｅ）〕。
【００４８】本第２の実施例は、上記第１の実施例の有
した効果を有している。本第２の実施例では、窒化シリ
コン膜，酸化シリコン膜を概ね同じエッチング速度でエ
ッチングスする異方性エッチングにおいて、窒化シリコ
ン膜１０３の除去しきらずに残置するため、パッド酸化
膜１０２はこの異方性エッチングに曝されることが回避
される。このため、パッド酸化膜１０２の除去するまで
の一連のエッチング工程の制御性は、上記第１の実施例
より本第２の実施例の方が優れている。
【００４９】なお、上記第２の実施例において採用した
各種数値は、上記記載のものに限定されるものではな
い。さらに、上記第２の実施例において、第２の酸化シ
リコン膜は、水素化シルセスキオキサンを原料とした無
機ＳＯＧ膜に限定されるものではなく、上記第１の実施
例と同様に、有機ＳＯＧ膜であってもさしつかえない。
同様に、上記第１の実施例における第２の酸化シリコン
膜が、水素化シルセスキオキサンを原料とした無機ＳＯ
Ｇ膜であってもよい。
【００５０】素子分離領域の製造工程の断面模式図であ
る図３を参照すると、本発明の第１の実施の形態の第３
の実施例によるＳＴＩは、以下のとおりに形成される。
【００５１】まず、上記第１，第２の実施例と同様に、
パッド酸化膜１０２がシリコン基板１０１の表面に熱酸
化により形成され、窒化シリコン膜１０３がＣＶＤによ
りパッド酸化膜１０２の表面上に形成される。素子分離
領域の形成予定領域上の窒化シリコン膜１０３およびパ
ッド酸化膜１０２が、それぞれ異方性エッチングにより
順次パターニングされる。窒化シリコン膜１０３をマス
クにした異方性エッチングにより、溝１０５が形成され
る。溝１０５の表面には熱酸化膜１０７が形成される。
例えば６００ｎｍ程度の膜厚の第１の酸化シリコン膜
（図に明示せず）がバイアス・スパッタのもとでＨＤ−
ＰＥＣＶＤにより形成される。続いて、窒化シリコン膜
１０３をストッパとして、上記第１の酸化シリコン膜が
ＣＭＰされて、第１の酸化シリコン膜１１１ｂが残置さ
れる。このＣＭＰによって、酸化シリコン膜１１１ｂの
表面にはマイクロ・スクラッチ１１５が発生する。
【００５２】次に、液相成長法（ＬＰＤ）により第２の
酸化シリコン膜１２１ｃが形成されて、窒化シリコン膜
１０３を含めて酸化シリコン膜１１１ｃの表面が覆われ
る。ＬＰＤに用いる溶液は、（例えば特開平６−６１３
４３号公報に開示されているように）例えばヘキサフル
オロ珪酸（Ｈ2 ＳｉＦ6 ）４０ｗｔ％の水溶液１Ｌに対
してオルト硼酸（Ｈ3 ＢＯ3 ）０．６ｗｔ％の水溶液を
１０ｍＬ／Ｈ〜５０ｍＬ／Ｈ添加して作成される。酸化
シリコン膜１２１ｃの膜厚は好ましくは０．１μｍ〜
０．４μｍ程度である。酸化シリコン膜１２１ｃの形成
は液中で行なわれることから、酸化シリコン膜１１１ｃ
の表面に形成されたマイクロ・スクラッチ１１５の中に
もこの酸化シリコン膜１２１ｃが形成されることになる
〔図３（ａ）〕。
【００５３】続いて、９００℃〜９５０℃のドライＯ2
雰囲気で熱処理が施されて、酸化シリコン膜１２１ｃ，
酸化シリコン膜１１１ｃがそれぞれ酸化シリコン膜１２
１ｃａ，酸化シリコン膜１１１ｃａになる。この熱処理
により、酸化シリコン膜１２１ｃは緻密化されるととも
に十分な脱水とＲ基の遊離とが行なわれる〔図３
（ｂ）〕。この熱処理に先だって、酸化シリコン膜１２
１ｃ中の水分を予じめ除去するために、５００℃〜６０
０℃の窒素雰囲気によるキュアー処理を行なってもよ
い。
【００５４】次に、酸化シリコン膜並びに窒化シリコン
膜をエッチングし，酸化シリコン膜に対するエッチング
速度が窒化シリコン膜に対するエッチング速度より高い
エッチング・ガスを用いた異方性エッチングにより、酸
化シリコン膜１２１ｃａが完全に除去されて、窒化シリ
コン膜１０３並びに酸化シリコン膜１１１ｃａのそれぞ
れ一部が除去される。例えば、上記エッチング・レシオ
が概ね２にするならば、オクタフルオロシクロブタン
（Ｃ4 Ｆ8 ）流量１．８×１０-2Ｌ／ｍｉｎ，アルゴン
流量０．４Ｌ／ｍｉｎのエッチング・ガスを用い、圧力
２．７Ｐａ，上部電極の高周波電源出力２０００Ｗ（２
７ＭＨｚ），下部電極の高周波電源出力１２００Ｗ（８
００ｋＨｚ）の条件での高密度プラズマ・エッチング装
置（例えばＥＣＲエッチング装置）により、上記異方性
エッチングが施される。これにより、例えば１０５ｎｍ
程度の膜厚の窒化シリコン膜１０３ｃと、上面がパッド
酸化膜１０２の表面より例えば１０ｎｍ程度高い酸化シ
リコン膜１１１ｃｂとが残置される〔図３（ｃ）〕。
【００５５】なお、本第３の実施例において、上記異方
性エッチングよって、第１の酸化シリコン膜１１１ｃａ
の上面が概ねパッド酸化膜１０２の表面と一致するまで
窒化シリコン膜１０３をエッチングして、１００ｎｍ程
度の膜厚の窒化シリコン膜を残置させておいてもよい。
【００５６】次に、窒化シリコン膜１０３ｃが熱燐酸に
よるウェット・エッチングにより選択的に除去されて、
パッド酸化膜１０２の表面が露出する〔図３（ｄ）〕。
【００５７】続いて、シリコン基板１０１の表面が露出
するまで、バッファード弗酸（もしくは稀弗酸）により
パッド酸化膜１０２が除去される。このとき、熱酸化膜
１０７，酸化シリコン膜１１１ｃｂも一部除去されて、
それぞれ熱酸化膜１０７ｃ，酸化シリコン膜１１１ｃｃ
になる。このエッチングでも、酸化シリコン膜１１１ｃ
ｃの上面とシリコン基板１０１の表面との段差を±５ｎ
ｍ以内に留めることは困難ではない。熱酸化膜１０７ｃ
の上端は酸化シリコン膜１１１ｃｃの上面より概ね１０
ｎｍ程度低くなっている。これにより、熱酸化膜１０７
ｃを介して酸化シリコン膜１１１ｃｃにより溝１０５が
充填されてなる本第３の実施例によるＳＴＩが完成する
〔図３（ｅ）〕。
【００５８】本第２の実施例は、上記第２の実施例の有
した効果を有している。
【００５９】なお、上記第３の実施例において採用した
各種数値は、上記記載のものに限定されるものではな
い。さらに、上記第３の実施例において、第２の酸化シ
リコン膜は、ＬＰＤによるものに限定されるものではな
く、上記第１，第２の実施例と同様に、有機ＳＯＧ膜，
水素化シルセスキオキサンを原料とした無機ＳＯＧ膜で
あってもさしつかえない。同様に、上記第１，第２の実
施例における第２の酸化シリコン膜が、ＬＰＤにより形
成されたものでもよい。
【００６０】上記第１の実施の形態では、溝はＨＤ−Ｐ
ＥＣＶＤにより形成された第１の酸化シリコン膜にのみ
よって充填されている。しかしながら本発明は上記第１
の実施の形態に限定されるものではない。
【００６１】素子分離領域の製造工程の断面模式図であ
る図４，図５および図６を参照すると、本発明の第２の
実施の形態の一実施例によるＳＴＩは、以下のとおりに
形成される。
【００６２】まず、例えば２０ｎｍ程度の膜厚のパッド
酸化膜２０２が、シリコン基板２０１の表面に熱酸化に
より形成される。例えば２００ｎｍ程度の膜厚の窒化シ
リコン膜２０３が、気相成長法によりパッド酸化膜２０
２の表面上に形成される。素子分離領域の形成予定領域
上の窒化シリコン膜３０３およびパッド酸化膜３０２
が、それぞれ異方性エッチングにより順次パターニング
される。
【００６３】次に、窒化シリコン膜２０３をマスクにし
た異方性エッチングにより、溝２０５が形成される。溝
２０５の最小幅は例えば０．２５μｍ程度であり、溝２
０５の最小間隔は例えば０．２５μｍ程度であり、溝２
０５の深さは０．３μｍ〜０．４μｍ程度である。この
異方性エッチングに用いられるエッチング・ガスは、Ｈ
Ｂｒ（＋Ｏ2 ）あるいはＣｌ2 （＋Ｏ2 ）である。
【００６４】次に、溝２０５の表面には、高々２０ｎｍ
程度の膜厚の熱酸化膜２０７が、９００℃〜９５０℃で
の熱酸化により形成される。熱酸化膜２０７の形成によ
り、溝２０５の上端が丸められる。続いて、例えば１０
０ｎｍ程度の膜厚の第１の酸化シリコン膜２１２が、Ｌ
ＰＣＶＤにより形成される。溝２０５中において、酸化
シリコン膜２１２には（キー・ホール・ボイドではな
く）窪みが形成されている。溝２０５をＬＰＣＶＤのよ
る第１の酸化シリコン膜のみで充填するならば、溝２０
５中に第１の酸化シリコン膜によるキー・ホール・ボイ
ドが形成されることから、酸化シリコン膜２１２の膜厚
は溝２０５の最小幅の１／２（例えば１２５ｎｍ）以下
であることが好ましい。
【００６５】次に、第２の酸化シリコン膜２２１が、例
えば水素化シルセスキオキサンを原料とした無機ＳＯＧ
膜のスピン・コート法により形成される。溝２０５中に
形成された酸化シリコン膜２１２の窪みを完全に充填さ
せるために、酸化シリコン膜２２１の膜厚は５５０ｎｍ
〜７００ｎｍ程度あることが好ましい〔図４（ａ）〕。
なお、本一実施例では、第２の酸化シリコン膜が上記無
機ＳＯＧ膜に限定されるものではなく、有機ＳＯＧ膜、
さらには、ＬＰＤによる酸化シリコン膜でもよい。
【００６６】続いて、９００℃〜９５０℃のドライＯ2
雰囲気で第１の熱処理が施されて、酸化シリコン膜２２
１，酸化シリコン膜２１２がそれぞれ酸化シリコン膜２
２１ａ，酸化シリコン膜２１２ａになる。この熱処理に
より、酸化シリコン膜２２１は緻密化されるとともに十
分な脱水が行なわれる〔図４（ｂ）〕。この熱処理に先
だって、酸化シリコン膜２２１中の水分を予じめ除去す
るために、５００℃〜６００℃の窒素雰囲気によるキュ
アー処理を行なってもよい。
【００６７】次に、窒化シリコン膜２０３をストッパと
して、酸化シリコン膜２２１ａ，２１２ａにＣＭＰが施
されて、酸化シリコン膜２２１ｂ，２１２ｂが残置され
る。本一実施例においても、このＣＭＰによって、酸化
シリコン膜２２１ｂ（あるいは酸化シリコン膜２１２
ｂ）の表面に、マイクロ・スクラッチ２１５が発生する
〔図４（ｃ）〕。
【００６８】次に、例えば水素化シルセスキオキサンを
原料とした無機ＳＯＧ膜がスピン・コートされて、第３
の酸化シリコン膜２２２が形成される。酸化シリコン膜
２２２の膜厚は、好ましくは０．１μｍ〜０．４μｍ程
度である。酸化シリコン膜２２１ｂの表面および酸化シ
リコン膜２１２ｂの上端面は、この酸化シリコン膜２２
２により覆われる。上記第１の実施の形態と同様に、酸
化シリコン膜２２２の出発原料も液状であることから、
マイクロ・スクラッチ２１５による空隙もこの酸化シリ
コン膜２２２により埋め込まれる〔図５（ａ）〕。な
お、本一実施例における第３の酸化シリコン膜も、本一
実施例の上記第２の酸化シリコン膜と同様に、上記無機
ＳＯＧ膜に限定されるものではなく、有機ＳＯＧ膜、さ
らには、ＬＰＤによる酸化シリコン膜でもよい。
【００６９】続いて、９００℃〜９５０℃のドライＯ2
雰囲気で第２の熱処理が施されて、酸化シリコン膜２２
２が酸化シリコン膜２２２になる。この熱処理により、
酸化シリコン膜２２２は緻密化されるとともに十分な脱
水が行なわれる〔図５（ｂ）〕。この第２の熱処理に先
だって、酸化シリコン膜２２２中の水分を予じめ除去す
るために、５００℃〜６００℃の窒素雰囲気によるキュ
アー処理を行なってもよい。
【００７０】次に、例えば上記第１の実施の形態の上記
第３の実施例と同様の異方性エッチングが施されて、酸
化シリコン膜２２２ａが完全に除去され、例えば１０５
ｎｍ程度の膜厚の窒化シリコン膜２０３ａと、上面，上
端面がパッド酸化膜２０２の表面より例えば１０ｎｍ程
度高い酸化シリコン膜２２１ｃ，２１２ｃとが残置され
る〔図５（ｃ）〕。
【００７１】なお、本一実施例においても、上記異方性
エッチングよって、第２の酸化シリコン膜２２１ｃの上
面（並びに第１の酸化シリコン膜２１２ｃの上端面）が
概ねパッド酸化膜２０２の表面と一致するまで窒化シリ
コン膜２０３をエッチングして、１００ｎｍ程度の膜厚
の窒化シリコン膜を残置させておいてもよい。さらにな
お、この異方性エッチングを上記第１の実施の形態の上
記第１あるいは第２の実施例と同様に行なうことも可能
である。
【００７２】次に、窒化シリコン膜２０３ａが熱燐酸に
よるウェット・エッチングにより選択的に除去されて、
パッド酸化膜２０２の表面が露出する〔図６（ａ）〕。
【００７３】続いて、シリコン基板２０１の表面が露出
するまで、バッファード弗酸（もしくは稀弗酸）により
パッド酸化膜２０２が除去される。このとき、熱酸化膜
２０７，酸化シリコン膜２１２ｃ，酸化シリコン膜２２
１ｃもそれぞれ一部除去されて、それぞれ熱酸化膜２０
７ａ，酸化シリコン膜２１２ｄ，酸化シリコン膜２２１
ｄになる。このエッチングでも、酸化シリコン膜２１２
ｄ，の上端面並びに酸化シリコン膜２２１ｄの上面とシ
リコン基板１０１の表面との段差を±５ｎｍ以内に留め
ることは困難ではない。熱酸化膜２０７ａの上端は酸化
シリコン膜２２１ｄの上面（および酸化シリコン膜２１
２ｄの上端面）より概ね１０ｎｍ程度低くなっている。
これにより、熱酸化膜２０７ａを介して酸化シリコン膜
２１２ｄおよび酸化シリコン膜２２１ｄにより溝２０５
が充填されてなる本一実施例によるＳＴＩが完成する
〔図６（ｂ）〕。
【００７４】本一実施例は、上記第１の実施の形態の上
記第３の実施例の有した効果を有している。さらに、酸
化シリコン膜並びに窒化シリコン膜に対する上記異方性
エッチングの前述の選択により、本一実施例は、上記第
１の実施の形態の上記第１あるいは上記第２の実施例と
同等の効果を有することが可能になる。
【００７５】なお、上記一実施例において採用した各種
数値は、上記記載のものに限定されるものではない。
【００７６】
【発明の効果】以上説明したように本発明では、窒化シ
リコン膜をマスクにして溝を形成し、溝表面に熱酸化膜
を形成し、溝を完全な形で充填する埋め込み酸化シリコ
ン膜を形成し、窒化シリコン膜をストッパとしてこの埋
め込み酸化シリコン膜にＣＭＰを施した後に、有機ＳＯ
Ｇ膜または水素化シルセスキオサンを原料とした無機Ｓ
ＯＧ膜のスピン・コートあるいはＬＰＤにより被覆用の
酸化シリコン膜を形成して上記埋め込み酸化シリコン膜
の表面を覆うため、ＣＭＰの段階で埋め込み酸化シリコ
ン膜の表面に発生したマイクロ・スクラッチが実効的に
修復されることになる。
【００７７】そのため、緻密化を兼た酸化雰囲気での熱
処理を行なってから、酸化シリコン膜並びに窒化シリコ
ン膜の共にエッチングする対する異方性エッチングの後
に、ウェット・エッチングを行なってもディボットの発
生は回避される。
【００７８】その結果、本発明によれば、マイクロ・ス
クラッチが存在してもディボットの発生の回避が容易に
なり、素子形成領域の実効的な拡大の抑制が容易にな
る。また、ＭＯＳトランジスタを含んでなる半導体装置
においては、逆狭チャネル効果の増大の抑制と、電気特
性の低下の抑制と、後工程におけるゲート電極のエッチ
ング残りの誘発の抑制とが容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の第１の実施例の製
造工程の断面模式図である。
【図２】上記第１の実施の形態の第２の実施例の製造工
程の断面模式図である。
【図３】上記第１の実施の形態の第３の実施例の製造工
程の断面模式図である。
【図４】本発明の第２の実施の形態の一実施例の製造工
程の断面模式図である。
【図５】上記第２の実施の形態の上記一実施例の製造工
程の断面模式図である。
【図６】上記第２の実施の形態と上記一実施例の製造工
程の断面模式図である。
【図７】従来の技術とその課題とを説明するための図で
あり、従来のＳＴＩの製造工程の断面模式図である。
【符号の説明】
１０１，２０１，３０１ シリコン基板 １０２，２０２，３０２ パッド酸化膜 １０３，１０３ｂ，１０３ｃ，２０３，２０３ａ，３０
３ 窒化シリコン膜 １０５，２０５，３０５ 溝 １０７，１０７ａ，１０７ｂ，１０７ｃ，２０７，２０
７ａ，３０７，３０７ａ 熱酸化膜 １１１，１１１ａ，１１１ａａ，１１１ａｂ，１１１ａ
ｃ，１１１ｂ，１１１ｂａ，１１１ｂｂ，１１１ｂｃ，
１１１ｃ，１１１ｃａ，１１１ｃｂ，１１１ｃｃ，１２
１ａ，１２１ａａ，１２１ｂ，１２１ｂａ，１２１ｃ，
１２１ｃａ，２１２，２１２ａ，２１２ｂ，２１２ｃ，
２１２ｄ，２２１，２２１ａ，２２１ｂ，２２１ｃ，２
２１ｄ，２２２，２２２ａ 酸化シリコン膜 １１５，２１５，３１５ マイクロ・スクラッチ ３１６，３１６ａ ディボット

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコン基板の表面に熱酸化によりパッ
    ド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコン
    膜を形成し、素子分離領域の形成予定領域の該窒化シリ
    コン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
    伴なった高密度プラズマ励起気相成長法（ＨＤ−ＰＥＣ
    ＶＤ）により全面に第１の酸化シリコン膜を形成する工
    程と、前記窒化シリコン膜の表面が露出するまで、前記
    第１の酸化シリコン膜を化学機械研磨（ＣＭＰ）する工
    程と、前記窒化シリコン膜並びに第１の酸化シリコン膜
    の表面を覆う第２の酸化シリコン膜をスピン・コート法
    もしくは液相成長法（ＬＰＤ）により形成し、該第２の
    酸化シリコン膜の緻密化処理を兼て酸化雰囲気で熱処理
    を行なう工程と、酸化シリコン膜並びに窒化シリコン膜
    に対するエッチング速度が等しいエッチング・ガスを用
    いた異方性エッチングにより、前記第２の酸化シリコン
    膜を除去し、前記窒化シリコン膜並びに前記第１の酸化
    シリコン膜を除去する工程と、少なくとも前記シリコン
    基板の表面が露出するまで、前記パッド酸化膜，前記熱
    酸化膜並びに前記第１の酸化シリコン膜をウェット・エ
    ッチングにより除去する工程とを有することを特徴とす
    る素子分離領域の形成方法。
  2. 【請求項２】 前記第２の酸化シリコン膜が、スピン・
    コート法により形成され，有機ＳＯＧ膜もしくは水素化
    シルセスキオキサン（（ＨＳｉＯ３／２）ｎ）を原料と
    した無機ＳＯＧ膜からなる請求項１記載の素子分離領域
    の形成方法。
  3. 【請求項３】 シリコン基板の表面に熱酸化によりパッ
    ド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコン
    膜を形成し、素子分離領域の形成予定領域の該窒化シリ
    コン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
    伴なったＨＤ−ＰＥＣＶＤにより全面に第１の酸化シリ
    コン膜を形成する工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第１の酸化シリコン膜をＣＭＰする
    工程と、前記窒化シリコン膜並びに第１の酸化シリコン
    膜の表面を覆う第２の酸化シリコン膜をスピン・コート
    法もしくはＬＰＤにより形成し、該第２の酸化シリコン
    膜の緻密化処理を兼て酸化雰囲気で熱処理を行なう工程
    と、酸化シリコン膜並びに窒化シリコン膜に対するエッ
    チング速度が等しいエッチング・ガスを用いた異方性エ
    ッチングにより、前記第２の酸化シリコン膜を除去し、
    前記窒化シリコン膜並びに前記第１の酸化シリコン膜の
    それぞれ一部を除去する工程と、残置した前記窒化シリ
    コン膜を、ウェット・エッチングにより除去する工程
    と、少なくとも前記シリコン基板の表面が露出するま
    で、残置した前記第２の酸化シリコン膜と、前記パッド
    酸化膜，前記熱酸化膜および前記第１の酸化シリコン膜
    とを、ウェット・エッチングにより除去する工程とを有
    することを特徴とする素子分離領域の形成方法。
  4. 【請求項４】 前記第２の酸化シリコン膜が、スピン・
    コート法により形成され、有機ＳＯＧ膜もしくは水素化
    シルセスキオキサンを原料とした無機ＳＯＧ膜からなる
    請求項３記載の素子分離領域の形成方法。
  5. 【請求項５】 シリコン基板の表面に熱酸化によりパッ
    ド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコン
    膜を形成し、素子分離領域の形成予定領域の該窒化シリ
    コン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
    伴なったＨＤ−ＰＥＣＶＤにより全面に第１の酸化シリ
    コン膜を形成する工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第１の酸化シリコン膜をＣＭＰする
    工程と、前記窒化シリコン膜並びに第１の酸化シリコン
    膜の表面を覆う第２の酸化シリコン膜をスピン・コート
    法もしくはＬＰＤにより形成し、該第２の酸化シリコン
    膜の緻密化処理を兼て酸化雰囲気で熱処理を行なう工程
    と、酸化シリコン膜並びに窒化シリコン膜をエッチング
    し，該酸化シリコン膜に対するエッチング速度が該窒化
    シリコン膜に対するエッチング速度より高いエッチング
    ・ガスを用いた異方性エッチングにより、前記第２の酸
    化シリコン膜を除去し、前記窒化シリコン膜並びに前記
    第１の酸化シリコン膜のそれぞれ一部を除去する工程
    と、残置した前記窒化シリコン膜を、ウェット・エッチ
    ングにより除去する工程と、少なくとも前記シリコン基
    板の表面が露出するまで、前記パッド酸化膜，前記熱酸
    化膜および前記第１の酸化シリコン膜を、ウェット・エ
    ッチングにより除去する工程とを有することを特徴とす
    る素子分離領域の形成方法。
  6. 【請求項６】 前記第２の酸化シリコン膜が、スピン・
    コート法により形成され、有機ＳＯＧ膜もしくは水素化
    シルセスキオキサンを原料とした無機ＳＯＧ膜からなる
    請求項５記載の素子分離領域の形成方法。
  7. 【請求項７】 シリコン基板の表面に熱酸化によりパッ
    ド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコン
    膜を形成し、素子分離領域の形成予定領域の該窒化シリ
    コン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、バイアス・スパッタを
    伴なったＨＤ−ＰＥＣＶＤにより全面に第１の酸化シリ
    コン膜を形成する工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第１の酸化シリコン膜をＣＭＰする
    工程と、前記窒化シリコン膜並びに第１の酸化シリコン
    膜の表面を覆う第２の酸化シリコン膜をスピン・コート
    法もしくはＬＰＤにより形成し、該第２の酸化シリコン
    膜の緻密化処理を兼て酸化雰囲気で熱処理を行なう工程
    と、酸化シリコン膜並びに窒化シリコン膜をエッチング
    し，該酸化シリコン膜に対するエッチング速度が該窒化
    シリコン膜に対するエッチング速度より高いエッチング
    ・ガスを用いた異方性エッチングにより、前記第２の酸
    化シリコン膜を除去し、前記窒化シリコン膜の一部を除
    去するとともに、前記第１の酸化シリコン膜の表面が前
    記パッド酸化膜の表面に等しくなるまで該第１の酸化シ
    リコン膜を除去する工程と、残置した前記窒化シリコン
    膜を、ウェット・エッチングにより除去する工程と、少
    なくとも前記シリコン基板の表面が露出するまで、前記
    第２の酸化シリコン膜と、前記パッド酸化膜，前記熱酸
    化膜および前記第１の酸化シリコン膜とを、ウェット・
    エッチングにより除去する工程とを有することを特徴と
    する素子分離領域の形成方法。
  8. 【請求項８】 前記第２の酸化シリコン膜が、スピン・
    コート法により形成され、有機ＳＯＧ膜もしくは水素化
    シルセスキオキサンを原料とした無機ＳＯＧ膜からなる
    請求項７記載の素子分離領域の形成方法。
  9. 【請求項９】 シリコン基板の表面に熱酸化によりパッ
    ド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコン
    膜を形成し、素子分離領域の形成予定領域の該窒化シリ
    コン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰ
    ＣＶＤ）により全面に該溝の最小幅の１／２より薄い膜
    厚の第１の酸化シリコン膜を形成する工程と、前記第１
    の酸化シリコン膜の表面を覆う第２の酸化シリコン膜を
    スピン・コート法もしくはＬＰＤにより形成し、該第２
    の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第１
    の熱処理を行なう工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第２並びに第１の酸化シリコン膜を
    ＣＭＰする工程と、前記窒化シリコン膜並びに第１，第
    ２の酸化シリコン膜の表面を覆う第３の酸化シリコン膜
    をスピン・コート法もしくはＬＰＤにより形成し、該第
    ３の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第
    ２の熱処理を行なう工程と、酸化シリコン膜並びに窒化
    シリコン膜に対するエッチング速度が等しいエッチング
    ・ガスを用いた異方性エッチングにより、前記第３の酸
    化シリコン膜を除去し、さらに、前記窒化シリコン膜が
    完全に除去されるまで該窒化シリコン膜，前記第２の酸
    化シリコン膜並びに前記第１の酸化シリコン膜を除去す
    る工程と、少なくとも前記シリコン基板の表面が露出す
    るまで、前記パッド酸化膜，前記熱酸化膜，前記第２の
    酸化シリコン膜並びに前記第１の酸化シリコン膜をウェ
    ット・エッチングにより除去する工程とを有することを
    特徴とする素子分離領域の形成方法。
  10. 【請求項１０】 シリコン基板の表面に熱酸化によりパ
    ッド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコ
    ン膜を形成し、素子分離領域の形成予定領域の該窒化シ
    リコン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰ
    ＣＶＤ）により全面に該溝の最小幅の１／２より薄い膜
    厚の第１の酸化シリコン膜を形成する工程と、前記第１
    の酸化シリコン膜の表面を覆う第２の酸化シリコン膜を
    スピン・コート法もしくはＬＰＤにより形成し、該第２
    の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第１
    の熱処理を行なう工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第２並びに第１の酸化シリコン膜を
    ＣＭＰする工程と、前記窒化シリコン膜並びに第１，第
    ２の酸化シリコン膜の表面を覆う第３の酸化シリコン膜
    をスピン・コート法もしくはＬＰＤにより形成し、該第
    ３の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第
    ２の熱処理を行なう工程と、酸化シリコン膜並びに窒化
    シリコン膜に対するエッチング速度が等しいエッチング
    ・ガスを用いた異方性エッチングにより、前記第３の酸
    化シリコン膜を除去し、さらに、前記窒化シリコン膜の
    一部が残置されるように該窒化シリコン膜，前記第２の
    酸化シリコン膜並びに前記第１の酸化シリコン膜を除去
    する工程と、残置した前記窒化シリコン膜を、ウェット
    ・エッチングにより除去する工程と、少なくとも前記シ
    リコン基板の表面が露出するまで、残置した前記第３の
    酸化シリコン膜と、前記パッド酸化膜，前記熱酸化膜，
    前記第２の酸化シリコン膜および前記第１の酸化シリコ
    ン膜とを、ウェット・エッチングにより除去する工程と
    を有することを特徴とする素子分離領域の形成方法。
  11. 【請求項１１】 シリコン基板の表面に熱酸化によりパ
    ッド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコ
    ン膜を形成し、素子分離領域の形成予定領域の該窒化シ
    リコン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰ
    ＣＶＤ）により全面に該溝の最小幅の１／２より薄い膜
    厚の第１の酸化シリコン膜を形成する工程と、前記第１
    の酸化シリコン膜の表面を覆う第２の酸化シリコン膜を
    スピン・コート法もしくはＬＰＤにより形成し、該第２
    の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第１
    の熱処理を行なう工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第２並びに第１の酸化シリコン膜を
    ＣＭＰする工程と、前記窒化シリコン膜並びに第１，第
    ２の酸化シリコン膜の表面を覆う第３の酸化シリコン膜
    をスピン・コート法もしくはＬＰＤにより形成し、該第
    ３の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第
    ２の熱処理を行なう工程と、酸化シリコン膜並びに窒化
    シリコン膜をエッチングし，該酸化シリコン膜に対する
    エッチング速度が該窒化シリコン膜に対するエッチング
    速度より高いエッチング・ガスを用いた異方性エッチン
    グにより、前記第３の酸化シリコン膜を除去し、前記窒
    化シリコン膜，前記第２の酸化シリコン膜並びに前記第
    １の酸化シリコン膜のそれぞれ一部を除去する工程と、
    残置した前記窒化シリコン膜を、ウェット・エッチング
    により除去する工程と、少なくとも前記シリコン基板の
    表面が露出するまで、前記パッド酸化膜，前記熱酸化
    膜，前記第２の酸化シリコン膜および前記第１の酸化シ
    リコン膜を、ウェット・エッチングにより除去する工程
    とを有することを特徴とする素子分離領域の形成方法。
  12. 【請求項１２】 シリコン基板の表面に熱酸化によりパ
    ッド酸化膜を形成し、該パッド酸化膜を覆う窒化シリコ
    ン膜を形成し、素子分離領域の形成予定領域の該窒化シ
    リコン膜およびパッド酸化膜を順次異方性エッチングし
    て、該窒化シリコン膜をマスクにした異方性エッチング
    により該シリコン基板の表面に溝を形成し、前記溝の内
    壁面に沿って熱酸化膜を形成し、減圧気相成長法（ＬＰ
    ＣＶＤ）により全面に該溝の最小幅の１／２より薄い膜
    厚の第１の酸化シリコン膜を形成する工程と、前記第１
    の酸化シリコン膜の表面を覆う第２の酸化シリコン膜を
    スピン・コート法もしくはＬＰＤにより形成し、該第２
    の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第１
    の熱処理を行なう工程と、前記窒化シリコン膜の表面が
    露出するまで、前記第２並びに第１の酸化シリコン膜を
    ＣＭＰする工程と、前記窒化シリコン膜並びに第１，第
    ２の酸化シリコン膜の表面を覆う第３の酸化シリコン膜
    をスピン・コート法もしくはＬＰＤにより形成し、該第
    ３の酸化シリコン膜の緻密化処理を兼て酸化雰囲気で第
    ２の熱処理を行なう工程と、酸化シリコン膜並びに窒化
    シリコン膜をエッチングし，該酸化シリコン膜に対する
    エッチング速度が該窒化シリコン膜に対するエッチング
    速度より高いエッチング・ガスを用いた異方性エッチン
    グにより、前記第３の酸化シリコン膜を除去し、前記窒
    化シリコン膜の一部を除去するとともに、前記第２の酸
    化シリコン膜の表面並びに前記第１の酸化シリコン膜の
    上端面が前記パッド酸化膜の表面に等しくなるまで該第
    ２並びに第１の酸化シリコン膜を除去する工程と、残置
    した前記窒化シリコン膜を、ウェット・エッチングによ
    り除去する工程と、少なくとも前記シリコン基板の表面
    が露出するまで、前記第３の酸化シリコン膜と、前記パ
    ッド酸化膜，前記熱酸化膜，前記第２の酸化シリコン膜
    および前記第１の酸化シリコン膜とを、ウェット・エッ
    チングにより除去する工程とを有することを特徴とする
    素子分離領域の形成方法。
JP2000078773A 2000-03-21 2000-03-21 素子分離領域の形成方法 Expired - Fee Related JP3492279B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000078773A JP3492279B2 (ja) 2000-03-21 2000-03-21 素子分離領域の形成方法
TW090106346A TW479320B (en) 2000-03-21 2001-03-19 Method for forming element isolating region
EP01250099A EP1137057A2 (en) 2000-03-21 2001-03-20 Method for forming element isolation region
KR10-2001-0014351A KR100399255B1 (ko) 2000-03-21 2001-03-20 소자 분리 영역 형성 방법
US09/812,876 US6417073B2 (en) 2000-03-21 2001-03-20 Method for forming element isolating region
CN01109191A CN1314706A (zh) 2000-03-21 2001-03-21 形成元件隔离区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078773A JP3492279B2 (ja) 2000-03-21 2000-03-21 素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JP2001267411A JP2001267411A (ja) 2001-09-28
JP3492279B2 true JP3492279B2 (ja) 2004-02-03

Family

ID=18596138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078773A Expired - Fee Related JP3492279B2 (ja) 2000-03-21 2000-03-21 素子分離領域の形成方法

Country Status (6)

Country Link
US (1) US6417073B2 (ja)
EP (1) EP1137057A2 (ja)
JP (1) JP3492279B2 (ja)
KR (1) KR100399255B1 (ja)
CN (1) CN1314706A (ja)
TW (1) TW479320B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562691B2 (en) * 2001-03-06 2003-05-13 Macronix International Co., Ltd. Method for forming protrusive alignment-mark
US6737333B2 (en) * 2001-07-03 2004-05-18 Texas Instruments Incorporated Semiconductor device isolation structure and method of forming
JP2003031650A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP3418386B2 (ja) * 2001-08-16 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR20030054672A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR20030080311A (ko) * 2002-04-08 2003-10-17 아남반도체 주식회사 반도체 소자의 스크래치 결함 방지 방법
US20090069090A1 (en) * 2006-11-10 2009-03-12 Igt Automated system for facilitating management of casino game table player rating information
JP2004152851A (ja) * 2002-10-29 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100826791B1 (ko) * 2002-12-05 2008-04-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
KR100557541B1 (ko) * 2003-06-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4574140B2 (ja) * 2003-08-27 2010-11-04 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いる研磨方法
CN100352034C (zh) * 2003-11-25 2007-11-28 上海华虹（集团）有限公司 一种控制sti cmp工艺中残余氮化硅厚度稳定性的方法
WO2005062389A2 (en) * 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN100375463C (zh) * 2004-07-02 2008-03-12 中国科学院计算技术研究所 一种使用分段压缩表实现最长前缀地址路由查找的方法
JP2006108423A (ja) 2004-10-06 2006-04-20 Oki Electric Ind Co Ltd 素子分離構造部の製造方法
DE102005002675B4 (de) * 2005-01-20 2007-02-22 Infineon Technologies Ag Verfahren zum Herstellen einer ebenen Spin-on-Schicht auf einer Halbleiterstruktur
DE102005002967B4 (de) * 2005-01-21 2011-03-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Bauelementes mit einem beweglichen Abschnitt
JP4237152B2 (ja) 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7569875B2 (en) 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
KR100757335B1 (ko) * 2006-10-18 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치 및 이를 제조하는 방법
KR100894771B1 (ko) * 2006-10-31 2009-04-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
CN102082088B (zh) * 2009-11-30 2012-04-18 上海华虹Nec电子有限公司 在直接化学机械抛光工艺的产品中共用sl掩模板的方法
KR101053647B1 (ko) * 2009-12-29 2011-08-02 주식회사 하이닉스반도체 반도체 장치 제조 방법
JP5556490B2 (ja) * 2010-08-06 2014-07-23 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102386084B (zh) * 2010-09-01 2014-01-08 中芯国际集成电路制造(上海)有限公司 平坦化晶圆表面的方法
CN102569161B (zh) * 2010-12-22 2014-06-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN102214597B (zh) * 2011-05-27 2015-07-29 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
CN104716035A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US9748111B2 (en) * 2016-02-01 2017-08-29 United Microelectronics Corp. Method of fabricating semiconductor structure using planarization process and cleaning process
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109549B2 (ja) 1992-08-04 2000-11-20 日本電気株式会社 半導体装置の製造方法
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
JPH11135613A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd 半導体装置の製造方法
TW393720B (en) * 1998-05-21 2000-06-11 United Microelectronics Corp Manufacturing method of a shallow trench isolation structure
TW374947B (en) * 1998-06-06 1999-11-21 United Microelectronics Corp Shallow trench isolation structure and the manufacturing method
TW379409B (en) * 1998-07-06 2000-01-11 United Microelectronics Corp Manufacturing method of shallow trench isolation structure
US5960299A (en) * 1998-10-28 1999-09-28 United Microelectronics Corp. Method of fabricating a shallow-trench isolation structure in integrated circuit
JP2000294627A (ja) * 1999-04-09 2000-10-20 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100399255B1 (ko) 2003-09-26
CN1314706A (zh) 2001-09-26
US20010026994A1 (en) 2001-10-04
KR20010092398A (ko) 2001-10-24
TW479320B (en) 2002-03-11
JP2001267411A (ja) 2001-09-28
US6417073B2 (en) 2002-07-09
EP1137057A2 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
JP3492279B2 (ja) 素子分離領域の形成方法
JP2935696B2 (ja) 半導体基板のトレンチ分離方法
US7112513B2 (en) Sub-micron space liner and densification process
TW536775B (en) Manufacturing method of shallow trench isolation structure
JPH11307626A (ja) トレンチ・アイソレーション構造の形成方法
US6475875B1 (en) Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US6277710B1 (en) Method of forming shallow trench isolation
JP3439388B2 (ja) 半導体装置の製造方法
US6146971A (en) Process for forming a shallow trench isolation structure
US6060394A (en) Method for forming shallow trench isolation with global planarization
KR100476372B1 (ko) 트렌치의폭이다른반도체소자의트렌치형소자분리막형성방법
KR100459929B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100414024B1 (ko) 트렌치 구조의 소자분리방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR100365093B1 (ko) 반도체 제조공정에 있어서 샐로우 트렌치 분리 구조를제조하기 위한 방법
TW452924B (en) Method for forming trench isolation area with spin-on material
JP4258159B2 (ja) 半導体装置の製造方法
KR100478266B1 (ko) 반도체 제조 장치에서의 소자 분리 방법
KR100570226B1 (ko) 소자분리막 갭필 산화막 제조방법
KR20010036246A (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
TW459338B (en) Forming method of shallow trench isolation region
TW395009B (en) Manufacturing method of a shallow trench isolation structure
KR20040065030A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031014

LAPS Cancellation because of no payment of annual fees