JP3431760B2

JP3431760B2 - Ａｄ変換装置

Info

Publication number: JP3431760B2
Application number: JP13757696A
Authority: JP
Inventors: 正光椿
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-05-08
Filing date: 1996-05-08
Publication date: 2003-07-28
Anticipated expiration: 2016-05-08
Also published as: JPH09298465A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ信号をデ
ィジタル信号に変換するＡＤ変換装置に係り、特に高精
度の変換が可能なＡＤ変換装置に関する。

【０００２】

【従来の技術】従来、ＡＤ変換装置では、適切な変換出
力を得るために、アナログ信号を増幅させる増幅回路の
利得を制御してＡＤ変換回路へのアナログ信号入力レベ
ルを適切な範囲内に収めるようにしたり、ＡＤ変換回路
に与える基準電圧を変化させたりすることが行われてい
る。例えば、特開昭６０−０２９０３２号公報に示さ
れたＡＤ変換装置では増幅回路にプログラマブル減衰器
を設けて、予定の一定レベル信号受信期間のディジタル
出力が基準値に等しくなるように上記減衰器の減衰率を
設定する。また、特開昭６３−１１１７２７号公報に
示されたＡＤ変換装置では入力信号レベルに応じてＡＤ
変換部に与える基準電圧を変更するようにしており、特
開平３−３５１８号公報に示されたＡＤ変換装置では増
幅回路の増幅率を制御してＡＤ変換回路に入力される信
号のレベルを適正な範囲に維持させている。さらに、特
開平３−２９３８１８号公報に示されたＡＤ変換装置で
は、増幅回路の出力信号をディジタル信号に変換し、そ
の値が設定レベル以上を示すときは設定レベル未満にな
るように増幅回路の増幅率を調整する。

【０００３】

【発明が解決しようとする課題】しかしながら、増幅回
路の増幅率を変えて大きな入力信号を抑えてしまうとい
うのは、大きなアナログ信号は忠実に大きなディジタル
信号に変換したいというような用途には適さない。ま
た、特開昭63-111727 号公報に示されたＡＤ変換装置で
も、入力信号レベルに応じて常に基準電圧を変更するの
では、大きな入力信号に対して出力ディジタル信号が必
ずしも大きくならず、増幅率を変化させる方法と大差が
ない。増幅回路の増幅率を一定にし、大きなアナログ信
号が入力されても、ＡＤ変換回路が飽和することなく、
大きな出力ディジタル信号を得るようにするためには、
最大入力電圧に合わせた基準電圧をＡＤ変換回路に与え
る必要がある。しかし、最大入力電圧が不明であるため
に、実際に入力される最大入力電圧よりも充分に大きい
値を最大入力電圧と想定して基準電圧を設定すると、出
力ディジタル信号の精度が必要以上に低下してしまう。
本発明の課題は、上記のような従来技術の問題を解決
し、大きなアナログ信号が入力されても、飽和すること
なく入力レベルに応じた大きさのディジタル信号を出力
でき、且つ出力ディジタル信号の精度が必要以上には低
下しないようにＡＤ変換を行えるＡＤ変換装置を提供す
ることにある。

【０００４】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、アナログ信号をディジタル
信号に変換するＡＤ変換装置において、信号入力開始か
らのアナログ信号の最大値を検出する最大値検出回路
と、上記最大値検出回路により検出された最大値を保持
する最大値保持回路と、上記最大値保持回路により保持
された最大値に従って基準電圧を発生させる基準電圧発
生回路と、上記基準電圧発生回路が発生させた基準電圧
に従ってアナログ信号をディジタル信号に変換するＡＤ
変換回路とを備え、最大値検出回路により最大値が検出
された直後のみ、ＡＤ変換回路の出力信号の代りに、ま
たは上記出力信号の他に最大値保持回路に保持した最大
値をディジタル信号ｄとして出力させる信号合成回路を
備えたことを特徴とする。請求項２記載の発明は、請求
項１記載の装置構成を前提にして、ディジタル信号ｄ
に、ＡＤ変換回路からの出力か、最大値保持回路に保持
した最大値かを示す情報を付加する構成にしたことを特
徴としている。請求項３記載の発明は、請求項１記載の
装置構成を前提にして、ディジタル信号ｄの出力に先立
って、最大値を検出し保持するためのアナログ信号を受
信し上記アナログ信号の最大値を最大値保持回路に保持
させる構成にしたことを特徴とする。

【０００５】

【作用】上記のような手段にしたので、請求項１及び請
求項２のＡＤ変換装置では、信号入力開始からのアナロ
グ信号の最大値に基づいて生成された基準電圧に従って
アナログ信号がディジタル信号に変換され、基準電圧の
変更に伴う出力ディジタル値の変化を補正できる。請求
項３のＡＤ変換装置では、請求項１のＡＤ変換装置の作
用が得られ、且つ基準電圧の変更回数を少なくできる。

【０００６】

【発明の実施の形態】以下、図面により本発明の実施の
形態を詳細に説明する。図１は本発明に係るＡＤ変換装
置の実施の形態の一例を示す構成ブロック図である。図
示したように、この実施の形態のＡＤ変換装置は、アナ
ログ信号の最大値を検出する最大値検出回路１、上記最
大値検出回路１により検出された最大値を保持する最大
値保持回路２、上記最大値保持回路２に保持された最大
値に従って基準電圧を発生させる基準電圧発生回路３、
上記基準電圧発生回路３が発生させる基準電圧に従って
アナログ信号をディジタル信号に変換するＡＤ変換回路
４、ＡＤ変換回路４および最大値保持回路２の出力信号
をディジタル信号ｄとして選択的に出力させる信号合成
回路５、入力されたアナログ信号ａの波形整形およびイ
ンピーダンス変換を行う第１の入力バッファ６、外部同
期用のクロック信号ｂおよび同期信号ｃの波形整形など
を行う第２の入力バッファ７、発振回路８、発振回路８
から出力されるクロック信号を分周して内部同期用クロ
ック信号および同期信号を発生させる分周回路９、外部
同期用のクロック信号ｂおよび同期信号ｃ、または内部
同期用のクロック信号および同期信号のいずれか一方を
選択的に出力する選択回路10、選択回路10の出力信号を
インピーダンス変換させてクロック信号ｅおよび同期信
号ｆとして出力する出力バッファ11などを備えている。

【０００７】以下、図１および図２によりこの実施の形
態の動作を説明する。なお、このＡＤ変換装置はアナロ
グ信号ａと共に、外部からクロック信号ｂおよび同期信
号ｃが入力される場合は、これらの信号を用いてアナロ
グ信号ａの取得（受信）を行い、これらの信号が入力さ
れない場合は発振回路８および分周回路９により発生さ
せたクロック信号と同期信号によりアナログ信号ａの取
得を行う。図２はこの実施の形態における動作フロー図
である。この動作フロー図は外部から入力されるクロッ
ク信号ｂと同期信号ｃを用いた場合で示しており、この
場合はアナログ信号ａの取得に際し、まず同期信号ｃの
入力を待つ（Ｓ１→Ｓ１）。そして、同期信号ｃが入力
されると（Ｓ１でＹｅｓ）、この同期信号ｃは第２の入
力バッファ７、選択回路10を介して最大値検出回路１お
よびＡＤ変換回路４に与えられる。これにより、最大値
検出回路１、ＡＤ変換回路４で初期化が行われ、アナロ
グ信号取得可能状態になる。

【０００８】続いて、アナログ信号ａおよびそのサンプ
リングのためのクロック信号ｂが入力される。そうする
と、このクロック信号ｂでサンプリングされたアナログ
信号が最大値検出回路１内のＡＤ変換回路でディジタル
値に変換される（Ｓ２）。図３に、上記ＡＤ変換回路の
ブロック図を示す。図３において、信号ｇは入力アナロ
グ信号で、この実施の形態の場合は第１の入力バッファ
６の出力信号、信号ｈは所定の基準電圧または電源電
圧、信号ｉは発振回路８またはより高い周波数の発振回
路から得たクロック信号、ｊはクロック信号ｂと同じ周
期のリセット信号、信号ｋは出力ディジタル信号であ
る。抵抗値Ｒ１〜Ｒ８はカウンタ13の出力Ｄ１〜Ｄ８が
Ｈｉｇｈレベルのとき、それぞれの抵抗を介して抵抗Ｒ
９に流れ込む電流ｉ１〜ｉ８（Ｒ１〜Ｒ８に対応）が次
の関係を満たすように設定されている。ｉ８＝２ｉ７＝４ｉ６＝８ｉ５＝16ｉ４＝32ｉ３＝64ｉ
２＝128 ｉ１抵抗値をこのように設定すると、入力アナログ信号ｇが
入り、クロック信号ｂに同期して、信号ｊによりカウン
タ13がリセットされ、続いてクロック信号ｉによりカウ
ンタ13が高速でカウントアップされたとき、カウンタ13
の出力値Ｄ１〜Ｄ８に正比例したアナログ電圧が抵抗９
の両端間に発生する。そして、比較器12の＋入力電圧
（抵抗９の両端間電圧）が入力アナログ電圧ｇの分圧値
（比較器12の−入力電圧）に達すると比較器12の出力が
反転するので、この反転信号をカウンタ13に与えてカウ
ントアップを停止させると共に上記反転信号をラッチ14
のラッチ信号として与えてそのときのカウンタ13の出力
値Ｄ１〜Ｄ８をラッチ14にラッチする。こうして、アナ
ログ信号ｇを変換したディジタル信号ｋがラッチ14の出
力に現われる。つまり、図４（ａ）に示すように、アナ
ログ信号ｇに正比例した（線型に変換された）ディジタ
ル出力値が得られる。それに対して、ＡＤ変換回路４の
変換特性は図４（ｂ）に示すようにアナログ信号が小さ
い領域での入力変化に対する出力変化は大きくなり、ア
ナログ信号が大きい領域での入力変化に対する出力変化
は小さくなる。これは、図３に示したＡＤ変換回路にお
いて、ｉ８＜２ｉ７＜４ｉ６＜８ｉ５＜16ｉ４＜32ｉ３＜64ｉ
２＜128 ｉ１となるように各抵抗値を設定することにより実現され
る。

【０００９】上記のように、最大値検出回路１では、ア
ナログ信号が大きい領域において、入力変化に対する出
力変化が小さくならないで済むので、大きなアナログ電
圧が高精度でディジタル値に変換される。最大値検出回
路１内でＡＤ変換を行なった後、最大値保持回路２に最
大値が保持されていれば、ＡＤ変換をした入力値と最大
値保持回路２に保持された最大値との比較を行うが（Ｓ
３）、第１回のサンプリングでは最大値保持回路２に最
大値が保持されていないので、入力値を最大値とみなし
て（Ｓ３でＹｅｓ）入力値を最大値保持回路２に保持
（格納）する（Ｓ４）。続いて、最大値保持回路２の出
力（最大値）を基準電圧発生回路３に与えて、その最大
値に応じた基準電圧を発生させ（Ｓ５）、その基準電圧
をＡＤ変換回路４に与える。例えば、ＡＤ変換回路４が
前記図３のような構成では、カウンタ13の同一の出力値
Ｄ１〜Ｄ８に対して、基準電圧ｈが大きい方が比較器12
の＋入力電圧が大きくなるので、信号ｈが基準電圧発生
回路３から与えられる基準電圧とし、基準電圧発生回路
３の入力に大きな電圧が与えられるほど、その出力され
る基準電圧が大きくなるとすれば、入力アナログ信号ｇ
が大きくなってもカウンタ13の出力ディジタル値は飽和
しないで済む。

【００１０】こうして、ＡＤ変換回路４に入力され、選
択回路10からのクロック信号でサンプリングされたアナ
ログ電圧がディジタル電圧に変換され、信号合成回路５
に与えられる（Ｓ６〜Ｓ８）。信号合成回路５には最大
値検出回路１からの、最大値が検出された旨を示す信号
と最大値保持回路２の出力も与えられており、最大値が
検出されたことを認知するとその直後１回だけ最大値保
持回路２の出力信号をディジタル信号ｄとして出力させ
る（Ｓ９，Ｓ10）。なお、最大値保持回路２の出力信号
をディジタル信号ｄとして出力させるとき、ＡＤ変換回
路４から出力されたディジタル信号をディジタル信号ｄ
として出力させないようにすることも可能であるし、最
大値保持回路２からの出力信号に前後して出力させるよ
うにすることも可能である。

【００１１】上記のディジタル信号ｄには、それがＡＤ
変換回路４からの出力信号なのか最大値保持回路２から
の出力信号なのかを示す情報が付加されている。例え
ば、この付加情報は複数ビットで構成されるディジタル
出力値の最上位ビットの情報である。つまり、この最上
位ビットが「０」であれば、例えばＡＤ変換回路４から
の出力信号であり、「１」であれば最大値保持回路２か
らの出力信号である。また、ＡＤ変換回路４からの出力
信号には付加情報を付加せず、最大値保持回路２からの
出力信号のみに、その出力信号に先行する１バイトのデ
ータを、後続の出力信号が最大値保持回路２からの出力
信号であることを示す付加情報に割当てることも可能で
ある。

【００１２】アナログ信号の入力が続行していれば（Ｓ
11でＮｏ）、この後、ステップＳ２へ戻る。そして、次
にサンプリングされたアナログ電圧が最大値検出回路１
内でディジタル値に変換され（Ｓ２）、最大値保持回路
２に保持されているディジタル値と比較される（Ｓ
３）。そして、そのとき入力された電圧が低ければ（Ｓ
３でＮｏ）、最大値保持回路２の最大値をそのままにし
て、したがってＡＤ変換回路４に与えられる基準電圧も
そのままにしてＡＤ変換回路４によるＡＤ変換が行われ
る（Ｓ６〜Ｓ８）。そして、ＡＤ変換回路４からの出力
信号がディジタル信号ｄとして出力される（Ｓ９，Ｓ1
0）。それに対し、そのとき入力された電圧が最大値保
持回路２に保持された最大値よりも大きければ（Ｓ３で
Ｙｅｓ）、前記と同様の処理がくり返される。

【００１３】なお、ＡＤ変換回路４の基準電圧が変化す
れば、その変化の前後におけるＡＤ変換回路４の出力デ
ィジタル値が同じであっても、実際には異なった値であ
る。したがって、このＡＤ変換装置の後続の処理部にお
いて、必要ならばディジタル値の補正を行う。例えば、
後続の処理部は直前の最大値保持回路２からの出力値を
保持しておき、続いて最大値保持回路２からの出力値を
取得したとき二つの出力値の差を求め、その後のＡＤ変
換回路４からのディジタル信号ｄを上記出力値の差で補
正する。また、上記のような補正を信号合成回路５で行
うことも可能である。伝送信号の場合、最初に同期を取
ったり、伝送路に起因する信号歪を補正するために、ア
ナログ信号を送ってくる外部装置は最初にプリアンブル
信号を送信するのが一般的である。したがって、ＡＤ変
換を行ってディジタル出力を行う前の上記プリアンブル
期間中に外部装置が最大のアナログ信号を送出してくる
ようにし、ＡＤ変換に先立って予め最大値保持回路２に
最大値を保持させることが可能である。

【００１４】この場合はまず第１の入力バッファ６から
出力されるアナログ信号を最大値検出回路１のみでサン
プリングし、図２に示した動作フロー図において、ステ
ップＳ２〜Ｓ５およびＳ11のみを実行させる。こうし
て、正規のアナログ信号入力によるＡＤ変換開始時に
は、最終的な最大値に近い最大値が最大値保持回路２に
保持されるので、その後に図２に示したフローの処理を
実行させたとき、最大値保持回路２の最大値の更新回数
が減少し、したがってＡＤ変換回路４に与えられる基準
電圧の変更回数が減少する。そのため、このようなＡＤ
変換装置では、後続の処理部または信号合成回路５にお
ける前記のような補正処理が容易になる。

【００１５】

【発明の効果】以上説明したように、本発明によれば、
請求項１及び請求項２記載のＡＤ変換装置では、信号入
力開始からのアナログ信号の最大値に基づいて生成され
た基準電圧に従ってアナログ信号がディジタル信号に変
換されるので、大きなアナログ信号が入力されても、飽
和することなく入力レベルに応じた大きさのディジタル
信号を出力でき、且つ出力ディジタル信号の精度が必要
以上には低下しないようにＡＤ変換を行え、また、基準
電圧の変更に伴う出力ディジタル値の変化を補正できる
ので、基準電圧の変更前後に渡って一貫性のあるディジ
タル値を得ることができる。請求項３記載のＡＤ変換装
置では、請求項１のＡＤ変換装置の作用が得られ、且つ
基準電圧の変更回数を少なくできるので、基準電圧変更
に伴う補正が容易になる。

【図面の簡単な説明】

【図１】本発明に係るＡＤ変換装置の実施の形態の一例
を示す構成ブロック図である。

【図２】図１に示すＡＤ変換装置の動作フロー図であ
る。

【図３】図１に示すＡＤ変換装置のブロック図である。

【図４】（ａ）及び（ｂ）は図１に示すＡＤ変換装置の
要部の特性図である。

【符号の説明】

１最大値検出回路、２最大値保持回路、３基準電
圧発生回路、４ＡＤ変換回路、５信号合成回路

Claims

(57)【特許請求の範囲】

【請求項１】アナログ信号をディジタル信号に変換す
るＡＤ変換装置において、信号入力開始からのアナログ
信号の最大値を検出する最大値検出回路と、上記最大値
検出回路により検出された最大値を保持する最大値保持
回路と、上記最大値保持回路により保持された最大値に
従って基準電圧を発生させる基準電圧発生回路と、上記
基準電圧発生回路が発生させた基準電圧に従ってアナロ
グ信号をディジタル信号に変換するＡＤ変換回路とを備
え、上記最大値検出回路により最大値が検出された直後
のみ、上記ＡＤ変換回路の出力信号の代りに、または上
記出力信号の他に最大値保持回路に保持した最大値をデ
ィジタル信号として出力させる信号合成回路を備えたこ
とを特徴とするＡＤ変換装置。
【請求項２】請求項１記載のＡＤ変換装置において、
ディジタル信号に、上記ＡＤ変換回路からの出力か、上
記最大値保持回路に保持した最大値かを示す情報を付加
する構成にしたことを特徴とするＡＤ変換装置。
【請求項３】請求項１記載のＡＤ変換装置において、
ディジタル信号の出力に先立って、最大値を検出し保持
するためのアナログ信号を受信し上記アナログ信号の最
大値を上記最大値保持回路に保持させる構成にしたこと
を特徴とするＡＤ変換装置。