JPH0983363A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH0983363A JPH0983363A JP23568395A JP23568395A JPH0983363A JP H0983363 A JPH0983363 A JP H0983363A JP 23568395 A JP23568395 A JP 23568395A JP 23568395 A JP23568395 A JP 23568395A JP H0983363 A JPH0983363 A JP H0983363A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- operational amplifier
- signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力を切換えることなく、高速で高精度なＡ
／Ｄ変換器を得る。 【構成】 アナログ入力信号Ｖi とＤ／Ａ変換器５の出
力信号Ｖa との差信号Ｖ d を出力するオペアンプ１と、
該オペアンプの出力に並列接続されたＡ／Ｄ変換器３お
よびコンパレータ２と、前記オペアンプ１の出力の極性
に応じて出力Ｖcする前記コンパレータ２によってアッ
プ・ダウン動作が切替わってクロックパルスをカウント
するアップ・ダウンカウンタ４と、該アップ・ダウンカ
ウンタ４の出力Ｖo をアナログ信号に変換して前記オペ
アンプ１に出力するＤ／Ａ変換器５とから成り、前記Ａ
／Ｄ変換器３およびアップ・ダウンカウンタ４からデジ
タル出力する。
／Ｄ変換器を得る。 【構成】 アナログ入力信号Ｖi とＤ／Ａ変換器５の出
力信号Ｖa との差信号Ｖ d を出力するオペアンプ１と、
該オペアンプの出力に並列接続されたＡ／Ｄ変換器３お
よびコンパレータ２と、前記オペアンプ１の出力の極性
に応じて出力Ｖcする前記コンパレータ２によってアッ
プ・ダウン動作が切替わってクロックパルスをカウント
するアップ・ダウンカウンタ４と、該アップ・ダウンカ
ウンタ４の出力Ｖo をアナログ信号に変換して前記オペ
アンプ１に出力するＤ／Ａ変換器５とから成り、前記Ａ
／Ｄ変換器３およびアップ・ダウンカウンタ４からデジ
タル出力する。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換するＡ／Ｄ変換回路に関し、特に安価で
高速かつ高精度のＡ／Ｄ変換回路の改良に関するもので
ある。
タル信号に変換するＡ／Ｄ変換回路に関し、特に安価で
高速かつ高精度のＡ／Ｄ変換回路の改良に関するもので
ある。
【０００２】
【従来の技術】従来の、高速かつ高精度なＡ／Ｄ変換器
の構成を図２に示す。同図において、２１、２２はとも
にオペアンプで、それぞれゲインの異なるものである。
２３、２４はアナログ入力信号の大きさに応じてオペア
ンプ２１、２２のどちらかを選択してＡ／Ｄ変換器２５
に接続するスイッチ、２５は接続されたオペアンプのア
ナグロ出力をデジタル変換するＡ／Ｄ変換器である。い
ま、アナログ入力信号があると、その大きさを図示して
ないレベル検出手段によって検出し、入力の大きさに応
じてゲインの異なったオペアンプ２１又は２２をスイッ
チ２３又は２４によってＡ／Ｄ変換器２５に切換接続
し、Ａ／Ｄ変換していた。
の構成を図２に示す。同図において、２１、２２はとも
にオペアンプで、それぞれゲインの異なるものである。
２３、２４はアナログ入力信号の大きさに応じてオペア
ンプ２１、２２のどちらかを選択してＡ／Ｄ変換器２５
に接続するスイッチ、２５は接続されたオペアンプのア
ナグロ出力をデジタル変換するＡ／Ｄ変換器である。い
ま、アナログ入力信号があると、その大きさを図示して
ないレベル検出手段によって検出し、入力の大きさに応
じてゲインの異なったオペアンプ２１又は２２をスイッ
チ２３又は２４によってＡ／Ｄ変換器２５に切換接続
し、Ａ／Ｄ変換していた。
【０００３】
【発明が解決しようとする課題】ところが従来技術で
は、入力の大きさを判断し別の入力を選択しないといけ
ないので変換時間がかかり、また入力を切換えた所がリ
ニアにならないという問題があった。本発明は、入力を
切換えることなく、高速で高精度なＡ／Ｄ変換器を提供
することを目的とする。
は、入力の大きさを判断し別の入力を選択しないといけ
ないので変換時間がかかり、また入力を切換えた所がリ
ニアにならないという問題があった。本発明は、入力を
切換えることなく、高速で高精度なＡ／Ｄ変換器を提供
することを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、アナログ入力信号とＤ／Ａ変換器の出力
信号との差信号を出力するオペアンプと、該オペアンプ
の出力に並列接続されたＡ／Ｄ変換器およびコンパレー
タと、前記オペアンプの出力の極性に応じて出力する前
記コンパレータによってアップ・ダウン動作が切替わっ
てクロックパルスをカウントするアップ・ダウンカウン
タと、該アップ・ダウンカウンタの出力をアナログ信号
に変換して前記オペアンプに出力するＤ／Ａ変換器とか
ら成り、前記Ａ／Ｄ変換器およびアップ・ダウンカウン
タからデジタル出力を得るものである。これは高速で安
価なＤ／Ａ変換器とＡ／Ｄ変換器とを組合せ、上位デー
タをＤ／Ａ変換器とカウンタで構成し、そのアナログ量
をコンパレータで比較し、また下位データ分はＡ／Ｄ変
換器にて量子化する。
め、本発明は、アナログ入力信号とＤ／Ａ変換器の出力
信号との差信号を出力するオペアンプと、該オペアンプ
の出力に並列接続されたＡ／Ｄ変換器およびコンパレー
タと、前記オペアンプの出力の極性に応じて出力する前
記コンパレータによってアップ・ダウン動作が切替わっ
てクロックパルスをカウントするアップ・ダウンカウン
タと、該アップ・ダウンカウンタの出力をアナログ信号
に変換して前記オペアンプに出力するＤ／Ａ変換器とか
ら成り、前記Ａ／Ｄ変換器およびアップ・ダウンカウン
タからデジタル出力を得るものである。これは高速で安
価なＤ／Ａ変換器とＡ／Ｄ変換器とを組合せ、上位デー
タをＤ／Ａ変換器とカウンタで構成し、そのアナログ量
をコンパレータで比較し、また下位データ分はＡ／Ｄ変
換器にて量子化する。
【０００５】上記手段により従来技術のように入力を切
換えることなく、高速で精度の良いＡ／Ｄ変換回路を構
成することが出来る。
換えることなく、高速で精度の良いＡ／Ｄ変換回路を構
成することが出来る。
【０００６】
【作用】本発明の構成によれば、オペアンプ１、コンパ
レータ２、アップダウンカウンタ４およびＤ／Ａ変換器
５から成る閉ループはアナログ入力信号をＡ／Ｄ変換し
て上位データを出力し、またＡ／Ｄ変換器３はアナログ
入力信号をＡ／Ｄ変換して下位データを出力するので、
双方の変換出力を合成することによってアナログ入力信
号のデジタル変換出力を得ることができる。
レータ２、アップダウンカウンタ４およびＤ／Ａ変換器
５から成る閉ループはアナログ入力信号をＡ／Ｄ変換し
て上位データを出力し、またＡ／Ｄ変換器３はアナログ
入力信号をＡ／Ｄ変換して下位データを出力するので、
双方の変換出力を合成することによってアナログ入力信
号のデジタル変換出力を得ることができる。
【０００７】
【実施例】本発明について図面を参照しながら説明す
る。図１は本発明の実施例の構成を示すブロック図であ
る。同図において、１はアナログ入力信号Ｖi とＤ／Ａ
変換器５の出力信号Ｖa との差信号Ｖd を出力するオペ
アンプ、２はオペアンプ１の出力側にＡ／Ｄ変換器３と
ともに並列接続されたコンパレータで、オペアンプ１の
信号出力Ｖd の極性を判断する。３はオペアンプ１の信
号出力Ｖd をデジタル変換して出力をする下位桁のＡ／
Ｄ変換器である。４はオペアンプ１の信号出力Ｖd の極
性に応じて出力Ｖc するコンパレータ２の異なる出力レ
ベルによってアップ・ダウン動作が切替わってクロック
パルスをカウントし、出力Ｖo をする上位桁のアップ・
ダウンカウンタ、５はアップ・ダウンカウンタ４の出力
Ｖo をアナログ信号Ｖa に変換して前記オペアンプ１に
帰還出力するＤ／Ａ変換器である。
る。図１は本発明の実施例の構成を示すブロック図であ
る。同図において、１はアナログ入力信号Ｖi とＤ／Ａ
変換器５の出力信号Ｖa との差信号Ｖd を出力するオペ
アンプ、２はオペアンプ１の出力側にＡ／Ｄ変換器３と
ともに並列接続されたコンパレータで、オペアンプ１の
信号出力Ｖd の極性を判断する。３はオペアンプ１の信
号出力Ｖd をデジタル変換して出力をする下位桁のＡ／
Ｄ変換器である。４はオペアンプ１の信号出力Ｖd の極
性に応じて出力Ｖc するコンパレータ２の異なる出力レ
ベルによってアップ・ダウン動作が切替わってクロック
パルスをカウントし、出力Ｖo をする上位桁のアップ・
ダウンカウンタ、５はアップ・ダウンカウンタ４の出力
Ｖo をアナログ信号Ｖa に変換して前記オペアンプ１に
帰還出力するＤ／Ａ変換器である。
【０００８】以上のように構成された回路について、そ
の動作を説明する。オペアンプ１は入力のアナログ信号
Ｖi とＤ／Ａ変換器５の出力Ｖa の差をそのまま出力Ｖ
d する。そして、その差がある時はコンパレータ２は反
転して出力するので、それをカウンタ４のアップ・ダウ
ン信号として入力する。カウンタがアップするとデータ
が１つ上がり、Ｄ／Ａ変換器の出力も大きくなりオペア
ンプ１の差出力Ｖd を減じる。このようにして、オペア
ンプ１からＤ／Ａ変換器５迄のループは平衡状態にな
り、カウンタ４の出力Ｖa を用いて上位データとする。
カウンタ４の最下位桁よりさらに細かい分解能について
はＡ／Ｄ変換器３により得て下位データとする。そし
て、上位データと下位データとを合成して求めるデジタ
ル値とすればよい。
の動作を説明する。オペアンプ１は入力のアナログ信号
Ｖi とＤ／Ａ変換器５の出力Ｖa の差をそのまま出力Ｖ
d する。そして、その差がある時はコンパレータ２は反
転して出力するので、それをカウンタ４のアップ・ダウ
ン信号として入力する。カウンタがアップするとデータ
が１つ上がり、Ｄ／Ａ変換器の出力も大きくなりオペア
ンプ１の差出力Ｖd を減じる。このようにして、オペア
ンプ１からＤ／Ａ変換器５迄のループは平衡状態にな
り、カウンタ４の出力Ｖa を用いて上位データとする。
カウンタ４の最下位桁よりさらに細かい分解能について
はＡ／Ｄ変換器３により得て下位データとする。そし
て、上位データと下位データとを合成して求めるデジタ
ル値とすればよい。
【０００９】いまＤ／Ａ変換器を８ビット、Ａ／Ｄ変換
器を１２ビットにすると２０ビット相当のＡ／Ｄ変換器
となり高精度のＡ／Ｄ変換器とすることができる。また
Ａ／Ｄ変換器３とＤ／Ａ変換器５の変換誤差は既知の適
当な入力信号を印加して補正し、さらに精度を上げるこ
とができる。
器を１２ビットにすると２０ビット相当のＡ／Ｄ変換器
となり高精度のＡ／Ｄ変換器とすることができる。また
Ａ／Ｄ変換器３とＤ／Ａ変換器５の変換誤差は既知の適
当な入力信号を印加して補正し、さらに精度を上げるこ
とができる。
【００１０】
【発明の効果】以上述べたように、本発明によれば、入
力を切換えることがないので、変換時間が短く簡単な回
路で安価に精度の良いＡ／Ｄ変換器を構成することがで
きる。
力を切換えることがないので、変換時間が短く簡単な回
路で安価に精度の良いＡ／Ｄ変換器を構成することがで
きる。
【図１】本発明の実施例の構成を示すブロック図
【図２】従来技術の構成を示すブロック図
１ オペアンプ ２ コンパレータ ３ Ａ／Ｄ変換器 ４ アップダウンカウンタ ５ Ｄ／Ａ変換器 ２１、２２ オペアンプ ２３、２４ スイッチ ２５ Ａ／Ｄ変換器
Claims (1)
- 【請求項１】 アナログ入力信号とＤ／Ａ変換器の出力
信号との差信号を出力するオペアンプと、該オペアンプ
の出力に並列接続されたＡ／Ｄ変換器およびコンパレー
タと、前記オペアンプの出力の極性に応じて出力する前
記コンパレータによってアップ・ダウン動作が切替わっ
てクロックパルスをカウントするアップ・ダウンカウン
タと、該アップ・ダウンカウンタの出力をアナログ信号
に変換して前記オペアンプに出力するＤ／Ａ変換器とか
ら成り、前記Ａ／Ｄ変換器およびアップ・ダウンカウン
タからデジタル出力を得ることを特徴とするＡ／Ｄ変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568395A JPH0983363A (ja) | 1995-09-13 | 1995-09-13 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568395A JPH0983363A (ja) | 1995-09-13 | 1995-09-13 | Ａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983363A true JPH0983363A (ja) | 1997-03-28 |
Family
ID=16989668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23568395A Pending JPH0983363A (ja) | 1995-09-13 | 1995-09-13 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102167A1 (ja) * | 2003-05-15 | 2004-11-25 | Niles Co., Ltd. | レインセンサ用の信号検出回路および信号検出方法 |
| KR101136982B1 (ko) * | 2009-06-29 | 2012-04-19 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
-
1995
- 1995-09-13 JP JP23568395A patent/JPH0983363A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102167A1 (ja) * | 2003-05-15 | 2004-11-25 | Niles Co., Ltd. | レインセンサ用の信号検出回路および信号検出方法 |
| KR101136982B1 (ko) * | 2009-06-29 | 2012-04-19 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
| US8169258B2 (en) | 2009-06-29 | 2012-05-01 | Hynix Semiconductor Inc. | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684924A (en) | Analog/digital converter using remainder signals | |
| JPH0983363A (ja) | Ａ／ｄ変換回路 | |
| US4924224A (en) | High-accuracy A/D converter | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| US4584560A (en) | Floating point digitizer | |
| JPH0446016B2 (ja) | ||
| JPH0526372B2 (ja) | ||
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JPH0345081A (ja) | ドリフト補正回路 | |
| KR900008271Y1 (ko) | A/d변환기의 에러 조정회로 | |
| SU1078607A1 (ru) | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| SU1332334A1 (ru) | Устройство дл оценки плотности веро тности случайного сигнала | |
| JP2611950B2 (ja) | 繰り返しパルスのレベル測定回路 | |
| JPH07117423B2 (ja) | センサ出力装置 | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| US20040130333A1 (en) | Rf power measurement | |
| JPS6333013A (ja) | アナログ／デイジタル変換器 | |
| JPH05175845A (ja) | Ａ／ｄ変換回路 | |
| JPS6014534B2 (ja) | オフセット補償方法及び回路 |