[go: up one dir, main page]

JP3369535B2 - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置

Info

Publication number
JP3369535B2
JP3369535B2 JP2000160080A JP2000160080A JP3369535B2 JP 3369535 B2 JP3369535 B2 JP 3369535B2 JP 2000160080 A JP2000160080 A JP 2000160080A JP 2000160080 A JP2000160080 A JP 2000160080A JP 3369535 B2 JP3369535 B2 JP 3369535B2
Authority
JP
Japan
Prior art keywords
capacitance
node
transistor
wiring
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000160080A
Other languages
English (en)
Other versions
JP2001202050A (ja
Inventor
茂雄 木子
秀彦 庄司
淳平 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000160080A priority Critical patent/JP3369535B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to EP03018998A priority patent/EP1376523A3/en
Priority to KR1020057012859A priority patent/KR100837970B1/ko
Priority to KR1020087015689A priority patent/KR100889095B1/ko
Priority to CNB008026106A priority patent/CN1241159C/zh
Priority to KR1020077013990A priority patent/KR100870337B1/ko
Priority to EP00971735A priority patent/EP1160756B1/en
Priority to DE60045531T priority patent/DE60045531D1/de
Priority to EP03018997A priority patent/EP1372131A3/en
Priority to KR10-2004-7003236A priority patent/KR20040029152A/ko
Priority to CNB2004100055087A priority patent/CN1305018C/zh
Priority to EP08167735A priority patent/EP2015282B1/en
Priority to KR10-2004-7003237A priority patent/KR20040029153A/ko
Priority to CNB2004100055072A priority patent/CN1326106C/zh
Priority to EP03018996A priority patent/EP1376522A3/en
Priority to PCT/JP2000/007713 priority patent/WO2001035383A1/ja
Priority to KR1020017008581A priority patent/KR20010101400A/ko
Priority to KR10-2004-7003235A priority patent/KR20040029151A/ko
Priority to CNB200410005502XA priority patent/CN1331104C/zh
Priority to US09/868,660 priority patent/US6633285B1/en
Priority to TW089123297A priority patent/TW494376B/zh
Publication of JP2001202050A publication Critical patent/JP2001202050A/ja
Application granted granted Critical
Publication of JP3369535B2 publication Critical patent/JP3369535B2/ja
Priority to US10/625,873 priority patent/US7142202B2/en
Priority to US10/625,557 priority patent/US7375722B2/en
Priority to US10/625,563 priority patent/US7138988B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • H02M7/4818—Resonant converters with means for adaptation of resonance frequency, e.g. by modification of capacitance or inductance of resonance circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、駆動パルスにより
容量性負荷を駆動するための駆動回路を用いたプラズマ
ディスプレイ装置に関するものである。
【０００２】
【従来の技術】容量性負荷を駆動する従来の駆動回路と
しては、例えば、プラズマディスプレイパネルのサステ
イン電極を駆動するサステインドライバが知られてい
る。
【０００３】図１３は、従来のサステインドライバの構
成を示す回路図である。図１３に示すように、サステイ
ンドライバ４００は、回収コンデンサＣ１１、回収コイ
ルＬ１１、スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，Ｓ
Ｗ２２およびダイオードＤ１１，Ｄ１２を含む。
【０００４】スイッチＳＷ１１は、電源端子Ｖ４とノー
ドＮ１１との間に接続され、スイッチＳＷ１２は、ノー
ドＮ１１と接地端子との間に接続されている。電源端子
Ｖ４には、電圧Ｖｓｕｓが印加される。ノードＮ１１
は、例えば４８０本のサステイン電極に接続され、図１
３では、複数のサステイン電極と接地端子との間の全容
量に相当するパネル容量Ｃｐが示されている。
【０００５】回収コンデンサＣ１１は、ノードＮ１３と
接地端子との間に接続されている。ノードＮ１３とノー
ドＮ１２との間にスイッチＳＷ２１およびダイオードＤ
１１が直列に接続され、ノードＮ１２とノードＮ１３と
の間にダイオードＤ１２およびスイッチＳＷ２２が直列
に接続されている。回収コイルＬ１１は、ノードＮ１２
とノードＮ１１との間に接続されている。
【０００６】図１４は、図１３のサステインドライバ４
００の維持期間の動作を示すタイミング図である。図１
４には、図１３のノードＮ１１の電圧およびスイッチＳ
Ｗ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示され
る。
【０００７】まず、期間Ｔａにおいて、スイッチＳＷ２
１がオンし、スイッチＳＷ１２がオフする。このとき、
スイッチＳＷ１１，ＳＷ２２はオフしている。これによ
り、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ
共振により、ノードＮ１１の電圧が緩やかに上昇する。
次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、
スイッチＳＷ１１がオンする。これにより、ノードＮ１
１の電圧が急激に上昇し、期間ＴｃではノードＮ１１の
電圧がＶｓｕｓに固定される。
【０００８】次に、期間Ｔｄでは、スイッチＳＷ１１が
オフし、スイッチＳＷ２２がオンする。これにより、回
収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振に
より、ノードＮ１１の電圧が緩やかに降下する。その
後、期間Ｔｅにおいて、スイッチＳＷ２２がオフし、ス
イッチＳＷ１２がオンする。これにより、ノードＮ１１
の電圧が急激に降下し、接地電位に固定される。上記の
動作を維持期間において繰り返し行うことにより、複数
のサステイン電極に周期的な維持パルスＰｓｕが印加さ
れる。
【０００９】上記のように、維持パルスＰｓｕの立ち上
がり部分および立ち下がり部分は、スイッチＳＷ２１ま
たはスイッチＳＷ２２の動作による期間Ｔａ，ＴｄのＬ
Ｃ共振部とスイッチＳＷ１１またはスイッチＳＷ１２の
オン動作による期間Ｔｂ，Ｔｅのエッジ部ｅ１，ｅ２と
で構成されている。
【００１０】
【発明が解決しようとする課題】上記のスイッチＳＷ１
１，ＳＷ１２，ＳＷ２１，ＳＷ２２は、通常、スイッチ
ング素子であるＦＥＴ（電界効果型トランジスタ）によ
り構成され、各ＦＥＴは寄生容量としてドレイン・ソー
ス間に容量を有し、各ＦＥＴに接続される配線は、イン
ダクタンス成分を有している。このため、スイッチＳＷ
１１等がオフからオンへ変化するときに、ドレイン・ソ
ース間の容量と配線のインダクタンス成分とによりＬＣ
共振が発生し、このＬＣ共振により不要な電磁波が輻射
される。
【００１１】また、上記の各ダイオードＤ１１，Ｄ１２
も、寄生容量としてアノード・カソード間に容量を有
し、各ダイオードに接続される配線も、インダクタンス
成分を有している。このため、スイッチＳＷ１１等がオ
フからオンへ変化するときに、アノード・カソード間の
容量と配線のインダクタンス成分とによりＬＣ共振が発
生し、このＬＣ共振により不要な電磁波が輻射される。
【００１２】さらに、各ＦＥＴのドレイン・ソース間の
容量および各ダイオードのアノード・カソード間の容量
と各配線のインダクタンス成分とが小さいため、ＬＣ共
振の共振周波数が高くなり、発生する電磁波の周波数も
高くなる。一方、電気用品取締法による不要輻射の規格
では、３０ＭＨｚ以上の高周波の電磁波に対する限度値
が定められている。したがって、このような高周波の電
磁波の輻射は、他の電子機器に電磁的な悪影響を及ぼす
恐れがあるため、この不要な高周波の電磁波の輻射を抑
制することが望まれる。
【００１３】本発明の目的は、不要な高周波の電磁波の
輻射を抑制することができるプラズマディスプレイ装置
を提供することである。
【００１４】
【課題を解決するための手段】（１）第１の発明第１の発明に係るプラズマディスプレイ装置は、第１の
電圧源に接続される第１のスイッチング手段と、第１の
スイッチング手段に接続される第１の配線手段と、第２
の電圧源に接続される第２のスイッチング手段と、第２
のスイッチング手段に接続される第２の配線手段と、第
１のスイッチング手段および第１の配線手段を介して第
１の電圧源の電位が印加される表示パネルとを備え、第
１の配線手段と第２の配線手段とは接続されるととも
に、第２のスイッチング手段と並列に第２の電圧源およ
び第２の配線手段に接続される周波数低減手段をさらに
備えるものである。
【００１５】本発明に係るプラズマディスプレイ装置に
おいては、第１の駆動手段の寄生容量と第１の配線手段
の配線インダクタンスとのＬＣ共振周波数が第２のスイ
ッチング手段と並列に接続される周波数低減手段により
低減される。その結果、ＬＣ共振により発生される電磁
波の周波数を低減することができ、不要な高周波の電磁
波の輻射を抑制することができる。
【００１６】（２）第２の発明第２の発明に係るプラズマディスプレイ装置は、第１の
発明に係るプラズマディスプレイ装置の構成において、
周波数低減手段は、第２のスイッチング手段の寄生容量
と第２のスイッチング手段に接続される第２の配線手段
のインダクタンス成分とのＬＣ共振の共振周波数を３０
ＭＨｚ未満に低減するものである。
【００１７】この場合、ＬＣ共振による共振周波数を３
０ＭＨｚ未満に低減しているので、３０ＭＨｚ以上の周
波数の電磁波の輻射を抑制することができる。
【００１８】（３）第３の発明第３の発明に係るプラズマディスプレイ装置は、第１の
電圧源に接続される第１のスイッチング手段と、第１の
スイッチング手段に接続される第１の配線手段と、第２
の電圧源に接続される第２のスイッチング手段と、第２
のスイッチング手段に接続される第２の配線手段と、第
２のスイッチング手段および第２の配線手段を介して第
２の電圧源の電位が印加される表示パネルとを備え、第
１の配線手段と第２の配線手段とは接続されるととも
に、第１のスイッチング手段と並列に第１の電圧源およ
び第１の配線手段に接続される周波数低減手段をさらに
備えるものである。
【００１９】本発明に係るプラズマディスプレイ装置に
おいては、第２の駆動手段の寄生容量と第２の配線手段
の配線インダクタンスとのＬＣ共振周波数が第１のスイ
ッチング手段と並列に接続される周波数低減手段により
低減される。その結果、ＬＣ共振により発生される電磁
波の周波数を低減することができ、不要な高周波の電磁
波の輻射を抑制することができる。
【００２０】（４）第４の発明第４の発明に係るプラズマディスプレイ装置は、第３の
発明に係るプラズマディスプレイ装置の構成において、
周波数低減手段は、第１のスイッチング手段の寄生容量
と第１のスイッチング手段に接続される第１の配線手段
のインダクタンス成分とのＬＣ共振の共振周波数を３０
ＭＨｚ未満に低減するものである。
【００２１】この場合、ＬＣ共振による共振周波数を３
０ＭＨｚ未満に低減しているので、３０ＭＨｚ以上の周
波数の電磁波の輻射を抑制することができる。
【００２２】（５）第５の発明第５の発明に係るプラズマディスプレイ装置は、第１〜
第４のいずれかの発明に係るプラズマディスプレイ装置
の構成において、周波数低減手段は容量性素子を含むも
のである。
【００２３】この場合、スイッチング手段の寄生容量に
並列に容量性素子の容量が付加されることにより、ＬＣ
共振の共振周波数が低減される。
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【発明の実施の形態】以下、本発明による駆動回路の一
例として、プラズマディスプレイ装置に用いられるサス
テインドライバについて説明する。なお、本発明の駆動
回路は、容量性負荷を駆動するものであれば、他の装置
にも同様に適用することができ、たとえば、プラズマデ
ィスプレイパネル、液晶ディスプレイ、エレクトロルミ
ネッセンスディスプレイ等の表示装置の駆動回路に適用
できる。また、本発明の駆動回路をプラズマディスプレ
イパネルに用いる場合は、ＡＣ型、ＤＣ型等のいずれの
プラズマディスプレイパネルの駆動回路にも適用でき、
アドレス電極、サステイン電極およびスキャン電極のい
ずれの駆動回路にも適用できるが、サステイン電極およ
びスキャン電極の駆動回路に好適に用いることができ
る。
【００４５】図１は、本発明の第１の実施の形態による
サステインドライバを用いたプラズマディスプレイ装置
の構成を示すブロック図である。
【００４６】図１のプラズマディスプレイ装置は、ＰＤ
Ｐ（プラズマディスプレイパネル）１、データドライバ
２、スキャンドライバ３、複数のスキャンドライバＩＣ
（回路）３ａおよびサステインドライバ４を含む。
【００４７】ＰＤＰ１は、複数のアドレス電極（データ
電極）１１、複数のスキャン電極（走査電極）１２およ
び複数のサステイン電極（維持電極）１３を含む。複数
のアドレス電極１１は、画面の垂直方向に配列され、複
数のスキャン電極１２および複数のサステイン電極１３
は、画面の水平方向に配列されている。また、複数のサ
ステイン電極１３は、共通に接続されている。アドレス
電極１１、スキャン電極１２およびサステイン電極１３
の各交点には、放電セルが形成され、各放電セルが画面
上の画素を構成する。
【００４８】データドライバ２は、ＰＤＰ１の複数のア
ドレス電極１１に接続されている。複数のスキャンドラ
イバＩＣ３ａは、スキャンドライバ３に接続されてい
る。各スキャンドライバＩＣ３ａには、ＰＤＰ１の複数
のスキャン電極１２が接続されている。サステインドラ
イバ４は、ＰＤＰ１の複数のサステイン電極１３に接続
されている。
【００４９】データドライバ２は、書き込み期間におい
て、画像データに応じてＰＤＰ１の該当するアドレス電
極１１に書き込みパルスを印加する。複数のスキャンド
ライバＩＣ３ａは、スキャンドライバ３により駆動さ
れ、書き込み期間において、シフトパルスＳＨを垂直走
査方向にシフトしつつＰＤＰ１の複数のスキャン電極１
２に書き込みパルスを順に印加する。これにより、該当
する放電セルにおいてアドレス放電が行われる。
【００５０】また、複数のスキャンドライバＩＣ３ａ
は、維持期間において、周期的な維持パルスをＰＤＰ１
の複数のスキャン電極１２に印加する。一方、サステイ
ンドライバ４は、維持期間において、ＰＤＰ１の複数の
サステイン電極１３にスキャン電極１２の維持パルスに
対して１８０°位相のずれた維持パルスを同時に印加す
る。これにより、該当する放電セルにおいて維持放電が
行われる。
【００５１】図２は、図１のＰＤＰ１におけるスキャン
電極１２およびサステイン電極１３の駆動電圧の一例を
示すタイミング図である。
【００５２】初期化および書き込み期間には、複数のス
キャン電極１２に初期化パルス（セットアップパルス）
Ｐｓｅｔが同時に印加される。その後、複数のスキャン
電極１２に書き込みパルスＰｗが順に印加される。これ
により、ＰＤＰ１の該当する放電セルにおいてアドレス
放電が起こる。
【００５３】次に、維持期間において、複数のスキャン
電極１２に維持パルスＰｓｃが周期的に印加され、複数
のサステイン電極１３に維持パルスＰｓｕが周期的に印
加される。維持パルスＰｓｕの位相は、維持パルスＰｓ
ｃの位相に対して１８０°ずれている。これにより、ア
ドレス放電に続いて維持放電が起こる。
【００５４】次に、図１に示すサステインドライバ４に
ついて説明する。図３は、図１に示すサステインドライ
バ４の構成を示す回路図である。
【００５５】図３のサステインドライバ４は、スイッチ
ング素子であるｎチャネル型のＦＥＴ（電界効果型トラ
ンジスタ、以下トランジスタと称す）Ｑ１〜Ｑ４、コン
デンサＣ１，Ｃ２、回収コンデンサＣｒ、回収コイルＬ
およびダイオードＤ１，Ｄ２を含む。
【００５６】トランジスタＱ１は、一端が電源端子Ｖ１
に接続され、他端が配線Ｌ１を介してノードＮ１に接続
され、ゲートには制御信号Ｓ１が入力される。トランジ
スタＱ１は、寄生容量としてドレイン・ソース間の容量
ＣＰ１を有し、トランジスタＱ１のドレイン・ソース間
には、コンデンサＣ１が並列に接続される。電源端子Ｖ
１には、電圧Ｖｓｕｓが印加される。
【００５７】トランジスタＱ２は、一端が配線Ｌ２を介
してノードＮ１に接続され、他端が接地端子に接続さ
れ、ゲートには制御信号Ｓ２が入力される。トランジス
タＱ２は、寄生容量としてドレイン・ソース間の容量Ｃ
Ｐ２を有し、トランジスタＱ２のドレイン・ソース間に
は、コンデンサＣ２が並列に接続される。
【００５８】ノードＮ１は、例えば４８０本のサステイ
ン電極１３に接続されているが、図３では、複数のサス
テイン電極１３と接地端子との間の全容量に相当するパ
ネル容量Ｃｐが示されている。
【００５９】回収コンデンサＣｒは、ノードＮ３と接地
端子との間に接続されている。トランジスタＱ３および
ダイオードＤ１は、ノードＮ３とノードＮ２との間に直
列に接続されている。ダイオードＤ２およびトランジス
タＱ４は、ノードＮ２とノードＮ３との間に直列に接続
されている。トランジスタＱ３のゲートには、制御信号
Ｓ３が入力され、トランジスタＱ４のゲートには制御信
号Ｓ４が入力される。回収コイルＬはノードＮ２とノー
ドＮ１との間に接続されている。
【００６０】本実施の形態では、トランジスタＱ１，Ｑ
２が電気素子、スイッチング手段および維持パルス用ス
イッチング手段に相当し、配線Ｌ１，Ｌ２が配線手段に
相当し、コンデンサＣ１，Ｃ２が周波数低減手段に相当
し、電源端子Ｖ１および接地端子が電圧源に相当する。
また、トランジスタＱ１が第１のスイッチング手段に相
当し、トランジスタＱ２が第２のスイッチング手段に相
当し、配線Ｌ１が第１の配線手段に相当し、配線Ｌ２が
第２の配線手段に相当し、コンデンサＣ１が第１の容量
性素子に相当し、コンデンサＣ２が第２の容量性素子に
相当し、電源端子Ｖ１が第１の電圧源に相当し、接地端
子が第２の電圧源に相当する。
【００６１】次に、上記のように構成されたサステイン
ドライバ４の維持期間の動作について説明する。
【００６２】まず、制御信号Ｓ２がローレベルになりト
ランジスタＱ２がオフし、制御信号Ｓ３がハイレベルに
なりトランジスタＱ３がオンする。このとき、制御信号
Ｓ１はローレベルにありトランジスタＱ１はオフし、制
御信号Ｓ４はローレベルにありトランジスタＱ４はオフ
している。したがって、回収コンデンサＣｒがトランジ
スタＱ３およびダイオードＤ１を介して回収コイルＬに
接続され、回収コイルＬおよびパネル容量ＣｐによるＬ
Ｃ共振によりノードＮ１の電圧が滑らかに上昇する。こ
のとき、回収コンデンサＣｒの電荷がトランジスタＱ
３、ダイオードＤ１および回収コイルＬを介してパネル
容量Ｃｐへ放出される。
【００６３】また、このとき、トランジスタＱ３、ダイ
オードＤ１および回収コイルＬを介して流れる電流は、
パネル容量Ｃｐに流入するだけでなく、配線Ｌ１を介し
てトランジスタＱ１のドレイン・ソース間の容量ＣＰ１
およびコンデンサＣ１を流れるとともに、配線Ｌ２を介
してトランジスタＱ２のドレイン・ソース間の容量ＣＰ
２およびコンデンサＣ２にも流れる。このため、配線Ｌ
１，Ｌ２の各インダクタンス成分とトランジスタＱ１，
Ｑ２の各ドレイン・ソース間の容量ＣＰ１，ＣＰ２およ
びコンデンサＣ１，Ｃ２によりＬＣ共振が発生する。
【００６４】しかしながら、本実施の形態では、このＬ
Ｃ共振に寄与する容量は、ドレイン・ソース間の容量Ｃ
Ｐ１，ＣＰ２とコンデンサＣ１，Ｃ２とをそれぞれ加算
した容量となるため、その共振周波数はドレイン・ソー
ス間の容量ＣＰ１，ＣＰ２のみによる共振周波数よりも
低減される。具体的には、ＬＣ共振の共振周波数が３０
ＭＨｚ未満になるように、各コンデンサＣ１，Ｃ２の容
量を各トランジスタＱ１，Ｑ２のドレイン・ソース間の
容量ＣＰ１，ＣＰ２に対して、例えば約５〜１０倍に設
定している。
【００６５】ここで、一例として、２０００ｐＦのコン
デンサをＦＥＴのドレイン・ソース間に並列に接続した
場合のドレイン・ソース間の容量とドレイン・ソース間
の電圧との関係について説明する。図４は、２０００ｐ
ＦのコンデンサをＦＥＴに並列に接続した場合と接続し
ない場合のドレイン・ソース間の容量Ｃｄｓ（ｐＦ）と
ドレイン・ソース間の電圧Ｖｄｓ（Ｖ）との関係を示す
図である。図４では、ＦＥＴのドレイン・ソース間にコ
ンデンサを接続していない場合を破線で示し、２０００
ｐＦのコンデンサを並列に接続した場合を実線で示して
いる。
【００６６】図４に示すように、２０００ｐＦのコンデ
ンサがＦＥＴのドレイン・ソース間に並列に接続される
と、接続しない場合に比べてドレイン・ソース間の容量
Ｃｄｓが増加することがわかる。本実施の形態の場合、
図３に示すトランジスタＱ１，Ｑ２のドレイン・ソース
間の電圧Ｖｄｓが約２００Ｖであるので、２０００ｐＦ
のコンデンサを各トランジスタＱ１，Ｑ２のドレイン・
ソース間に並列に接続することにより、各トランジスタ
Ｑ１，Ｑ２のドレイン・ソース間の容量Ｃｄｓがコンデ
ンサを接続しない場合に対して約１０倍程度増加するこ
とがわかる。
【００６７】上記のように、トランジスタＱ１，Ｑ２の
ドレイン・ソース間にコンデンサＣ１，Ｃ２を並列に接
続することにより、トランジスタＱ３がオフからオンへ
変化したときに発生する、配線Ｌ１，Ｌ２のインダクタ
ンス成分とトランジスタＱ１，Ｑ２のドレイン・ソース
間の容量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２と
によるＬＣ共振の共振周波数が３０ＭＨｚ未満となり、
３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００６８】次に、制御信号Ｓ１がハイレベルになりト
ランジスタＱ１がオンし、制御信号Ｓ３がローレベルに
なりトランジスタＱ３がオフする。したがって、ノード
Ｎ１が電源端子Ｖ１に接続され、ノードＮ１の電圧が急
激に上昇し、電圧Ｖｓｕｓに固定される。
【００６９】このとき、電源端子Ｖ１からトランジスタ
Ｑ１を介して流れる電流は、パネル容量Ｃｐに流入する
だけでなく、配線Ｌ１，Ｌ２を介してトランジスタＱ２
のドレイン・ソース間の容量ＣＰ２およびコンデンサＣ
２にも流入する。このため、配線Ｌ１，Ｌ２のインダク
タンス成分とトランジスタＱ２のドレイン・ソース間の
容量ＣＰ２およびコンデンサＣ２によりＬＣ共振が発生
する。
【００７０】この場合も、上記と同様に、このＬＣ共振
に寄与する容量がドレイン・ソース間の容量ＣＰ２とコ
ンデンサＣ２とを加算した容量となるので、トランジス
タＱ１がオフからオンへ変化したときに発生する、配線
Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ２の
ドレイン・ソース間の容量ＣＰ２およびコンデンサＣ２
によるＬＣ共振の共振周波数が３０ＭＨｚ未満となり、
３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００７１】次に、制御信号Ｓ１がローレベルになりト
ランジスタＱ１がオフし、制御信号Ｓ４がハイレベルに
なりトランジスタＱ４がオンする。したがって、回収コ
ンデンサＣｒがダイオードＤ２およびトランジスタＱ４
を介して回収コイルＬに接続され、回収コイルＬおよび
パネル容量ＣｐによるＬＣ共振によりノードＮ１の電圧
が緩やかに降下する。このとき、パネル容量Ｃｐに蓄え
られた電荷は、回収コイルＬ、ダイオードＤ２およびト
ランジスタＱ４を介して回収コンデンサＣｒに蓄えら
れ、電荷の回収が行われる。
【００７２】また、このとき、パネル容量Ｃｐから流れ
る電流は、回収コイルＬ、ダイオードＤ２およびトラン
ジスタＱ４を介して回収コンデンサＣｒへ流入するだけ
でなく、配線Ｌ１，Ｌ２を介してトランジスタＱ１，Ｑ
２のドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコ
ンデンサＣ１，Ｃ２へも流れる。このため、配線Ｌ１，
Ｌ２のインダクタンス成分とトランジスタＱ１，Ｑ２の
ドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコンデ
ンサＣ１，Ｃ２によりＬＣ共振が発生する。
【００７３】この場合も、上記と同様に、このＬＣ共振
に寄与する容量がドレイン・ソース間の容量ＣＰ１，Ｃ
Ｐ２とコンデンサＣ１，Ｃ２とをそれぞれ加算した容量
となるので、トランジスタＱ４がオフからオンへ変化し
たときに発生する、配線Ｌ１，Ｌ２のインダクタンス成
分とトランジスタＱ１，Ｑ２のドレイン・ソース間の容
量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２によるＬ
Ｃ共振の共振周波数が３０ＭＨｚ未満となり、３０ＭＨ
ｚ以上の不要な電磁波の輻射が抑制される。
【００７４】次に、制御信号Ｓ２がハイレベルになりト
ランジスタＱ２がオンし、制御信号Ｓ４がローレベルに
なりトランジスタＱ４がオフする。したがって、ノード
Ｎ１が接地端子に接続され、ノードＮ１の電圧が急激に
降下し、接地電位に固定される。
【００７５】このとき、トランジスタＱ２を介して接地
端子へ流れる電流は、パネル容量Ｃｐから流入するだけ
でなく、配線Ｌ１，Ｌ２を介してトランジスタＱ１のド
レイン・ソース間の容量ＣＰ１およびコンデンサＣ１か
らも流入する。このため、配線Ｌ１，Ｌ２のインダクタ
ンス成分とトランジスタＱ１のドレイン・ソース間の容
量ＣＰ１およびコンデンサＣ１によりＬＣ共振が発生す
る。
【００７６】この場合も、上記と同様に、このＬＣ共振
に寄与する容量がドレイン・ソース間の容量ＣＰ１とコ
ンデンサＣ１とを加算した容量となるので、トランジス
タＱ２がオフからオンへ変化したときに発生する、配線
Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ１の
ドレイン・ソース間の容量ＣＰ１およびコンデンサＣ１
によるＬＣ共振の共振周波数も、３０ＭＨｚ未満とな
り、３０ＭＨｚ以上の不要な電磁波の輻射が抑制され
る。
【００７７】上記の動作を維持期間において繰り返し行
うことにより、図１４に示す従来の維持パルスＰｓｕと
同様の波形を有する維持パルスＰｓｕが複数のサステイ
ン電極１３に周期的に印加されるとともに、３０ＭＨｚ
以上の不要な電磁波の輻射が抑制される。
【００７８】次に、上記のようにトランジスタＱ１，Ｑ
２にコンデンサＣ１，Ｃ２を並列に接続した場合の電磁
波の輻射レベルの低減効果について説明する。図５は、
図１に示すプラズマディスプレイ装置から放出される電
磁波の輻射レベルと周波数との関係を示す図である。図
５では、コンデンサＣ１，Ｃ２をトランジスタＱ１，Ｑ
２のドレイン・ソース間に並列に接続した場合を実線で
示し、コンデンサＣ１，Ｃ２を接続していない場合を破
線で示す。
【００７９】図５に示すように、コンデンサＣ１，Ｃ２
を接続していない場合、電磁波の輻射レベルは３０ＭＨ
ｚより高い周波数ｆ０でピークを取り、３０ＭＨｚ以上
の電磁波の輻射レベルが高くなっていることがわかる。
一方、コンデンサＣ１，Ｃ２をトランジスタＱ１，Ｑ２
のドレイン・ソース間に並列に接続した場合、共振周波
数がｆ０からｆ１へ低減され、３０ＭＨｚより低い周波
数ｆ１でピークを取るようになる。したがって、３０Ｍ
Ｈｚ以上の電磁波の輻射レベルが十分に低減され、３０
ＭＨｚ以上の不要な電磁波の輻射を十分に抑制できるこ
とがわかる。
【００８０】上記のように、本実施の形態では、コンデ
ンサＣ１，Ｃ２がトランジスタＱ１，Ｑ２のドレイン・
ソース間に並列に接続されているので、トランジスタＱ
１〜Ｑ４がオフからオンへ変化したときに発生するＬＣ
共振の共振周波数を３０ＭＨｚ未満の低い周波数へ移動
させることができる。したがって、３０ＭＨｚ以上の高
周波の電磁波の輻射を抑制することができる。
【００８１】次に、図１に示すサステインドライバ４と
して用いられる他のサステインドライバについて説明す
る。図６は、本発明の第２の実施の形態によるサステイ
ンドライバの構成を示す回路図である。
【００８２】図６に示すサステインドライバ４ａと図３
に示すサステインドライバ４とで異なる点は、コンデン
サＣ１，Ｃ２が省略され、トランジスタＱ３，Ｑ４に並
列に接続されるコンデンサＣ３，Ｃ４が付加された点で
あり、その他の点は図３に示すサステインドライバ４と
同様であるので、同一部分には同一符号を付し、以下詳
細な説明を省略する。
【００８３】図６に示すように、コンデンサＣ３は、ト
ランジスタＱ３のドレイン・ソース間に並列に接続さ
れ、コンデンサＣ４は、トランジスタＱ４のドレイン・
ソース間に並列に接続される。トランジスタＱ３の一端
は、配線Ｌ３を介してノードＮ３に接続され、トランジ
スタＱ４の一端は、配線Ｌ４を介してノードＮ３に接続
されている。なお、配線Ｌ３および配線Ｌ４は、トラン
ジスタＱ３およびトランジスタＱ４のドレイン・ソース
間の配線全体を指している。トランジスタＱ３は、寄生
容量としてドレイン・ソース間の容量ＣＰ３を有し、ト
ランジスタＱ４は、寄生容量としてドレイン・ソース間
の容量ＣＰ４を有する。ダイオードＤ１は、寄生容量と
してアノード・カソード間の容量ＣＰ５を有し、ダイオ
ードＤ２は、寄生容量としてアノード・カソード間の容
量ＣＰ６を有する。
【００８４】本実施の形態では、トランジスタＱ３，Ｑ
４が電気素子、スイッチング手段および維持パルス用ス
イッチング手段に相当し、配線Ｌ３，Ｌ４が配線手段に
相当し、コンデンサＣ３，Ｃ４が周波数低減手段に相当
し、回収コイルＬがインダクタンス素子に相当し、回収
コンデンサＣｒが回収用容量性素子に相当し、ダイオー
ドＤ１，Ｄ２が一方向性導通素子、トランジスタＱ３，
Ｑ４がスイッチング素子に相当する。
【００８５】次に、上記のように構成されたサステイン
ドライバ４ａの維持期間の動作について説明する。図７
は、図６に示すサステインドライバ４ａの維持期間の動
作を説明するためのタイミング図である。図７には、ト
ランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４
およびノードＮ１〜Ｎ３の各電圧が示される。なお、図
６に示すサステインドライバ４ａの基本的な動作は、図
３に示すサステインドライバ４と同様であるので、ＬＣ
共振の発生メカニズム等の異なる点についてのみ以下詳
細に説明する。
【００８６】まず、トランジスタＱ４のドレイン・ソー
ス間の容量ＣＰ４および配線Ｌ４のインダクタンス成分
によるＬＣ共振は、トランジスタＱ４がオフ状態にあ
り、かつ、トランジスタＱ４のドレイン・ソース間に急
激な電圧変化が生じる場合に発生する。具体的には、図
７に示す時刻ｔ１，ｔ２においてドレイン・ソース間の
容量ＣＰ４および配線Ｌ４のインダクタンス成分による
ＬＣ共振が発生する。
【００８７】時刻ｔ１の場合、制御信号Ｓ３がハイレベ
ルになりトランジスタＱ３がオンし、ノードＮ２の電位
が０ＶからノードＮ３の電位約Ｖｓｕｓ／２に立ち上が
る瞬間に、ＬＣ共振が発生する。このとき、ダイオード
Ｄ２のアノード・カソード間の容量ＣＰ６、トランジス
タＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ
４を介して高周波の電流がノードＮ２からノードＮ３に
向かって流れようとする。このため、トランジスタＱ４
のドレイン・ソース間の容量ＣＰ４および配線Ｌ４のイ
ンダクタンス成分により高周波のＬＣ共振が発生し、高
周波の電磁波として輻射される。
【００８８】また、時刻ｔ２の場合、ノードＮ１の電位
が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振に
よりピーク電圧から下がり始め、回収コイルＬに流れる
電流の方向がノードＮ１からノードＮ２へと逆転する
と、ダイオードＤ１が非導通となるために、電流は経路
を断たれ、ノードＮ２の電位は、急激にノードＮ１の電
位に向かって上昇する。このとき、ダイオードＤ１のア
ノード・カソード間の容量ＣＰ５等のノードＮ２に接続
されている浮遊容量および回収コイルＬによるＬＣ共振
を発生し、ノードＮ２の電位がリンギングしながら上昇
する瞬間に、高周波のＬＣ共振が発生する。
【００８９】このとき、ダイオードＤ２はオンし、トラ
ンジスタＱ４のドレイン・ソース間の容量ＣＰ４および
配線Ｌ４を介して高周波の電流がノードＮ２からノード
Ｎ３に向かって流れようとする。このため、トランジス
タＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ
４のインダクタンス成分により高周波のＬＣ共振が発生
し、高周波の電磁波として輻射される。
【００９０】しかしながら、本実施の形態では、トラン
ジスタＱ４に並列にコンデンサＣ４が接続されているた
め、トランジスタＱ４のドレイン・ソース間の容量ＣＰ
４および配線Ｌ４のインダクタンス成分によるＬＣ共振
に寄与する容量は、トランジスタＱ４のドレイン・ソー
ス間の容量ＣＰ４とコンデンサＣ４とを加算した容量と
なるため、その共振周波数はドレイン・ソース間の容量
ＣＰ４のみによる共振周波数よりも低減される。具体的
には、このＬＣ共振の共振周波数が３０ＭＨｚ未満にな
るように、コンデンサＣ４の容量が設定され、３０ＭＨ
ｚ以上の不要の電磁波の輻射を抑制している。
【００９１】次に、トランジスタＱ３のドレイン・ソー
ス間の容量ＣＰ３および配線Ｌ３のインダクタンス成分
によるＬＣ共振は、トランジスタＱ３がオフ状態にあ
り、かつ、トランジスタＱ３のドレイン・ソース間に急
激な電圧変化が生じる場合に発生する。具体的には、図
７に示す時刻ｔ３，ｔ４においてドレイン・ソース間の
容量ＣＰ３および配線Ｌ３のインダクタンス成分による
ＬＣ共振が発生する。
【００９２】時刻ｔ３の場合、維持パルスＰｓｕの立ち
上がり時の電力回収期間が終了して制御信号Ｓ１がハイ
レベルになりトランジスタＱ１がオンし、電源端子Ｖ１
の電圧ＶｓｕｓがノードＮ２に印加されている状態か
ら、制御信号Ｓ４がハイレベルになりトランジスタＱ４
がオンし、ノードＮ２の電位がＶｓｕｓからノードＮ３
の電位約Ｖｓｕｓ／２に立ち下がる瞬間に、ＬＣ共振が
発生する。
【００９３】このとき、配線Ｌ３、トランジスタＱ３の
ドレイン・ソース間の容量ＣＰ３およびダイオードＤ１
のアノード・カソード間の容量ＣＰ５を介して高周波の
電流がノードＮ３からノードＮ２に向かって流れようと
する。このため、トランジスタＱ３のドレイン・ソース
間の容量ＣＰ３および配線Ｌ３のインダクタンス成分に
より高周波のＬＣ共振が発生し、高周波の電磁波として
輻射される。
【００９４】また、時刻ｔ４の場合、維持パルスＰｓｕ
の立ち下がり時の電力回収期間が終了し、回収コイルＬ
に流れる電流の方向がノードＮ２からノードＮ１へと逆
転すると、ダイオードＤ２が非導通となるために、電流
は経路を断たれ、ノードＮ２の電位は、急激にノードＮ
１の電位に向かって降下する。このとき、ダイオードＤ
２のアノード・カソード間の容量ＣＰ６等のノードＮ２
に接続されている浮遊容量および回収コイルＬによるＬ
Ｃ共振を発生し、ノードＮ２の電位がリンギングしなが
ら下降する瞬間に、高周波のＬＣ共振が発生する。
【００９５】このとき、ダイオードＤ１はオンし、配線
Ｌ３およびトランジスタＱ３のドレイン・ソース間の容
量ＣＰ３を介して高周波の電流がノードＮ３からノード
Ｎ２に向かって流れようとする。このため、トランジス
タＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌ
３のインダクタンス成分により高周波のＬＣ共振が発生
し、高周波の電磁波として輻射される。
【００９６】しかしながら、本実施の形態では、トラン
ジスタＱ３に並列にコンデンサＣ３が接続されているた
め、トランジスタＱ３のドレイン・ソース間の容量ＣＰ
３および配線Ｌ３のインダクタンス成分によるＬＣ共振
に寄与する容量は、トランジスタＱ３のドレイン・ソー
ス間の容量ＣＰ３とコンデンサＣ３とを加算した容量と
なるため、その共振周波数はドレイン・ソース間の容量
ＣＰ３のみによる共振周波数よりも低減される。具体的
には、このＬＣ共振の共振周波数が３０ＭＨｚ未満にな
るように、コンデンサＣ３の容量が設定され、３０ＭＨ
ｚ以上の不要の電磁波の輻射を抑制している。
【００９７】上記のように、本実施の形態でも、コンデ
ンサＣ３，Ｃ４がトランジスタＱ３，Ｑ４のドレイン・
ソース間に並列に接続されているので、配線Ｌ３，Ｌ４
のインダクタンス成分とトランジスタＱ３，Ｑ４のドレ
イン・ソース間の容量ＣＰ３，ＣＰ４により発生するＬ
Ｃ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移
動させることができる。したがって、３０ＭＨｚ以上の
高周波の電磁波の輻射を抑制することができる。
【００９８】図８は、本発明の第３の実施の形態による
サステインドライバの構成を示す回路図である。
【００９９】図８に示すサステインドライバ４ｂと図３
に示すサステインドライバ４とで異なる点は、コンデン
サＣ１，Ｃ２が省略され、ダイオードＤ１，Ｄ２に並列
に接続されるコンデンサＣ５，Ｃ６が付加された点であ
り、その他の点は図３に示すサステインドライバ４と同
様であるので、同一部分には同一符号を付し、以下詳細
な説明を省略する。
【０１００】図８に示すように、コンデンサＣ５は、ダ
イオードＤ１のアノード・カソード間に並列に接続さ
れ、コンデンサＣ６は、ダイオードＤ２のアノード・カ
ソード間に並列に接続される。ダイオードＤ１のカソー
ドは、配線Ｌ５を介してノードＮ２に接続され、ダイオ
ードＤ２のアノードは、配線Ｌ６を介してノードＮ２に
接続されている。ダイオードＤ１は、寄生容量としてア
ノード・カソード間の容量ＣＰ５を有し、ダイオードＤ
２は、寄生容量としてアノード・カソード間の容量ＣＰ
６を有する。なお、トランジスタＱ３，Ｑ４も第２の実
施の形態と同様に寄生容量ＣＰ３，ＣＰ４を有してい
る。
【０１０１】本実施の形態では、ダイオードＤ１，Ｄ２
が電気素子、スイッチング手段および維持パルス用スイ
ッチング手段に相当し、配線Ｌ５，Ｌ６が配線手段に相
当し、コンデンサＣ５，Ｃ６が周波数低減手段に相当
し、回収コイルＬがインダクタンス素子に相当し、回収
コンデンサＣｒが回収用容量性素子に相当し、ダイオー
ドＤ１，Ｄ２が一方向性導通素子、トランジスタＱ３，
Ｑ４がスイッチング素子に相当する。
【０１０２】次に、上記のように構成されたサステイン
ドライバ４ｂの維持期間の動作について説明する。な
お、図８に示すサステインドライバ４ｂの基本的な動作
は、図３および図６に示すサステインドライバ４，４ａ
と同様であるので、ＬＣ共振の発生メカニズム等の異な
る点についてのみ以下詳細に説明する。
【０１０３】まず、ダイオードＤ１のアノード・カソー
ド間の容量ＣＰ５および配線Ｌ５のインダクタンス成分
によるＬＣ共振は、ダイオードＤ１がオフ状態にあり、
かつ、ダイオードＤ１のアノード・カソード間に急激な
電圧変化が生じる場合に発生する。具体的には、図７に
示す時刻ｔ２，ｔ３においてアノード・カソード間の容
量ＣＰ５および配線Ｌ５のインダクタンス成分によるＬ
Ｃ共振が発生する。
【０１０４】時刻ｔ２の場合、制御信号Ｓ３がハイレベ
ルになりトランジスタＱ３がオンし、ノードＮ２の電位
がノードＮ３の電位約Ｖｓｕｓ／２と同じ電位になって
いる状態から、ノードＮ１の電位が回収コイルＬおよび
パネル容量ＣｐによるＬＣ共振によりピーク電圧から下
がり始め、回収コイルＬに流れる電流の方向がノードＮ
１からノードＮ２へと逆転すると、ダイオードＤ１が非
導通となるために、電流は経路を断たれ、ノードＮ２の
電位は、急激にノードＮ１の電位に向かって上昇する。
このとき、ダイオードＤ１のアノード・カソード間の容
量ＣＰ５等のノードＮ２に接続されている浮遊容量およ
び回収コイルＬによるＬＣ共振を発生し、ノードＮ２の
電位がリンギングしながら上昇する瞬間に、高周波のＬ
Ｃ共振が発生する。
【０１０５】このとき、ダイオードＤ１は逆バイアスの
状態にありオフされているが、トランジスタＱ３はオン
しているため、配線Ｌ５およびダイオードＤ１のアノー
ド・カソード間の容量ＣＰ５を介して高周波の電流がノ
ードＮ２からノードＮ３に向かって流れようとする。こ
のため、ダイオードＤ１のアノード・カソード間の容量
ＣＰ５および配線Ｌ５のインダクタンス成分により高周
波のＬＣ共振が発生し、高周波の電磁波として輻射され
る。
【０１０６】また、時刻ｔ３の場合、維持パルスＰｓｕ
の立ち上がり時の電力回収期間が終了して制御信号Ｓ１
がハイレベルになりトランジスタＱ１がオンし、電源端
子Ｖ１の電圧ＶｓｕｓがノードＮ２に印加されている状
態から、制御信号Ｓ４がハイレベルになりトランジスタ
Ｑ４がオンし、ノードＮ２の電位がＶｓｕｓからノード
Ｎ３の電位約Ｖｓｕｓ／２に立ち下がる瞬間に、ＬＣ共
振が発生する。
【０１０７】このとき、トランジスタＱ３のドレイン・
ソース間の容量ＣＰ３、ダイオードＤ１のアノード・カ
ソード間の容量ＣＰ５および配線Ｌ５を介して高周波の
電流がノードＮ３からノードＮ２に向かって流れようと
する。このため、ダイオードＤ１のアノード・カソード
間の容量ＣＰ５および配線Ｌ５のインダクタンス成分に
より高周波のＬＣ共振が発生し、高周波の電磁波として
輻射される。
【０１０８】しかしながら、本実施の形態では、ダイオ
ードＤ１に並列にコンデンサＣ５が接続されているた
め、ダイオードＤ１のアノード・カソード間の容量ＣＰ
５および配線Ｌ５のインダクタンス成分によるＬＣ共振
に寄与する容量は、ダイオードＤ１のアノード・カソー
ド間の容量ＣＰ５とコンデンサＣ５とを加算した容量と
なるため、その共振周波数はアノード・カソード間の容
量ＣＰ５のみによる共振周波数よりも低減される。具体
的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満に
なるように、コンデンサＣ５の容量が設定され、３０Ｍ
Ｈｚ以上の不要の電磁波の輻射を抑制している。
【０１０９】次に、ダイオードＤ２のアノード・カソー
ド間の容量ＣＰ６および配線Ｌ６のインダクタンス成分
によるＬＣ共振は、ダイオードＤ２がオフ状態にあり、
かつ、ダイオードＤ２のアノード・カソード間に急激な
電圧変化が生じる場合に発生する。具体的には、図７に
示す時刻ｔ１，ｔ４においてアノード・カソード間の容
量ＣＰ６および配線Ｌ６のインダクタンス成分によるＬ
Ｃ共振が発生する。
【０１１０】時刻ｔ１の場合、制御信号Ｓ３がハイレベ
ルになりトランジスタＱ３がオンし、ノードＮ２の電位
が０ＶからノードＮ３の電位約Ｖｓｕｓ／２に立ち上が
る瞬間に、ＬＣ共振が発生する。このとき、配線Ｌ６、
ダイオードＤ２のアノード・カソード間の容量ＣＰ６お
よびトランジスタＱ４のドレイン・ソース間の容量ＣＰ
４を介して高周波の電流がノードＮ２からノードＮ３に
向かって流れようとする。このため、ダイオードＤ２の
アノード・カソード間の容量ＣＰ６および配線Ｌ６のイ
ンダクタンス成分により高周波のＬＣ共振が発生し、高
周波の電磁波として輻射される。
【０１１１】また、時刻ｔ４の場合、維持パルスＰｓｕ
の立ち下がり時の電力回収期間が終了し、回収コイルＬ
に流れる電流の方向がノードＮ２からノードＮ１へと逆
転すると、ダイオードＤ２が非導通となるために、電流
は経路を断たれ、ノードＮ２の電位は、急激にノードＮ
１の電位に向かって降下する。このとき、ダイオードＤ
２のアノード・カソード間の容量ＣＰ６等のノードＮ２
に接続されている浮遊容量および回収コイルＬによるＬ
Ｃ共振を発生し、ノードＮ２の電位がリンギングしなが
ら下降する瞬間に、高周波のＬＣ共振が発生する。
【０１１２】このとき、ダイオードＤ２は逆バイアスの
状態にありオフされているが、トランジスタＱ４はオン
しているため、ダイオードＤ２のアノード・カソード間
の容量ＣＰ６および配線Ｌ６を介して高周波の電流がノ
ードＮ３からノードＮ２に向かって流れようとする。こ
のため、ダイオードＤ２のアノード・カソード間の容量
ＣＰ６および配線Ｌ６のインダクタンス成分により高周
波のＬＣ共振が発生し、高周波の電磁波として輻射され
る。
【０１１３】しかしながら、本実施の形態では、ダイオ
ードＤ２に並列にコンデンサＣ６が接続されているた
め、ダイオードＤ２のアノード・カソード間の容量ＣＰ
６および配線Ｌ６のインダクタンス成分によるＬＣ共振
に寄与する容量は、ダイオードＤ２のアノード・カソー
ド間の容量ＣＰ６とコンデンサＣ６とを加算した容量と
なるため、その共振周波数はアノード・カソード間の容
量ＣＰ６のみによる共振周波数よりも低減される。具体
的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満に
なるように、コンデンサＣ６の容量が設定され、３０Ｍ
Ｈｚ以上の不要の電磁波の輻射を抑制している。
【０１１４】上記のように、本実施の形態でも、コンデ
ンサＣ５，Ｃ６がダイオードＤ１，Ｄ２のアノード・カ
ソード間に並列に接続されているので、配線Ｌ５，Ｌ６
のインダクタンス成分とダイオードＤ１，Ｄ２のアノー
ド・カソード間の容量ＣＰ５，ＣＰ６により発生するＬ
Ｃ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移
動させることができる。したがって、３０ＭＨｚ以上の
高周波の電磁波の輻射を抑制することができる。
【０１１５】図９は、本発明の第４の実施の形態による
サステインドライバの構成を示す回路図である。
【０１１６】図９に示すサステインドライバ４ｃと図３
に示すサステインドライバ４とで異なる点は、コンデン
サＣ１，Ｃ２が省略され、電源端子Ｖ１とノードＮ２と
の間にダイオードＤ３およびコンデンサＣ７が付加さ
れ、ノードＮ２と接地端子との間にダイオードＤ４およ
びコンデンサＣ８が付加された点であり、その他の点は
図３に示すサステインドライバ４と同様であるので、同
一部分には同一符号を付し、以下詳細な説明を省略す
る。
【０１１７】図９に示すように、ダイオードＤ３は、カ
ソードが電源端子Ｖ１に接続され、アノードが配線Ｌ７
を介してノードＮ２に接続される。ダイオードＤ３は、
寄生容量としてアノード・カソード間の容量ＣＰ７を有
し、ダイオードＤ３のアノード・カソード間には、コン
デンサＣ７が並列に接続される。
【０１１８】また、ダイオードＤ４は、カソードが配線
Ｌ８を介してノードＮ２に接続され、アノードが接地端
子に接続される。ダイオードＤ４は、寄生容量としてア
ノード・カソード間の容量ＣＰ８を有し、ダイオードＤ
４のアノード・カソード間には、コンデンサＣ８が並列
に接続される。
【０１１９】ダイオードＤ３，Ｄ４は、電流クリップの
目的で付加したものであり、トランジスタＱ３，Ｑ４の
耐圧が低い場合に、トランジスタＱ３，Ｑ４に耐圧以上
の電圧がかからないように保護している。したがって、
ダイオードＤ３は、通常オフ状態にあり、ノードＮ２の
電位がＶｓｕｓを超えるときにのみオンし、ダイオード
Ｄ４は、通常オフ状態にあり、ノードＮ２の電位が０Ｖ
を下回るときにのみオンする。したがって、ノードＮ２
の電位は、０Ｖ〜Ｖｓｕｓの範囲にクリップされる。
【０１２０】本実施の形態では、ダイオードＤ３，Ｄ４
が電気素子および保護手段に相当し、配線Ｌ７，Ｌ８が
配線手段に相当し、コンデンサＣ７，Ｃ８が周波数低減
手段に相当し、電源端子Ｖ１および接地端子が電圧源に
相当し、回収コイルＬがインダクタンス素子に相当し、
回収コンデンサＣｒが回収用容量性素子に相当し、トラ
ンジスタＱ３，Ｑ４およびダイオードＤ１，Ｄ２が接続
手段に相当し、ダイオードＤ３，Ｄ４が一方向性導通素
子、コンデンサＣ７，Ｃ８が容量性素子に相当する。
【０１２１】次に、上記のように構成されたサステイン
ドライバ４ｃの維持期間の動作について説明する。図１
０は、図９に示すサステインドライバ４ｃの維持期間の
動作を説明するためのタイミング図である。図１０に
は、トランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１
〜Ｓ４およびノードＮ１〜Ｎ３の各電圧が示される。な
お、図９に示すサステインドライバ４ｃの基本的な動作
は、図３および図６に示すサステインドライバ４，４ａ
と同様であるので、ＬＣ共振の発生メカニズム等の異な
る点についてのみ以下詳細に説明する。
【０１２２】まず、ダイオードＤ３のアノード・カソー
ド間の容量ＣＰ７および配線Ｌ７のインダクタンス成分
によるＬＣ共振は、ダイオードＤ３がオフ状態にあり、
かつ、ダイオードＤ３のアノード・カソード間に急激な
電圧変化が生じる場合に発生する。ここで、ダイオード
Ｄ３のカソード側の電位が電源端子Ｖ１によりＶｓｕｓ
に固定されているため、ノードＮ２の電位が変化するす
べてのタイミングでダイオードＤ３のアノード・カソー
ド間の電圧が変化する。
【０１２３】具体的には、図１０に示すように、トラン
ジスタＱ３がオンしてノードＮ２の電位が０Ｖから約Ｖ
ｓｕｓ／２に向かって上昇する瞬間すなわち時刻ｔ１、
立ち上がり時の電力回収期間が終了してノードＮ２の電
位がＶｓｕｓに向かって上昇する瞬間すなわち時刻ｔ
２、トランジスタＱ４がオンしてノードＮ２の電位がＶ
ｓｕｓから約Ｖｓｕｓ／２に向かって下降する瞬間すな
わち時刻ｔ３、および立ち下がり時の電力回収期間が終
了してノードＮ２の電位が０Ｖに向かって下降する瞬間
すなわち時刻ｔ４の各タイミングで、ダイオードＤ３の
アノード・カソード間の電圧が変化する。このとき、ア
ノード・カソード間の容量ＣＰ７に高周波の電流が流
れ、ダイオードＤ３のアノード・カソード間の容量ＣＰ
７および配線Ｌ７のインダクタンス成分により高周波の
ＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１２４】しかしながら、本実施の形態では、ダイオ
ードＤ３に並列にコンデンサＣ７が接続されているた
め、ダイオードＤ３のアノード・カソード間の容量ＣＰ
７および配線Ｌ７のインダクタンス成分によるＬＣ共振
に寄与する容量は、ダイオードＤ３のアノード・カソー
ド間の容量ＣＰ７とコンデンサＣ７とを加算した容量と
なるため、その共振周波数はアノード・カソード間の容
量ＣＰ７のみによる共振周波数よりも低減される。具体
的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満に
なるように、コンデンサＣ７の容量が設定され、３０Ｍ
Ｈｚ以上の不要の電磁波の輻射を抑制している。
【０１２５】次に、ダイオードＤ４のアノード・カソー
ド間の容量ＣＰ８および配線Ｌ８のインダクタンス成分
によるＬＣ共振は、ダイオードＤ４がオフ状態にあり、
かつ、ダイオードＤ４のアノード・カソード間に急激な
電圧変化が生じる場合に発生する。ここで、ダイオード
Ｄ４のアノード側の電位が接地端子により０Ｖに固定さ
れているため、ノードＮ２の電位が変化するすべてのタ
イミングでダイオードＤ３のアノード・カソード間の電
圧が変化する。
【０１２６】したがって、ダイオードＤ３と同様に、上
記の時刻ｔ１〜ｔ４の各タイミングで、ダイオードＤ４
のアノード・カソード間の電圧が変化する。このとき、
アノード・カソード間の容量ＣＰ８に高周波の電流が流
れ、ダイオードＤ４のアノード・カソード間の容量ＣＰ
８および配線Ｌ８のインダクタンス成分により高周波の
ＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１２７】しかしながら、本実施の形態では、ダイオ
ードＤ４に並列にコンデンサＣ８が接続されているた
め、ダイオードＤ４のアノード・カソード間の容量ＣＰ
８および配線Ｌ８のインダクタンス成分によるＬＣ共振
に寄与する容量は、ダイオードＤ４のアノード・カソー
ド間の容量ＣＰ８とコンデンサＣ８とを加算した容量と
なるため、その共振周波数はアノード・カソード間の容
量ＣＰ８のみによる共振周波数よりも低減される。具体
的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満に
なるように、コンデンサＣ８の容量が設定され、３０Ｍ
Ｈｚ以上の不要の電磁波の輻射を抑制している。
【０１２８】上記のように、本実施の形態でも、コンデ
ンサＣ７，Ｃ８がダイオードＤ３，Ｄ４のアノード・カ
ソード間に並列に接続されているので、配線Ｌ７，Ｌ８
のインダクタンス成分とダイオードＤ３，Ｄ４のアノー
ド・カソード間の容量ＣＰ７，ＣＰ８により発生するＬ
Ｃ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移
動させることができる。したがって、３０ＭＨｚ以上の
高周波の電磁波の輻射を抑制することができる。
【０１２９】図１１は、本発明の第５の実施の形態によ
るサステインドライバの構成を示す回路図である。
【０１３０】図１１に示すサステインドライバ４ｄと図
３に示すサステインドライバ４とで異なる点は、図８お
よび図９に示すサステインドライバ４ｂ，４ｃと同様に
ダイオードＤ３，Ｄ４およびコンデンサＣ５〜Ｃ８が付
加された点であり、その他の点は図３に示すサステイン
ドライバ４と同様であるので、同一部分には同一符号を
付し、以下詳細な説明を省略する。
【０１３１】本実施の形態では、第１、第３および第４
の実施の形態と同様にコンデンサＣ１，Ｃ２，Ｃ５〜Ｃ
８がトランジスタＱ１，Ｑ２およびダイオードＤ１〜Ｄ
４に並列に接続されているので、第１、第３および第４
の実施の形態の各効果を得ることができ、各ＬＣ共振の
共振周波数を３０ＭＨｚ未満の低い周波数に移動させ、
３０ＭＨｚ以上の高周波の電磁波の輻射をより抑制する
ことができる。なお、各実施の形態の組み合わせは、上
記の例に特に限定されず、種々組み合わせることがで
き、組み合わせた各実施の形態の効果を同様に得ること
ができる。
【０１３２】なお、上記の各説明では、駆動回路の一例
としてサステインドライバについて説明したが、スキャ
ンドライバについても上記と同様にして本発明を適用す
ることができ、その場合も同様の効果を得ることができ
る。例えば、本発明を図１に示すスキャンドライバ３に
適用した場合、以下のようになる。
【０１３３】図１２は、本発明の第６の実施の形態によ
るスキャンドライバの構成を示す回路図である。
【０１３４】図１２に示すスキャンドライバ３と図３に
示すサステインドライバ４とで異なる点は、初期化期間
において初期化パルスＰｓｅｔを発生させるためにトラ
ンジスタＱ３１〜Ｑ３６、コンデンサＣ３１〜Ｃ３４、
抵抗Ｒ３１，Ｒ３２、電源Ｖｃ１，Ｖｃ２および電源端
子Ｖ３１からなる初期化回路が付加されるとともに、保
護用のダイオードＤ３〜Ｄ５が付加された点であり、そ
の他の点は図３に示すサステインドライバ４と同様であ
るので、同一部分には同一符号を付し、以下詳細な説明
を省略する。
【０１３５】図１２に示すように、トランジスタＱ３１
の一端は電源端子Ｖ３１に接続され、他端は配線Ｌ３１
を介してノードＮ１に接続され、そのゲートはノードＮ
３１に接続される。トランジスタＱ３１は、寄生容量と
してドレイン・ソース間の容量ＣＰ３１を有し、トラン
ジスタＱ３１のドレイン・ソース間には、コンデンサＣ
３１が並列に接続される。コンデンサＣ３３は電源端子
Ｖ３１とノードＮ３１との間に接続される。電源端子Ｖ
３１には、セットアップ電圧Ｖｓｅｔが印加される。
【０１３６】トランジスタＱ３３の一端は、電源Ｖｃ１
を介してノードＮ１に接続され、他端は抵抗Ｒ３１の一
端に接続され、そのゲートには制御信号Ｓ３１が入力さ
れる。抵抗Ｒ３１の他端はノードＮ３１に接続される。
トランジスタＱ３５の一端はノードＮ３１に接続され、
他端はノードＮ１に接続され、そのゲートには制御信号
Ｓ３１が入力される。
【０１３７】トランジスタＱ３２の一端は接地端子に接
続され、他端は配線Ｌ３２を介してノードＮ１に接続さ
れ、そのゲートはノードＮ３２に接続される。トランジ
スタＱ３２は、寄生容量としてドレイン・ソース間の容
量ＣＰ３２を有し、トランジスタＱ３２のドレイン・ソ
ース間には、コンデンサＣ３２が並列に接続される。コ
ンデンサＣ３４はノードＮ１とノードＮ３２との間に接
続される。
【０１３８】トランジスタＱ３４の一端は、電源Ｖｃ２
を介して接地端子に接続され、他端は抵抗Ｒ３２の一端
に接続され、そのゲートには制御信号Ｓ３２が入力され
る。抵抗Ｒ３２の他端はノードＮ３２に接続される。ト
ランジスタＱ３６の一端はノードＮ３２に接続され、他
端は接地端子に接続され、そのゲートには制御信号Ｓ３
２が入力される。また、ダイオードＤ５とトランジスタ
Ｑ１との接続点とノードＮ２との間、ノードＮ２と接地
端子との間、および電源端子Ｖ１とトランジスタＱ１と
の間に保護用のダイオードＤ３〜Ｄ５が接続される。
【０１３９】本実施の形態では、トランジスタＱ３１，
Ｑ３２が電気素子、スイッチング手段および初期化パル
ス用スイッチング手段に相当し、配線Ｌ３１，Ｌ３２が
配線手段に相当し、コンデンサＣ３１，Ｃ３２が周波数
低減手段に相当し、電源端子Ｖ３１および接地端子が電
圧源に相当する。また、トランジスタＱ３１が第１のス
イッチング手段に相当し、トランジスタＱ３２が第２の
スイッチング手段に相当し、配線Ｌ３１が第１の配線手
段に相当し、配線Ｌ３２が第２の配線手段に相当し、コ
ンデンサＣ３１が第１の容量性素子に相当し、コンデン
サＣ３２が第２の容量性素子に相当し、電源端子Ｖ３１
が第１の電圧源に相当し、接地端子が第２の電圧源に相
当する。
【０１４０】次に、上記のように構成された初期化回路
の動作について説明する。なお、スキャンドライバ３の
維持期間の動作は、図１０に示すものと同様である。
【０１４１】まず、初期化パルスＰｓｅｔの電位が０Ｖ
にあるとき、トランジスタＱ３１，Ｑ３２はともにオフ
状態にある。すなわち、制御信号Ｓ３１，Ｓ３２がとも
にハイレベルになり、トランジスタＱ３５，Ｑ３６がオ
ンし、トランジスタＱ３１，Ｑ３２のゲート・ソース間
の電圧が０Ｖとなり、トランジスタＱ３１，Ｑ３２がと
もにオフ状態になる。
【０１４２】次に、制御信号Ｓ３１がローレベルになる
と、トランジスタＱ３５がオフし、トランジスタＱ３１
のゲートがノードＮ１から切り離される。このとき、ト
ランジスタＱ３３はオンし、コンデンサＣ３３および抵
抗Ｒ３１により決定される時定数で電源端子Ｖ３１から
電流がトランジスタＱ３１のゲートに流れ込み、トラン
ジスタＱ３１のゲートの電位が上昇し始める。
【０１４３】この状態でノードＮ３１の電圧がトランジ
スタＱ３１をオンできるレベルに達すると、トランジス
タＱ３１がオンし、トランジスタＱ３１のソース電位す
なわちノードＮ１の電位が徐々に上昇し始める。ノード
Ｎ１の電位が上昇すると、電源Ｖｃ１の電位もその上昇
とともに持ち上げられ、トランジスタＱ３３はオン状態
を継続する。この結果、ノードＮ１の電位が電源端子Ｖ
３１のセットアップ電圧Ｖｓｅｔに等しくなり飽和す
る。
【０１４４】次に、制御信号Ｓ３１をハイレベルに戻す
と、トランジスタＱ３５がオンし、トランジスタＱ３１
のゲートの電位は一気にソース電位と等しくなり、トラ
ンジスタＱ３１がオフする。この動作の直後に、制御信
号Ｓ３２をローレベルにすると、トランジスタＱ３６が
オフするとともにトランジスタＱ３４がオンし、抵抗Ｒ
３２およびコンデンサＣ３２により決定される時定数で
トランジスタＱ３２のゲートの電位が上昇し始める。
【０１４５】この状態でトランジスタＱ３２のゲートの
電位が所定の電位まで上昇すると、トランジスタＱ３２
がオンし始めるので、ノードＮ１に蓄えられた電荷は、
トランジスタＱ３２を介して徐々に放電されていき、ノ
ードＮ１の電圧は最後には０Ｖまで降下する。
【０１４６】上記の動作により、図２に示すように、初
期化期間において０Ｖから電圧Ｖｓｅｔまでランプ波形
により上昇し、Ｖｓｅｔから０Ｖまでランプ波形により
降下する三角波形の初期化パルスＰｓｅｔが出力され
る。
【０１４７】このように、トランジスタＱ３１，Ｑ３２
は、初期化期間において初期化パルスＰｓｅｔを発生さ
せるために用いられるが、パネル容量Ｃｐを充電および
放電するための電流が流れる電流供給経路のノードＮ１
に接続され、初期化期間以外の期間では、常にオフ状態
にされている。したがって、ノードＮ１に対してトラン
ジスタＱ３１，Ｑ３２のドレイン・ソース間の容量ＣＰ
３１，ＣＰ３２が負荷として接続されていることにな
る。
【０１４８】ここで、トランジスタＱ３１，Ｑ３２の一
端の電位が固定された電位すなわち電圧Ｖｓｅｔまたは
接地電位となっているため、ノードＮ１の電位が変化す
ると、ドレイン・ソース間の容量ＣＰ３１，ＣＰ３２に
高周波電流が流れる。特に、維持パルスＰｓｃが立ち上
がり時の電力回収期間からＶｓｕｓにクランプされる瞬
間すなわち時刻ｔ２の直後、および維持パルスＰｓｃが
立ち下がり時の電力回収期間から接地電位にクランプさ
れる瞬間すなわち時刻ｔ４の直後に、高周波電流が流れ
る。このため、トランジスタＱ３１，Ｑ３２のドレイン
・ソース間の容量ＣＰ３１，ＣＰ３２および配線Ｌ３
１，Ｌ３２により高周波のＬＣ共振が発生し、高周波の
電磁波として輻射される。
【０１４９】しかしながら、本実施の形態では、トラン
ジスタＱ３１，Ｑ３２にそれぞれ並列にコンデンサＣ３
１，Ｃ３２が接続されているため、トランジスタＱ３
１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ
３２および配線Ｌ３１，Ｌ３２のインダクタンス成分に
よるＬＣ共振に寄与する容量は、トランジスタＱ３１，
Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ３２
とコンデンサＣ３１，Ｃ３２とをそれぞれ加算した容量
となるため、その共振周波数はドレイン・ソース間の容
量ＣＰ３１，ＣＰ３２のみによる共振周波数より低減さ
れる。具体的には、これらのＬＣ共振の共振周波数が３
０ＭＨｚ未満になるように、コンデンサＣ３１，Ｃ３２
の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻
射を抑制している。
【０１５０】上記のように、本実施の形態でも、コンデ
ンサＣ３１，Ｃ３２がトランジスタＱ３１，Ｑ３２のド
レイン・ソース間に並列に接続されているので、配線Ｌ
３１，Ｌ３２のインダクタンス成分とトランジスタＱ３
１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ
３２により発生するＬＣ共振の共振周波数を３０ＭＨｚ
未満の低い周波数に移動させることができる。したがっ
て、３０ＭＨｚ以上の高周波の電磁波の輻射を抑制する
ことができる。
【０１５１】
【発明の効果】本発明によれば、駆動手段の寄生容量と
配線手段の配線インダクタンスとのＬＣ共振周波数が周
波数低減手段により低減される。その結果、ＬＣ共振に
より発生される電磁波の周波数を低減することができ、
不要な高周波の電磁波の輻射を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるサステインド
ライバを用いたプラズマディスプレイ装置の構成を示す
ブロック図
【図２】図１に示すＰＤＰにおけるスキャン電極および
サステイン電圧の駆動電圧の一例を示すタイミング図
【図３】本発明の第１の実施の形態による図１に示すサ
ステインドライバの構成を示す回路図
【図４】ＦＥＴのドレイン・ソース間にコンデンサを接
続した場合と接続しない場合とのドレイン・ソース間の
電圧と容量との関係を示す図
【図５】図１に示すプラズマディスプレイ装置から放出
される電磁波の輻射レベルと周波数との関係を示す図
【図６】本発明の第２の実施の形態によるサステインド
ライバの構成を示す回路図
【図７】図６に示すサステインドライバの維持期間の動
作を説明するためのタイミング図
【図８】本発明の第３の実施の形態によるサステインド
ライバの構成を示す回路図
【図９】本発明の第４の実施の形態によるサステインド
ライバの構成を示す回路図
【図１０】図９に示すサステインドライバの維持期間の
動作を説明するためのタイミング図
【図１１】本発明の第５の実施の形態によるサステイン
ドライバの構成を示す回路図
【図１２】本発明の第６の実施の形態によるスキャンド
ライバの構成を示す回路図
【図１３】従来のサステインドライバの構成を示す回路
図
【図１４】図１３に示すサステインドライバの維持期間
の動作を示すタイミング図
【符号の説明】
１ ＰＤＰ ２ データドライバ ３ スキャンドライバ ３ａ スキャンドライバＩＣ ４、４ａ〜４ｄ サステインドライバ １１ アドレス電極 １２ スキャン電極 １３ サステイン電極 Ｃ１〜Ｃ８，Ｃ３１〜Ｃ３４ コンデンサ Ｑ１〜Ｑ４，Ｑ３１〜Ｑ３６ 電界効果型トランジスタ Ｄ１〜Ｄ５ ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−261923（ＪＰ，Ａ) 特開 平７−160219（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20 611 G09G 3/20 624 G09G 3/28

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の電圧源に接続される第１のスイッ
    チング手段と、前記第１のスイッチング手段に接続され
    る第１の配線手段と、第２の電圧源に接続される第２の
    スイッチング手段と、前記第２のスイッチング手段に接
    続される第２の配線手段と、前記第１のスイッチング手
    段および前記第１の配線手段を介して前記第１の電圧源
    の電位が印加される表示パネルとを備え、 前記第１の配線手段と前記第２の配線手段とは接続され
    るとともに、 前記第２のスイッチング手段と並列に前記第２の電圧源
    および前記第２の配線手段に接続される周波数低減手段
    をさらに備えることを特徴とするプラズマディスプレイ
    装置。
  2. 【請求項２】 前記周波数低減手段は、前記第２のスイ
    ッチング手段の寄生容量と前記第２のスイッチング手段
    に接続される前記第２の配線手段のインダクタンス成分
    とのＬＣ共振の共振周波数を３０ＭＨｚ未満に低減する
    ことを特徴とする請求項１記載のプラズマディスプレイ
    装置。
  3. 【請求項３】 第１の電圧源に接続される第１のスイッ
    チング手段と、前記第１のスイッチング手段に接続され
    る第１の配線手段と、第２の電圧源に接続される第２の
    スイッチング手段と、前記第２のスイッチング手段に接
    続される第２の配線手段と、前記第２のスイッチング手
    段および前記第２の配線手段を介して前記第２の電圧源
    の電位が印加される表示パネルとを備え、 前記第１の配線手段と前記第２の配線手段とは接続され
    るとともに、 前記第１のスイッチング手段と並列に前記第１の電圧源
    および前記第１の配線手段に接続される周波数低減手段
    をさらに備えることを特徴とするプラズマディスプレイ
    装置。
  4. 【請求項４】 前記周波数低減手段は、前記第１のスイ
    ッチング手段の寄生容量と前記第１のスイッチング手段
    に接続される前記第１の配線手段のインダクタンス成分
    とのＬＣ共振の共振周波数を３０ＭＨｚ未満に低減する
    ことを特徴とする請求項３記載のプラズマディスプレイ
    装置。
  5. 【請求項５】 前記周波数低減手段は容量性素子を含む
    ことを特徴とする請求項１〜４のいずれかに記載のプラ
    ズマディスプレイ装置。
JP2000160080A 1999-11-09 2000-05-30 プラズマディスプレイ装置 Expired - Fee Related JP3369535B2 (ja)

Priority Applications (24)

Application Number Priority Date Filing Date Title
JP2000160080A JP3369535B2 (ja) 1999-11-09 2000-05-30 プラズマディスプレイ装置
CNB2004100055072A CN1326106C (zh) 1999-11-09 2000-11-01 等离子体显示装置
KR1020087015689A KR100889095B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
CNB008026106A CN1241159C (zh) 1999-11-09 2000-11-01 驱动电路及显示装置
PCT/JP2000/007713 WO2001035383A1 (fr) 1999-11-09 2000-11-01 Circuit de commande et afficheur
EP00971735A EP1160756B1 (en) 1999-11-09 2000-11-01 Driving circuit and display
DE60045531T DE60045531D1 (de) 1999-11-09 2000-11-01 Ansteuerschaltkreis und Anzeigevorrichtung
EP03018997A EP1372131A3 (en) 1999-11-09 2000-11-01 Driving circuit and display
KR10-2004-7003236A KR20040029152A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
CNB2004100055087A CN1305018C (zh) 1999-11-09 2000-11-01 等离子体显示装置
EP08167735A EP2015282B1 (en) 1999-11-09 2000-11-01 Driving circuit and display device
KR10-2004-7003237A KR20040029153A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
EP03018998A EP1376523A3 (en) 1999-11-09 2000-11-01 Driving circuit and display
EP03018996A EP1376522A3 (en) 1999-11-09 2000-11-01 Driving circuit and display
KR1020077013990A KR100870337B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
KR1020017008581A KR20010101400A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
KR10-2004-7003235A KR20040029151A (ko) 1999-11-09 2000-11-01 구동 회로 및 표시 장치
CNB200410005502XA CN1331104C (zh) 1999-11-09 2000-11-01 显示装置
US09/868,660 US6633285B1 (en) 1999-11-09 2000-11-01 Driving circuit and display
KR1020057012859A KR100837970B1 (ko) 1999-11-09 2000-11-01 플라즈마 디스플레이 장치
TW089123297A TW494376B (en) 1999-11-09 2000-11-04 Driving circuit and display apparatus
US10/625,873 US7142202B2 (en) 1999-11-09 2003-07-24 Driving circuit and display device
US10/625,557 US7375722B2 (en) 1999-11-09 2003-07-24 Driving circuit and display device
US10/625,563 US7138988B2 (en) 1999-11-09 2003-07-24 Driving circuit and display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31763799 1999-11-09
JP11-317637 1999-11-09
JP2000160080A JP3369535B2 (ja) 1999-11-09 2000-05-30 プラズマディスプレイ装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2002035553A Division JP2002354784A (ja) 1999-11-09 2002-02-13 駆動回路および表示装置
JP2002035554A Division JP4116302B2 (ja) 1999-11-09 2002-02-13 プラズマディスプレイ装置
JP2002035552A Division JP4116301B2 (ja) 1999-11-09 2002-02-13 プラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2001202050A JP2001202050A (ja) 2001-07-27
JP3369535B2 true JP3369535B2 (ja) 2003-01-20

Family

ID=26569082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000160080A Expired - Fee Related JP3369535B2 (ja) 1999-11-09 2000-05-30 プラズマディスプレイ装置

Country Status (8)

Country Link
US (4) US6633285B1 (ja)
EP (5) EP1160756B1 (ja)
JP (1) JP3369535B2 (ja)
KR (7) KR20040029153A (ja)
CN (4) CN1326106C (ja)
DE (1) DE60045531D1 (ja)
TW (1) TW494376B (ja)
WO (1) WO2001035383A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852289B2 (en) 2006-05-16 2010-12-14 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus
US8144142B2 (en) 2005-04-21 2012-03-27 Panasonic Corporation Drive circuit and display device

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
JP5109216B2 (ja) * 2001-07-31 2012-12-26 パナソニック株式会社 プラズマディスプレイ装置
US6963174B2 (en) * 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
US7317454B2 (en) * 2001-08-08 2008-01-08 Lg Electronics, Inc. Energy recovery circuit of display device
KR100467446B1 (ko) * 2001-10-26 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100477985B1 (ko) * 2001-10-29 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100425487B1 (ko) * 2001-12-06 2004-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
US7081891B2 (en) * 2001-12-28 2006-07-25 Lg Electronics, Inc. Method and apparatus for resonant injection of discharge energy into a flat plasma display panel
KR100430089B1 (ko) * 2002-01-11 2004-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
TW589596B (en) * 2002-07-19 2004-06-01 Au Optronics Corp Driving circuit of display able to prevent the accumulated charges
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
JP4557201B2 (ja) * 2002-08-13 2010-10-06 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR100477990B1 (ko) * 2002-09-10 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100467458B1 (ko) * 2002-10-22 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
EP1469445A3 (en) 2003-04-16 2009-03-04 Lg Electronics Inc. Energy recovering apparatus and method for driving a plasma display panel
KR100499085B1 (ko) 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
US7432882B2 (en) * 2003-07-15 2008-10-07 Hitachi, Ltd. Driving circuit for plasma display panel using offset waveform
KR100503806B1 (ko) * 2003-08-06 2005-07-26 삼성전자주식회사 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
KR100490633B1 (ko) * 2003-10-01 2005-05-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동 방법
KR20050037639A (ko) * 2003-10-20 2005-04-25 엘지전자 주식회사 에너지 회수장치
KR100599649B1 (ko) * 2003-11-24 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100586984B1 (ko) * 2004-06-03 2006-06-08 삼성전자주식회사 플라즈마 디스플레이 패널
JP4290680B2 (ja) * 2004-07-29 2009-07-08 シャープ株式会社 容量性負荷充放電装置およびそれを備えた液晶表示装置
JP4098322B2 (ja) * 2004-08-30 2008-06-11 松下電器産業株式会社 駆動回路
KR100577762B1 (ko) 2004-09-07 2006-05-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
US7633467B2 (en) * 2004-11-24 2009-12-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR20070096043A (ko) * 2005-01-25 2007-10-01 마츠시타 덴끼 산교 가부시키가이샤 표시 장치 및 그 구동 방법
KR100670278B1 (ko) 2005-01-26 2007-01-16 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
WO2006082621A1 (ja) * 2005-01-31 2006-08-10 Hitachi Plasma Patent Licensing Co., Ltd. 充放電装置、プラズマ・ディスプレイ・パネルおよび充放電の方法
KR20060090052A (ko) * 2005-02-07 2006-08-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동장치
KR100646195B1 (ko) 2005-03-08 2006-11-14 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
US7667696B2 (en) 2005-05-24 2010-02-23 Lg Electronics Inc. Plasma display apparatus
KR100726636B1 (ko) * 2005-05-24 2007-06-11 엘지전자 주식회사 플라즈마 표시장치
TW200701166A (en) * 2005-06-22 2007-01-01 Chunghwa Picture Tubes Ltd Plasma display panel voltage source
KR20070005370A (ko) * 2005-07-06 2007-01-10 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100666106B1 (ko) * 2005-07-16 2007-01-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100762141B1 (ko) * 2005-09-28 2007-10-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동회로 및 구동방법
KR101191445B1 (ko) 2005-09-30 2012-10-16 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR100811536B1 (ko) * 2005-10-14 2008-03-07 엘지전자 주식회사 향상된 효율의 서스테인 구동회로를 포함하는 플라즈마디스플레이 패널의 구동 장치
KR100719586B1 (ko) * 2005-12-21 2007-05-17 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
CN101389933A (zh) * 2006-01-26 2009-03-18 Tk控股公司 使用反向偏置二极管的电容性感测隔离
JP4830526B2 (ja) * 2006-02-14 2011-12-07 パナソニック株式会社 プラズマディスプレイ装置
JP2007226046A (ja) 2006-02-24 2007-09-06 Fujitsu Hitachi Plasma Display Ltd 平面表示装置
KR100739596B1 (ko) * 2006-03-13 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
CN101542563B (zh) * 2006-11-28 2011-12-07 松下电器产业株式会社 等离子体显示装置及其驱动方法
CN101542561B (zh) * 2006-11-28 2011-07-06 松下电器产业株式会社 等离子体显示装置和等离子体显示面板驱动方法
JP4890563B2 (ja) * 2006-12-08 2012-03-07 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法
EP2063410A4 (en) * 2006-12-11 2009-12-23 Panasonic Corp PLASMA SCREEN AND ATTACK METHOD
US8304997B2 (en) * 2007-09-20 2012-11-06 Orion Co., Ltd. Energy recovery circuit for plasma display panel
KR100907715B1 (ko) * 2007-10-17 2009-07-14 엘지전자 주식회사 에너지 회수 회로 및 그를 이용한 플라즈마 디스플레이장치
US8031496B2 (en) * 2007-11-07 2011-10-04 Panasonic Corporation Driving circuit for power switching device, driving method thereof, and switching power supply apparatus
KR20090050690A (ko) * 2007-11-16 2009-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100907390B1 (ko) * 2007-11-16 2009-07-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2010169839A (ja) * 2009-01-22 2010-08-05 Hitachi Ltd マトリックス表示装置
JP5630210B2 (ja) * 2010-10-25 2014-11-26 セイコーエプソン株式会社 画素回路の駆動方法、電気光学装置および電子機器
JP2013044891A (ja) * 2011-08-23 2013-03-04 Sony Corp 表示装置及び電子機器
CN102624213B (zh) * 2012-03-29 2014-12-03 台达电子工业股份有限公司 一种功率因数校正电路
JP6561794B2 (ja) * 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
CN106230246A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 一种电路以及开关电源和液晶显示驱动电路
JP6757502B2 (ja) * 2017-06-07 2020-09-23 株式会社村田製作所 双方向スイッチ回路及びスイッチ装置
CN111934664B (zh) * 2017-12-12 2023-10-03 罗姆股份有限公司 栅极驱动电路
CN108538240B (zh) * 2018-05-29 2020-03-10 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR102592321B1 (ko) * 2018-08-16 2023-10-19 주식회사 엘지에너지솔루션 전기 부하를 위한 구동 장치 및 그것을 포함하는 전자 기기
JP7316034B2 (ja) * 2018-11-14 2023-07-27 ローム株式会社 ドライバ回路
DE102020109391A1 (de) * 2019-04-04 2020-10-08 Analog Devices International Unlimited Company Hochfrequenzschalter mit steuerbarer resonanzfrequenz
KR102767730B1 (ko) * 2020-03-05 2025-02-12 엘지전자 주식회사 전력변환장치 및 이를 구비하는 홈 어플라이언스
US12218598B2 (en) * 2022-05-31 2025-02-04 Texas Instruments Incorporated Quasi-resonant isolated voltage converter
KR20240100026A (ko) 2022-12-22 2024-07-01 주식회사 셀키 병렬 또는 다중반응검지법-질량분석 기반 표적 당 펩타이드 정량화 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495445A (en) * 1983-06-06 1985-01-22 General Electric Company Brightness control for a vacuum fluorescent display
US4707692A (en) * 1984-11-30 1987-11-17 Hewlett-Packard Company Electroluminescent display drive system
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JPH01261923A (ja) 1988-04-13 1989-10-18 Seiko Epson Corp 出力回路
JP2642956B2 (ja) * 1988-07-20 1997-08-20 富士通株式会社 プラズマディスプレイパネル駆動方法及びその回路
JP2541325B2 (ja) * 1989-12-12 1996-10-09 三菱電機株式会社 出力バツフア回路
JPH05315913A (ja) 1992-05-11 1993-11-26 Matsushita Electric Ind Co Ltd 出力電流駆動回路
JP2770657B2 (ja) * 1992-06-09 1998-07-02 日本電気株式会社 プラズマディスプレイの駆動装置
JPH0774322A (ja) 1993-08-31 1995-03-17 Toppan Printing Co Ltd Ｃｍｏｓインバータを備えた集積回路
JP2891280B2 (ja) * 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
JPH0823242A (ja) 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 出力回路
JP3199610B2 (ja) 1995-08-02 2001-08-20 株式会社日立製作所 スナバ回路及びそれを用いた電力変換装置
JP3364066B2 (ja) * 1995-10-02 2003-01-08 富士通株式会社 Ａｃ型プラズマディスプレイ装置及びその駆動回路
JP3273535B2 (ja) * 1995-12-08 2002-04-08 アルプス電気株式会社 Ｔｖチューナの複同調回路
JP3672669B2 (ja) 1996-05-31 2005-07-20 富士通株式会社 平面表示装置の駆動装置
JP3183211B2 (ja) * 1996-06-26 2001-07-09 住友金属鉱山株式会社 外壁パネルの取付け構造および取付け金具
DE69711783D1 (de) * 1996-08-07 2002-05-16 Victor Company Of Japan Horizontale S-Form-Korrektionsschaltung
JPH10268831A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp プラズマディスプレイパネル用電力回収回路
EP0971735B1 (en) 1997-04-01 2008-03-19 Thomas Julius Borody Methods and compositions for treating inflammatory bowel disease
JP2976923B2 (ja) * 1997-04-25 1999-11-10 日本電気株式会社 容量性負荷の駆動装置
DE69836954D1 (de) * 1997-06-13 2007-03-15 Koninkl Philips Electronics Nv Schaltnetzteil
JP3897896B2 (ja) * 1997-07-16 2007-03-28 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2933077B1 (ja) 1998-02-26 1999-08-09 サンケン電気株式会社 放電灯点灯装置
JP3568098B2 (ja) * 1998-06-03 2004-09-22 パイオニア株式会社 表示パネルの駆動装置
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
US6448950B1 (en) * 2000-02-16 2002-09-10 Ifire Technology Inc. Energy efficient resonant switching electroluminescent display driver
US6366063B1 (en) * 2000-03-22 2002-04-02 Nec Corporation Circuit and method for driving capacitive load

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144142B2 (en) 2005-04-21 2012-03-27 Panasonic Corporation Drive circuit and display device
US7852289B2 (en) 2006-05-16 2010-12-14 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus

Also Published As

Publication number Publication date
EP1372131A2 (en) 2003-12-17
KR100889095B1 (ko) 2009-03-16
US7375722B2 (en) 2008-05-20
KR100870337B1 (ko) 2008-11-25
KR100837970B1 (ko) 2008-06-13
EP2015282A1 (en) 2009-01-14
CN1337036A (zh) 2002-02-20
CN1326106C (zh) 2007-07-11
EP1376523A3 (en) 2004-03-24
CN1516091A (zh) 2004-07-28
CN1305018C (zh) 2007-03-14
US6633285B1 (en) 2003-10-14
KR20040029151A (ko) 2004-04-03
US7138988B2 (en) 2006-11-21
KR20050085960A (ko) 2005-08-29
CN1241159C (zh) 2006-02-08
KR20080067016A (ko) 2008-07-17
CN1519804A (zh) 2004-08-11
KR20040029153A (ko) 2004-04-03
EP1372131A3 (en) 2004-03-24
US20040125096A1 (en) 2004-07-01
EP1376522A2 (en) 2004-01-02
CN1331104C (zh) 2007-08-08
WO2001035383A1 (fr) 2001-05-17
KR20040029152A (ko) 2004-04-03
CN1519803A (zh) 2004-08-11
US20040070577A1 (en) 2004-04-15
EP1376523A2 (en) 2004-01-02
KR20070086469A (ko) 2007-08-27
EP1160756A4 (en) 2004-06-23
KR20010101400A (ko) 2001-11-14
EP1160756B1 (en) 2013-01-23
TW494376B (en) 2002-07-11
US20040125095A1 (en) 2004-07-01
DE60045531D1 (de) 2011-02-24
EP1376522A3 (en) 2004-03-24
JP2001202050A (ja) 2001-07-27
US7142202B2 (en) 2006-11-28
EP2015282B1 (en) 2011-01-12
EP1160756A1 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
JP3369535B2 (ja) プラズマディスプレイ装置
US8144142B2 (en) Drive circuit and display device
KR100421014B1 (ko) 플라즈마 디스플레이 패널 구동 시스템의 자기 결합인덕터를 이용한 전력 회수 장치 및 설계 방법
JP4116301B2 (ja) プラズマディスプレイ装置
EP1065649A2 (en) Display apparatus
JP4520551B2 (ja) 駆動回路および表示装置
JP3274444B2 (ja) 駆動回路および表示装置
JP2008175953A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141115

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees