JP3234043B2 - 液晶駆動用電源回路 - Google Patents
液晶駆動用電源回路Info
- Publication number
- JP3234043B2 JP3234043B2 JP10842193A JP10842193A JP3234043B2 JP 3234043 B2 JP3234043 B2 JP 3234043B2 JP 10842193 A JP10842193 A JP 10842193A JP 10842193 A JP10842193 A JP 10842193A JP 3234043 B2 JP3234043 B2 JP 3234043B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- channel mos
- mos transistor
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 description 36
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 description 22
- 101000929940 Homo sapiens Adrenocortical dysplasia protein homolog Proteins 0.000 description 22
- 238000010586 diagram Methods 0.000 description 16
- 101000635878 Homo sapiens Myosin light chain 3 Proteins 0.000 description 10
- 102100030971 Myosin light chain 3 Human genes 0.000 description 10
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 7
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 6
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 6
- 238000005513 bias potential Methods 0.000 description 4
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】この発明は液晶表示パネル駆動用
の電源電圧を発生する液晶駆動用電源回路に関する。
の電源電圧を発生する液晶駆動用電源回路に関する。
【０００２】
【従来の技術】液晶表示パネルは低消費電力性、小型と
いう特長を持つため、電子式卓上計算機（電卓）や電子
手帳等の携帯用電子機器に表示装置として使用されてい
る。この液晶表示パネルを駆動するためには値が異なっ
た複数の電位を供給する必要がある。
いう特長を持つため、電子式卓上計算機（電卓）や電子
手帳等の携帯用電子機器に表示装置として使用されてい
る。この液晶表示パネルを駆動するためには値が異なっ
た複数の電位を供給する必要がある。
【０００３】図７は上記液晶表示パネルを表示装置とし
て備えた電子機器の表示パネル周辺の構成を示すブロッ
ク図である。液晶表示パネル11は基本的には、それぞれ
の表面に互いに交差する向きで多数の配線が配置形成さ
れた２枚のガラス板の間に液晶を挟み込んだ構成にされ
ており、通常、液晶表示パネル11の横方向からはコモン
電極や走査電極等と称される図示しない複数の第１電極
（以下、コモン電極と称する）が導出されており、縦方
向からはセグメント電極やデータ電極等と称される図示
しない複数の第２電極（以下、セグメント電極と称す
る）が導出されている。そして、それぞれ１個のコモン
電極とセグメント電極との間に所定値の電位差が印加さ
れることにより、両電極に接続された２本の配線とその
間の液晶とで構成される容量からなるセグメントが点灯
駆動される。このセグメントの点灯／非点灯駆動制御に
は、コモン電極側がＣＯＭドライバ12、セグメント電極
側がＳＥＧドライバ13とそれぞれ称される液晶駆動用集
積回路が使用される。
て備えた電子機器の表示パネル周辺の構成を示すブロッ
ク図である。液晶表示パネル11は基本的には、それぞれ
の表面に互いに交差する向きで多数の配線が配置形成さ
れた２枚のガラス板の間に液晶を挟み込んだ構成にされ
ており、通常、液晶表示パネル11の横方向からはコモン
電極や走査電極等と称される図示しない複数の第１電極
（以下、コモン電極と称する）が導出されており、縦方
向からはセグメント電極やデータ電極等と称される図示
しない複数の第２電極（以下、セグメント電極と称す
る）が導出されている。そして、それぞれ１個のコモン
電極とセグメント電極との間に所定値の電位差が印加さ
れることにより、両電極に接続された２本の配線とその
間の液晶とで構成される容量からなるセグメントが点灯
駆動される。このセグメントの点灯／非点灯駆動制御に
は、コモン電極側がＣＯＭドライバ12、セグメント電極
側がＳＥＧドライバ13とそれぞれ称される液晶駆動用集
積回路が使用される。
【０００４】通常、コモン電極とセグメント電極の数は
液晶表示パネルの種類によって様々であるがかなり多
く、例えば、あるものではコモン電極が６４個、セグメ
ント電極が１６０個設けられている。このため、通常で
は、コモン電極側とセグメント電極側にそれぞれ複数個
のＣＯＭドライバ12及びＳＥＧドライバ13を設けるよう
にしている。これらＣＯＭドライバ12及びＳＥＧドライ
バ13は、各種制御信号や表示データに基づいて駆動信号
を発生し、液晶表示パネル11の対応するコモン電極やセ
グメント電極に供給する。上記のようにＣＯＭドライバ
12及びＳＥＧドライバ13において駆動信号を発生する際
には値が異なった複数の液晶駆動用電位が必要であり、
これらの電位は電源回路14によって形成される。この電
源回路14はいずれかのＣＯＭドライバ12もしくはＳＥＧ
ドライバ13に内蔵させることもでき、もしくは全てのＣ
ＯＭドライバ12及びＳＥＧドライバ13と共に１個の集積
回路内に集積することもできる。
液晶表示パネルの種類によって様々であるがかなり多
く、例えば、あるものではコモン電極が６４個、セグメ
ント電極が１６０個設けられている。このため、通常で
は、コモン電極側とセグメント電極側にそれぞれ複数個
のＣＯＭドライバ12及びＳＥＧドライバ13を設けるよう
にしている。これらＣＯＭドライバ12及びＳＥＧドライ
バ13は、各種制御信号や表示データに基づいて駆動信号
を発生し、液晶表示パネル11の対応するコモン電極やセ
グメント電極に供給する。上記のようにＣＯＭドライバ
12及びＳＥＧドライバ13において駆動信号を発生する際
には値が異なった複数の液晶駆動用電位が必要であり、
これらの電位は電源回路14によって形成される。この電
源回路14はいずれかのＣＯＭドライバ12もしくはＳＥＧ
ドライバ13に内蔵させることもでき、もしくは全てのＣ
ＯＭドライバ12及びＳＥＧドライバ13と共に１個の集積
回路内に集積することもできる。
【０００５】一般に、上記液晶駆動用電位は、電源間に
設けられた複数個の抵抗を用いた抵抗分割により形成さ
れる。この抵抗分割で形成された電位は、分割抵抗の値
によってその電流駆動能力が決定される。電流駆動能力
を高くする、すなわち、その電位点からの電流流出量を
多くするには分割抵抗の値を小さくすれば良い。しか
し、この場合には電源間に多くの電流が流れ、電源回路
14における消費電力が増大する。
設けられた複数個の抵抗を用いた抵抗分割により形成さ
れる。この抵抗分割で形成された電位は、分割抵抗の値
によってその電流駆動能力が決定される。電流駆動能力
を高くする、すなわち、その電位点からの電流流出量を
多くするには分割抵抗の値を小さくすれば良い。しか
し、この場合には電源間に多くの電流が流れ、電源回路
14における消費電力が増大する。
【０００６】他方、この消費電力を削減するには分割抵
抗の値を大きくして、電源間により少ない電流が流れる
ようにすれば良い。しかし。この場合には各電位の電流
駆動能力が低くなり、多くの電流が流出するとその電位
が保持できなくなる。
抗の値を大きくして、電源間により少ない電流が流れる
ようにすれば良い。しかし。この場合には各電位の電流
駆動能力が低くなり、多くの電流が流出するとその電位
が保持できなくなる。
【０００７】上記のような矛盾を解決するため、従来で
は電源回路に電源アンプを用いるようにしている。図８
はこの電源アンプを用いた従来の電源回路の構成を示し
ている。図においてＶＤＤ及びＶＥＥは外部より供給さ
れる電源電位であり、例えばＶＤＤは０Ｖであり、ＶＥ
Ｅは例えば−１０Ｖの範囲で可変可能にされている。そ
して、ＶＤＤとＶＥＥとの間には電位分割用の５個の抵
抗Ｒ１〜Ｒ５が直列接続されている。これら抵抗Ｒ１〜
Ｒ５には、電位ＶＤＤ、ＶＥＥ間に流れる電流の値を十
分に小さくして消費電流を低く押さえるために、高抵抗
が使用される。また、通常、上記５個の抵抗のうち、Ｖ
ＤＤ側に近い方の２個の抵抗Ｒ１、Ｒ２と、ＶＥＥ側に
近い方の２個の抵抗Ｒ４、Ｒ５は全て同値に設定され、
その間の抵抗Ｒ３はＲ１、Ｒ２、Ｒ４、Ｒ５の値の所定
値倍の値に設定される。そして、上記電位ＶＤＤ、ＶＥ
Ｅの２値と各抵抗の接続点に得られる４値の電位との合
計６値の電位が液晶駆動用電位ＶＬＣ０〜ＶＬＣ５とし
て上記ＣＯＭドライバ12及びＳＥＧドライバ13に供給さ
れる。そして、例えばＣＯＭドライバ12及びＳＥＧドラ
イバ13では、電位ＶＬＣ０、ＶＬＣ１、ＶＬＣ４、ＶＬ
Ｃ５が前記コモン電極駆動用電位として使用され、電位
ＶＬＣ０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５は前記セグメ
ント電極駆動用電位として使用される。
は電源回路に電源アンプを用いるようにしている。図８
はこの電源アンプを用いた従来の電源回路の構成を示し
ている。図においてＶＤＤ及びＶＥＥは外部より供給さ
れる電源電位であり、例えばＶＤＤは０Ｖであり、ＶＥ
Ｅは例えば−１０Ｖの範囲で可変可能にされている。そ
して、ＶＤＤとＶＥＥとの間には電位分割用の５個の抵
抗Ｒ１〜Ｒ５が直列接続されている。これら抵抗Ｒ１〜
Ｒ５には、電位ＶＤＤ、ＶＥＥ間に流れる電流の値を十
分に小さくして消費電流を低く押さえるために、高抵抗
が使用される。また、通常、上記５個の抵抗のうち、Ｖ
ＤＤ側に近い方の２個の抵抗Ｒ１、Ｒ２と、ＶＥＥ側に
近い方の２個の抵抗Ｒ４、Ｒ５は全て同値に設定され、
その間の抵抗Ｒ３はＲ１、Ｒ２、Ｒ４、Ｒ５の値の所定
値倍の値に設定される。そして、上記電位ＶＤＤ、ＶＥ
Ｅの２値と各抵抗の接続点に得られる４値の電位との合
計６値の電位が液晶駆動用電位ＶＬＣ０〜ＶＬＣ５とし
て上記ＣＯＭドライバ12及びＳＥＧドライバ13に供給さ
れる。そして、例えばＣＯＭドライバ12及びＳＥＧドラ
イバ13では、電位ＶＬＣ０、ＶＬＣ１、ＶＬＣ４、ＶＬ
Ｃ５が前記コモン電極駆動用電位として使用され、電位
ＶＬＣ０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５は前記セグメ
ント電極駆動用電位として使用される。
【０００８】ところで、ＶＤＤ、ＶＥＥをそのまま使用
するＶＬＣ０とＶＬＣ５は十分な電流駆動能力を持つ
が、高抵抗による抵抗分割によって形成されたＶＬＣ１
〜ＶＬＣ４は大きな電流駆動能力を持たない。このた
め、図示のようにＶＬＣ１〜ＶＬＣ４に対応した分割電
位Ｖ１〜Ｖ４をインピーダンス変換を目的とする電源ア
ンプＡＭＰ１〜ＡＭＰ４で受け、出力を低インピーダン
ス化して前記ＣＯＭドライバ12及びＳＥＧドライバ13に
供給するようにしている。
するＶＬＣ０とＶＬＣ５は十分な電流駆動能力を持つ
が、高抵抗による抵抗分割によって形成されたＶＬＣ１
〜ＶＬＣ４は大きな電流駆動能力を持たない。このた
め、図示のようにＶＬＣ１〜ＶＬＣ４に対応した分割電
位Ｖ１〜Ｖ４をインピーダンス変換を目的とする電源ア
ンプＡＭＰ１〜ＡＭＰ４で受け、出力を低インピーダン
ス化して前記ＣＯＭドライバ12及びＳＥＧドライバ13に
供給するようにしている。
【０００９】後述するが上記各電源アンプはそれぞれＰ
チャネル及びＮチャネルのＭＯＳトランジスタを用いた
ＣＭＯＳ構成のものが使用されており、ＶＤＤに近い側
の分割電位Ｖ１、Ｖ２を受ける２個の電源アンプＡＭＰ
１、ＡＭＰ２には入力電位を受けるトランジスタがＮチ
ャネルのものであるいわゆるＮｔｏｐ型のものがそれぞ
れ使用され、ＶＥＥに近い側の分割電位Ｖ３、Ｖ４を受
ける２個の電源アンプＡＭＰ３、ＡＭＰ４には入力電位
を受けるトランジスタがＰチャネルのものであるいわゆ
るＰｔｏｐ型のものがそれぞれ使用されている。
チャネル及びＮチャネルのＭＯＳトランジスタを用いた
ＣＭＯＳ構成のものが使用されており、ＶＤＤに近い側
の分割電位Ｖ１、Ｖ２を受ける２個の電源アンプＡＭＰ
１、ＡＭＰ２には入力電位を受けるトランジスタがＮチ
ャネルのものであるいわゆるＮｔｏｐ型のものがそれぞ
れ使用され、ＶＥＥに近い側の分割電位Ｖ３、Ｖ４を受
ける２個の電源アンプＡＭＰ３、ＡＭＰ４には入力電位
を受けるトランジスタがＰチャネルのものであるいわゆ
るＰｔｏｐ型のものがそれぞれ使用されている。
【００１０】一方のＮｔｏｐ型の電源アンプＡＭＰ１、
ＡＭＰ２はそれぞれ図９に示すように、ＰチャネルＭＯ
Ｓトランジスタ21、22をカレントミラー負荷、Ｎチャネ
ルＭＯＳトランジスタ23、24を差動入力対、Ｎチャネル
ＭＯＳトランジスタ25を定電流源とする差動段26と、Ｐ
チャネルＭＯＳトランジスタ27を差動段26の出力を受け
る駆動用トランジスタ、ＮチャネルＭＯＳトランジスタ
28を定電流負荷とする出力段29とから構成されている。
なお、トランジスタ25、28のゲートにはバイアス電圧Ｖ
ＮBiasが供給されている。
ＡＭＰ２はそれぞれ図９に示すように、ＰチャネルＭＯ
Ｓトランジスタ21、22をカレントミラー負荷、Ｎチャネ
ルＭＯＳトランジスタ23、24を差動入力対、Ｎチャネル
ＭＯＳトランジスタ25を定電流源とする差動段26と、Ｐ
チャネルＭＯＳトランジスタ27を差動段26の出力を受け
る駆動用トランジスタ、ＮチャネルＭＯＳトランジスタ
28を定電流負荷とする出力段29とから構成されている。
なお、トランジスタ25、28のゲートにはバイアス電圧Ｖ
ＮBiasが供給されている。
【００１１】他方のＰｔｏｐ型の電源アンプＡＭＰ３、
ＡＭＰ４はそれぞれ図１０に示すように、ＮチャネルＭ
ＯＳトランジスタ31、32をカレントミラー負荷、Ｐチャ
ネルＭＯＳトランジスタ33、34を差動入力対、Ｐチャネ
ルＭＯＳトランジスタ35を定電流源とする差動段36と、
ＮチャネルＭＯＳトランジスタ37を差動段36の出力を受
ける駆動用トランジスタ、ＰチャネルＭＯＳトランジス
タ38を定電流負荷とする出力段39とから構成されてい
る。なお、トランジスタ35、38のゲートにはバイアス電
圧ＶＰBiasが供給されている。また、図９及び図１０中
のコンデンサはそれぞれ動作を安定させる発振防止用の
ものである。
ＡＭＰ４はそれぞれ図１０に示すように、ＮチャネルＭ
ＯＳトランジスタ31、32をカレントミラー負荷、Ｐチャ
ネルＭＯＳトランジスタ33、34を差動入力対、Ｐチャネ
ルＭＯＳトランジスタ35を定電流源とする差動段36と、
ＮチャネルＭＯＳトランジスタ37を差動段36の出力を受
ける駆動用トランジスタ、ＰチャネルＭＯＳトランジス
タ38を定電流負荷とする出力段39とから構成されてい
る。なお、トランジスタ35、38のゲートにはバイアス電
圧ＶＰBiasが供給されている。また、図９及び図１０中
のコンデンサはそれぞれ動作を安定させる発振防止用の
ものである。
【００１２】図１１は上記図８の電源回路で形成される
６値の液晶駆動用電位ＶＬＣ０〜ＶＬＣ５のうち、ＶＤ
Ｄをそのまま使用するＶＬＣ０を除いた残りの電位のＶ
ＥＥ依存特性を示す図である。通常の液晶表示パネルで
は表示コントラストをある程度自由に設定できるように
するために外部電源電圧ＶＥＥの値が調整できるように
なっており、ＶＥＥの値を−６Ｖに近付ける方向に変化
させるとコントラストは弱くなり、反対に−１０Ｖに近
付ける方向に変化させるとコントラストは強くなる。そ
して、電位ＶＬＣ０〜ＶＬＣ５の値は、ＶＥＥが−６Ｖ
のときは最も高く（０Ｖに近い値）となり、ＶＥＥが−
１０Ｖのときは最も低く（負の大きな値）となる。
６値の液晶駆動用電位ＶＬＣ０〜ＶＬＣ５のうち、ＶＤ
Ｄをそのまま使用するＶＬＣ０を除いた残りの電位のＶ
ＥＥ依存特性を示す図である。通常の液晶表示パネルで
は表示コントラストをある程度自由に設定できるように
するために外部電源電圧ＶＥＥの値が調整できるように
なっており、ＶＥＥの値を−６Ｖに近付ける方向に変化
させるとコントラストは弱くなり、反対に−１０Ｖに近
付ける方向に変化させるとコントラストは強くなる。そ
して、電位ＶＬＣ０〜ＶＬＣ５の値は、ＶＥＥが−６Ｖ
のときは最も高く（０Ｖに近い値）となり、ＶＥＥが−
１０Ｖのときは最も低く（負の大きな値）となる。
【００１３】上記４個の電源アンプＡＭＰ１〜ＡＭＰ４
には図１１に示すような値と変化を示す電位が供給され
るため、それぞれ入力電位に応じた性能を持つ電源アン
プを選ばなければならない。
には図１１に示すような値と変化を示す電位が供給され
るため、それぞれ入力電位に応じた性能を持つ電源アン
プを選ばなければならない。
【００１４】ところで、入力電位を受けるトランジスタ
がＮチャネル、すなわちＮｔｏｐ型の電源アンプの場
合、前記図９中のＮチャネルＭＯＳトランジスタ23のゲ
ート電位（入力電位）がソース電位に対してその閾値電
圧分以上高くなければ動作しない。また、入力電位を受
けるトランジスタがＰチャネル、すなわちＰｔｏｐ型の
電源アンプの場合、前記図１０中のＰチャネルＭＯＳト
ランジスタ33のゲート電位（入力電位）がソース電位に
対してその閾値電圧の絶対値分以上低くなければ動作し
ない。一般にＭＯＳトランジスタの閾値電圧にはばらつ
きが存在することが知られており、このばらつきを考慮
してＮチャネルＭＯＳトランジスタの閾値電圧とＰチャ
ネルＭＯＳトランジスタの閾値電圧の絶対値の最高値を
例えば１Ｖと仮定すると、図１１中に示すように、Ｎｔ
ｏｐ型の電源アンプＡＭＰ１、ＡＭＰ２（Ｎｔｏｐ−Ａ
ｍｐ）が十分に動作する領域はＶＥＥが−１０Ｖのとき
に−８Ｖ以上の範囲となり、Ｐｔｏｐ型の電源アンプＡ
ＭＰ３、ＡＭＰ４（Ｐｔｏｐ−Ａｍｐ）が十分に動作す
る領域はＶＥＥが−１０Ｖのときに−２Ｖ以下の範囲と
なる。
がＮチャネル、すなわちＮｔｏｐ型の電源アンプの場
合、前記図９中のＮチャネルＭＯＳトランジスタ23のゲ
ート電位（入力電位）がソース電位に対してその閾値電
圧分以上高くなければ動作しない。また、入力電位を受
けるトランジスタがＰチャネル、すなわちＰｔｏｐ型の
電源アンプの場合、前記図１０中のＰチャネルＭＯＳト
ランジスタ33のゲート電位（入力電位）がソース電位に
対してその閾値電圧の絶対値分以上低くなければ動作し
ない。一般にＭＯＳトランジスタの閾値電圧にはばらつ
きが存在することが知られており、このばらつきを考慮
してＮチャネルＭＯＳトランジスタの閾値電圧とＰチャ
ネルＭＯＳトランジスタの閾値電圧の絶対値の最高値を
例えば１Ｖと仮定すると、図１１中に示すように、Ｎｔ
ｏｐ型の電源アンプＡＭＰ１、ＡＭＰ２（Ｎｔｏｐ−Ａ
ｍｐ）が十分に動作する領域はＶＥＥが−１０Ｖのとき
に−８Ｖ以上の範囲となり、Ｐｔｏｐ型の電源アンプＡ
ＭＰ３、ＡＭＰ４（Ｐｔｏｐ−Ａｍｐ）が十分に動作す
る領域はＶＥＥが−１０Ｖのときに−２Ｖ以下の範囲と
なる。
【００１５】従って、従来では、−２Ｖ以上の値になり
得る電位が入力される電源アンプＡＭＰ１、ＡＭＰ２と
してＮｔｏｐ−Ａｍｐを使用し、−８Ｖ以下の値になり
得る電位が入力される電源アンプＡＭＰ３、ＡＭＰ４と
してＰｔｏｐ−Ａｍｐを使用している。
得る電位が入力される電源アンプＡＭＰ１、ＡＭＰ２と
してＮｔｏｐ−Ａｍｐを使用し、−８Ｖ以下の値になり
得る電位が入力される電源アンプＡＭＰ３、ＡＭＰ４と
してＰｔｏｐ−Ａｍｐを使用している。
【００１６】図１２は図７中のＣＯＭドライバ12、ＳＥ
Ｇドライバ13から出力されるコモン駆動信号ＣＯＭ、セ
グメント駆動信号ＳＥＧの波形の一例を示している。セ
グメント駆動信号ＳＥＧは前記４値の液晶駆動用電位Ｖ
ＬＣ０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５を用いて形成さ
れており、制御信号の一種であるフレーム信号のある半
周期では表示データが変化する毎にその電位がＶＬＣ０
とＶＬＣ２の間で交互に切り替わり、フレーム信号の次
の半周期では表示データが変化する毎にその電位がＶＬ
Ｃ３とＶＬＣ５の間で交互に切り替わっている。
Ｇドライバ13から出力されるコモン駆動信号ＣＯＭ、セ
グメント駆動信号ＳＥＧの波形の一例を示している。セ
グメント駆動信号ＳＥＧは前記４値の液晶駆動用電位Ｖ
ＬＣ０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５を用いて形成さ
れており、制御信号の一種であるフレーム信号のある半
周期では表示データが変化する毎にその電位がＶＬＣ０
とＶＬＣ２の間で交互に切り替わり、フレーム信号の次
の半周期では表示データが変化する毎にその電位がＶＬ
Ｃ３とＶＬＣ５の間で交互に切り替わっている。
【００１７】コモン駆動信号ＣＯＭは前記４値の液晶駆
動用電位ＶＬＣ０、ＶＬＣ１、ＶＬＣ４、ＶＬＣ５を用
いて形成されており、上記フレーム信号のある半周期で
は６４個のコモン信号ＣＯＭ１〜ＣＯＭ６４のうちＣＯ
Ｍ１から電位ＶＬＣ１であったものが順次電位ＶＬＣ５
に切り替わり、フレーム信号の次の半周期ではＣＯＭ１
から電位ＶＬＣ４であったものが順次電位ＶＬＣ０に切
り替わっている。
動用電位ＶＬＣ０、ＶＬＣ１、ＶＬＣ４、ＶＬＣ５を用
いて形成されており、上記フレーム信号のある半周期で
は６４個のコモン信号ＣＯＭ１〜ＣＯＭ６４のうちＣＯ
Ｍ１から電位ＶＬＣ１であったものが順次電位ＶＬＣ５
に切り替わり、フレーム信号の次の半周期ではＣＯＭ１
から電位ＶＬＣ４であったものが順次電位ＶＬＣ０に切
り替わっている。
【００１８】ここで、図１２から明らかなように、１つ
のコモン駆動信号ＣＯＭはフレーム信号の半周期毎に電
位が１回切り替わるのに対し、セグメント駆動信号ＳＥ
Ｇでは表示データが変化する毎に電位が切り替わってい
る。例えばフレーム信号の周波数は３５Ｈｚで、表示デ
ータのラッチパルス信号は２２４０Ｈｚである。従っ
て、セグメント駆動信号ＳＥＧを形成するために使用さ
れる液晶駆動用電位ＶＬＣ０、ＶＬＣ２、ＶＬＣ３、Ｖ
ＬＣ５からの電流流出量は、コモン駆動信号ＣＯＭの形
成のみに使用される液晶駆動用電位ＶＬＣ１、ＶＬＣ４
からの電流流出量に比べて大きなものとなる。
のコモン駆動信号ＣＯＭはフレーム信号の半周期毎に電
位が１回切り替わるのに対し、セグメント駆動信号ＳＥ
Ｇでは表示データが変化する毎に電位が切り替わってい
る。例えばフレーム信号の周波数は３５Ｈｚで、表示デ
ータのラッチパルス信号は２２４０Ｈｚである。従っ
て、セグメント駆動信号ＳＥＧを形成するために使用さ
れる液晶駆動用電位ＶＬＣ０、ＶＬＣ２、ＶＬＣ３、Ｖ
ＬＣ５からの電流流出量は、コモン駆動信号ＣＯＭの形
成のみに使用される液晶駆動用電位ＶＬＣ１、ＶＬＣ４
からの電流流出量に比べて大きなものとなる。
【００１９】図１３は図７中の液晶表示パネルにおける
それぞれ１つのコモン電極、セグメント電極に供給され
るコモン駆動信号ＣＯＭ、セグメント駆動信号ＳＥＧの
波形の一例を示している。上記のようにセグメント駆動
信号ＳＥＧを形成するために使用される液晶駆動用電位
ＶＬＣ０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５からの電流流
出量が多いと、ＶＤＤ、ＶＥＥをそのまま用いるＶＬＣ
０とＶＬＣ５では問題とならないが、前記図８中の電源
アンプＡＭＰ２、ＡＭＰ３から出力される電位ＶＬＣ
２、ＶＬＣ３に関しては問題が生じる。
それぞれ１つのコモン電極、セグメント電極に供給され
るコモン駆動信号ＣＯＭ、セグメント駆動信号ＳＥＧの
波形の一例を示している。上記のようにセグメント駆動
信号ＳＥＧを形成するために使用される液晶駆動用電位
ＶＬＣ０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５からの電流流
出量が多いと、ＶＤＤ、ＶＥＥをそのまま用いるＶＬＣ
０とＶＬＣ５では問題とならないが、前記図８中の電源
アンプＡＭＰ２、ＡＭＰ３から出力される電位ＶＬＣ
２、ＶＬＣ３に関しては問題が生じる。
【００２０】すなわち、電位ＶＬＣ２を出力するＮｔｏ
ｐ型の電源アンプＡＭＰ２では、図９に示すように、出
力段29において出力端子を高電位に充電する側のトラン
ジスタ27は差動段26の出力で駆動されており、出力端子
を低電位に放電する側のトランジスタ28は定電流源負荷
となっている。このため、電源アンプ自体の消費電力削
減を目的として、定電流源負荷であるトランジスタ28に
流れる電流の値を低く押さえた場合には、出力電位を高
電位側に引き上げる能力は高いが低電位側に下げる能力
は低くなり、図１３に示すようにセグメント駆動信号Ｓ
ＥＧの電位ＶＬＣ２が電源電位のＶＤＤ（ＶＬＣ０）側
に引っ張られ、その値が順次ＶＬＣ０側に近付いてい
く。
ｐ型の電源アンプＡＭＰ２では、図９に示すように、出
力段29において出力端子を高電位に充電する側のトラン
ジスタ27は差動段26の出力で駆動されており、出力端子
を低電位に放電する側のトランジスタ28は定電流源負荷
となっている。このため、電源アンプ自体の消費電力削
減を目的として、定電流源負荷であるトランジスタ28に
流れる電流の値を低く押さえた場合には、出力電位を高
電位側に引き上げる能力は高いが低電位側に下げる能力
は低くなり、図１３に示すようにセグメント駆動信号Ｓ
ＥＧの電位ＶＬＣ２が電源電位のＶＤＤ（ＶＬＣ０）側
に引っ張られ、その値が順次ＶＬＣ０側に近付いてい
く。
【００２１】他方、電位ＶＬＣ３を出力するＰｔｏｐ型
の電源アンプＡＭＰ３では、図１０に示すように、出力
段39において出力端子を低電位に放電する側のトランジ
スタ37は差動段36の出力で駆動されており、出力端子を
高電位に充電する側のトランジスタ38は定電流源負荷と
なっている。このため、電源アンプ自体の消費電力削減
を目的として、定電流源となるトランジスタ38に流れる
電流の値を低く押さえた場合には、出力電位を低電位側
に引き下げる能力は高いが高電位側に引き上げる能力は
低くなり、図１３に示すようにセグメント駆動信号ＳＥ
Ｇの電位ＶＬＣ３が電源電位のＶＥＥ（ＶＬＣ５）側に
引き下げられ、その値が順次ＶＬＣ５側に近付いてい
く。
の電源アンプＡＭＰ３では、図１０に示すように、出力
段39において出力端子を低電位に放電する側のトランジ
スタ37は差動段36の出力で駆動されており、出力端子を
高電位に充電する側のトランジスタ38は定電流源負荷と
なっている。このため、電源アンプ自体の消費電力削減
を目的として、定電流源となるトランジスタ38に流れる
電流の値を低く押さえた場合には、出力電位を低電位側
に引き下げる能力は高いが高電位側に引き上げる能力は
低くなり、図１３に示すようにセグメント駆動信号ＳＥ
Ｇの電位ＶＬＣ３が電源電位のＶＥＥ（ＶＬＣ５）側に
引き下げられ、その値が順次ＶＬＣ５側に近付いてい
く。
【００２２】このため、従来では全ての電源アンプにお
いて、各定電流源にある程度大きな電流を流し、電流を
流し込む能力と電流を流し出す能力の両方を高めること
によって出力インピーダンスが低くなるようにして、上
記のような出力電位の変動が起こらないようにしてい
る。
いて、各定電流源にある程度大きな電流を流し、電流を
流し込む能力と電流を流し出す能力の両方を高めること
によって出力インピーダンスが低くなるようにして、上
記のような出力電位の変動が起こらないようにしてい
る。
【００２３】
【発明が解決しようとする課題】しかしながら、全ての
電源アンプの定電流源に大きな電流を流すと電源アンプ
の消費電流が増加し、電位分割抵抗を高抵抗にして消費
電流の削減を図っている効果が薄れることになる。ま
た、特に電池によって駆動される携帯用の電子機器では
電池の寿命が早くなるという不都合が生じる。
電源アンプの定電流源に大きな電流を流すと電源アンプ
の消費電流が増加し、電位分割抵抗を高抵抗にして消費
電流の削減を図っている効果が薄れることになる。ま
た、特に電池によって駆動される携帯用の電子機器では
電池の寿命が早くなるという不都合が生じる。
【００２４】この発明は上記のような事情を考慮してな
されたものであり、その目的は、消費電流の削減をより
一層図ることができる液晶駆動用電源回路を提供するこ
とである。
されたものであり、その目的は、消費電流の削減をより
一層図ることができる液晶駆動用電源回路を提供するこ
とである。
【００２５】
【課題を解決するための手段】第１の発明の液晶駆動用
電源回路は、高電位の電源電位印加点と低電位の電源電
位印加点との間に直列に接続された複数個の抵抗と、上
記複数個の抵抗によって分離された第１ないし第４の中
間電位点と、上記第１ないし第４の中間電位点のうち最
も高電位が得られる第１の中間電位点に接続され、Ｎチ
ャネルＭＯＳトランジスタのゲートでこの第１の中間電
位点電位を受ける差動段及びこの差動段の出力をゲート
に受けるＰチャネルＭＯＳトランジスタを駆動用素子、
ＮチャネルＭＯＳトランジスタを電流源用素子としてそ
れぞれ用いた出力段とを有する第１のインピーダンス変
換回路と、上記第１ないし第４の中間電位点のうち上記
第１の中間電位点を除くうちで最も高電位が得られる第
２の中間電位点に接続され、ＰチャネルＭＯＳトランジ
スタのゲートでこの第２の中間電位点の電位を受ける差
動段及びこの差動段の出力をゲートに受けるＮチャネル
ＭＯＳトランジスタを駆動用素子、ＰチャネルＭＯＳト
ランジスタを電流源用素子としてそれぞれ用いた出力段
とを有する第２のインピーダンス変換回路と、上記第１
ないし第４の中間電位点のうち上記第１、第２の中間電
位点を除くうちでより高電位が得られる第３の中間電位
点に接続され、ＮチャネルＭＯＳトランジスタのゲート
でこの第３の中間電位点の電位を受ける差動段及びこの
差動段の出力をゲートに受けるＰチャネルＭＯＳトラン
ジスタを駆動用素子、ＮチャネルＭＯＳトランジスタを
電流源用素子としてそれぞれ用いた出力段とを有する第
３のインピーダンス変換回路と、上記第４の中間電位点
に接続され、ＰチャネルＭＯＳトランジスタのゲートで
この第４の中間電位点の電位を受ける差動段及びこの差
動段の出力をゲートに受けるＮチャネルＭＯＳトランジ
スタを駆動用素子、ＰチャネルＭＯＳトランジスタを電
流源用素子としてそれぞれ用いた出力段とを有する第４
のインピーダンス変換回路とを具備している。
電源回路は、高電位の電源電位印加点と低電位の電源電
位印加点との間に直列に接続された複数個の抵抗と、上
記複数個の抵抗によって分離された第１ないし第４の中
間電位点と、上記第１ないし第４の中間電位点のうち最
も高電位が得られる第１の中間電位点に接続され、Ｎチ
ャネルＭＯＳトランジスタのゲートでこの第１の中間電
位点電位を受ける差動段及びこの差動段の出力をゲート
に受けるＰチャネルＭＯＳトランジスタを駆動用素子、
ＮチャネルＭＯＳトランジスタを電流源用素子としてそ
れぞれ用いた出力段とを有する第１のインピーダンス変
換回路と、上記第１ないし第４の中間電位点のうち上記
第１の中間電位点を除くうちで最も高電位が得られる第
２の中間電位点に接続され、ＰチャネルＭＯＳトランジ
スタのゲートでこの第２の中間電位点の電位を受ける差
動段及びこの差動段の出力をゲートに受けるＮチャネル
ＭＯＳトランジスタを駆動用素子、ＰチャネルＭＯＳト
ランジスタを電流源用素子としてそれぞれ用いた出力段
とを有する第２のインピーダンス変換回路と、上記第１
ないし第４の中間電位点のうち上記第１、第２の中間電
位点を除くうちでより高電位が得られる第３の中間電位
点に接続され、ＮチャネルＭＯＳトランジスタのゲート
でこの第３の中間電位点の電位を受ける差動段及びこの
差動段の出力をゲートに受けるＰチャネルＭＯＳトラン
ジスタを駆動用素子、ＮチャネルＭＯＳトランジスタを
電流源用素子としてそれぞれ用いた出力段とを有する第
３のインピーダンス変換回路と、上記第４の中間電位点
に接続され、ＰチャネルＭＯＳトランジスタのゲートで
この第４の中間電位点の電位を受ける差動段及びこの差
動段の出力をゲートに受けるＮチャネルＭＯＳトランジ
スタを駆動用素子、ＰチャネルＭＯＳトランジスタを電
流源用素子としてそれぞれ用いた出力段とを有する第４
のインピーダンス変換回路とを具備している。
【００２６】第２の発明の液晶駆動用電源回路は、高電
位の電源電位印加点と低電位の電源電位印加点との間に
直列に接続された複数個の抵抗と、上記複数個の抵抗に
よって分離された第１ないし第４の中間電位点と、上記
第１ないし第４の中間電位点のうち最も高電位が得られ
る第１の中間電位点に接続され、ＮチャネルＭＯＳトラ
ンジスタのゲートでこの第１の中間電位点の電位を受け
る差動段及びこの差動段の出力をゲートに受けるＰチャ
ネルＭＯＳトランジスタを駆動用素子、ＮチャネルＭＯ
Ｓトランジスタを電流源用素子としてそれぞれ用いた出
力段とを有する第１のインピーダンス変換回路と、上記
第１ないし第４の中間電位点のうち上記第１の中間電位
点を除くうちで最も高電位が得られる第２の中間電位点
に接続され、ＮチャネルＭＯＳトランジスタのゲートで
この第２の中間電位点の電位を受ける差動段、この差動
段の出力をゲートに受けるＰチャネルＭＯＳトランジス
タを駆動用素子、ＮチャネルＭＯＳトランジスタを電流
源用素子としてそれぞれ用いた中間出力段及びこの中間
出力段の出力をゲートに受けるＮチャネルＭＯＳトラン
ジスタを駆動用素子、ＰチャネルＭＯＳトランジスタを
電流源用素子としてそれぞれ用いた最終出力段とを有す
る第２のインピーダンス変換回路と、上記第１ないし第
４の中間電位点のうち上記第１、第２の中間電位点を除
くうちでより高電位が得られる第３の中間電位点に接続
され、ＰチャネルＭＯＳトランジスタのゲートでこの第
３の中間電位点の電位を受ける差動段及びこの差動段の
出力をゲートに受けるＮチャネルＭＯＳトランジスタを
駆動用素子、ＰチャネルＭＯＳトランジスタを電流源用
素子としてそれぞれ用いた中間出力段及びこの中間出力
段の出力をゲートに受けるＰチャネルＭＯＳトランジス
タを駆動用素子、ＮチャネルＭＯＳトランジスタを電流
源用素子としてそれぞれ用いた最終出力段とを有する第
３のインピーダンス変換回路と、上記第４の中間電位点
に接続され、ＰチャネルＭＯＳトランジスタのゲートで
この第４の中間電位点の電位を受ける差動段及びこの差
動段の出力をゲートに受けるＮチャネルＭＯＳトランジ
スタを駆動用素子、ＰチャネルＭＯＳトランジスタを電
流源用素子としてそれぞれ用いた出力段とを有する第４
のインピーダンス変換回路とを具備したことを特徴とす
る。
位の電源電位印加点と低電位の電源電位印加点との間に
直列に接続された複数個の抵抗と、上記複数個の抵抗に
よって分離された第１ないし第４の中間電位点と、上記
第１ないし第４の中間電位点のうち最も高電位が得られ
る第１の中間電位点に接続され、ＮチャネルＭＯＳトラ
ンジスタのゲートでこの第１の中間電位点の電位を受け
る差動段及びこの差動段の出力をゲートに受けるＰチャ
ネルＭＯＳトランジスタを駆動用素子、ＮチャネルＭＯ
Ｓトランジスタを電流源用素子としてそれぞれ用いた出
力段とを有する第１のインピーダンス変換回路と、上記
第１ないし第４の中間電位点のうち上記第１の中間電位
点を除くうちで最も高電位が得られる第２の中間電位点
に接続され、ＮチャネルＭＯＳトランジスタのゲートで
この第２の中間電位点の電位を受ける差動段、この差動
段の出力をゲートに受けるＰチャネルＭＯＳトランジス
タを駆動用素子、ＮチャネルＭＯＳトランジスタを電流
源用素子としてそれぞれ用いた中間出力段及びこの中間
出力段の出力をゲートに受けるＮチャネルＭＯＳトラン
ジスタを駆動用素子、ＰチャネルＭＯＳトランジスタを
電流源用素子としてそれぞれ用いた最終出力段とを有す
る第２のインピーダンス変換回路と、上記第１ないし第
４の中間電位点のうち上記第１、第２の中間電位点を除
くうちでより高電位が得られる第３の中間電位点に接続
され、ＰチャネルＭＯＳトランジスタのゲートでこの第
３の中間電位点の電位を受ける差動段及びこの差動段の
出力をゲートに受けるＮチャネルＭＯＳトランジスタを
駆動用素子、ＰチャネルＭＯＳトランジスタを電流源用
素子としてそれぞれ用いた中間出力段及びこの中間出力
段の出力をゲートに受けるＰチャネルＭＯＳトランジス
タを駆動用素子、ＮチャネルＭＯＳトランジスタを電流
源用素子としてそれぞれ用いた最終出力段とを有する第
３のインピーダンス変換回路と、上記第４の中間電位点
に接続され、ＰチャネルＭＯＳトランジスタのゲートで
この第４の中間電位点の電位を受ける差動段及びこの差
動段の出力をゲートに受けるＮチャネルＭＯＳトランジ
スタを駆動用素子、ＰチャネルＭＯＳトランジスタを電
流源用素子としてそれぞれ用いた出力段とを有する第４
のインピーダンス変換回路とを具備したことを特徴とす
る。
【００２７】
【作用】電流流出量が多く、その電位が高電位の電源電
位側に変動する恐れがある第２の中間電位点に接続され
る第２のインピーダンス変換回路の出力段として、差動
段の出力をゲートに受けるＮチャネルＭＯＳトランジス
タを駆動用素子、ＰチャネルＭＯＳトランジスタを電流
源用素子としてそれぞれ用いた回路とすることにより、
この第２のインピーダンス変換回路における電流の流し
込む能力を高くすることによってその出力電位が高電位
の電源電位側に変動することを防止している。しかも、
出力段で電流源用素子として用いられるＰチャネルＭＯ
Ｓトランジスタは電流駆動能力をそれ程大きくしなくて
も出力電位を保つことができるので、この第２のインピ
ーダンス変換回路の消費電流を低く押さえることができ
る。
位側に変動する恐れがある第２の中間電位点に接続され
る第２のインピーダンス変換回路の出力段として、差動
段の出力をゲートに受けるＮチャネルＭＯＳトランジス
タを駆動用素子、ＰチャネルＭＯＳトランジスタを電流
源用素子としてそれぞれ用いた回路とすることにより、
この第２のインピーダンス変換回路における電流の流し
込む能力を高くすることによってその出力電位が高電位
の電源電位側に変動することを防止している。しかも、
出力段で電流源用素子として用いられるＰチャネルＭＯ
Ｓトランジスタは電流駆動能力をそれ程大きくしなくて
も出力電位を保つことができるので、この第２のインピ
ーダンス変換回路の消費電流を低く押さえることができ
る。
【００２８】また、電流流出量が多く、その電位が低電
位の電源電位側に変動する恐れがある第３の中間電位点
に接続される第３のインピーダンス変換回路の出力段と
して、差動段の出力をゲートに受けるＰチャネルＭＯＳ
トランジスタを駆動用素子、ＮチャネルＭＯＳトランジ
スタを電流源用素子としてそれぞれ用いた回路とするこ
とにより、この第３のインピーダンス変換回路における
電流の流し出す能力を高くすることによってその出力電
位が低電位の電源電位側に変動することを防止してい
る。しかも、出力段で電流源用素子として用いられるＮ
チャネルＭＯＳトランジスタは電流駆動能力をそれ程大
きくしなくても出力電位を保つことができるので、この
第３のインピーダンス変換回路の消費電流を低く押さえ
ることができる。
位の電源電位側に変動する恐れがある第３の中間電位点
に接続される第３のインピーダンス変換回路の出力段と
して、差動段の出力をゲートに受けるＰチャネルＭＯＳ
トランジスタを駆動用素子、ＮチャネルＭＯＳトランジ
スタを電流源用素子としてそれぞれ用いた回路とするこ
とにより、この第３のインピーダンス変換回路における
電流の流し出す能力を高くすることによってその出力電
位が低電位の電源電位側に変動することを防止してい
る。しかも、出力段で電流源用素子として用いられるＮ
チャネルＭＯＳトランジスタは電流駆動能力をそれ程大
きくしなくても出力電位を保つことができるので、この
第３のインピーダンス変換回路の消費電流を低く押さえ
ることができる。
【００２９】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１はこの発明の第１の実施例を示す回路
図であり、前記図７の電子機器中の電源回路14の構成を
示している。
り説明する。図１はこの発明の第１の実施例を示す回路
図であり、前記図７の電子機器中の電源回路14の構成を
示している。
【００３０】図においてＶＤＤ及びＶＥＥは外部より供
給される電源電位であり、例えばＶＤＤは０Ｖであり、
ＶＥＥは例えば−１０Ｖの範囲で可変可能にされてい
る。上記両ＶＤＤ、ＶＥＥ間には電位分割用の５個の抵
抗Ｒ１〜Ｒ５が直列接続されている。これら抵抗Ｒ１〜
Ｒ５には、電位ＶＤＤ、ＶＥＥ間に流れる電流の値を十
分に小さくして消費電流を低く押さえるために、高抵抗
が使用される。また、従来と同様に、抵抗Ｒ１、Ｒ２、
Ｒ４、Ｒ５は全て同値に設定され、Ｒ２とＲ４間の抵抗
Ｒ３はＲ１、Ｒ２、Ｒ４、Ｒ５の値の所定値倍の値に設
定される。そして、上記電位ＶＤＤ、ＶＥＥの２値と各
抵抗の接続点に得られる４値の電位との合計６値の電位
が液晶駆動用電位ＶＬＣ０〜ＶＬＣ５として前記図７中
のＣＯＭドライバ12及びＳＥＧドライバ13に供給され
る。また、ＣＯＭドライバ12及びＳＥＧドライバ13で
は、電位ＶＬＣ０、ＶＬＣ１、ＶＬＣ４、ＶＬＣ５が前
記コモン電極駆動用電位として使用され、電位ＶＬＣ
０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５は前記セグメント電
極駆動用電位として使用される。
給される電源電位であり、例えばＶＤＤは０Ｖであり、
ＶＥＥは例えば−１０Ｖの範囲で可変可能にされてい
る。上記両ＶＤＤ、ＶＥＥ間には電位分割用の５個の抵
抗Ｒ１〜Ｒ５が直列接続されている。これら抵抗Ｒ１〜
Ｒ５には、電位ＶＤＤ、ＶＥＥ間に流れる電流の値を十
分に小さくして消費電流を低く押さえるために、高抵抗
が使用される。また、従来と同様に、抵抗Ｒ１、Ｒ２、
Ｒ４、Ｒ５は全て同値に設定され、Ｒ２とＲ４間の抵抗
Ｒ３はＲ１、Ｒ２、Ｒ４、Ｒ５の値の所定値倍の値に設
定される。そして、上記電位ＶＤＤ、ＶＥＥの２値と各
抵抗の接続点に得られる４値の電位との合計６値の電位
が液晶駆動用電位ＶＬＣ０〜ＶＬＣ５として前記図７中
のＣＯＭドライバ12及びＳＥＧドライバ13に供給され
る。また、ＣＯＭドライバ12及びＳＥＧドライバ13で
は、電位ＶＬＣ０、ＶＬＣ１、ＶＬＣ４、ＶＬＣ５が前
記コモン電極駆動用電位として使用され、電位ＶＬＣ
０、ＶＬＣ２、ＶＬＣ３、ＶＬＣ５は前記セグメント電
極駆動用電位として使用される。
【００３１】さらにこの実施例回路では、従来と同様
に、ＶＬＣ１〜ＶＬＣ４に対応した分割電位Ｖ１、Ｖ
２、Ｖ３、Ｖ４（第１、第２、第３、第４の中間電位点
の電位）のインピーダンス変換を目的として、電源アン
プＡＭＰ11〜ＡＭＰ14が電位Ｖ１、Ｖ２、Ｖ３、Ｖ４の
各電位点に接続されており、これら電源アンプＡＭＰ11
〜ＡＭＰ14の出力電位が前記ＣＯＭドライバ及びＳＥＧ
ドライバ13に供給される。
に、ＶＬＣ１〜ＶＬＣ４に対応した分割電位Ｖ１、Ｖ
２、Ｖ３、Ｖ４（第１、第２、第３、第４の中間電位点
の電位）のインピーダンス変換を目的として、電源アン
プＡＭＰ11〜ＡＭＰ14が電位Ｖ１、Ｖ２、Ｖ３、Ｖ４の
各電位点に接続されており、これら電源アンプＡＭＰ11
〜ＡＭＰ14の出力電位が前記ＣＯＭドライバ及びＳＥＧ
ドライバ13に供給される。
【００３２】分割電位Ｖ１に接続された電源アンプＡＭ
Ｐ11は従来と同様にＮｔｏｐ型のものが使用される。分
割電位Ｖ２に接続された電源アンプＡＭＰ12は従来とは
異なりＰｔｏｐ型のものが使用される。分割電位Ｖ３に
接続された電源アンプＡＭＰ13は従来とは異なりＮｔｏ
ｐ型のものが使用される。分割電位Ｖ４に接続された電
源アンプＡＭＰ14は従来と同様にＰｔｏｐ型のものが使
用される。
Ｐ11は従来と同様にＮｔｏｐ型のものが使用される。分
割電位Ｖ２に接続された電源アンプＡＭＰ12は従来とは
異なりＰｔｏｐ型のものが使用される。分割電位Ｖ３に
接続された電源アンプＡＭＰ13は従来とは異なりＮｔｏ
ｐ型のものが使用される。分割電位Ｖ４に接続された電
源アンプＡＭＰ14は従来と同様にＰｔｏｐ型のものが使
用される。
【００３３】上記Ｎｔｏｐ型の電源アンプＡＭＰ11及び
ＡＭＰ13の詳細な構成は前記図９に示されており、Ｐチ
ャネルＭＯＳトランジスタ21、22をカレントミラー負
荷、ＮチャネルＭＯＳトランジスタ23、24を差動入力
対、ＮチャネルＭＯＳトランジスタ25を定電流源とする
差動段26と、ＰチャネルＭＯＳトランジスタ27を差動段
26の出力を受ける駆動用トランジスタ、ＮチャネルＭＯ
Ｓトランジスタ28を定電流負荷とする出力段29とから構
成されている。
ＡＭＰ13の詳細な構成は前記図９に示されており、Ｐチ
ャネルＭＯＳトランジスタ21、22をカレントミラー負
荷、ＮチャネルＭＯＳトランジスタ23、24を差動入力
対、ＮチャネルＭＯＳトランジスタ25を定電流源とする
差動段26と、ＰチャネルＭＯＳトランジスタ27を差動段
26の出力を受ける駆動用トランジスタ、ＮチャネルＭＯ
Ｓトランジスタ28を定電流負荷とする出力段29とから構
成されている。
【００３４】上記Ｐｔｏｐ型の電源アンプＡＭＰ12及び
ＡＭＰ14の詳細な構成は前記図１０に示されており、Ｎ
チャネルＭＯＳトランジスタ31、32をカレントミラー負
荷、ＰチャネルＭＯＳトランジスタ33、34を差動入力
対、ＰチャネルＭＯＳトランジスタ35を定電流源とする
差動段36と、ＮチャネルＭＯＳトランジスタ37を差動段
36の出力を受ける駆動用トランジスタ、ＰチャネルＭＯ
Ｓトランジスタ38を定電流負荷とする出力段39とから構
成されている。
ＡＭＰ14の詳細な構成は前記図１０に示されており、Ｎ
チャネルＭＯＳトランジスタ31、32をカレントミラー負
荷、ＰチャネルＭＯＳトランジスタ33、34を差動入力
対、ＰチャネルＭＯＳトランジスタ35を定電流源とする
差動段36と、ＮチャネルＭＯＳトランジスタ37を差動段
36の出力を受ける駆動用トランジスタ、ＰチャネルＭＯ
Ｓトランジスタ38を定電流負荷とする出力段39とから構
成されている。
【００３５】ここで従来問題になっていた液晶駆動用電
位ＶＬＣ２、ＶＬＣ３について考えてみる。前記図７中
の液晶表示パネル11の表示を行う際に、電流流出量が多
くその電位がＶＬＣ０側に変動することが問題になって
いた液晶駆動用電位ＶＬＣ２を出力する電源アンプＡＭ
Ｐ12は、従来とは異なり、前記図１０に示されるように
ＮチャネルＭＯＳトランジスタ37を駆動用トランジス
タ、ＰチャネルＭＯＳトランジスタ38を定電流負荷とす
る出力段39を有するＰｔｏｐ型のものに変更されてい
る。
位ＶＬＣ２、ＶＬＣ３について考えてみる。前記図７中
の液晶表示パネル11の表示を行う際に、電流流出量が多
くその電位がＶＬＣ０側に変動することが問題になって
いた液晶駆動用電位ＶＬＣ２を出力する電源アンプＡＭ
Ｐ12は、従来とは異なり、前記図１０に示されるように
ＮチャネルＭＯＳトランジスタ37を駆動用トランジス
タ、ＰチャネルＭＯＳトランジスタ38を定電流負荷とす
る出力段39を有するＰｔｏｐ型のものに変更されてい
る。
【００３６】このＰｔｏｐ型の電源アンプではＮチャネ
ルＭＯＳトランジスタ37によって十分な量の電流を流し
込むことができるので、従来のようにその出力電位ＶＬ
Ｃ２がＶＬＣ０側に引っ張られることを防止することが
でき、ＶＬＣ２の値を安定に保つことができる。しか
も、出力段39で定電流負荷として用いられるＰチャネル
ＭＯＳトランジスタ38は出力電位を保てば良く、大きな
電流を出力端子から流し出す必要がない。出力端子の電
位ＶＬＣ２が規定値以下の場合にはこのトランジスタ38
を介して出力端子から電流が流れ出るが、電位ＶＬＣ２
が規定に達しているときはＮチャネルのトランジスタ37
を介してこの電流が接地側（ＶＥＥ）に流れるため、こ
の電流は出力電位にかかわらずに常に消費されることに
なる。しかし、上記理由によりこのトランジスタ38には
大きな電流を流す必要がないので、この値を従来よりも
少なくすることができる。
ルＭＯＳトランジスタ37によって十分な量の電流を流し
込むことができるので、従来のようにその出力電位ＶＬ
Ｃ２がＶＬＣ０側に引っ張られることを防止することが
でき、ＶＬＣ２の値を安定に保つことができる。しか
も、出力段39で定電流負荷として用いられるＰチャネル
ＭＯＳトランジスタ38は出力電位を保てば良く、大きな
電流を出力端子から流し出す必要がない。出力端子の電
位ＶＬＣ２が規定値以下の場合にはこのトランジスタ38
を介して出力端子から電流が流れ出るが、電位ＶＬＣ２
が規定に達しているときはＮチャネルのトランジスタ37
を介してこの電流が接地側（ＶＥＥ）に流れるため、こ
の電流は出力電位にかかわらずに常に消費されることに
なる。しかし、上記理由によりこのトランジスタ38には
大きな電流を流す必要がないので、この値を従来よりも
少なくすることができる。
【００３７】一方、前記液晶表示パネル11の表示を行う
際に、電流流出量が多くその電位がＶＬＣ５側に変動す
ることが問題になっていた液晶駆動用電位ＶＬＣ３を出
力する電源アンプＡＭＰ13は、従来とは異なり、前記図
９に示されるように、ＰチャネルＭＯＳトランジスタ27
を駆動用トランジスタ、ＮチャネルＭＯＳトランジスタ
28を定電流負荷とする出力段29を有するＮｔｏｐ型のも
のに変更されている。
際に、電流流出量が多くその電位がＶＬＣ５側に変動す
ることが問題になっていた液晶駆動用電位ＶＬＣ３を出
力する電源アンプＡＭＰ13は、従来とは異なり、前記図
９に示されるように、ＰチャネルＭＯＳトランジスタ27
を駆動用トランジスタ、ＮチャネルＭＯＳトランジスタ
28を定電流負荷とする出力段29を有するＮｔｏｐ型のも
のに変更されている。
【００３８】このＮｔｏｐ型のものではＰチャネルＭＯ
Ｓトランジスタ27によって十分な量の電流を流し出すこ
とができるので、従来のようにその出力電位ＶＬＣ３が
ＶＬＣ５側に引き下げられることを防止することがで
き、ＶＬＣ３の値を安定に保つことができる。しかも、
出力段29で定電流負荷として用いられるＮチャネルＭＯ
Ｓトランジスタ28は出力電位を保てば良く、大きな電流
を出力端子から流し込む必要がない。このトランジスタ
28は、出力端子の電位ＶＬＣ３が規定値以上の場合に出
力端子から電流を流れ込ませるが、電位ＶＬＣ３が規定
に達しているときはＰチャネルのトランジスタ27を介し
てＶＤＤ側から接地側（ＶＥＥ）に流れるため、この電
流は出力電位にかかわらずに常に消費されることにな
る。しかし、上記理由によりこのトランジスタ28には大
きな電流を流す必要がないので、この値を従来よりも少
なくすることができる。
Ｓトランジスタ27によって十分な量の電流を流し出すこ
とができるので、従来のようにその出力電位ＶＬＣ３が
ＶＬＣ５側に引き下げられることを防止することがで
き、ＶＬＣ３の値を安定に保つことができる。しかも、
出力段29で定電流負荷として用いられるＮチャネルＭＯ
Ｓトランジスタ28は出力電位を保てば良く、大きな電流
を出力端子から流し込む必要がない。このトランジスタ
28は、出力端子の電位ＶＬＣ３が規定値以上の場合に出
力端子から電流を流れ込ませるが、電位ＶＬＣ３が規定
に達しているときはＰチャネルのトランジスタ27を介し
てＶＤＤ側から接地側（ＶＥＥ）に流れるため、この電
流は出力電位にかかわらずに常に消費されることにな
る。しかし、上記理由によりこのトランジスタ28には大
きな電流を流す必要がないので、この値を従来よりも少
なくすることができる。
【００３９】一方、他の電源アンプＡＭＰ11、ＡＭＰ14
については出力電位の変動をそれ程考慮する必要がない
ので、元々、低消費電流にすることができる。従って、
この実施例回路によれば、全ての電源アンプＡＭＰ11、
ＡＭＰ12、ＡＭＰ13、ＡＭＰ14を低消費電流にすること
ができ、かつ各液晶駆動用電位の安定化を図ることがで
きる。
については出力電位の変動をそれ程考慮する必要がない
ので、元々、低消費電流にすることができる。従って、
この実施例回路によれば、全ての電源アンプＡＭＰ11、
ＡＭＰ12、ＡＭＰ13、ＡＭＰ14を低消費電流にすること
ができ、かつ各液晶駆動用電位の安定化を図ることがで
きる。
【００４０】なお、上記実施例ではＶＥＥとして−１０
Ｖまで可変可能なものを使用する場合に説明したがこれ
は例えば−２５Ｖまで可変可能な電源電圧を使用するこ
とができる。
Ｖまで可変可能なものを使用する場合に説明したがこれ
は例えば−２５Ｖまで可変可能な電源電圧を使用するこ
とができる。
【００４１】図２はこの発明の第２の実施例に係る電源
回路を示している。上記図１の実施例回路では表示コン
トラストの設定のために外部電源電圧ＶＥＥの値を変化
させる場合について説明したが、この第２の実施例で
は、図１中の抵抗Ｒ５と、固定された値の電源電位ＶＥ
Ｅとの間に可変抵抗ＲＶを挿入し、この可変抵抗ＲＶの
調整により液晶駆動用電位ＶＬＣ１〜ＶＬＣ５を変化さ
せるようにしたものである。この場合、電位ＶＬＣ５に
対応した電位Ｖ５も抵抗分割によって形成されるため、
この電位Ｖ５をインピーダンス変換を目的とする電源ア
ンプＡＭＰ15で受け、出力を低インピーダンス化してい
る。なお、この電源アンプＡＭＰ15としては前記図１０
に示すようなＰｔｏｐ型のものが使用される。
回路を示している。上記図１の実施例回路では表示コン
トラストの設定のために外部電源電圧ＶＥＥの値を変化
させる場合について説明したが、この第２の実施例で
は、図１中の抵抗Ｒ５と、固定された値の電源電位ＶＥ
Ｅとの間に可変抵抗ＲＶを挿入し、この可変抵抗ＲＶの
調整により液晶駆動用電位ＶＬＣ１〜ＶＬＣ５を変化さ
せるようにしたものである。この場合、電位ＶＬＣ５に
対応した電位Ｖ５も抵抗分割によって形成されるため、
この電位Ｖ５をインピーダンス変換を目的とする電源ア
ンプＡＭＰ15で受け、出力を低インピーダンス化してい
る。なお、この電源アンプＡＭＰ15としては前記図１０
に示すようなＰｔｏｐ型のものが使用される。
【００４２】図３はこの発明の第３の実施例に係る電源
回路を示している。上記図１及び図２にそれぞれ示した
実施例の電源回路では、分割電位Ｖ２が入力される電源
アンプＡＭＰ12としてＰｔｏｐ型のものを使用し、分割
電位Ｖ３が入力される電源アンプＡＭＰ13としてＮｔｏ
ｐ型のものを使用しており、前記図８の従来回路とは逆
の型のものになっている。前記図１１の特性図を用いて
説明したように従来、電源アンプＡＭＰ２では電位ＶＬ
Ｃ２が−２Ｖ以上となることからＰｔｏｐ型のものは使
用できず従ってＮｔｏｐ型のものを使用し、電源アンプ
ＡＭＰ３では電位ＶＬＣ３が−８Ｖ以下に下がることか
らＮｔｏｐ型のものは使用できず従ってＰｔｏｐ型のも
のを使用している。しかしこのことは、電位Ｖ２が入力
される電源アンプＡＭＰ12としてＰｔｏｐ型のもの、ま
た電位Ｖ３が入力される電源アンプＡＭＰ13としてＮｔ
ｏｐ型のものを使用したならば全く動作しなくなるとい
うわけではなく、電位Ｖ２、Ｖ３の設定に注意を払うと
共にトランジスタの閾値電圧を精度良く制御すれば問題
はない。
回路を示している。上記図１及び図２にそれぞれ示した
実施例の電源回路では、分割電位Ｖ２が入力される電源
アンプＡＭＰ12としてＰｔｏｐ型のものを使用し、分割
電位Ｖ３が入力される電源アンプＡＭＰ13としてＮｔｏ
ｐ型のものを使用しており、前記図８の従来回路とは逆
の型のものになっている。前記図１１の特性図を用いて
説明したように従来、電源アンプＡＭＰ２では電位ＶＬ
Ｃ２が−２Ｖ以上となることからＰｔｏｐ型のものは使
用できず従ってＮｔｏｐ型のものを使用し、電源アンプ
ＡＭＰ３では電位ＶＬＣ３が−８Ｖ以下に下がることか
らＮｔｏｐ型のものは使用できず従ってＰｔｏｐ型のも
のを使用している。しかしこのことは、電位Ｖ２が入力
される電源アンプＡＭＰ12としてＰｔｏｐ型のもの、ま
た電位Ｖ３が入力される電源アンプＡＭＰ13としてＮｔ
ｏｐ型のものを使用したならば全く動作しなくなるとい
うわけではなく、電位Ｖ２、Ｖ３の設定に注意を払うと
共にトランジスタの閾値電圧を精度良く制御すれば問題
はない。
【００４３】しかしながら、図１及び図２の実施例回路
では電源アンプＡＭＰ12、ＡＭＰ13の動作点のマージン
が狭くなることは否めない。そこで、図３に示す実施例
回路では、電位Ｖ２が入力される前記Ｐｔｏｐ型の電源
アンプＡＭＰ12に代えてＮｔｏｐ型の電源アンプＡＭＰ
12′を、電位Ｖ３が入力される前記Ｎｔｏｐ型の電源ア
ンプＡＭＰ13に代えてＰｔｏｐ型の電源アンプＡＭＰ1
3′をそれぞれ使用するようにし、電位Ｖ１、Ｖ４が入
力される電源アンプＡＭＰ11、ＡＭＰ14には図１の場合
と同様の構成のものをそれぞれ使用するようにしたもの
である。
では電源アンプＡＭＰ12、ＡＭＰ13の動作点のマージン
が狭くなることは否めない。そこで、図３に示す実施例
回路では、電位Ｖ２が入力される前記Ｐｔｏｐ型の電源
アンプＡＭＰ12に代えてＮｔｏｐ型の電源アンプＡＭＰ
12′を、電位Ｖ３が入力される前記Ｎｔｏｐ型の電源ア
ンプＡＭＰ13に代えてＰｔｏｐ型の電源アンプＡＭＰ1
3′をそれぞれ使用するようにし、電位Ｖ１、Ｖ４が入
力される電源アンプＡＭＰ11、ＡＭＰ14には図１の場合
と同様の構成のものをそれぞれ使用するようにしたもの
である。
【００４４】図４は上記Ｎｔｏｐ型の電源アンプＡＭＰ
12′の詳細な構成を示すものであり、ＰチャネルＭＯＳ
トランジスタ41、42をカレントミラー負荷、Ｎチャネル
ＭＯＳトランジスタ43、44を差動入力対、ＮチャネルＭ
ＯＳトランジスタ45を定電流源とする差動段46と、Ｐチ
ャネルＭＯＳトランジスタ47を差動段46の出力を受ける
駆動用トランジスタ、ＮチャネルＭＯＳトランジスタ48
を定電流負荷とする中間出力段49と、ＮチャネルＭＯＳ
トランジスタ50を中間出力段49の出力を受ける駆動用ト
ランジスタ、ＰチャネルＭＯＳトランジスタ51を定電流
負荷とする最終出力段52とから構成されている。なお、
上記トランジスタ45、48のゲートにはバイアス電位ＶＮ
Biasが、トランジスタ51のゲートにはバイアス電位ＶＰ
Biasがそれぞれ供給されている。
12′の詳細な構成を示すものであり、ＰチャネルＭＯＳ
トランジスタ41、42をカレントミラー負荷、Ｎチャネル
ＭＯＳトランジスタ43、44を差動入力対、ＮチャネルＭ
ＯＳトランジスタ45を定電流源とする差動段46と、Ｐチ
ャネルＭＯＳトランジスタ47を差動段46の出力を受ける
駆動用トランジスタ、ＮチャネルＭＯＳトランジスタ48
を定電流負荷とする中間出力段49と、ＮチャネルＭＯＳ
トランジスタ50を中間出力段49の出力を受ける駆動用ト
ランジスタ、ＰチャネルＭＯＳトランジスタ51を定電流
負荷とする最終出力段52とから構成されている。なお、
上記トランジスタ45、48のゲートにはバイアス電位ＶＮ
Biasが、トランジスタ51のゲートにはバイアス電位ＶＰ
Biasがそれぞれ供給されている。
【００４５】このように構成された電源アンプでは、差
動段46において入力電位Ｖ２を受けるトランジスタ43と
してＮチャネルのものが使用されているため、Ｐチャネ
ルのトランジスタを用いる場合のように動作点のマージ
ンが狭くなることが避けられる。しかも、最終出力段52
では電位Ｖ１を受ける前記電源アンプＡＭＰ11と同様に
ＮチャネルＭＯＳトランジスタ50によって十分な量の電
流を流し込むことができるので、出力電位ＶＬＣ２がＶ
ＬＣ０側に引っ張られることを防止することができ、Ｖ
ＬＣ２の値を安定に保つことができる。
動段46において入力電位Ｖ２を受けるトランジスタ43と
してＮチャネルのものが使用されているため、Ｐチャネ
ルのトランジスタを用いる場合のように動作点のマージ
ンが狭くなることが避けられる。しかも、最終出力段52
では電位Ｖ１を受ける前記電源アンプＡＭＰ11と同様に
ＮチャネルＭＯＳトランジスタ50によって十分な量の電
流を流し込むことができるので、出力電位ＶＬＣ２がＶ
ＬＣ０側に引っ張られることを防止することができ、Ｖ
ＬＣ２の値を安定に保つことができる。
【００４６】図５は上記Ｐｔｏｐ型の電源アンプＡＭＰ
13′の詳細な構成を示すものであり、ＮチャネルＭＯＳ
トランジスタ61、62をカレントミラー負荷、Ｐチャネル
ＭＯＳトランジスタ63、64を差動入力対、ＰチャネルＭ
ＯＳトランジスタ65を定電流源とする差動段66と、Ｎチ
ャネルＭＯＳトランジスタ67を差動段66の出力を受ける
駆動用トランジスタ、ＰチャネルＭＯＳトランジスタ68
を定電流負荷とする中間出力段69と、ＰチャネルＭＯＳ
トランジスタ70を中間出力段69の出力を受ける駆動用ト
ランジスタ、ＮチャネルＭＯＳトランジスタ71を定電流
負荷とする最終出力段72とから構成されている。なお、
上記トランジスタ65、68のゲートにはバイアス電位ＶＰ
Biasが、トランジスタ71のゲートにはバイアス電位ＶＮ
Biasがそれぞれ供給されている。
13′の詳細な構成を示すものであり、ＮチャネルＭＯＳ
トランジスタ61、62をカレントミラー負荷、Ｐチャネル
ＭＯＳトランジスタ63、64を差動入力対、ＰチャネルＭ
ＯＳトランジスタ65を定電流源とする差動段66と、Ｎチ
ャネルＭＯＳトランジスタ67を差動段66の出力を受ける
駆動用トランジスタ、ＰチャネルＭＯＳトランジスタ68
を定電流負荷とする中間出力段69と、ＰチャネルＭＯＳ
トランジスタ70を中間出力段69の出力を受ける駆動用ト
ランジスタ、ＮチャネルＭＯＳトランジスタ71を定電流
負荷とする最終出力段72とから構成されている。なお、
上記トランジスタ65、68のゲートにはバイアス電位ＶＰ
Biasが、トランジスタ71のゲートにはバイアス電位ＶＮ
Biasがそれぞれ供給されている。
【００４７】このように構成された電源アンプでは、差
動段64において入力電位Ｖ３を受けるトランジスタ63と
してＰチャネルのものが使用されているため、Ｎチャネ
ルのトランジスタを用いる場合のように動作点のマージ
ンが狭くなることが避けられる。しかも、最終出力段72
では電位Ｖ４を受ける前記電源アンプＡＭＰ14と同様に
ＰチャネルＭＯＳトランジスタ70によって十分な量の電
流を流し出すことができるので、出力電位ＶＬＣ３がＶ
ＬＣ５側に引き下げられることを防止することができ、
ＶＬＣ３の値を安定に保つことができる。
動段64において入力電位Ｖ３を受けるトランジスタ63と
してＰチャネルのものが使用されているため、Ｎチャネ
ルのトランジスタを用いる場合のように動作点のマージ
ンが狭くなることが避けられる。しかも、最終出力段72
では電位Ｖ４を受ける前記電源アンプＡＭＰ14と同様に
ＰチャネルＭＯＳトランジスタ70によって十分な量の電
流を流し出すことができるので、出力電位ＶＬＣ３がＶ
ＬＣ５側に引き下げられることを防止することができ、
ＶＬＣ３の値を安定に保つことができる。
【００４８】図６はこの発明の第４の実施例に係る電源
回路を示している。上記図３の実施例回路では表示コン
トラストの設定のために外部電源電圧ＶＥＥの値を変化
させる場合について説明したが、この第４の実施例で
は、図３中の抵抗Ｒ５と、固定された値の電源電位ＶＥ
Ｅとの間に可変抵抗ＲＶを挿入し、この可変抵抗ＲＶの
調整により液晶駆動用電位ＶＬＣ１〜ＶＬＣ５を変化さ
せるようにしたものである。この場合、電位ＶＬＣ５に
対応した電位Ｖ５も抵抗分割によって形成されるため、
この電位Ｖ５をインピーダンス変換を目的とする電源ア
ンプＡＭＰ15で受け、出力を低インピーダンス化してい
る。なお、この電源アンプＡＭＰ15としては前記図１０
に示されるＰｔｏｐ型のものが使用される。
回路を示している。上記図３の実施例回路では表示コン
トラストの設定のために外部電源電圧ＶＥＥの値を変化
させる場合について説明したが、この第４の実施例で
は、図３中の抵抗Ｒ５と、固定された値の電源電位ＶＥ
Ｅとの間に可変抵抗ＲＶを挿入し、この可変抵抗ＲＶの
調整により液晶駆動用電位ＶＬＣ１〜ＶＬＣ５を変化さ
せるようにしたものである。この場合、電位ＶＬＣ５に
対応した電位Ｖ５も抵抗分割によって形成されるため、
この電位Ｖ５をインピーダンス変換を目的とする電源ア
ンプＡＭＰ15で受け、出力を低インピーダンス化してい
る。なお、この電源アンプＡＭＰ15としては前記図１０
に示されるＰｔｏｐ型のものが使用される。
【００４９】
【発明の効果】以上説明したようにこの発明によれば、
消費電流の削減をより一層図ることができる液晶駆動用
電源回路を提供することができる。
消費電流の削減をより一層図ることができる液晶駆動用
電源回路を提供することができる。
【図１】この発明の第１の実施例の回路図。
【図２】この発明の第２の実施例の回路図。
【図３】この発明の第３の実施例の回路図。
【図４】上記第３の実施例回路で使用されるＮｔｏｐ型
電源アンプの回路図。
電源アンプの回路図。
【図５】上記第３の実施例回路で使用されるＰｔｏｐ型
電源アンプの回路図。
電源アンプの回路図。
【図６】この発明の第４の実施例の回路図。
【図７】電子機器の表示パネル周辺の構成を示すブロッ
ク図。
ク図。
【図８】従来の電源回路の回路図。
【図９】従来の電源回路及びこの発明の各実施例回路で
使用されるＮｔｏｐ型電源アンプの回路図。
使用されるＮｔｏｐ型電源アンプの回路図。
【図１０】従来の電源回路及びこの発明の各実施例回路
で使用されるＰｔｏｐ型電源アンプの回路図。
で使用されるＰｔｏｐ型電源アンプの回路図。
【図１１】液晶駆動用電位のＶＥＥ依存特性を示す図。
【図１２】コモン駆動信号とセグメント駆動信号の波形
の一例を示す図。
の一例を示す図。
【図１３】１つのコモン電極、セグメント電極に供給さ
れるコモン駆動信号とセグメント駆動信号の波形の一例
を示す図。
れるコモン駆動信号とセグメント駆動信号の波形の一例
を示す図。
11…液晶表示パネル、12…ＣＯＭドライバ、13…ＳＥＧ
ドライバ、14…電源回路、Ｒ１〜Ｒ５…電位分割用の抵
抗、ＲＶ…可変抵抗、ＡＭＰ11，ＡＭＰ12′，ＡＭＰ13
…Ｎｔｏｐ型の電源アンプ、ＡＭＰ12，ＡＭＰ13′，Ａ
ＭＰ14，ＡＭＰ15…Ｐｔｏｐ型の電源アンプ、26，36，
46，66…差動段、29，39…出力段、49，69…中間出力
段、52，72…最終出力段。
ドライバ、14…電源回路、Ｒ１〜Ｒ５…電位分割用の抵
抗、ＲＶ…可変抵抗、ＡＭＰ11，ＡＭＰ12′，ＡＭＰ13
…Ｎｔｏｐ型の電源アンプ、ＡＭＰ12，ＡＭＰ13′，Ａ
ＭＰ14，ＡＭＰ15…Ｐｔｏｐ型の電源アンプ、26，36，
46，66…差動段、29，39…出力段、49，69…中間出力
段、52，72…最終出力段。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩元 勝一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平４−143791（ＪＰ，Ａ) 特開 平５−273521（ＪＰ，Ａ) 特開 平５−265407（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580
Claims (2)
- 【請求項１】 高電位の電源電位印加点と低電位の電源
電位印加点との間に直列に接続された複数個の抵抗と、 上記複数個の抵抗によって分離された第１ないし第４の
中間電位点と、 上記第１ないし第４の中間電位点のうち最も高電位が得
られる第１の中間電位点に接続され、ＮチャネルＭＯＳ
トランジスタのゲートでこの第１の中間電位点電位を受
ける差動段及びこの差動段の出力をゲートに受けるＰチ
ャネルＭＯＳトランジスタを駆動用素子、ＮチャネルＭ
ＯＳトランジスタを電流源用素子としてそれぞれ用いた
出力段とを有する第１のインピーダンス変換回路と、 上記第１ないし第４の中間電位点のうち上記第１の中間
電位点を除くうちで最も高電位が得られる第２の中間電
位点に接続され、ＰチャネルＭＯＳトランジスタのゲー
トでこの第２の中間電位点の電位を受ける差動段及びこ
の差動段の出力をゲートに受けるＮチャネルＭＯＳトラ
ンジスタを駆動用素子、ＰチャネルＭＯＳトランジスタ
を電流源用素子としてそれぞれ用いた出力段とを有する
第２のインピーダンス変換回路と、 上記第１ないし第４の中間電位点のうち上記第１、第２
の中間電位点を除くうちでより高電位が得られる第３の
中間電位点に接続され、ＮチャネルＭＯＳトランジスタ
のゲートでこの第３の中間電位点の電位を受ける差動段
及びこの差動段の出力をゲートに受けるＰチャネルＭＯ
Ｓトランジスタを駆動用素子、ＮチャネルＭＯＳトラン
ジスタを電流源用素子としてそれぞれ用いた出力段とを
有する第３のインピーダンス変換回路と、 上記第４の中間電位点に接続され、ＰチャネルＭＯＳト
ランジスタのゲートでこの第４の中間電位点の電位を受
ける差動段及びこの差動段の出力をゲートに受けるＮチ
ャネルＭＯＳトランジスタを駆動用素子、ＰチャネルＭ
ＯＳトランジスタを電流源用素子としてそれぞれ用いた
出力段とを有する第４のインピーダンス変換回路とを具
備したことを特徴とする液晶駆動用電源回路。 - 【請求項２】 高電位の電源電位印加点と低電位の電源
電位印加点との間に直列に接続された複数個の抵抗と、 上記複数個の抵抗によって分離された第１ないし第４の
中間電位点と、 上記第１ないし第４の中間電位点のうち最も高電位が得
られる第１の中間電位点に接続され、ＮチャネルＭＯＳ
トランジスタのゲートでこの第１の中間電位点の電位を
受ける差動段及びこの差動段の出力をゲートに受けるＰ
チャネルＭＯＳトランジスタを駆動用素子、Ｎチャネル
ＭＯＳトランジスタを電流源用素子としてそれぞれ用い
た出力段とを有する第１のインピーダンス変換回路と、 上記第１ないし第４の中間電位点のうち上記第１の中間
電位点を除くうちで最も高電位が得られる第２の中間電
位点に接続され、ＮチャネルＭＯＳトランジスタのゲー
トでこの第２の中間電位点の電位を受ける差動段、この
差動段の出力をゲートに受けるＰチャネルＭＯＳトラン
ジスタを駆動用素子、ＮチャネルＭＯＳトランジスタを
電流源用素子としてそれぞれ用いた中間出力段及びこの
中間出力段の出力をゲートに受けるＮチャネルＭＯＳト
ランジスタを駆動用素子、ＰチャネルＭＯＳトランジス
タを電流源用素子としてそれぞれ用いた最終出力段とを
有する第２のインピーダンス変換回路と、 上記第１ないし第４の中間電位点のうち上記第１、第２
の中間電位点を除くうちでより高電位が得られる第３の
中間電位点に接続され、ＰチャネルＭＯＳトランジスタ
のゲートでこの第３の中間電位点の電位を受ける差動段
及びこの差動段の出力をゲートに受けるＮチャネルＭＯ
Ｓトランジスタを駆動用素子、ＰチャネルＭＯＳトラン
ジスタを電流源用素子としてそれぞれ用いた中間出力段
及びこの中間出力段の出力をゲートに受けるＰチャネル
ＭＯＳトランジスタを駆動用素子、ＮチャネルＭＯＳト
ランジスタを電流源用素子としてそれぞれ用いた最終出
力段とを有する第３のインピーダンス変換回路と、 上記第４の中間電位点に接続され、ＰチャネルＭＯＳト
ランジスタのゲートでこの第４の中間電位点の電位を受
ける差動段及びこの差動段の出力をゲートに受けるＮチ
ャネルＭＯＳトランジスタを駆動用素子、ＰチャネルＭ
ＯＳトランジスタを電流源用素子としてそれぞれ用いた
出力段とを有する第４のインピーダンス変換回路とを具
備したことを特徴とする液晶駆動用電源回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10842193A JP3234043B2 (ja) | 1993-05-10 | 1993-05-10 | 液晶駆動用電源回路 |
| EP94107248A EP0631269B1 (en) | 1993-05-10 | 1994-05-09 | Liquid crystal driving power supply circuit |
| DE69417956T DE69417956T2 (de) | 1993-05-10 | 1994-05-09 | Stromversorgungsschaltung für Flüssigkristallanzeige |
| KR1019940010190A KR0147249B1 (ko) | 1993-05-10 | 1994-05-10 | 액정구동용 전원회로 |
| CN94105737.2A CN1064470C (zh) | 1993-05-10 | 1994-05-10 | 液晶激励用电源电路 |
| US08/856,152 US6028598A (en) | 1993-05-10 | 1997-05-14 | Liquid crystal driving power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10842193A JP3234043B2 (ja) | 1993-05-10 | 1993-05-10 | 液晶駆動用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06324640A JPH06324640A (ja) | 1994-11-25 |
| JP3234043B2 true JP3234043B2 (ja) | 2001-12-04 |
Family
ID=14484344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10842193A Expired - Lifetime JP3234043B2 (ja) | 1993-05-10 | 1993-05-10 | 液晶駆動用電源回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6028598A (ja) |
| EP (1) | EP0631269B1 (ja) |
| JP (1) | JP3234043B2 (ja) |
| KR (1) | KR0147249B1 (ja) |
| CN (1) | CN1064470C (ja) |
| DE (1) | DE69417956T2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3329077B2 (ja) * | 1993-07-21 | 2002-09-30 | セイコーエプソン株式会社 | 電源供給装置、液晶表示装置及び電源供給方法 |
| GB2311630B (en) * | 1993-07-21 | 1997-11-12 | Seiko Epson Corp | Power supply device |
| JP3992776B2 (ja) * | 1997-02-27 | 2007-10-17 | シチズンホールディングス株式会社 | 液晶表示装置の駆動回路 |
| JP3488054B2 (ja) * | 1997-09-12 | 2004-01-19 | Ｎｅｃエレクトロニクス株式会社 | 液晶駆動用装置 |
| JPH11242204A (ja) * | 1998-02-25 | 1999-09-07 | Sony Corp | 液晶表示装置およびその駆動回路 |
| JPH11252903A (ja) * | 1998-03-03 | 1999-09-17 | Seiko Instruments Inc | 電源回路 |
| JP3132470B2 (ja) | 1998-06-08 | 2001-02-05 | 日本電気株式会社 | 液晶表示パネル駆動用電源回路とその消費電力低減方法 |
| WO2000041028A1 (fr) | 1999-01-08 | 2000-07-13 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, dispositif electronique et alimentation servant a faire fonctionner ledit dispositif d'affichage a cristaux liquides |
| JP3478989B2 (ja) * | 1999-04-05 | 2003-12-15 | Ｎｅｃエレクトロニクス株式会社 | 出力回路 |
| TW468175B (en) * | 1999-06-22 | 2001-12-11 | Matsushita Electric Ind Co Ltd | Liquid crystal driver and optical head for tilt correction |
| JP3781924B2 (ja) | 1999-08-30 | 2006-06-07 | ローム株式会社 | 電源回路 |
| JP4615100B2 (ja) * | 2000-07-18 | 2011-01-19 | 富士通セミコンダクター株式会社 | データドライバ及びそれを用いた表示装置 |
| KR100760929B1 (ko) * | 2000-07-29 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 공통 전압 조절회로 |
| JP3700558B2 (ja) * | 2000-08-10 | 2005-09-28 | 日本電気株式会社 | 駆動回路 |
| KR100890981B1 (ko) | 2000-10-26 | 2009-03-27 | 네오포토닉스 코포레이션 | 모놀리식 광학 구조체, 이 모놀리식 광학 구조체의 형성 방법, 가요성 광섬유, 광섬유 형성 방법, 및 광섬유 예비 성형체 |
| JP4372392B2 (ja) * | 2001-11-30 | 2009-11-25 | ティーピーオー ホンコン ホールディング リミテッド | 列電極駆動回路及びこれを用いた表示装置 |
| DE10162765A1 (de) * | 2001-12-20 | 2003-07-03 | Koninkl Philips Electronics Nv | Anordnung zur Ansteuerung einer Anzeigevorrichtung mit Spannungsvervielfacher |
| EP1324308A1 (en) * | 2001-12-27 | 2003-07-02 | STMicroelectronics S.r.l. | Generation system for driving voltages of the rows and of the columns of a liquid crystal display |
| US7429972B2 (en) * | 2003-09-10 | 2008-09-30 | Samsung Electronics Co., Ltd. | High slew-rate amplifier circuit for TFT-LCD system |
| JP4143588B2 (ja) * | 2003-10-27 | 2008-09-03 | 日本電気株式会社 | 出力回路及びデジタルアナログ回路並びに表示装置 |
| CN100401361C (zh) * | 2003-10-30 | 2008-07-09 | 友达光电股份有限公司 | 液晶显示驱动电路的时脉信号放大方法及驱动单元 |
| CN1294450C (zh) * | 2003-11-03 | 2007-01-10 | 友达光电股份有限公司 | 串接式液晶显示器驱动电路 |
| JP4275588B2 (ja) * | 2004-07-26 | 2009-06-10 | シャープ株式会社 | 液晶表示装置 |
| US7616931B2 (en) * | 2004-09-03 | 2009-11-10 | Broadcom Corporation | System and method for reducing phase distortion in a linear transmitter |
| JP4360500B2 (ja) * | 2006-08-16 | 2009-11-11 | Ｏｋｉセミコンダクタ株式会社 | 液晶表示装置の駆動回路及び駆動装置 |
| US20090079471A1 (en) * | 2007-09-25 | 2009-03-26 | Ting-Yuan Cheng | Low power buffer circuit |
| JP2011061343A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 駆動装置、及び表示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139880A (en) * | 1977-10-03 | 1979-02-13 | Motorola, Inc. | CMOS polarity reversal circuit |
| JPS63149913A (ja) * | 1986-12-12 | 1988-06-22 | Seiko Epson Corp | 出力回路 |
| JPH067233B2 (ja) * | 1987-12-29 | 1994-01-26 | シャープ株式会社 | 液晶表示装置駆動回路用電源回路 |
| JPH03166589A (ja) * | 1989-11-27 | 1991-07-18 | Toshiba Micro Electron Kk | 差動増幅回路 |
| JP2843393B2 (ja) * | 1989-12-29 | 1999-01-06 | 沖電気工業株式会社 | 多値レベル出力回路 |
| JPH03230116A (ja) * | 1990-02-05 | 1991-10-14 | Seiko Instr Inc | 液晶駆動用高電圧バイアス回路 |
| JPH03230117A (ja) * | 1990-02-05 | 1991-10-14 | Seiko Instr Inc | 表示装置の電源回路 |
| DE4009404A1 (de) * | 1990-03-23 | 1991-09-26 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung zur spannungsversorgung der zeilen- und spaltentreiber einer fluessigkristallanzeigevorrichtung |
| JP2708946B2 (ja) * | 1990-08-10 | 1998-02-04 | シャープ株式会社 | 表示電源回路 |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| JPH05150736A (ja) * | 1991-12-02 | 1993-06-18 | Toshiba Corp | インピーダンス変換回路 |
| JPH05257121A (ja) * | 1992-03-11 | 1993-10-08 | Ricoh Co Ltd | 液晶駆動電源回路及び液晶表示装置 |
-
1993
- 1993-05-10 JP JP10842193A patent/JP3234043B2/ja not_active Expired - Lifetime
-
1994
- 1994-05-09 DE DE69417956T patent/DE69417956T2/de not_active Expired - Lifetime
- 1994-05-09 EP EP94107248A patent/EP0631269B1/en not_active Expired - Lifetime
- 1994-05-10 KR KR1019940010190A patent/KR0147249B1/ko not_active IP Right Cessation
- 1994-05-10 CN CN94105737.2A patent/CN1064470C/zh not_active Expired - Fee Related
-
1997
- 1997-05-14 US US08/856,152 patent/US6028598A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06324640A (ja) | 1994-11-25 |
| EP0631269B1 (en) | 1999-04-21 |
| CN1064470C (zh) | 2001-04-11 |
| DE69417956D1 (de) | 1999-05-27 |
| DE69417956T2 (de) | 1999-09-16 |
| EP0631269A3 (en) | 1995-02-15 |
| US6028598A (en) | 2000-02-22 |
| KR0147249B1 (ko) | 1998-09-15 |
| CN1101150A (zh) | 1995-04-05 |
| EP0631269A2 (en) | 1994-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234043B2 (ja) | 液晶駆動用電源回路 | |
| US6392485B1 (en) | High slew rate differential amplifier circuit | |
| US8223099B2 (en) | Display and circuit for driving a display | |
| CN100468961C (zh) | 差分放大器、输出电路、显示装置及其数据驱动器 | |
| JP4515821B2 (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
| US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
| US7061481B2 (en) | Power supply circuit, operational amplifier circuit, liquid crystal device and electronic instrument | |
| CN101196631B (zh) | 电容性负载驱动电路、驱动电容性负载的方法以及驱动液晶显示装置的方法 | |
| US7646371B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| KR20010029617A (ko) | 출력회로 | |
| US20020021606A1 (en) | Driving circuit, charge/discharge circuit and the like | |
| CN101136186A (zh) | 电源电路、显示驱动器及电压供给方法 | |
| CN100395815C (zh) | 液晶显示栅极驱动电路及面板充电时间调整方法 | |
| US5675352A (en) | Liquid crystal display driver | |
| JP3405333B2 (ja) | 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器 | |
| US20110273430A1 (en) | Voltage level shifting with reduced power consumption | |
| JP3228411B2 (ja) | 液晶表示装置の駆動回路 | |
| US7088356B2 (en) | Power source circuit | |
| US6628274B1 (en) | Display drive device, display device, hand-carry electronic device, and display driving method | |
| JPH07235844A (ja) | アナログドライバｉｃの出力バッファ回路 | |
| EP1150424B1 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| EP1150423A2 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| JPH03251817A (ja) | 液晶駆動用電源回路 | |
| US6897716B2 (en) | Voltage generating apparatus including rapid amplifier and slow amplifier | |
| JP3171418B2 (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070921 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |