JP3163961B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3163961B2 JP3163961B2 JP24420495A JP24420495A JP3163961B2 JP 3163961 B2 JP3163961 B2 JP 3163961B2 JP 24420495 A JP24420495 A JP 24420495A JP 24420495 A JP24420495 A JP 24420495A JP 3163961 B2 JP3163961 B2 JP 3163961B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- thickness
- package
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はリードフレームを使
用した半導体装置に係り、特にチップサイズと略同一の
サイズをもつ薄型かつ小型の半導体パッケージ構造に関
するものである。
用した半導体装置に係り、特にチップサイズと略同一の
サイズをもつ薄型かつ小型の半導体パッケージ構造に関
するものである。
【０００２】
【従来の技術】大容量のＤＲＡＭ（Dynamic Random Acc
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されているが、
容量の増加により更にチップサイズレベルにまで小形化
されたパッケージが要求されるようになってきた。ま
た、電子機器用の半導体パッケージも、パソコン、ファ
ックス，パーソナル電話機、ＩＣカード等のサイズの縮
小に伴って、より小形化することが要求されている。し
かも、この小形化は、単にパッケージの専有する面積に
のみ求められるのではなく、パッケージの厚さ方向にも
求められている。
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されているが、
容量の増加により更にチップサイズレベルにまで小形化
されたパッケージが要求されるようになってきた。ま
た、電子機器用の半導体パッケージも、パソコン、ファ
ックス，パーソナル電話機、ＩＣカード等のサイズの縮
小に伴って、より小形化することが要求されている。し
かも、この小形化は、単にパッケージの専有する面積に
のみ求められるのではなく、パッケージの厚さ方向にも
求められている。
【０００３】従来、これらの要請に応えるものとして、
リードの一部のみをパッケージの底面に露出させたＣＳ
Ｐ（Chip Scale Package）と呼ばれる半導体装置が提案
されている（特開平６−１３２４５３号公報）。具体的
には、図７に示すように、半導体チップ２１の配線面
（表面）２１ａに半導体チップ２１と同一サイズのリー
ドフレーム２２を端面を合わせて接着剤２３で貼り付け
る。リードフレーム２２のインナリード２２ａと半導体
チップ２１とをボンディングワイヤ２４で接続した後、
モールド樹脂２５で封止する際、半導体チップ２１の表
面側をモールド樹脂２５で封止して、モールド樹脂２５
の表面２５ａにアウタリード２２ｂの表面２２ｃを露出
させたものである。
リードの一部のみをパッケージの底面に露出させたＣＳ
Ｐ（Chip Scale Package）と呼ばれる半導体装置が提案
されている（特開平６−１３２４５３号公報）。具体的
には、図７に示すように、半導体チップ２１の配線面
（表面）２１ａに半導体チップ２１と同一サイズのリー
ドフレーム２２を端面を合わせて接着剤２３で貼り付け
る。リードフレーム２２のインナリード２２ａと半導体
チップ２１とをボンディングワイヤ２４で接続した後、
モールド樹脂２５で封止する際、半導体チップ２１の表
面側をモールド樹脂２５で封止して、モールド樹脂２５
の表面２５ａにアウタリード２２ｂの表面２２ｃを露出
させたものである。
【０００４】ここに、インナリード２２ａと半導体チッ
プ２１とを接続するボンディングワイヤ２４が、アウタ
リード２２ｂの表面２２ｃと面一にしたモールド樹脂２
５の表面２５ａからはみださないように、リードに段差
を設ける必要があるが、この従来例では、リードフレー
ム２２をダウンセット加工することによって、インナリ
ード２２ａをアウタリード２２ｂよりも一段低くしてい
る。
プ２１とを接続するボンディングワイヤ２４が、アウタ
リード２２ｂの表面２２ｃと面一にしたモールド樹脂２
５の表面２５ａからはみださないように、リードに段差
を設ける必要があるが、この従来例では、リードフレー
ム２２をダウンセット加工することによって、インナリ
ード２２ａをアウタリード２２ｂよりも一段低くしてい
る。
【０００５】
【発明が解決しようとする課題】上述した従来技術によ
って、パッケージの小形化は、パッケージの専有する面
積に反映されるばかりでなく、パッケージの厚さ方向に
も反映されるようになってきた。しかし、リードフレー
ムをダウンセット加工することによってリードに段差を
設けるようにしているので、リード厚を超えた加工深さ
が必要となり、その分、パッケージ厚さを薄くできな
い。
って、パッケージの小形化は、パッケージの専有する面
積に反映されるばかりでなく、パッケージの厚さ方向に
も反映されるようになってきた。しかし、リードフレー
ムをダウンセット加工することによってリードに段差を
設けるようにしているので、リード厚を超えた加工深さ
が必要となり、その分、パッケージ厚さを薄くできな
い。
【０００６】また、パッケージのサイズが半導体チップ
１と同一であると、最小のパッケージを得ることができ
るが、半導体チップ１の大きさのばらつきによっては、
モールド樹脂封止時にモールド金型が半導体チップ１の
一部を破損してしまうおそれがある。
１と同一であると、最小のパッケージを得ることができ
るが、半導体チップ１の大きさのばらつきによっては、
モールド樹脂封止時にモールド金型が半導体チップ１の
一部を破損してしまうおそれがある。
【０００７】さらに、半導体チップへのリードフレーム
の接着固定は、インナリード側のみで行なっているた
め、モールド樹脂封止の際に、アウタリード側の厚み方
向での固定が十分でない場合が生じるが、固定が十分で
ないと、アウタリードの表面にモールド樹脂が薄く回り
込み、表面を削り出す必要があった。
の接着固定は、インナリード側のみで行なっているた
め、モールド樹脂封止の際に、アウタリード側の厚み方
向での固定が十分でない場合が生じるが、固定が十分で
ないと、アウタリードの表面にモールド樹脂が薄く回り
込み、表面を削り出す必要があった。
【０００８】本発明の目的は、上述した従来技術の問題
点を解消して、パッケージ厚さをより薄くできる半導体
装置を提供することにある。また、本発明の目的は、モ
ールド樹脂封止時、半導体チップが破損しない半導体装
置を提供することにある。さらに、本発明の目的は、モ
ールド樹脂封止後、アウタリード表面の削り出しを必要
としない半導体装置を提供することにある。
点を解消して、パッケージ厚さをより薄くできる半導体
装置を提供することにある。また、本発明の目的は、モ
ールド樹脂封止時、半導体チップが破損しない半導体装
置を提供することにある。さらに、本発明の目的は、モ
ールド樹脂封止後、アウタリード表面の削り出しを必要
としない半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの表面に半導体チップと略同一サイズのリ
ードフレームを重ね合わせて接着剤を介して貼り付け、
リードフレームのインナリードと半導体チップとをボン
ディングワイヤで接続し、アウタリードの表面と面一と
なるように半導体チップの表面側をモールド樹脂で封止
して、封止樹脂表面にアウタリードの表面を露出させた
半導体装置において、インナリードに接続されるボンデ
ィングワイヤがアウタリードの表面を越えないように、
インナリードの表面側の厚みを減らしてインナリード表
面をアウタリード表面より一段低くし、パッケージ厚さ
を半導体チップ厚、接着剤厚、及びアウタリード厚の合
計した厚さとしたものである。このようにインナリード
の厚みをアウタリードよりも減らしてインナリードをア
ウタリードより一段低くできるようにすると同時にパッ
ケージ厚さを半導体チップ厚、接着剤厚、及びアウタリ
ード厚の合計した厚さとしたため、リードをダウンセッ
トする場合に比して、パッケージ厚さをより薄くするこ
とができる。
半導体チップの表面に半導体チップと略同一サイズのリ
ードフレームを重ね合わせて接着剤を介して貼り付け、
リードフレームのインナリードと半導体チップとをボン
ディングワイヤで接続し、アウタリードの表面と面一と
なるように半導体チップの表面側をモールド樹脂で封止
して、封止樹脂表面にアウタリードの表面を露出させた
半導体装置において、インナリードに接続されるボンデ
ィングワイヤがアウタリードの表面を越えないように、
インナリードの表面側の厚みを減らしてインナリード表
面をアウタリード表面より一段低くし、パッケージ厚さ
を半導体チップ厚、接着剤厚、及びアウタリード厚の合
計した厚さとしたものである。このようにインナリード
の厚みをアウタリードよりも減らしてインナリードをア
ウタリードより一段低くできるようにすると同時にパッ
ケージ厚さを半導体チップ厚、接着剤厚、及びアウタリ
ード厚の合計した厚さとしたため、リードをダウンセッ
トする場合に比して、パッケージ厚さをより薄くするこ
とができる。
【００１０】また、このような本発明の半導体装置にお
いて、リードフレームのサイズを半導体チップよりやや
大きめに形成し、リードフレームを半導体チップの表面
に重ね合わせたとき形成される端面間のギャップもモー
ルド樹脂で封止することが、半導体チップの破損を有効
に防止できる。また、半導体チップの表面にリードフレ
ームを貼り付ける接着剤を、インナリード側のみならず
アウタリード側にも介在させることが、アウタリードの
表面へのモールド樹脂の回り込みを防止できる。
いて、リードフレームのサイズを半導体チップよりやや
大きめに形成し、リードフレームを半導体チップの表面
に重ね合わせたとき形成される端面間のギャップもモー
ルド樹脂で封止することが、半導体チップの破損を有効
に防止できる。また、半導体チップの表面にリードフレ
ームを貼り付ける接着剤を、インナリード側のみならず
アウタリード側にも介在させることが、アウタリードの
表面へのモールド樹脂の回り込みを防止できる。
【００１１】
【発明の実施の形態】以下に本発明の半導体装置の実施
の形態を図面を用いて詳細に説明する。図１は、半導体
チップ１上に同一サイズのリードフレーム４を載せたＣ
ＳＰ構造の断面図である。
の形態を図面を用いて詳細に説明する。図１は、半導体
チップ１上に同一サイズのリードフレーム４を載せたＣ
ＳＰ構造の断面図である。
【００１２】半導体チップ１は、その配線面である表面
１ａの中央近傍にボンディングパッド２が配置されて構
成される。この半導体チップ１の表面１ａに貼り付けら
れるリードフレーム４は、半導体チップ１と同一サイズ
で構成され、半導体チップ１と接続するためのインナリ
ード４ａと、外部端子となるアウタリード４ｂとを有す
る。半導体チップ１とリードフレーム４との貼付けは、
半導体チップ１の端面１ｃとリードフレーム４の端面４
ｄとが一致するように、半導体チップ１とリードフレー
ム４とを重ね合わせて、両面接着剤付テープ３を介して
行う。
１ａの中央近傍にボンディングパッド２が配置されて構
成される。この半導体チップ１の表面１ａに貼り付けら
れるリードフレーム４は、半導体チップ１と同一サイズ
で構成され、半導体チップ１と接続するためのインナリ
ード４ａと、外部端子となるアウタリード４ｂとを有す
る。半導体チップ１とリードフレーム４との貼付けは、
半導体チップ１の端面１ｃとリードフレーム４の端面４
ｄとが一致するように、半導体チップ１とリードフレー
ム４とを重ね合わせて、両面接着剤付テープ３を介して
行う。
【００１３】リードフレーム４は折曲していない代り
に、一部の厚さを減らして薄くしてある。すなわち、リ
ードフレーム４のインナリード４ａは、その貼付け面と
反対面（表面４ｅ）側をコイニングしてアウタリード４
ｂよりも薄くしたコイニング部５を形成し、インナリー
ド４ａと半導体チップ１のボンディングパッド２とを接
続するボンディングワイヤ９の高さをアウタリード４ｂ
の貼付け面と反対面（表面４ｃ）よりも低くなるように
してある。
に、一部の厚さを減らして薄くしてある。すなわち、リ
ードフレーム４のインナリード４ａは、その貼付け面と
反対面（表面４ｅ）側をコイニングしてアウタリード４
ｂよりも薄くしたコイニング部５を形成し、インナリー
ド４ａと半導体チップ１のボンディングパッド２とを接
続するボンディングワイヤ９の高さをアウタリード４ｂ
の貼付け面と反対面（表面４ｃ）よりも低くなるように
してある。
【００１４】このようにして厚さを減らしてアウタリー
ド４ｂの表面４ｃよりも一段低くしたインナリード４ａ
のコイニング部５には銀めっき６が施され、銀めっき６
が施されたコイニング部５と半導体チップ１の中央近傍
に配されたボンディングパッド２とがボンディングワイ
ヤ９によって接続される。コイニング部５が一段低くな
っているため、ボンディングワイヤ９の高さは、アウタ
リード４ｂの表面４ｃより低く抑えることができる。
ド４ｂの表面４ｃよりも一段低くしたインナリード４ａ
のコイニング部５には銀めっき６が施され、銀めっき６
が施されたコイニング部５と半導体チップ１の中央近傍
に配されたボンディングパッド２とがボンディングワイ
ヤ９によって接続される。コイニング部５が一段低くな
っているため、ボンディングワイヤ９の高さは、アウタ
リード４ｂの表面４ｃより低く抑えることができる。
【００１５】モールド樹脂８による封止は、半導体チッ
プ１の表面１ａ側で行なわれる。モールド樹脂８の厚さ
を、アウタリード４ｂの表面４ｃと同一高さにして、イ
ンナリード４ａおよびボンディングワイヤ９などをモー
ルド樹脂８中に埋めて保護するが、アウタリード４ｂの
表面４ｃは封止樹脂表面８ａに露出させる。このとき、
パッケージの面積を小さく、かつパッケージの厚さを薄
くするために、モールド樹脂８は、リードフレーム４の
端面４ｄ及び半導体チップ１の端面１ｃ及び半導体チッ
プ１の裏面１ｂに回りこまないようにする。
プ１の表面１ａ側で行なわれる。モールド樹脂８の厚さ
を、アウタリード４ｂの表面４ｃと同一高さにして、イ
ンナリード４ａおよびボンディングワイヤ９などをモー
ルド樹脂８中に埋めて保護するが、アウタリード４ｂの
表面４ｃは封止樹脂表面８ａに露出させる。このとき、
パッケージの面積を小さく、かつパッケージの厚さを薄
くするために、モールド樹脂８は、リードフレーム４の
端面４ｄ及び半導体チップ１の端面１ｃ及び半導体チッ
プ１の裏面１ｂに回りこまないようにする。
【００１６】このように構成された半導体パッケージ
は、コイニングによってリードに段差を設けているた
め、従来のようにリードフレームをダウンセットする必
要はない。また、パッケージ厚さは半導体チップ厚、両
面接着剤付テープ厚、及び１枚のリード厚を合計した厚
さとなり、ダウンセットが要求するリード厚の２倍以上
の加工深さがリード部分に要求されないため、パッケー
ジの厚さをより薄くすることができる。
は、コイニングによってリードに段差を設けているた
め、従来のようにリードフレームをダウンセットする必
要はない。また、パッケージ厚さは半導体チップ厚、両
面接着剤付テープ厚、及び１枚のリード厚を合計した厚
さとなり、ダウンセットが要求するリード厚の２倍以上
の加工深さがリード部分に要求されないため、パッケー
ジの厚さをより薄くすることができる。
【００１７】上述した半導体パッケージを製造するに
は、まず、モールド樹脂８の端面８ｂを半導体チップ１
の端面１ｃに一致させるために、パッケージに使用され
るリードフレーム４は、その樹脂ダムバー１７の位置
を、図２に示すように、一点鎖線で示した半導体チップ
１の外周に沿って配置するように構成する。また、パッ
ケージ製造時に使用するモールド金型は、半導体チップ
１の外形とほぼ同じ大きさとし、半導体チップ１の裏面
１ｂ側にモールド樹脂８が回らないようにして、半導体
チップの表面側のみをモールドする。なお、リードフレ
ーム４の端面４ｄは樹脂ダムバー１７の切断面となる。
は、まず、モールド樹脂８の端面８ｂを半導体チップ１
の端面１ｃに一致させるために、パッケージに使用され
るリードフレーム４は、その樹脂ダムバー１７の位置
を、図２に示すように、一点鎖線で示した半導体チップ
１の外周に沿って配置するように構成する。また、パッ
ケージ製造時に使用するモールド金型は、半導体チップ
１の外形とほぼ同じ大きさとし、半導体チップ１の裏面
１ｂ側にモールド樹脂８が回らないようにして、半導体
チップの表面側のみをモールドする。なお、リードフレ
ーム４の端面４ｄは樹脂ダムバー１７の切断面となる。
【００１８】モールド後、樹脂ダムバー１７を金型で切
断し、リード４ａ、４ｂを個々に切り離す。ここで、樹
脂ダムバー１７を切断する前に、モールド樹脂８の表面
８ａに露出するアウタリード４ｂの表面４ｃに、半田と
の濡れが良好な銀めっき７をインナリード４ａのコイニ
ング部５の銀めっき６と同時に行っておくのがよい。こ
うするとアウタリード４ｂの表面の外装半田めっきは不
要となり、コスト低減できるとともに、モールド後、パ
ッケージにダメージを与える工程を減らすことができる
点でも有利である。
断し、リード４ａ、４ｂを個々に切り離す。ここで、樹
脂ダムバー１７を切断する前に、モールド樹脂８の表面
８ａに露出するアウタリード４ｂの表面４ｃに、半田と
の濡れが良好な銀めっき７をインナリード４ａのコイニ
ング部５の銀めっき６と同時に行っておくのがよい。こ
うするとアウタリード４ｂの表面の外装半田めっきは不
要となり、コスト低減できるとともに、モールド後、パ
ッケージにダメージを与える工程を減らすことができる
点でも有利である。
【００１９】本製造方法によれば、従来より行われてい
るＬＯＣリードフレームの製造工程、および樹脂モール
ド工程をそのまま、または、一部省略して利用すること
ができるため、従来のモールドパッケージと比較して価
格的に同等でありながら、より小型かつ薄型のパッケー
ジを得ることができる。
るＬＯＣリードフレームの製造工程、および樹脂モール
ド工程をそのまま、または、一部省略して利用すること
ができるため、従来のモールドパッケージと比較して価
格的に同等でありながら、より小型かつ薄型のパッケー
ジを得ることができる。
【００２０】ところで、図１に示すパッケージ構造のモ
ールド領域では、パッケージのサイズが半導体チップ１
と同一であるため、半導体チップ１の大きさのばらつき
によっては、モールド金型が半導体チップ１の一部を破
損してしまうことが懸念される。このような懸念は、図
３に示すように、半導体チップ１に対してモールド領域
を若干拡大する設定を行うことよって解消できる。すな
わち、リードフレーム４のサイズを半導体チップ１より
やや大きめに形成し、このやや大きめに形成したリード
フレーム４の樹脂ダムバー１７にモールド金型の大きさ
を合わせて形成すると、半導体チップ１の大きさにばら
つきが合っても、モールド金型は半導体チップ１の端面
１ｃに触れなくなるから半導体チップ１の破損を防止で
きる。なお、モールド樹脂８による封止により、リード
フレーム４の端面４ｄと半導体チップ１の端面１ｃとの
間に形成されるギャップＧは、モールド樹脂１１で埋め
られる。したがって、半導体チップ１の端面１ｃは、樹
脂封止後はモールド樹脂１１によって保護される。
ールド領域では、パッケージのサイズが半導体チップ１
と同一であるため、半導体チップ１の大きさのばらつき
によっては、モールド金型が半導体チップ１の一部を破
損してしまうことが懸念される。このような懸念は、図
３に示すように、半導体チップ１に対してモールド領域
を若干拡大する設定を行うことよって解消できる。すな
わち、リードフレーム４のサイズを半導体チップ１より
やや大きめに形成し、このやや大きめに形成したリード
フレーム４の樹脂ダムバー１７にモールド金型の大きさ
を合わせて形成すると、半導体チップ１の大きさにばら
つきが合っても、モールド金型は半導体チップ１の端面
１ｃに触れなくなるから半導体チップ１の破損を防止で
きる。なお、モールド樹脂８による封止により、リード
フレーム４の端面４ｄと半導体チップ１の端面１ｃとの
間に形成されるギャップＧは、モールド樹脂１１で埋め
られる。したがって、半導体チップ１の端面１ｃは、樹
脂封止後はモールド樹脂１１によって保護される。
【００２１】また、図１及び図３に示すパッケージ構造
では、パッケージをモールドする際に、両面接着剤付テ
ープ３によるアウタリード４ｂ側の厚み方向での固定が
十分でないと、アウタリード４ｂの表面４ｃにモールド
樹脂が薄く回り込み、表面を削り出す必要が生じてしま
う。これは図４に示すように、パッケージ外周近傍の半
導体チップ１とアウタリード４ｂ間に、インナリード側
の両面接着剤付テープ３と同等の厚みをもつ両面接着剤
付テープ１３を介在させることにより、モールド樹脂８
のアウタリード表面４ｃへの回りこみを有効に防止でき
る。なお、図３と図４を組み合わせた構造としてもよい
ことはもちろんである。
では、パッケージをモールドする際に、両面接着剤付テ
ープ３によるアウタリード４ｂ側の厚み方向での固定が
十分でないと、アウタリード４ｂの表面４ｃにモールド
樹脂が薄く回り込み、表面を削り出す必要が生じてしま
う。これは図４に示すように、パッケージ外周近傍の半
導体チップ１とアウタリード４ｂ間に、インナリード側
の両面接着剤付テープ３と同等の厚みをもつ両面接着剤
付テープ１３を介在させることにより、モールド樹脂８
のアウタリード表面４ｃへの回りこみを有効に防止でき
る。なお、図３と図４を組み合わせた構造としてもよい
ことはもちろんである。
【００２２】また、図１、図３、図４の構造では、アウ
タリード４ｂの表面４ｃの全面に銀めっき７を施した
が、そうすると銀の目付量が増加してコストが上昇する
ことが予想される。しかし、図５に示すように、アウタ
リード４ｂの銀めっき１４の領域を小さくすることによ
って、銀の目付量を減少でき、コスト的に有利にするこ
とができる。なお、符号１５は銀めっきを施していない
部分を示す。
タリード４ｂの表面４ｃの全面に銀めっき７を施した
が、そうすると銀の目付量が増加してコストが上昇する
ことが予想される。しかし、図５に示すように、アウタ
リード４ｂの銀めっき１４の領域を小さくすることによ
って、銀の目付量を減少でき、コスト的に有利にするこ
とができる。なお、符号１５は銀めっきを施していない
部分を示す。
【００２３】図６はアウタリード４ｂの表面４ｃに半田
めっき１６を外装した例を示す。既述したように、アウ
タリード４ｂの表面に半田めっきを外装することは、モ
ールド後、パッケージにダメージを与える工程が増える
ことを意味するが、本発明はこれを排除するものではな
い。
めっき１６を外装した例を示す。既述したように、アウ
タリード４ｂの表面に半田めっきを外装することは、モ
ールド後、パッケージにダメージを与える工程が増える
ことを意味するが、本発明はこれを排除するものではな
い。
【００２４】以上述べた本実施の形態において、使用し
た半導体チップの厚さは０．３mm、リードフレームの厚
さは０．１５mm、両面接着剤付テープの総厚は０．０５
mmである。また、インナリードには０．０７５mmのコイ
ニングを施した。また、本実施の形態ではインナリード
の厚さを減らす手法としてコイニング法を用いたが、ハ
ーフエッチ法を用いてもよい。また、リードフレームを
半導体チップに貼り付ける手段として両面接着剤付テー
プを用いたが、単に接着剤としてもよい。
た半導体チップの厚さは０．３mm、リードフレームの厚
さは０．１５mm、両面接着剤付テープの総厚は０．０５
mmである。また、インナリードには０．０７５mmのコイ
ニングを施した。また、本実施の形態ではインナリード
の厚さを減らす手法としてコイニング法を用いたが、ハ
ーフエッチ法を用いてもよい。また、リードフレームを
半導体チップに貼り付ける手段として両面接着剤付テー
プを用いたが、単に接着剤としてもよい。
【００２５】
【発明の効果】本発明によれば、インナリードの厚みを
減らすことによってリードに段差を設けるようにし、パ
ッケージ厚さを半導体チップ厚、接着剤厚、及びアウタ
リード厚の合計した厚さとしたので、ダウンセット加工
することによって段差を設けるようにした従来例のよう
に、リード厚を超えた加工深さを必要としないため、パ
ッケージ厚さをより薄くできる。また、リードフレーム
のサイズを半導体チップよりやや大きめに形成したの
で、モールド金型による半導体チップの損傷を有効に防
止できる。さらに、半導体チップの表面にリードフレー
ムを貼り付ける接着剤を、アウタリード側にも介在させ
るようにしたので、アウタリード表面へのモールド樹脂
の回り込みを防止でき、表面の削り出しを要しない。
減らすことによってリードに段差を設けるようにし、パ
ッケージ厚さを半導体チップ厚、接着剤厚、及びアウタ
リード厚の合計した厚さとしたので、ダウンセット加工
することによって段差を設けるようにした従来例のよう
に、リード厚を超えた加工深さを必要としないため、パ
ッケージ厚さをより薄くできる。また、リードフレーム
のサイズを半導体チップよりやや大きめに形成したの
で、モールド金型による半導体チップの損傷を有効に防
止できる。さらに、半導体チップの表面にリードフレー
ムを貼り付ける接着剤を、アウタリード側にも介在させ
るようにしたので、アウタリード表面へのモールド樹脂
の回り込みを防止でき、表面の削り出しを要しない。
【図１】本発明の半導体装置の第１の実施の形態を説明
するための半導体パッケージ構造の断面図である。
するための半導体パッケージ構造の断面図である。
【図２】第１の実施の形態の半導体パッケージ構造に使
用されるリードフレームの平面図である。
用されるリードフレームの平面図である。
【図３】第２の実施の形態の半導体パッケージ構造の断
面図である。
面図である。
【図４】第３の実施の形態の半導体パッケージ構造の断
面図である。
面図である。
【図５】第４の実施の形態の半導体パッケージ構造の断
面図である。
面図である。
【図６】第５の実施の形態の半導体パッケージ構造の断
面図である。
面図である。
【図７】従来例の半導体パッケージ構造の断面図であ
る。
る。
１ 半導体チップ １ａ 半導体チップの表面 ３ 両面接着剤付テープ ４ リードフレーム ４ａ インナリード ４ｅ インナリードの表面 ４ｂ アウタリード ４ｃ アウタリードの表面 ５ コイニング部 ８ モールド樹脂 ８ａ 封止樹脂表面 ９ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米本 隆治 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (56)参考文献 特開 平５−291476（ＪＰ，Ａ) 特開 平６−132453（ＪＰ，Ａ) 特開 平９−8207（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12 501
Claims (3)
- 【請求項１】半導体チップの表面に半導体チップと略同
一サイズのリードフレームを重ね合わせて接着剤を介し
て貼り付け、リードフレームのインナリードと半導体チ
ップとをボンディングワイヤで接続し、アウタリードの
表面と面一となるように半導体チップの表面側をモール
ド樹脂で封止して、封止樹脂表面にアウタリードの表面
を露出させた半導体装置において、インナリードに接続
されるボンディングワイヤがアウタリードの表面を越え
ないように、インナリードの表面側の厚みを減らしてイ
ンナリード表面をアウタリード表面より一段低くし、半
導体装置の厚さを半導体チップ厚、接着剤厚、及びアウ
タリード厚の合計した厚さとしたことを特徴とする半導
体装置。 - 【請求項２】上記リードフレームのサイズを半導体チッ
プよりやや大きめに形成し、該リードフレームを半導体
チップの表面に重ね合わせたとき形成される端面間のギ
ャップもモールド樹脂で封止するようにした請求項１に
記載の半導体装置。 - 【請求項３】上記半導体チップの表面にリードフレーム
を貼り付ける接着剤を、インナリード側のみならずアウ
タリード側にも介在させた請求項１または２に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420495A JP3163961B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420495A JP3163961B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992775A JPH0992775A (ja) | 1997-04-04 |
| JP3163961B2 true JP3163961B2 (ja) | 2001-05-08 |
Family
ID=17115325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24420495A Expired - Fee Related JP3163961B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163961B2 (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100221918B1 (ko) * | 1996-12-30 | 1999-09-15 | 윤종용 | 칩 스케일 패키지 |
| KR19990001459A (ko) * | 1997-06-16 | 1999-01-15 | 윤종용 | 칩 스케일 패키지 |
| KR100431315B1 (ko) * | 1997-06-26 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체패키지및그제조방법 |
| JP3275787B2 (ja) * | 1997-08-04 | 2002-04-22 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| KR19990056765A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 칩 크기 패키지 |
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
| JP2000164788A (ja) | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
| US6455354B1 (en) | 1998-12-30 | 2002-09-24 | Micron Technology, Inc. | Method of fabricating tape attachment chip-on-board assemblies |
| JP4362163B2 (ja) * | 1999-04-06 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
| KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
| US20020100165A1 (en) | 2000-02-14 | 2002-08-01 | Amkor Technology, Inc. | Method of forming an integrated circuit device package using a temporary substrate |
| KR100355794B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| KR100364978B1 (ko) | 1999-10-15 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 |
| KR20010037247A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR20010056618A (ko) | 1999-12-16 | 2001-07-04 | 프랑크 제이. 마르쿠치 | 반도체패키지 |
| KR20010037254A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100457421B1 (ko) * | 1999-12-16 | 2004-11-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR20010037252A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 제조용 금형 |
| KR100379089B1 (ko) | 1999-10-15 | 2003-04-08 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| US6525406B1 (en) | 1999-10-15 | 2003-02-25 | Amkor Technology, Inc. | Semiconductor device having increased moisture path and increased solder joint strength |
| KR100526844B1 (ko) | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
| KR100355796B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
| KR100355795B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| KR100403142B1 (ko) | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
| US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
| US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
| US6639308B1 (en) | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
| KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| KR100426494B1 (ko) | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
| KR100348862B1 (ko) * | 1999-12-28 | 2002-08-17 | 주식회사 하이닉스반도체 | 반도체 패키지 제조방법 |
| KR20010058583A (ko) | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 리드 엔드 그리드 어레이 반도체패키지 |
| US6320251B1 (en) | 2000-01-18 | 2001-11-20 | Amkor Technology, Inc. | Stackable package for an integrated circuit |
| US6404046B1 (en) | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
| KR100583494B1 (ko) | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| US6518659B1 (en) | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
| US6667544B1 (en) | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
| KR20020058209A (ko) | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100731007B1 (ko) | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
| US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
| KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
| US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
| US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
| US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
| US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
| US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
| US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
| US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
-
1995
- 1995-09-22 JP JP24420495A patent/JP3163961B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992775A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163961B2 (ja) | 半導体装置 | |
| JP2939614B2 (ja) | 積層型半導体パッケージ | |
| US6603196B2 (en) | Leadframe-based semiconductor package for multi-media card | |
| KR100277438B1 (ko) | 멀티칩패키지 | |
| US6222259B1 (en) | Stack package and method of fabricating the same | |
| US5834830A (en) | LOC (lead on chip) package and fabricating method thereof | |
| US5942794A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| KR100604198B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20010013643A1 (en) | Semiconductor integrated circuit device | |
| JP2002515176A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JP3198889B2 (ja) | 半導体装置 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| JPH08288428A (ja) | 樹脂封止型半導体装置 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| JP2795069B2 (ja) | 半導体装置 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1050921A (ja) | リードフレーム及び半導体装置 | |
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| JP3275787B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR200286322Y1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |