[go: up one dir, main page]

JP3146452B2 - 面実装型ｌｅｄ素子及びその製造方法 - Google Patents

面実装型ｌｅｄ素子及びその製造方法

Info

Publication number
JP3146452B2
JP3146452B2 JP22611395A JP22611395A JP3146452B2 JP 3146452 B2 JP3146452 B2 JP 3146452B2 JP 22611395 A JP22611395 A JP 22611395A JP 22611395 A JP22611395 A JP 22611395A JP 3146452 B2 JP3146452 B2 JP 3146452B2
Authority
JP
Japan
Prior art keywords
conductive
led chip
insulating
element substrate
plate material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22611395A
Other languages
English (en)
Other versions
JPH0955535A (ja
Inventor
佳子 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP22611395A priority Critical patent/JP3146452B2/ja
Publication of JPH0955535A publication Critical patent/JPH0955535A/ja
Application granted granted Critical
Publication of JP3146452B2 publication Critical patent/JP3146452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はチップマウントとも
称され、例えばプリント回路基板などに取付穴を設ける
ことなく面で実装することを可能とした構成のＬＥＤ
（発光ダイオード）素子に関するものであり、詳細には
製造方法に係るものである。
【０００２】
【従来の技術】従来のこの種の面実装型ＬＥＤ素子９０
の製造方法を工程の順に示すものが図９〜図１５であ
り、先ず最初の工程としては、図９に示すように、例え
ばガラスエポキシなど絶縁性基材の表裏の両面に銅箔８
１が貼着されたプリント回路基板などによる素子基板母
材８０に、適宜の間隔で表裏面に貫通するスロット８２
をプレス加工などにより形成する。
【０００３】この状態では、素子基板母材８０の側面及
び上記で形成されたスロット８２の内面には導電性皮膜
が形成されていないので、無電解メッキなどの手段で前
記側面及びスロット８２の内面に銅などによる導電膜８
３を形成し、図１０に示すように、前記素子基板母材８
０の外面の全てが導電性皮膜で覆われるものとして表裏
面を電気的に接続する。
【０００４】次いで、図１１に示すように前記素子基板
母材８０の表面側のスロット８２間には、エッチングな
どの手段で前記銅箔８１を除去することで、パット部８
４と配線部８５とを形成し、同時に裏面側においてもス
ロット８２間で略長方形に銅箔８１を除去することで絶
縁部８６を形成し、これにより、素子基板母材８０が完
成する。
【０００５】続いて、図１２に示すように前記パット部
８４にＬＥＤチップ９１を一方の極で例えば導電性接着
剤などによりマウントし、このＬＥＤチップ９１の他方
の極と前記配線部８５との配線を金線などワイヤ９２で
行い、更に、図１３に示すように前記ＬＥＤチップ９１
とワイヤ９２とを透明樹脂で覆いモールド部９３を形成
する。
【０００６】そして、図１４に示すように前記素子基板
母材８０を夫々のＬＥＤチップ９１の中間の位置となる
切断線Ｄ切断を行えば、素子基板母材８０はスロット８
２の部分で個々の素子基板９４に分割され、図１５に示
す面実装型ＬＥＤ素子９０の複数が得られるものとな
る。
【０００７】
【発明が解決しようとする課題】しかしながら、前記し
た従来の面実装型ＬＥＤ素子９０では、先ず、製造工程
においては前記スロット８２の内面などに導電膜８３を
形成するための無電解メッキなどの手段が加工コストが
高価で且つ加工時間も長いものであるので、前記素子基
板母材８０の生産性が低下し、結果として面実装型ＬＥ
Ｄ素子９０全体がコストアップする問題点を生じてい
る。
【０００８】また、前記素子基板９４は、有機部材であ
るガラスエポキシを基材とするプリント回路基板を利用
した素子基板母材８０から形成されるものであるので熱
伝導率が低く、この素子基板９４上にマウントされたＬ
ＥＤチップ９１に対しての放熱効果が不十分となり、面
実装型ＬＥＤ素子９０としての連続定格電流が減格さ
れ、暗い面実装型ＬＥＤ素子９０となる問題点も生じ、
これらの点の解決が課題とされるものとなっていた。
【０００９】
【課題を解決するための手段】本発明は前記した従来の
課題を解決するための具体的な手段として、夫々が所定
の板厚とされた導電性板材と絶縁性板材とを面方向に交
互に接合して得られたブロック体を前記面方向に直交す
る方向で適宜板厚と成るようにスライスして前記導電性
板材による導電部と絶縁性板材による絶縁部とが交互の
平行の帯状となる素子基板母材を形成し、この素子基板
母材の前記導電部には帯状の一方の縁寄りに所定ピッチ
として複数のＬＥＤチップをマウントすると共にこのＬ
ＥＤチップと、当該ＬＥＤチップがマウントされた導電
部の一方の縁と絶縁部を挾んで対峙する導電部の他の一
方の縁寄りとをワイヤで配線し、前記ＬＥＤチップとワ
イヤとを透明樹脂で覆い、その後に夫々のＬＥＤチップ
の所定ピッチ間と、導電部のＬＥＤチップとワイヤとの
間とで縦横に切断して成ることを特徴とする面実装型Ｌ
ＥＤ素子の製造方法、及び、上記の製造方法による面実
装型ＬＥＤ素子を提供することで課題を解決するもので
ある。
【００１０】
【発明の実施の形態】つぎに、本発明に係る面実装型Ｌ
ＥＤ素子の製造方法を図に示す実施形態に基づいて詳細
に説明する。先ず、図１に示すものは素子基板母材１０
の形成方法であり、本発明では夫々が所定の板厚とされ
た、例えば銅などの導電性部材１１と、例えばガラスエ
ポキシなどの絶縁性部材１２とを面方向で交互に接合し
ブロック体１３（図２参照）を形成する。
【００１１】尚、このときに前記導電性部材１１は、後
に面実装型ＬＥＤ素子として形成された際に配線基板に
取付けるための端子部となるので溶融したハンダに対す
る親和性（濡れ性）に優れる部材であることが必要であ
る。また、前記導電性部材１１と絶縁性部材１２との接
合は接着材で行っても良く、或いは、熱圧着など他の方
法でも良い。
【００１２】続いて、図２に示すように、前記ブロック
体１３を上記導電性部材１１（絶縁性部材１２）の面と
直交する方向に適宜板厚と成るようにスライスを行え
ば、図３に示す導電部１０ａと絶縁部１０ｂとが交互に
平行の帯状として配置された形状の素子基板母材１０が
得られるものとなる。
【００１３】尚、上記ブロック体１３を形成するに当て
っては、前記導電性部材１１の枚数を奇数とし、前記絶
縁性部材１２はその全てが導電性部材１１で挟まれるも
の、即ち、素子基板母材１０として形成されたときに、
両端が導電部１０ａで終るものとしておくことが、材料
の歩留りの面から好ましい。
【００１４】図４は上記の説明のようにして得られた素
子基板母材１０を用いて面実装型ＬＥＤ素子１を形成す
るときの、最初の工程を示すものであり、前記導電部１
０ａの最も外側となる導電部１０ａ―には複数のＬＥ
Ｄチップ２が所定のピッチＰとしてマウントが行われ、
このＬＥＤチップ２と第二番目と成る導電部１０ａ―
との間でワイヤ３による配線が行われる。
【００１５】このときに、前記ＬＥＤチップ２の導電部
１０ａ―へのマウントは、導電部１０ａ―とで挾む
第一番目の絶縁部１０ｂ―の側の縁部に寄せて行われ
るものとされ、導電部１０ａ―へのワイヤ３の接続も
前記絶縁部１０ｂ―の側の縁部に寄せて行われるもの
とされている。
【００１６】そして、前記導電部１０ａ―の第二番目
の絶縁部１０ｂ―側の縁部に寄せてはＬＥＤチップ２
の複数がマウントされ、このＬＥＤチップ２はワイヤ３
で第三番目の導電部１０ａ―とで上記と同様にして配
線が行われている。このときに、前記導電部１０ａ―
にマウントされるＬＥＤチップ２も導電部１０ａ―に
マウントされたＬＥＤチップ２と同一のピッチＰとさ
れ、直角の行列方向に整列するものとされている。
【００１７】以下同様にして、全ての導電部１０ａには
ＬＥＤチップ２のマウントが行われ、奇数番目の導電部
１０ａとこれに続く偶数番目の導電部１０ａとの間には
ワイヤ３による配線が行われるものとなる。ここで、例
えば第二番目の導電部１０ａ―のように、ＬＥＤチッ
プ２のマウントとワイヤ３による配線とが行われている
場合には、ＬＥＤチップ２とワイヤ３とには後にも説明
する切断シロ（切断代）として必要充分な間隔が設けら
れている。
【００１８】続いて、前記素子基板母材１０の、上記の
ようにマウントと配線とが行われた側の面は前記ＬＥＤ
チップ２とワイヤ３とを覆い、図５に示すように透明樹
脂によるモールド部４が形成される。その後に、前記素
子基板母材１０は前記モールド部４を含みホイルカッタ
ーなどで切断が行われる。
【００１９】前記した切断は、図６に示すように直角の
二方向となる切断線Ｄに対して行われ、一方向には前記
ＬＥＤチップ２間のピッチＰの中間で行われ、他の一方
向には前記ＬＥＤチップ２とワイヤ３との間隙で行わ
れ、これにより図７に示す面実装型ＬＥＤ素子１が得ら
れるものとなる。
【００２０】従って、前記ピッチＰは完成時の面実装型
ＬＥＤ素子１の寸法に対し、前記ホイルカッターによる
切断シロだけ広く設定することが必要となる。同様に同
一の導電部１０ａ上にマウント及び配線が行われている
ＬＥＤチップ２とワイヤ３との間にも上記の切断シロが
必要となるものであり、逆に言えば前記導電部１０ａの
寸法、即ち、ブロック体１３を形成するときの導電性部
材１１の板厚はＬＥＤチップ２がマウントされ、ワイヤ
３の配線が行われた後に、尚且つ、切断シロを得るのに
充分な厚みが要求されるものとなる。
【００２１】ここで、上記の製造方法により得られた面
実装型ＬＥＤ素子１の構成について説明を行うと、前記
素子基板母材１０は所定寸法に切断されて、一対の導電
部５ａ、５ｂと、前記導電部５ａ、５ｂに挟まれる絶縁
部５ｃとで構成される素子基板５を有するものとなり、
このときに、導電部５ａ、５ｂ、絶縁部５ｃは共に素子
基板５と同じ厚さを有するものとなっている。
【００２２】従って、前記導電部５ａにおいては上面が
ＬＥＤチップ２をマウントするための従来例で称するパ
ット部として機能し、底面及び絶縁部５ｃと接続してい
る以外の３面の側面の全てが従来例の端子部として機能
し、同様に導電部５ｂにおいては上面が従来例の配線部
として機能し、底面及び３面の側面が端子部として機能
するものとなる。
【００２３】次いで、上記の製造方法としたことによる
本発明の作用及び効果について説明を行えば、先ず、製
造工程中においては、導電部１０ａと絶縁部１０ｂとが
交互に平行の帯状として配置された素子基板母材１０と
したことで、従来は素子基板母材の上面と底面との電気
的な接続を行うために必要とされていたスロットの加
工、側面及びスロットの内面への無電解メッキなどの工
程が不要となり、生産工程の簡素化が可能となる。
【００２４】また、上記の製造方法により形成される面
実装型ＬＥＤ素子１では、ＬＥＤチップ２は金属など熱
伝導性に優れる部材で上面から底面まで一体として形成
されている導電部５ａにマウントされているので、この
面実装型ＬＥＤ素子１を取付けた回路基板（図示せず）
など外部に対する放熱効率が向上する。
【００２５】よって、ＬＥＤチップ２の点灯による発熱
は効率良く回路基板など外部に放熱されるものとなり、
同じ上昇温度を許容する場合には流せる電流値が増える
ものとなるので、従来例のものと比較して連続定格電流
値の増加が可能となり、明るい面実装型ＬＥＤ素子１の
提供を可能とする。
【００２６】また、導電部５ａ、５ｂが金属部材などで
一体化されたことで、端子部としては底面と３面の側面
との都合４面が使用可能となり、回路基板に取り付ける
ときの面積が増加して取付強度が向上する。更には、従
来の素子基板は端子部の側面が無電解メッキで形成され
剥離などを生じ易いものであったのに対し、本発明では
導電部１０ａの一体化によりその発生を根絶し信頼性の
向上も可能とする。
【００２７】図８に示すものは本発明の別の実施形態で
あり、前の実施形態（図１参照）ではブロック体１３は
夫々が板状の導電性部材１１と絶縁性部材１２とを交互
に貼り合わせるものとしていたが、本発明はこれを限定
するものでなく、図示のように板状の導電性部材１１の
複数を容器中などで所定間隔で平行に保持しておき、例
えばエポキシ樹脂など液体状の接着材１４を導電性部材
１１間に注入し、硬化させてブロック体１３を形成して
も良いものである。
【００２８】
【発明の効果】以上に説明したように本発明により、夫
々が板状の導電性部材と絶縁性部材とを面方向で接合し
てブロック体とし、このブロック体を前記導電性部材と
絶縁性部材との面に直交する方向にスライスして素子基
板母材を形成し、該素子基板母材上にＬＥＤチップのマ
ウントとワイヤによる配線を行い、モールド部でＬＥＤ
チップとワイヤとを覆った後に所定位置で切断し形成す
る面実装型ＬＥＤ素子の製造方法としたことで、製造工
程においては素子基板母材へのスロット加工、側面及び
スロットの内面への無電解メッキなどの工程を不要と
し、工程の簡素化を可能として生産性を高め、面実装型
ＬＥＤ素子のコストダウンに極めて優れた効果を奏する
ものである。
【００２９】また、上記の製造方法として形成される面
実装型ＬＥＤ素子１は、ＬＥＤチップが金属など熱伝導
性に優れる部材で上面から底面まで一体として形成され
ている導電部にマウントされるものとなり、これにより
放熱効率が向上して、連続定格電流値の増加が可能とな
り、明るい面実装型ＬＥＤ素子として性能向上に優れた
効果を奏する。
【００３０】更に、導電部が一体化されたことで、端子
部としては底面と３面の側面との都合４面が使用可能と
し、回路基板に取り付けるときの面積が増加して取付強
度を向上させると共に、端子部に剥離などを生じないも
のとして面実装型ＬＥＤ素子の信頼性の向上にも優れた
効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る面実装型ＬＥＤ素子の製造方法
の一実施形態における素子基板母材形成工程中の接合工
程を示す説明図である。
【図２】 同じく素子基板母材形成工程中のスライス工
程を示す説明図である。
【図３】 同じく素子基板母材の完成状態を示す斜視図
である。
【図４】 同じくＬＥＤチップのマウント工程を示す説
明図である。
【図５】 同じくモールド工程を示す説明図である。
【図６】 同じく切断工程を示す説明図である。
【図７】 本発明の製造方法により形成される面実装型
ＬＥＤ素子の例を一部を透視した状態で示す斜視図であ
る。
【図８】 同じく本発明に係る面実装型ＬＥＤ素子の製
造方法の別の実施形態におけるブロック体の形成工程を
示す説明図である。
【図９】 従来例の素子基板母材形成工程中のスロット
形成工程を示す断面図である。
【図１０】 同じ従来例における無電解メッキによる導
電膜形成工程を示す断面図である。
【図１１】 同じ従来例におけるエッチング工程を示す
説明図である。
【図１２】 同じ従来例におけるＬＥＤチップのマウン
ト工程を示す説明図である。
【図１３】 同じ従来例におけるモールド工程を示す説
明図である。
【図１４】 同じ従来例における切断工程を示す説明図
である。
【図１５】 従来例の面実装型ＬＥＤ素子の例を示す断
面図である。
【符号の説明】
１……面実装型ＬＥＤ素子 ２……ＬＥＤチップ ３……ワイヤ ４……モール部 ５……素子基板 ５ａ、５ｂ……導電部 ５ｃ……絶縁部 １０……素子基板母材 １０ａ……導電部 １０ｂ……絶縁部 １１……導電性部材 １２……絶縁性部材 １３……ブロック体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 夫々が所定の板厚とされた導電性板材と
    絶縁性板材とを面方向に交互に接合して得られたブロッ
    ク体を前記面方向に直交する方向で適宜板厚と成るよう
    にスライスして前記導電性板材による導電部と絶縁性板
    材による絶縁部とが交互の平行の帯状となる素子基板母
    材を形成し、この素子基板母材の前記導電部には帯状の
    一方の縁寄りに所定ピッチとして複数のＬＥＤチップを
    マウントすると共にこのＬＥＤチップと、当該ＬＥＤチ
    ップがマウントされた導電部の一方の縁と絶縁部を挾ん
    で対峙する導電部の他の一方の縁寄りとをワイヤで配線
    し、前記ＬＥＤチップとワイヤとを透明樹脂で覆い、そ
    の後に夫々のＬＥＤチップの所定ピッチ間と、導電部の
    ＬＥＤチップとワイヤとの間とで縦横に切断して成るこ
    とを特徴とする面実装型ＬＥＤ素子の製造方法。
  2. 【請求項２】 素子基板の上面にはマウント部とパット
    部とが設けられ、対峙する二辺の側面及びその近傍の底
    面には夫々に端子部が設けられ、前記端子部の一方がマ
    ウント部に、他の一方がパット部に接続され、前記マウ
    ント部にはＬＥＤチップがマウントされ、前記ＬＥＤチ
    ップと前記パット部とがワイヤで配線されて成る面実装
    型ＬＥＤ素子において、前記素子基板は、夫々が所定の
    板厚とされた導電性板材と絶縁性板材とを面方向に交互
    に接合して得られたブロック体を前記面方向と直交する
    方向に適宜板厚となるようにスライスして前記導電性板
    材による導電部と絶縁性板材による絶縁部とが交互の帯
    状となる素子基板母材からなり、該素子基板の厚さを有
    する導電性部材により形成された導電部の一対で同じ厚
    さを有する絶縁性部材で形成された絶縁部を挟持して接
    合して形成され、一方の導電部の上面がマウント部とさ
    れ、他の一方の導電部の上面がパット部とされ、夫々の
    導電部の底面と前記絶縁部と接合された側面を除く３面
    の側面とが端子部とされていることを特徴とする面実装
    型ＬＥＤ素子。
JP22611395A 1995-08-11 1995-08-11 面実装型ｌｅｄ素子及びその製造方法 Expired - Fee Related JP3146452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22611395A JP3146452B2 (ja) 1995-08-11 1995-08-11 面実装型ｌｅｄ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22611395A JP3146452B2 (ja) 1995-08-11 1995-08-11 面実装型ｌｅｄ素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0955535A JPH0955535A (ja) 1997-02-25
JP3146452B2 true JP3146452B2 (ja) 2001-03-19

Family

ID=16840047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22611395A Expired - Fee Related JP3146452B2 (ja) 1995-08-11 1995-08-11 面実装型ｌｅｄ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3146452B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555265A4 (en) * 2010-03-31 2016-01-13 Point Engineering Co Ltd OPTICAL DEVICE AND METHOD FOR THE PRODUCTION THEREOF

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JP4065051B2 (ja) * 1998-04-17 2008-03-19 スタンレー電気株式会社 表面実装ｌｅｄとその製造方法
JP2001332769A (ja) * 2000-05-22 2001-11-30 Mitsubishi Cable Ind Ltd 発光ダイオード照明具
JP2001332768A (ja) * 2000-05-22 2001-11-30 Mitsubishi Cable Ind Ltd 発光ダイオード照明具
JP4623454B2 (ja) * 2000-12-15 2011-02-02 株式会社吉田製作所 光重合用歯科用光照射器
TW563263B (en) * 2002-09-27 2003-11-21 United Epitaxy Co Ltd Surface mounting method for high power light emitting diode
JP4925296B2 (ja) * 2004-12-28 2012-04-25 パナソニック株式会社 高熱伝導性回路モジュールの製造方法及び高熱伝導性回路モジュール
DE102007052821B4 (de) * 2007-11-06 2012-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Subträgers und eines optoelektronischen Bauelements
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
JP5432045B2 (ja) * 2010-04-13 2014-03-05 シチズン電子株式会社 半導体発光装置の製造方法
JP2012084786A (ja) * 2010-10-14 2012-04-26 Showa Denko Kk Ｌｅｄパッケージ
JP2012094679A (ja) * 2010-10-27 2012-05-17 Showa Denko Kk 基板の製造方法
KR101233121B1 (ko) * 2011-06-21 2013-02-14 (주)포인트엔지니어링 판상체 형태의 ｌｅｄ 어레이 기판 제조 방법 및 이에 의해 제조된 ｌｅｄ 어레이 기판
KR101086014B1 (ko) 2011-06-27 2011-11-22 (주)포인트엔지니어링 고방열성 광소자용 기판 및 그 제조방법
KR101321812B1 (ko) * 2011-12-15 2013-10-28 (주)포인트엔지니어링 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
KR101306247B1 (ko) 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이
JP6128367B2 (ja) * 2012-08-28 2017-05-17 東芝ライテック株式会社 発光装置、および配線基板の製造方法
KR101394478B1 (ko) * 2013-05-16 2014-05-13 (주)포인트엔지니어링 광 디바이스용 기판과 광 디바이스
KR101437897B1 (ko) * 2013-08-22 2014-09-04 (주)멘토티앤씨 Led 방열기판과 그 제조 방법
KR101471021B1 (ko) * 2013-10-15 2014-12-09 (주)포인트엔지니어링 광소자 디바이스 기판 제조방법 및 광소자 디바이스 기판
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
CN109075130B (zh) * 2016-05-24 2019-11-22 野田士克林股份有限公司 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555265A4 (en) * 2010-03-31 2016-01-13 Point Engineering Co Ltd OPTICAL DEVICE AND METHOD FOR THE PRODUCTION THEREOF
US9287243B2 (en) 2010-03-31 2016-03-15 Point Engineering Co., Ltd. Optical device and method for manufacturing same
US9666565B2 (en) 2010-03-31 2017-05-30 Point Engineering Co., Ltd. Optical device and method for manufacturing same
EP3309834A1 (en) * 2010-03-31 2018-04-18 Point Engineering Co., Ltd. Light emitting chip package
EP3309833A1 (en) * 2010-03-31 2018-04-18 Point Engineering Co., Ltd. Light emitting optical device

Also Published As

Publication number Publication date
JPH0955535A (ja) 1997-02-25

Similar Documents

Publication Publication Date Title
JP3146452B2 (ja) 面実装型ｌｅｄ素子及びその製造方法
JP4065051B2 (ja) 表面実装ｌｅｄとその製造方法
JP3127195B2 (ja) 発光デバイスおよびその製造方法
EP1662565B1 (en) Semiconductor package
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
KR910002035B1 (ko) 반도체 장치와 그 제조 방법
US3778887A (en) Electronic devices and method for manufacturing the same
JP3267045B2 (ja) Ｌｅｄ素子
EP0424530A1 (en) Resin-sealed semiconductor device
US20010044167A1 (en) Power semiconductor package and method for making the same
JP2000196000A (ja) チップ電子部品及びその製造方法
JP4159348B2 (ja) 回路装置の製造方法
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
JP2009206406A (ja) パワー半導体装置
JP2000196153A (ja) チップ電子部品およびその製造方法
KR20090068399A (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
JP4413054B2 (ja) 混成集積回路装置の製造方法
JP2960882B2 (ja) 表面実装型ｌｅｄ素子及びその製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JPH08186284A (ja) 表面実装型フォトカプラ及びその製造方法
TWI476885B (zh) 導電架料帶、導電架料帶與絕緣殼體的組合以及應用該組合的發光二極體模組
JP3576541B2 (ja) 発光デバイス及び発光デバイスの製造方法
JPH0472393B2 (ja)
JP3428083B2 (ja) 半導体装置の製造方法
JP3245378B2 (ja) 面実装型半導体素子

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees