JP3098923B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3098923B2 JP3098923B2 JP06327818A JP32781894A JP3098923B2 JP 3098923 B2 JP3098923 B2 JP 3098923B2 JP 06327818 A JP06327818 A JP 06327818A JP 32781894 A JP32781894 A JP 32781894A JP 3098923 B2 JP3098923 B2 JP 3098923B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming
- semiconductor device
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高誘電率を有する誘電
体薄膜を容量絶縁膜として用いた容量素子をチップに内
蔵した半導体装置およびその製造方法に関する。
体薄膜を容量絶縁膜として用いた容量素子をチップに内
蔵した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、高誘電率を有する誘電体薄膜（以
下高誘電体薄膜という）は高誘電率や自発分極といった
特徴を持つために不揮発性ＲＡＭ（Random Access Me
mory）や高集積ＤＲＡＭ（Dynamic Random Access M
emory）上での容量絶縁膜としての応用を目指して活発
な開発が行われている。一般に使用される高誘電体薄膜
は強誘電体であり、反応性に富む酸素を多く含有してい
る。このような高誘電体薄膜を用いて容量素子を構成す
る場合、上電極および下電極として酸化反応に対して安
定な貴金属電極が不可欠である。
下高誘電体薄膜という）は高誘電率や自発分極といった
特徴を持つために不揮発性ＲＡＭ（Random Access Me
mory）や高集積ＤＲＡＭ（Dynamic Random Access M
emory）上での容量絶縁膜としての応用を目指して活発
な開発が行われている。一般に使用される高誘電体薄膜
は強誘電体であり、反応性に富む酸素を多く含有してい
る。このような高誘電体薄膜を用いて容量素子を構成す
る場合、上電極および下電極として酸化反応に対して安
定な貴金属電極が不可欠である。
【０００３】以下従来の集積回路用コンデンサについて
説明する。図４は従来の集積回路用コンデンサの要部断
面図である。図４において、２１は支持基板、２２は第
１のチタン膜、２３は窒化チタン膜、２４は第１の白金
膜、２５は第１のチタン膜２２、窒化チタン膜２３およ
び第１の白金膜２４からなる下電極、２６は誘電体膜、
２７は第２の白金膜、２８は第２のチタン膜、２９はア
ルミ膜、３０は第２の白金膜２７、第２のチタン膜２８
およびアルミ膜２９からなる上電極である。以上のよう
に構成されたコンデンサにおいて、第１の白金膜２４お
よび第２の白金膜２７は化学的に不活性であり、従来か
らコンデンサの電極として用いられているが、支持基板
２１との密着性が弱い。そのために第１のチタン膜２２
を用いて支持基板２１と第１の白金膜２４との密着性を
上げている。また第１のチタン膜２２と第１の白金膜２
４の間に挿入された窒化チタン膜２３は集積回路上の他
のデバイスとの電気コンタクト層として、また拡散障壁
層として作用する。
説明する。図４は従来の集積回路用コンデンサの要部断
面図である。図４において、２１は支持基板、２２は第
１のチタン膜、２３は窒化チタン膜、２４は第１の白金
膜、２５は第１のチタン膜２２、窒化チタン膜２３およ
び第１の白金膜２４からなる下電極、２６は誘電体膜、
２７は第２の白金膜、２８は第２のチタン膜、２９はア
ルミ膜、３０は第２の白金膜２７、第２のチタン膜２８
およびアルミ膜２９からなる上電極である。以上のよう
に構成されたコンデンサにおいて、第１の白金膜２４お
よび第２の白金膜２７は化学的に不活性であり、従来か
らコンデンサの電極として用いられているが、支持基板
２１との密着性が弱い。そのために第１のチタン膜２２
を用いて支持基板２１と第１の白金膜２４との密着性を
上げている。また第１のチタン膜２２と第１の白金膜２
４の間に挿入された窒化チタン膜２３は集積回路上の他
のデバイスとの電気コンタクト層として、また拡散障壁
層として作用する。
【０００４】以上のように集積回路用のコンデンサは、
基本的に、支持基板上に接着層、拡散障壁層および化学
的に不活性な貴金属膜からなる下電極と、金属酸化物か
らなる誘電体膜と、貴金属膜で構成される。
基本的に、支持基板上に接着層、拡散障壁層および化学
的に不活性な貴金属膜からなる下電極と、金属酸化物か
らなる誘電体膜と、貴金属膜で構成される。
【０００５】また、支持基板上にチタン膜、白金膜およ
び誘電体膜を積層した後、全体を酸化雰囲気中で加熱し
てチタン膜を二酸化チタン膜に変換した例もある。この
場合は、二酸化チタン膜が接着層と拡散障壁層とを兼ね
ている。
び誘電体膜を積層した後、全体を酸化雰囲気中で加熱し
てチタン膜を二酸化チタン膜に変換した例もある。この
場合は、二酸化チタン膜が接着層と拡散障壁層とを兼ね
ている。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成において、チタン膜を接着層に、窒化チタン膜
を拡散障壁層に用いた場合は、窒化チタン膜が強誘電体
膜から酸素を取り込む結果、強誘電体膜中に酸素欠陥が
生じ、そのために容量素子のリーク電流の増加や残留分
極の低下を引き起こすという課題を有していた。
来の構成において、チタン膜を接着層に、窒化チタン膜
を拡散障壁層に用いた場合は、窒化チタン膜が強誘電体
膜から酸素を取り込む結果、強誘電体膜中に酸素欠陥が
生じ、そのために容量素子のリーク電流の増加や残留分
極の低下を引き起こすという課題を有していた。
【０００７】また、下電極をチタン膜および白金膜で構
成した場合は、チタンが強誘電体膜中に拡散して低誘電
率の層が発生し、残留分極が低下するとともに、白金膜
中にボイドが発生するためにチタン膜を選択的にエッチ
ングする際にボイド部分が早くエッチングされる結果、
ボイド部分の下地の絶縁膜がエッチングされるという課
題を有していた。
成した場合は、チタンが強誘電体膜中に拡散して低誘電
率の層が発生し、残留分極が低下するとともに、白金膜
中にボイドが発生するためにチタン膜を選択的にエッチ
ングする際にボイド部分が早くエッチングされる結果、
ボイド部分の下地の絶縁膜がエッチングされるという課
題を有していた。
【０００８】本発明は上記の従来の課題を解決するもの
で、支持基板とコンデンサの間の接着性が確保でき、安
定した下電極を有する容量素子を備えた半導体装置およ
びその製造方法を提供することを目的とする。
で、支持基板とコンデンサの間の接着性が確保でき、安
定した下電極を有する容量素子を備えた半導体装置およ
びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、集積回路要素が形成された支
持基板の層間絶縁膜の上に下電極、強誘電体膜および上
電極からなる容量素子が形成されており、下電極が金属
膜およびその金属膜と同じ金属元素の酸化膜からなる下
地積層膜の上に形成されている構成を有している。
に本発明の半導体装置は、集積回路要素が形成された支
持基板の層間絶縁膜の上に下電極、強誘電体膜および上
電極からなる容量素子が形成されており、下電極が金属
膜およびその金属膜と同じ金属元素の酸化膜からなる下
地積層膜の上に形成されている構成を有している。
【００１０】また本発明の半導体装置の製造方法は、集
積回路要素が形成された支持基板上の層間絶縁膜の上に
第１の金属膜、金属酸化膜、第２の金属膜、強誘電体
膜、第３の金属膜を順次形成した後、第３の金属膜と強
誘電体膜を選択エッチングして上電極と容量絶縁膜とを
形成する工程と、第２の金属膜、金属酸化膜および第１
の金属膜を選択的にエッチングして下電極と下地積層膜
を形成する工程と、これらの容量素子を覆って保護膜を
形成する工程と、保護膜の所定の箇所にコンタクト孔を
形成する工程と、電極配線を形成する工程とからなる構
成を有している。
積回路要素が形成された支持基板上の層間絶縁膜の上に
第１の金属膜、金属酸化膜、第２の金属膜、強誘電体
膜、第３の金属膜を順次形成した後、第３の金属膜と強
誘電体膜を選択エッチングして上電極と容量絶縁膜とを
形成する工程と、第２の金属膜、金属酸化膜および第１
の金属膜を選択的にエッチングして下電極と下地積層膜
を形成する工程と、これらの容量素子を覆って保護膜を
形成する工程と、保護膜の所定の箇所にコンタクト孔を
形成する工程と、電極配線を形成する工程とからなる構
成を有している。
【００１１】なお上記の製造方法における金属酸化膜の
形成方法として、第１の金属膜を形成した後、酸化雰囲
気中で急熱処理する方法、酸化雰囲気中でランプアニー
ル処理する方法等があるが、それ以外に、第１の金属膜
を形成した後表面に酸素イオンを注入し、不活性ガス中
で熱処理する方法、希ガス中でスパッタにより金属膜を
形成した後真空を破ることなく酸素を含有する希ガスを
導入してスパッタ蒸着する方法、希ガス中で第１の金属
膜を形成した後、真空を破ることなく希ガス中で酸化金
属をターゲットとしてスパッタし、金属酸化膜を形成す
る方法がある。
形成方法として、第１の金属膜を形成した後、酸化雰囲
気中で急熱処理する方法、酸化雰囲気中でランプアニー
ル処理する方法等があるが、それ以外に、第１の金属膜
を形成した後表面に酸素イオンを注入し、不活性ガス中
で熱処理する方法、希ガス中でスパッタにより金属膜を
形成した後真空を破ることなく酸素を含有する希ガスを
導入してスパッタ蒸着する方法、希ガス中で第１の金属
膜を形成した後、真空を破ることなく希ガス中で酸化金
属をターゲットとしてスパッタし、金属酸化膜を形成す
る方法がある。
【００１２】
【作用】この構成によって、第１の金属層が支持基板上
の層間絶縁膜に対する接着層となり、金属酸化膜が第１
の金属層と第２の金属層との間の拡散障壁層となり、第
２の金属層が容量素子の下電極となり、安定した下電極
を構成できる。例えば、第２の金属層からなる下電極を
白金膜、第１の金属膜をチタン膜で構成した場合、強誘
電体膜を形成した後熱処理するとチタンと白金とが反応
して白金膜内にボイドが発生するが、本願の構成で中間
に金属酸化膜として二酸化チタン膜を介在させることに
より、この二酸化チタン膜が拡散障壁層となってチタン
−白金反応を防止し、下電極の劣化を防止できる。
の層間絶縁膜に対する接着層となり、金属酸化膜が第１
の金属層と第２の金属層との間の拡散障壁層となり、第
２の金属層が容量素子の下電極となり、安定した下電極
を構成できる。例えば、第２の金属層からなる下電極を
白金膜、第１の金属膜をチタン膜で構成した場合、強誘
電体膜を形成した後熱処理するとチタンと白金とが反応
して白金膜内にボイドが発生するが、本願の構成で中間
に金属酸化膜として二酸化チタン膜を介在させることに
より、この二酸化チタン膜が拡散障壁層となってチタン
−白金反応を防止し、下電極の劣化を防止できる。
【００１３】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１４】（実施例１）図１は本発明の第１の実施例
における半導体装置の要部断面図である。図１に示すよ
うに、半導体基板１の所定の領域に素子間を分離するた
めの素子分離用絶縁膜２ａが形成されており、この素子
分離用絶縁膜２ａで囲まれた領域に、拡散層３、ゲート
絶縁膜およびゲート電極４からなるＭＯＳトランジスタ
５が形成されている。これらを覆って層間絶縁膜２が形
成されており、この層間絶縁膜２の上に、チタン膜６と
二酸化チタン膜７からなる下地積層膜９および白金膜か
らなる下電極８が形成されており、その上にジルコン酸
チタン酸鉛などの強誘電体膜からなる容量絶縁膜１０、
白金膜からなる上電極１１が形成されている。
における半導体装置の要部断面図である。図１に示すよ
うに、半導体基板１の所定の領域に素子間を分離するた
めの素子分離用絶縁膜２ａが形成されており、この素子
分離用絶縁膜２ａで囲まれた領域に、拡散層３、ゲート
絶縁膜およびゲート電極４からなるＭＯＳトランジスタ
５が形成されている。これらを覆って層間絶縁膜２が形
成されており、この層間絶縁膜２の上に、チタン膜６と
二酸化チタン膜７からなる下地積層膜９および白金膜か
らなる下電極８が形成されており、その上にジルコン酸
チタン酸鉛などの強誘電体膜からなる容量絶縁膜１０、
白金膜からなる上電極１１が形成されている。
【００１５】さらに、下電極８、容量絶縁膜１０および
上電極１１からなる容量素子、ＭＯＳトランジスタ５に
代表される集積回路要素を覆って保護膜１２が形成され
ており、この保護膜１２の所定の位置にコンタクト孔１
３が設けられ、そのコンタクト孔１３を経由して拡散領
域３に接続される電極配線１４、下電極８および上電極
１１に接続される電極配線１５が形成されている。な
お、電極配線１４としてアルミニウム膜を、上電極１１
として白金膜を用いる場合、その間に窒化チタン膜、チ
タンタングステン膜などを介在させることにより、白金
−アルミニウム間の反応を防止でき、接続部の信頼性を
向上させることができる。
上電極１１からなる容量素子、ＭＯＳトランジスタ５に
代表される集積回路要素を覆って保護膜１２が形成され
ており、この保護膜１２の所定の位置にコンタクト孔１
３が設けられ、そのコンタクト孔１３を経由して拡散領
域３に接続される電極配線１４、下電極８および上電極
１１に接続される電極配線１５が形成されている。な
お、電極配線１４としてアルミニウム膜を、上電極１１
として白金膜を用いる場合、その間に窒化チタン膜、チ
タンタングステン膜などを介在させることにより、白金
−アルミニウム間の反応を防止でき、接続部の信頼性を
向上させることができる。
【００１６】本実施例においては、層間絶縁膜２を構成
する二酸化珪素膜とチタン膜６は密着性が高く、また二
酸化チタン膜７はチタン膜６と白金膜からなる下電極８
との反応を防止する拡散障壁層として働き、下電極８を
構成する白金膜はジルコン酸チタン酸鉛などの強誘電体
膜に対して安定な電極として働く。
する二酸化珪素膜とチタン膜６は密着性が高く、また二
酸化チタン膜７はチタン膜６と白金膜からなる下電極８
との反応を防止する拡散障壁層として働き、下電極８を
構成する白金膜はジルコン酸チタン酸鉛などの強誘電体
膜に対して安定な電極として働く。
【００１７】なおチタン膜６以外にタンタル膜など酸素
との結合の強く安定した金属酸化膜となる金属が用いら
れる。
との結合の強く安定した金属酸化膜となる金属が用いら
れる。
【００１８】（実施例２）次に本発明の第２の実施例に
おける半導体装置の製造方法について、図面を参照しな
がら説明する。図２は第２の実施例における半導体装置
の製造方法の前半工程を示す工程断面図、図３は第２の
実施例における半導体装置の製造方法の後半工程の工程
断面図である。なお簡単のために、集積回路要素が形成
された領域は省略し、図１に示す層間絶縁膜の上に形成
された容量素子の部分を示した。
おける半導体装置の製造方法について、図面を参照しな
がら説明する。図２は第２の実施例における半導体装置
の製造方法の前半工程を示す工程断面図、図３は第２の
実施例における半導体装置の製造方法の後半工程の工程
断面図である。なお簡単のために、集積回路要素が形成
された領域は省略し、図１に示す層間絶縁膜の上に形成
された容量素子の部分を示した。
【００１９】まず工程（ａ）で、半導体基板１に形成さ
れた層間絶縁膜２の上にチタン膜６ａを形成する。次に
工程（ｂ）で、半導体基板１を酸化雰囲気中で加熱処理
し、チタン膜６ａの表面を酸化して二酸化チタン膜７ａ
となし、チタン膜６ａおよび二酸化チタン膜７ａからな
る下地積層膜９ａを形成する。次に工程（ｃ）で、二酸
化チタン膜７ａの上に白金膜８ａを形成する。次に工程
（ｄ）で、白金膜８ａの上にジルコン酸チタン酸鉛膜１
０ａを形成し、熱処理する。次に工程（ｅ）において、
ジルコン酸チタン酸鉛膜１０ａの上に容量素子の上電極
を構成する白金膜１１ａを形成する。次に工程（ｆ）
で、フォトリソ工程およびドライエッチング工程によ
り、白金膜１１ａおよびジルコン酸チタン酸鉛膜１０ａ
を選択的にエッチングして上電極１１および容量絶縁膜
１０を形成する。次に図３の工程（ａ）で、フォトリソ
工程およびドライエッチング工程により、白金膜８ａ、
二酸化チタン膜７ａおよびチタン膜６ａを選択的にエッ
チングして白金膜からなる下電極８を形成し、同時に下
地積層膜９をパターニングする。次に工程（ｂ）で全面
に保護膜１２を形成した後、工程（ｃ）で所定の場所に
コンタクト孔１３を形成し、集積回路要素に接続される
電極配線（図示せず）および容量素子の下電極８、上電
極１１に接続される電極配線１５を形成する。
れた層間絶縁膜２の上にチタン膜６ａを形成する。次に
工程（ｂ）で、半導体基板１を酸化雰囲気中で加熱処理
し、チタン膜６ａの表面を酸化して二酸化チタン膜７ａ
となし、チタン膜６ａおよび二酸化チタン膜７ａからな
る下地積層膜９ａを形成する。次に工程（ｃ）で、二酸
化チタン膜７ａの上に白金膜８ａを形成する。次に工程
（ｄ）で、白金膜８ａの上にジルコン酸チタン酸鉛膜１
０ａを形成し、熱処理する。次に工程（ｅ）において、
ジルコン酸チタン酸鉛膜１０ａの上に容量素子の上電極
を構成する白金膜１１ａを形成する。次に工程（ｆ）
で、フォトリソ工程およびドライエッチング工程によ
り、白金膜１１ａおよびジルコン酸チタン酸鉛膜１０ａ
を選択的にエッチングして上電極１１および容量絶縁膜
１０を形成する。次に図３の工程（ａ）で、フォトリソ
工程およびドライエッチング工程により、白金膜８ａ、
二酸化チタン膜７ａおよびチタン膜６ａを選択的にエッ
チングして白金膜からなる下電極８を形成し、同時に下
地積層膜９をパターニングする。次に工程（ｂ）で全面
に保護膜１２を形成した後、工程（ｃ）で所定の場所に
コンタクト孔１３を形成し、集積回路要素に接続される
電極配線（図示せず）および容量素子の下電極８、上電
極１１に接続される電極配線１５を形成する。
【００２０】なお図２（ｂ）に示す工程、チタン膜６ａ
の表面を二酸化チタン膜７ａに変換する方法には上記以
外に種々の方法が用いられる。例えば、チタン膜６ａを
形成した後酸化雰囲気中でランプアニール法を用いてチ
タン膜６ａの表面層を酸化し、二酸化チタン膜７ａとす
る方法がある。
の表面を二酸化チタン膜７ａに変換する方法には上記以
外に種々の方法が用いられる。例えば、チタン膜６ａを
形成した後酸化雰囲気中でランプアニール法を用いてチ
タン膜６ａの表面層を酸化し、二酸化チタン膜７ａとす
る方法がある。
【００２１】（実施例３）次に本発明の第３の実施例に
おける半導体装置の製造方法について説明する。本実施
例の製造方法は、基本的には実施例２に示す製造工程と
同じであり、異なる点について説明する。
おける半導体装置の製造方法について説明する。本実施
例の製造方法は、基本的には実施例２に示す製造工程と
同じであり、異なる点について説明する。
【００２２】本実施例は、図２（ｂ）に示す二酸化チタ
ン膜形成工程を、酸素イオンのイオン注入と熱処理によ
って形成するものである。
ン膜形成工程を、酸素イオンのイオン注入と熱処理によ
って形成するものである。
【００２３】まず図２（ａ）と同様に層間絶縁膜２が形
成された半導体基板１の上にチタン膜６ａを形成する。
次にチタン膜６ａに酸素イオンをイオン注入する。その
後、不活性ガス雰囲気中で加熱してチタン膜６ａの一部
を、二酸化チタン膜７ａに変換し下地積層膜９ａを形成
するものである。以降の工程は図２（ｃ）〜図３（ｃ）
に同じである。
成された半導体基板１の上にチタン膜６ａを形成する。
次にチタン膜６ａに酸素イオンをイオン注入する。その
後、不活性ガス雰囲気中で加熱してチタン膜６ａの一部
を、二酸化チタン膜７ａに変換し下地積層膜９ａを形成
するものである。以降の工程は図２（ｃ）〜図３（ｃ）
に同じである。
【００２４】本実施例の方法ではイオンの注入深さおよ
び注入量を任意に制御できるため、二酸化チタン膜７ａ
の厚さを精度よく制御することができる。この方法は、
チタン膜を酸化雰囲気中で熱処理する方法に比べて、素
子分離用絶縁膜との界面に制御性よくチタン膜を残した
状態で表面に二酸化チタン膜を形成することができる。
したがって、層間絶縁膜２と下電極８との接着性を確保
した状態で、チタン膜６ａと白金膜８ａの反応を防止す
ることができる。
び注入量を任意に制御できるため、二酸化チタン膜７ａ
の厚さを精度よく制御することができる。この方法は、
チタン膜を酸化雰囲気中で熱処理する方法に比べて、素
子分離用絶縁膜との界面に制御性よくチタン膜を残した
状態で表面に二酸化チタン膜を形成することができる。
したがって、層間絶縁膜２と下電極８との接着性を確保
した状態で、チタン膜６ａと白金膜８ａの反応を防止す
ることができる。
【００２５】（実施例４）次に本発明の第４の実施例に
おける半導体装置の製造方法について説明する。本実施
例の製造方法は、基本的には実施例２に示す製造工程と
同じであり、異なる点について説明する。
おける半導体装置の製造方法について説明する。本実施
例の製造方法は、基本的には実施例２に示す製造工程と
同じであり、異なる点について説明する。
【００２６】本実施例は、図２（ａ），（ｂ）に示すチ
タン膜形成工程および二酸化チタン膜形成工程を、希ガ
ス中でチタンをターゲットとするスパッタリングにより
半導体基板１の上の層間絶縁膜２上にチタン膜６ａを形
成した後、真空を破ることなく、酸素を含有する希ガス
を導入しチタンをターゲットとしてスパッタリングする
ことによりチタン膜６ａの上に二酸化チタン膜７ａを形
成する工程で行ったものである。
タン膜形成工程および二酸化チタン膜形成工程を、希ガ
ス中でチタンをターゲットとするスパッタリングにより
半導体基板１の上の層間絶縁膜２上にチタン膜６ａを形
成した後、真空を破ることなく、酸素を含有する希ガス
を導入しチタンをターゲットとしてスパッタリングする
ことによりチタン膜６ａの上に二酸化チタン膜７ａを形
成する工程で行ったものである。
【００２７】（実施例５）次に本発明の第５の実施例に
おける半導体装置の製造方法について説明する。本実施
例の製造方法は、基本的には実施例２に示す製造工程と
同じであり、異なる点について説明する。
おける半導体装置の製造方法について説明する。本実施
例の製造方法は、基本的には実施例２に示す製造工程と
同じであり、異なる点について説明する。
【００２８】本実施例は、図２（ａ），（ｂ）に示すチ
タン膜形成工程および二酸化チタン膜形成工程を、希ガ
ス中でチタンをターゲットとするスパッタリングにより
半導体基板１の上の層間絶縁膜２上にチタン膜６ａを形
成した後、連続して希ガス中で二酸化チタンをターゲッ
トとして二酸化チタン膜７ａを形成する工程で行ったも
のである。
タン膜形成工程および二酸化チタン膜形成工程を、希ガ
ス中でチタンをターゲットとするスパッタリングにより
半導体基板１の上の層間絶縁膜２上にチタン膜６ａを形
成した後、連続して希ガス中で二酸化チタンをターゲッ
トとして二酸化チタン膜７ａを形成する工程で行ったも
のである。
【００２９】以上実施例１〜５において、金属膜をチタ
ン、金属酸化膜をチタン膜として説明したが、チタンの
代わりにタンタルを用いてもよい。
ン、金属酸化膜をチタン膜として説明したが、チタンの
代わりにタンタルを用いてもよい。
【００３０】
【発明の効果】本発明の半導体装置は、集積回路要素が
形成された支持基板の層間絶縁膜の上に下電極、強誘電
体膜および上電極からなる容量素子が形成されており、
下電極が金属膜およびその金属膜と同じ金属元素の酸化
膜からなる下地積層膜の上に形成されている構成を有し
ており、金属膜が層間絶縁膜との接着層として働き、酸
化膜が金属膜と下電極との反応を防止する障壁層として
働くため、容量絶縁膜と下電極の間に低誘電率層が形成
されることなく、安定した下電極を有する容量素子を備
えた優れた半導体装置を実現できるものである。
形成された支持基板の層間絶縁膜の上に下電極、強誘電
体膜および上電極からなる容量素子が形成されており、
下電極が金属膜およびその金属膜と同じ金属元素の酸化
膜からなる下地積層膜の上に形成されている構成を有し
ており、金属膜が層間絶縁膜との接着層として働き、酸
化膜が金属膜と下電極との反応を防止する障壁層として
働くため、容量絶縁膜と下電極の間に低誘電率層が形成
されることなく、安定した下電極を有する容量素子を備
えた優れた半導体装置を実現できるものである。
【００３１】また本発明の半導体装置の製造方法は、金
属膜とその金属膜と同じ金属元素の酸化膜とからなる下
地積層膜を形成する工程として、金属膜を形成した後そ
の表面を急熱酸化する方法、金属膜を形成した後その表
面に酸素イオンをイオン注入し不活性雰囲気中で熱処理
して制御性よく酸化膜を形成する方法などで構成され、
半導体基板上の層間絶縁膜の上に金属膜を残した状態で
その表面に酸化膜を形成する方法を実現できるものであ
る。
属膜とその金属膜と同じ金属元素の酸化膜とからなる下
地積層膜を形成する工程として、金属膜を形成した後そ
の表面を急熱酸化する方法、金属膜を形成した後その表
面に酸素イオンをイオン注入し不活性雰囲気中で熱処理
して制御性よく酸化膜を形成する方法などで構成され、
半導体基板上の層間絶縁膜の上に金属膜を残した状態で
その表面に酸化膜を形成する方法を実現できるものであ
る。
【図１】本発明の一実施例における半導体装置の要部断
面図
面図
【図２】本発明の一実施例における半導体装置の製造方
法の前半工程を示す工程断面図
法の前半工程を示す工程断面図
【図３】本発明の一実施例における半導体装置の製造方
法の後半工程を示す工程断面図
法の後半工程を示す工程断面図
【図４】従来の集積回路用コンデンサの要部断面図
１ 半導体基板（支持基板） ２ 素子分離用絶縁膜（層間絶縁膜） ５ ＭＯＳトランジスタ（集積回路要素） ６ チタン膜（金属膜） ７ 二酸化チタン膜（酸化膜） ８ 下電極 ９ 下地積層膜 １０ 容量絶縁膜（強誘電体膜） １１ 上電極 １４，１５ 電極配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/43 (72)発明者 長野 能久 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平５−29567（ＪＰ，Ａ) 特開 平５−218303（ＪＰ，Ａ) 特開 平６−5810（ＪＰ，Ａ) 特開 平７−302888（ＪＰ，Ａ) 特開 平８−191137（ＪＰ，Ａ) 特開 平８−97369（ＪＰ，Ａ) 特開 平８−161933（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/10 H01L 29/43
Claims (11)
- 【請求項１】 支持基板と、前記支持基板の上に形成さ
れた集積回路要素と、前記支持基板上の層間絶縁膜の上
に形成された下電極、強誘電体膜および上電極で構成さ
れる容量素子と、前記集積回路要素および容量素子を接
続する電極配線とを有し、前記下電極の下に金属膜とそ
の金属膜と同じ金属元素の金属酸化膜からなる下地積層
膜が形成されていることを特徴とする半導体装置。 - 【請求項２】 金属膜を構成する主成分金属元素が、容
量素子を構成する強誘電体膜に含有される金属元素と同
じである請求項１記載の半導体装置。 - 【請求項３】 金属膜を構成する主成分金属元素が、容
量素子を構成する強誘電体膜に含有される金属元素と異
なる請求項１記載の半導体装置。 - 【請求項４】 金属膜を構成する元素がチタンまたはタ
ンタル、下電極が貴金属膜である請求項１，２または３
記載の半導体装置。 - 【請求項５】 集積回路要素が形成された支持基板上の
層間絶縁膜の上に第１の金属膜を被着形成する工程と、
前記第１の金属膜の少なくとも表面に前記第１の金属膜
と同じ元素の金属酸化膜を形成する工程と、前記金属酸
化膜の上に第２の金属膜を形成する工程と、前記第２の
金属膜の上に強誘電体膜を形成する工程と、前記強誘電
体膜の上に第３の金属膜を形成する工程と、前記第３の
金属膜および強誘電体膜とを選択エッチングして上電極
および容量絶縁膜を形成する工程と、前記第２の金属
膜、金属酸化膜および第１の金属膜を選択エッチングし
て下電極および下地積層膜を形成する工程と、前記下地
積層膜、下電極、容量絶縁膜および上電極を覆って保護
膜を形成する工程と、前記集積回路要素、容量素子の下
電極および上電極に達するコンタクト孔を前記層間絶縁
膜およびまたは保護膜に形成する工程と、前記コンタク
ト孔を介して集積回路要素、容量素子の下電極および上
電極に接続される電極配線を形成する工程とを有する半
導体装置の製造方法。 - 【請求項６】 金属酸化膜を形成する工程が、酸化雰囲
気中での加熱処理によるものである請求項５記載の半導
体装置の製造方法。 - 【請求項７】 金属酸化膜を形成する工程が、酸化雰囲
気中でのランプアニールによる急熱処理である請求項５
記載の半導体装置の製造方法。 - 【請求項８】 金属酸化膜を形成する工程に代えて、金
属膜中に酸素イオンをイオン注入した後不活性ガス雰囲
気中で加熱して金属膜の一部を金属酸化膜に変換する工
程を用いる請求項５記載の半導体装置の製造方法。 - 【請求項９】 第１の金属膜を構成する元素がチタンま
たはタンタル、第２の金属膜が貴金属である請求項５，
６，７または８記載の半導体装置の製造方法。 - 【請求項１０】 層間絶縁膜の上に金属膜を被着形成す
る工程および前記金属膜の少なくとも表面に前記金属膜
と同じ元素の金属酸化膜を形成する工程に代えて、金属
ターゲットを用い希ガス中でスパッタ蒸着して金属膜を
形成した後真空を破ることなく酸素を含有する希ガスを
導入してスパッタ蒸着し金属酸化膜を形成する工程を用
いる請求項７記載の半導体装置の製造方法。 - 【請求項１１】 金属ターゲットがチタンまたはタンタ
ルである請求項１０記載の半導体装置の製造方法。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06327818A JP3098923B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置およびその製造方法 |
| CN95119333A CN1075243C (zh) | 1994-12-28 | 1995-11-30 | 集成电路用电容元件及其制造方法 |
| DE69527160T DE69527160T2 (de) | 1994-12-28 | 1995-12-06 | Herstellungsverfahren eines Kondensators für integrierte Schaltkreise |
| DE69525827T DE69525827T2 (de) | 1994-12-28 | 1995-12-06 | Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung |
| EP99118170A EP0971392B1 (en) | 1994-12-28 | 1995-12-06 | Capacitor for an intergrated circuit and its fabrication method |
| EP95119216A EP0720213B1 (en) | 1994-12-28 | 1995-12-06 | Capacitor for integrated circuit and its fabrication method |
| EP99118171A EP0971393B1 (en) | 1994-12-28 | 1995-12-06 | Method of fabricating a capacitor for integrated circuit |
| DE69531070T DE69531070T2 (de) | 1994-12-28 | 1995-12-06 | Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren |
| US08/573,134 US5929475A (en) | 1994-12-28 | 1995-12-15 | Capacitor for integrated circuit and its fabrication method |
| KR1019950061431A KR960026878A (ko) | 1994-12-28 | 1995-12-28 | 집적회로용 용량소자 및 그 제조방법 |
| US09/177,620 US6214660B1 (en) | 1994-12-28 | 1998-10-23 | Capacitor for integrated circuit and its fabrication method |
| US09/238,157 US6204111B1 (en) | 1994-12-28 | 1999-01-28 | Fabrication method of capacitor for integrated circuit |
| US09/768,170 US6468875B2 (en) | 1994-12-28 | 2001-01-24 | Fabrication method of capacitor for integrated circuit |
| CNB011176083A CN1180465C (zh) | 1994-12-28 | 2001-04-30 | 集成电路用电容元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06327818A JP3098923B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186236A JPH08186236A (ja) | 1996-07-16 |
| JP3098923B2 true JP3098923B2 (ja) | 2000-10-16 |
Family
ID=18203325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06327818A Expired - Fee Related JP3098923B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098923B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324591B1 (ko) * | 1998-12-24 | 2002-04-17 | 박종섭 | 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법 |
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
| US7230316B2 (en) | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
| JP2004221467A (ja) | 2003-01-17 | 2004-08-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4916715B2 (ja) * | 2005-12-21 | 2012-04-18 | 富士通株式会社 | 電子部品 |
| JP2013201198A (ja) * | 2012-03-23 | 2013-10-03 | Ricoh Co Ltd | 電気機械変換素子及びその製造方法、圧電型アクチュエータ、液滴吐出ヘッド、インクジェット記録装置 |
-
1994
- 1994-12-28 JP JP06327818A patent/JP3098923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186236A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339327B1 (ko) | 반도체장치및그제조방법 | |
| EP0720213B1 (en) | Capacitor for integrated circuit and its fabrication method | |
| JP2875733B2 (ja) | 半導体装置の製造方法 | |
| JP3251912B2 (ja) | 強誘電体キャパシタの形成方法 | |
| JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100408539B1 (ko) | 커패시터를구비한반도체장치및그제조방법 | |
| JP2002100740A (ja) | 半導体記憶素子及びその製造方法 | |
| JP2907767B2 (ja) | 半導体装置の製造方法 | |
| JP3110605B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| US6232131B1 (en) | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps | |
| JPH11135749A (ja) | 半導体記憶装置 | |
| JP2845727B2 (ja) | 半導体装置の製造方法 | |
| JP2960287B2 (ja) | 半導体装置およびその製造方法 | |
| KR100199093B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| JP3039425B2 (ja) | 容量素子及びその製造方法 | |
| JP2002252336A (ja) | 半導体装置およびその製造方法 | |
| JP3376611B2 (ja) | 半導体装置の製造方法 | |
| JPH10214944A (ja) | 半導体装置の製造方法 | |
| JPH06132496A (ja) | 半導体記憶装置およびその製造方法 | |
| KR0175006B1 (ko) | 반도체 장치의 커패시터 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |