[go: up one dir, main page]

JP3083221B2 - ディジタル信号再生装置及びディジタル信号再生方法 - Google Patents

ディジタル信号再生装置及びディジタル信号再生方法

Info

Publication number
JP3083221B2
JP3083221B2 JP05214200A JP21420093A JP3083221B2 JP 3083221 B2 JP3083221 B2 JP 3083221B2 JP 05214200 A JP05214200 A JP 05214200A JP 21420093 A JP21420093 A JP 21420093A JP 3083221 B2 JP3083221 B2 JP 3083221B2
Authority
JP
Japan
Prior art keywords
circuit
data
signal
data strobe
reproduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05214200A
Other languages
English (en)
Other versions
JPH06203483A (ja
Inventor
敏文 竹内
信一 小畑
いづみ 木村
治 川前
博 田所
裕 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05214200A priority Critical patent/JP3083221B2/ja
Priority to US08/144,527 priority patent/US5442612A/en
Priority to DE69328405T priority patent/DE69328405T2/de
Priority to KR93023162A priority patent/KR0128043B1/ko
Priority to EP93117802A priority patent/EP0597372B1/en
Publication of JPH06203483A publication Critical patent/JPH06203483A/ja
Application granted granted Critical
Publication of JP3083221B2 publication Critical patent/JP3083221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1876—Interpolating methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル信号再生装
置及びディジタル信号再生方法に係り、特に例えば、光
ディスクに記録されたディジタル信号の再生に用いて好
適な再生装置及び再生方法に関するものである。
【０００２】
【従来の技術】従来のディジタル信号再生装置、例えば
ＣＤプレーヤでは、シリアルデータの取り込みと、デー
タに同期したクロックの再生とを行うデータストローブ
回路の部分に、アナログデータストローブ回路を用いる
方式とディジタルデータストローブ回路を用いる方式の
２つの方式があった。
【０００３】前者のアナログデータストローブ回路を用
いる方式では、特開昭５９−１２４０１３号公報に記載
のように、伝送レートの周期Ｔに対して入力されるＥＦ
Ｍ信号（ピックアップからの再生出力から分離された必
要とするデータ成分信号）が３Ｔ〜１１Ｔのパルス周期
であるために、ＥＦＭ信号の極性反転信号と電圧制御発
振器（ＶＣＯ）出力との位相比較を行うアナログＰＬＬ
を構成して、データの取り込みと、データに同期したク
ロックの再生を行っていた。
【０００４】一方、後者のディジタルデータストローブ
回路を用いる方式では、特開昭５８−６４８４０号公報
に記載のように、伝送レートに対し充分に周波数の高い
クロックで動作するカウンタに対し、入力されたＥＦＭ
信号に対してフォーマット上許容されるタイミングの立
ち下がりエッジのみを抽出して、同期化を図ることによ
り、データに同期したクロックの再生を行い、データの
取り込みを行っていた。
【０００５】
【発明が解決しようとする課題】上記した従来技術のう
ち、アナログデータストローブ回路を用いる方式では、
入力されたＥＦＭ信号の極性反転信号に対し、アナログ
ＰＬＬをロックさせて、データに同期したクロックの再
生を行っている。ところが、ディスク上の傷によって、
データストローブ回路に入力される信号が連続的に欠落
した場合、入力信号にロックしていたＰＬＬのロックが
外れＶＣＯがフリーランで発振する。従って、傷による
入力信号の欠落が終了した後も、ＰＬＬの引込み時間に
相当する間、データからクロックを再生できない。つま
り、傷によるデータの欠落に対し、定常状態への回復に
時間がかかり、失われるデータの量が多くなるという欠
点を持っている。
【０００６】一方、ディジタルデータストローブ回路を
用いる方式では、伝送レートに対し十分に周波数の高い
クロックで動作するカウンタを、入力信号の立ち下がり
エッジのみで、同期化を図ることにより、データに同期
したクロックの再生を行っている。従って、傷によるデ
ータの欠落後、立ち下がりエッジが入力された時点か
ら、データに同期したクロックの再生が可能となる。Ｃ
Ｄプレーヤにおいて、傷によるデータの欠落後、同期ク
ロックの再生が可能となるまでに要する時間は、一般的
には、ディジタルデータストローブ回路がアナログデー
タストローブ回路に対し、約３００μｓ（ＣＤプレーヤ
では２フレームのデータが再生される時間に相当）程度
と短い。しかし、ディジタルデータストローブ回路で
は、上記の同期クロック再生用カウンタのクロックの周
期の精度でしか、同期クロックの位相を決められない。
そのため、入力される信号の信号対ノイズレベル比（Ｓ
／Ｎ）に対し、データストローブ回路で再生された同期
クロックによって取り込まれたデータが誤りとなる確率
を示した、Ｓ／Ｎ対エラーレート特性では、同じエラー
レートを得るためには、アナログデータストローブ回路
に対し、ＣＤプレーヤでは一般的に、約４ｄｂ以上Ｓ／
Ｎが良い必要がある。
【０００７】つまり、アナログデータストローブ回路
は、定常的な性能には優れるが、傷によるデータ欠落後
の回復は遅いという問題があり、ディジタルデータスト
ローブ回路は、傷によるデータ欠落後の回復は早いが、
定常的な性能は劣るという問題があった。
【０００８】従って、本発明の解決すべき技術的課題は
上記した従来技術のもつ問題点を解消することにあり、
その目的とするは、定常的にはＳ／Ｎ対エラーレート特
性に優れ、なおかつ、傷によるデータ欠落後の回復も早
いデータストローブを備えた、ディジタル信号再生装置
を実現することにある。
【０００９】
【課題を解決するための手段】上記した目的を達成する
ため、例えば、本願によるディジタル信号再生装置の代
表的な１つの発明では、シリアル信号が記録されている
記録媒体から再生シリアル信号を読み出す再生信号読み
取り手段と、前記再生シリアル信号に同期した第１の再
生クロックを生成し、該第１の再生クロックで前記再生
シリアル信号を取り込んで第１のデータを出力する第１
のデータストローブ回路と、前記再生シリアル信号に同
期した第２の再生クロックを生成し、該第２の再生クロ
ックで前記再生シリアル信号を取り込んで第２のデータ
を出力する第２のデータストローブ回路と、前記再生信
号読み取り手段の再生状態を示す信号に応じて、前記第
１のデータストローブ回路の出力、もしくは、前記第２
のデータストローブ回路の出力の何れか一方を選択する
切り換え手段と、を備え、前記第１のデータストローブ
回路は、電圧制御発振器と、該電圧制御発振器から生成
される前記第１の再生クロックと前記再生シリアル信号
との位相比較を行う位相比較器を備え、該位相比較器の
出力に応じて前記電圧発振器の発振周波数を制御するア
ナログＰＬＬ回路を備えたアナログデータストローブ回
路であり、前記第２のデータストローブ回路は、前記再
生シリアル信号のエッジでカウンタ回路の同期化をはか
り、前記第２の再生クロックを生成するディジタルデー
タストローブ回路であり、前記切り換え手段は、通常の
データ再生時には前記アナログデータストローブ回路の
出力を選択し、前記再生シリアル信号の欠落期間が許容
範囲を超えた場合には、前記アナログデータストローブ
回路の出力から前記ディジタルデータストローブ回路の
出力へと切り換えるように、構成される。
【００１０】
【作用】光ディスクより再生されたデータは、アナログ
データストローブ回路と、ディジタルデータストローブ
回路にそれぞれ入力される。２系統のデータストローブ
回路から出力されるデータに同期した再生クロックとデ
ータのうち、通常時は、切り換え手段により、アナログ
データストローブ回路からの出力が選択される。また、
傷等によるデータの欠落が生じた場合は、再生信号読み
取り手段の再生状態を示す信号（データの欠落期間を示
す信号）に基づき、切り換え手段によって、データ欠落
期間にアナログＰＬＬの引込み時間を加えた期間だけ、
ディジタルデータストローブ回路からの出力が選択され
る。こうして、定常的にはＳ／Ｎ対エラーレート特性に
優れたアナログデータストローブ回路が選択され、傷に
よるデータ欠落時にはデータ欠落期間が終わってから、
再生クロックが得られる迄が早いディジタルデータスト
ローブ回路が選択されるため、入力信号のＳ／Ｎに対す
るデータの高信頼性と、傷に対する定常状態への復帰の
速さとを両立したディジタル信号再生装置を実現するこ
とができる。
【００１１】
【実施例】以下、本発明を図１〜図１１に示した各実施
例によって説明する。先ず、本発明の第１実施例を図１
及び図２によって説明する。図１は本実施例によるディ
ジタル信号再生装置を示すブロック図であり、図２は本
実施例の動作タイミングを示したタイミングチャートで
ある。
【００１２】図１において、６はシリアル信号が記録さ
れた光ディスク、７は光ディスク６から信号を検出する
光ピックアップ、１０は光ディスク６の回転と光ピック
アップ７の制御を行うサーボ回路、８はプリアンプ、１
は、光ピックアップ７で検出された信号のエンベロープ
を検出し、エンベロープ未検出期間は傷検出信号を
“Ｈ”レベルとする（即ち、ディスク上の傷による再生
信号の欠落を検出する）傷検出回路、２は、傷検出回路
１の出力から切り換え回路３の切り換え制御信号を生成
する切り換えタイミング生成回路、９は、入力された信
号が基準値より高ければ“１”、低ければ“０”を出力
するデータスライス回路である。
【００１３】また、４，５は、入力されるシリアル信号
に同期した再生クロックの生成と、該再生クロックのエ
ッジでデータの取り込みを行うデータストローブ回路で
あり、一方のデータストローブ回路４は、入力されるシ
リアル信号と位相比較する位相比較器と電圧制御発振器
とをもつアナログＰＬＬ回路を具備したアナログデータ
ストローブ回路とされ、他方のデータストローブ回路５
は、入力されるシリアル信号のエッジでカウンタ回路の
同期化を図り、同期クロックを再生する調歩式のディジ
タルデータストローブ回路となっている。３は、データ
ストローブ回路４，５からそれぞれ出力される再生クロ
ック及び取り込まれたデータのうち、データストローブ
回路４からの出力か、データストローブ回路５からの出
力かを、切り換えタイミング生成回路２からの制御信号
にしたがって選択する切り換え回路である。
【００１４】また、１１は、シリアル信号に一定数のデ
ータごとに書き込まれた同期信号を検出してディジタル
信号処理の同期を図る同期検出と、ディジタル変調され
てディスクに記録された信号の復調とを行う同期検出及
び復調回路、１３は、光ディスク６に記録されたデータ
に付加されていた誤り訂正符号から誤りの検出訂正を行
う誤り訂正回路、１２は、光ディスク６に記録したとき
にインターリーブされたデータに対しデインターリーブ
するためのデータ一時記憶用ＲＡＭ、１５は誤りが検出
されたデータを他の誤りが検出されなかったデータより
補正するデータ補間回路、１４は、ＲＡＭ１２と、同期
検出及び復調回路１１，誤り訂正回路１３，データ補間
回路１５との間のデータのやり取りを制御するためのア
ドレス制御回路である。そして、各回路１１，１２，１
３，１４，１５によってディジタル信号処理回路１６が
構成される。また、１７は、ディジタル信号処理回路１
６で信号処理が行われた信号をアナログ信号に変換する
Ｄ／Ａコンバータであり、１８は、ディジタル信号処理
回路１６，サーボ回路１０のシステム制御を行うマイク
ロコンピュータである。
【００１５】次に上記した構成に基づく動作を、光ディ
スク６上に傷による信号の欠落がある場合と無い場合と
に分けて説明する。まず、信号欠落の無い場合に関して
説明する。この場合、傷検出回路１ではプリアンプ８か
らの出力に欠落が無いためエンベロープが常に検出され
る。従って傷検出信号は常に“Ｌ”レベルとなり、切り
換えタイミング生成回路２で生成されるデータストロー
ブ切り換え信号も常に“Ｌ”レベルとなる。切り換え回
路３は、データストローブ切り換え信号が“Ｌ”レベル
であるため、アナログデータストローブ回路４からの再
生クロック及び取り込まれたデータを選択してディジタ
ル信号処理回路１６に出力し、ディジタル信号処理回路
１６では入力信号を適宜処理して、このディジタル信号
処理回路１６の出力はＤ／Ａコンバータ１７でディジタ
ル信号からアナログ信号に変換されて、音声信号として
出力される。即ち、データの欠落の無い場合には、アナ
ログデータストローブ回路４とディジタルデータストロ
ーブ回路５のうち、Ｓ／Ｎ対エラーレート特性に優れて
いるアナログデータストローブ回路４からのデータが処
理される。
【００１６】次に、信号の欠落のある場合について、図
２を用いて説明する。信号が欠落する図２に示す期間ａ
の間はエンベロープが検出されず、傷検出回路１の出力
たる傷検出信号は期間ａの間“Ｈ”レベルとなる。ま
た、信号の欠落後、信号が再び入力されてから、再生ク
ロックと再生クロックに同期した信号を得られるように
なるまでにかかる時間（即ち、データストローブ回路の
引込み時間）は、アナログデータストローブ回路４では
ｂ、ディジタルデータストローブ回路５ではｃとなり、
ｂ＞ｃの関係にある。そして、傷検出回路１からの傷検
出信号が“Ｈ”レベルとなると、前記切り換えタイミン
グ生成回路２は、「期間ａ＋期間ｂ」の間だけ前記切り
換え回路３への出力たるデータストローブ切り換え信号
を“Ｈ”レベルとする。これによって切り換え回路３
は、データストローブ切り換え信号が“Ｈ”レベルの間
だけ、ディジタルデータストローブ回路５からのデータ
とクロックを選択する。
【００１７】従って、本実施例のディジタル信号再生装
置では、アナログデータストローブ回路４しか持たない
場合に対して、図２に示されるデータストローブ引き込
み時間差分だけ、より多くのデータを再生することがで
きることとなり、また、データストローブ切り換え信号
が“Ｌ”レベルの間は、Ｓ／Ｎ対エラーレート特性に優
れているアナログデータストローブ回路４が常に選択さ
れるので、定常時は入力信号のＳ／Ｎに対するデータの
信頼性が高まる。なお、データストローブ切り換え信号
の変化点は、アナログデータストローブ回路４からの再
生クロック（ＣＫ）のエッジとディジタルデータストロ
ーブ回路５からの再生クロックのエッジに対し、それぞ
れマージンを持ったタイミングで切り換えている（図２
の拡大部分参照）。従って、データストローブ回路４，
５の切り換え時に、異常の発生する虞は無い。
【００１８】以上のように本実施例によれば、定常時は
入力信号に加わるノイズに対しマージンが高くて信頼性
が高く、なお且つ、光ディスクの傷等によるデータの欠
落に対しても、再生できないデータの量が比較的少ない
という特徴を持つ（即ち、データストローブ部におい
て、アナログデータストローブ回路とディジタルデータ
ストローブ回路の長点を併せ持つ）ディジタル信号再生
装置が実現できる。
【００１９】なお、本実施例の説明では、データストロ
ーブ回路４はアナログデータストローブ回路、データス
トローブ回路５はディジタルデータストローブ回路と規
定したが、特性の異なる２つのデータストローブ回路を
用い、そのうち引き込み時間の短い側をデータストロー
ブ回路５とすれば、アナログ式／ディジタル式にかかわ
らず同様の効果が得られる。
【００２０】次に、本発明の第２実施例を図３〜図５を
用いて説明する。図３は本第２実施例によるディジタル
信号再生装置の構成を示すブロック図、図４及び図５
は、図３の構成要素であるデータストローブ回路１９の
異なる構成例をそれぞれ示すブロックである。本実施例
は、第１実施例においてデータストローブ回路４とデー
タストローブ回路５で構成されている部分を、図３に示
すデータストローブ回路１９に置き換え、前記した切り
換え回路３を排して、切り換えタイミング生成回路２か
らのデータストローブ切り換え信号をデータストローブ
回路１９に直接出力するようにしたものである。ここ
で、上記データストローブ回路１９は、アナログデータ
ストローブ回路である場合は、図４で示された構成とな
り、ディジタルデータストローブ回路である場合は、図
５で示される構成となる。
【００２１】まず、データストローブ回路１９が図４で
示されるアナログデータストローブ回路で構成されてい
る場合から説明する。図４において、３０１は前記デー
タスライス回路９からの信号を入力する信号入力端子、
３１０は再生された入力信号に同期したクロックの出力
端子、３０９は前記再生クロックに従って取り込まれた
データの出力端子、３１３は切り換えタイミング生成回
路２からのデータストローブ切り換え信号の入力端子、
３０６は電圧制御発振器（ＶＣＯ）、３０７は電圧制御
発振器３０６の発振出力を分周する分周回路、３０２
は、信号入力端子３０１からの入力信号と分周回路３０
７からの分周出力とを位相比較する位相比較器、３０
４，３０５は高域成分を遮断するフィルタ、３１１，３
１２はフィルタ３０４もしくは３０５を選択する切り換
え回路、３０８は、分周回路３０７からのクロックで信
号入力端子３０１からの入力信号をラッチするラッチ回
路である。そして、上記した位相比較器３０２、フィル
タ３０４，３０５、切り換え回路３１１，３１２、電圧
制御発振器３０６、分周回路３０７によってＰＬＬ回路
が構成されている。なおここで、フィルタ３０４および
３０５は、フィルタ３０５を選択した場合の方がフィル
タ３０４を選択した場合よりも、ＰＬＬ回路の引き込み
時間がより短いように設定されている。
【００２２】上記ＰＬＬ回路は、入力信号のエッジに位
相同期したクロックを生成している。ＰＬＬ回路は一般
的に、フィルタ特性を変えることによって、引き込み時
間やノイズに対する信頼性などの特性が変わる。本実施
例では、データストローブ回路を２系統持つ代わりに、
データストローブ回路の特性を決めるフィルタを２系統
持っている。そして、切り換え回路３１１，３１２は、
前記したデータストローブ切り換え信号が“Ｈ”レベル
の期間だけ、引き込み時間の短いフィルタ回路３０５を
選択する。従って、データの欠落のある場合にはデータ
ストローブ回路の特性が切り換えられ、第１実施例より
小規模な回路で、第１実施例と同じ効果が得られる。
【００２３】次に、データストローブ回路１９が図５で
示されるディジタルデータストローブ回路で構成されて
いる場合について説明する。同図において、３０１，３
０９，３１０，３１３は図４で示されるものと同一の構
成要素である。図５において、４０６は入力信号のエッ
ジを検出するエッジ検出回路、４０３，４０４はエッジ
検出回路４０６で検出されたエッジから正しいエッジを
選び出すエッジ保護回路、４０１，４０２は、エッジ保
護回路４０３もしくはエッジ保護回路４０４を選択する
切り換え回路、４０７は、エッジ保護回路４０３もしく
は４０４から送られるエッジ信号によって同期化される
カウンタ回路から構成されるクロック生成回路、４０５
は、クロック生成回路４０７で生成されたクロックで入
力信号をラッチするラッチ回路である。
【００２４】上記した構成において、エッジ保護回路４
０４のエッジ選択条件は、エッジ保護回路４０３のエッ
ジ選択条件に比べて厳しいものとされている。従って、
エッジ保護回路４０３が選択された場合の方が、入力信
号に対して同期化するのが早くなる。そこで、切り換え
回路４０１，４０４は、前記したデータストローブ切り
換え信号が“Ｈ”レベルの期間だけ、エッジ保護回路４
０３を選択する。従って、データの欠落のある場合には
データストローブ回路の特性が切り換えられ、第１実施
例より小規模な回路で、第１実施例と同じ効果が得られ
る。
【００２５】次に、本発明の第３実施例を図６を用いて
説明する。図６は本第３実施例によるディジタル信号再
生装置の構成を示すブロック図である。本実施例は、第
１実施例における、入力信号のエンベロープから信号の
欠落期間を出力する傷検出回路１の代わりに、切り換え
判断回路２０を設けたものである。
【００２６】切り換え判断回路２０の動作を以下に説明
する。前記誤り訂正回路１３は、光ディスク６より再生
されるデータに付加された、誤り訂正符号に従って誤り
検出を行う。そして、この誤り訂正回路１３からは、誤
りが検出されたか否かを示すフラグ情報が切り換え判断
回路２０に入力される。切り換え判断回路２０では、誤
りが予め設定した回数以上連続して検出されるか、もし
くは予め規定された時間内に検出された誤りの個数が所
定値を超えると、データの欠落と判断し、前記図２に示
した如き“Ｈ”レベルの傷検出信号を生成する。この傷
検出信号が切り換えタイミング生成回路２に入力されて
からの動作は、第１実施例と同じである。また本実施例
では、検出された誤りが連続した場合以外でも、検出さ
れる誤りが少なくなるようにデータストローブ回路４も
しくはデータストローブ回路５を選択する制御も可能で
ある。従って、本実施例では複数のデータストローブ回
路を備え、かつその中から最適なデータストローブ回路
を選択でき、データ信頼性の高いディジタルデータ再生
装置を実現できる。
【００２７】次に、本発明の第４実施例を図７を用いて
説明する。図７は本第４実施例によるディジタル信号再
生装置の構成を示すブロック図である。本実施例では、
切り換え判断回路２０からの出力が直接切り換えタイミ
ング生成回路２に接続されず、システム制御を行う前記
マイクロコンピュータ１８を通して切り換えタイミング
生成回路２に接続されている点と、前記補間回路１５の
入力にバッファＲＡＭ２１を設けている点が第３実施例
と異なる。
【００２８】本実施例では、切り換え判断回路２０か
ら、誤りが予め設定した回数以上連続して検出されたか
否か、もしくは予め規定された時間内に検出された誤り
の個数が所定値を超えたか否かを示す情報を、マイクロ
コンピュータ１８に送る。マイクロコンピュータ１８で
は、誤りが予め設定した回数以上連続して検出された場
合、もしくは、予め規定された時間内に検出された誤り
の個数が所定値を超えた場合には、サーボ回路１０を制
御して、当該誤りの多かった部分のデータを再度再生さ
せる。また、マイクロコンピュータ１８は同時に、切り
換えタイミング生成回路２を制御して、再読み出しを開
始してから一定の時間だけ、引き込み時間の短い方のデ
ータストローブ回路５を選択させる。このため、再読み
出しによるデータストローブ回路入力の欠落後、再生ク
ロックを得られるまでの時間を短くできる。また、デー
タの再読み出しを行う間は、バッファＲＡＭ２１に蓄え
られているデータを再生するため、Ｄ／Ａコンバータ１
７から出力されるアナログ信号が途切れることは無い。
特に、光ディスク６から再生される時間当たりのデータ
量が、Ｄ／Ａコンバータ１７に出力される時間当たりの
データ量より多い場合は、データの再読み出しを無限回
行うことが可能となる。以上のように本実施例によれ
ば、データの誤りが多い場合、ディスク６からデータを
再読み出しに要する時間を短くできる。
【００２９】次に、本発明の第５実施例を図８を用いて
説明する。図８は本第５実施例によるディジタル信号再
生装置の構成を示すブロック図である。本実施例は、傷
検出回路１からの出力（傷検出信号）が、切り換えタイ
ミング生成回路２だけでなく、データスライス回路９に
も出力されている点だけが、前記第２実施例と異なる。
データスライス回路９は、入力された信号が基準値より
高ければ“１”、低ければ“０”を出力する回路である
が、信号が“０”となる確率と“１”となる確率が決ま
っている場合、前記基準値をデータスライス回路９の出
力より決定することができる。しかし、入力信号が欠落
すると基準値は誤った値となるため、傷検出信号によっ
て示される信号が欠落する期間中は、基準値を固定値と
する。これにより、基準値が誤るのを防げ、第２実施例
によるディジタル信号再生装置をさらに信頼度の高いも
のにできる。
【００３０】次に、本発明の第６実施例を図９〜図１１
を用いて説明する。図９は本第６実施例によるディジタ
ル信号再生装置の要部構成を示すブロック図、図１０は
本実施例の切り換えタイミング生成回路２００の動作を
示すタイミングチャート、図１１は本実施例におけるデ
ータストローブ回路の切り換えタイミングを示すタイミ
ングチャートである。
【００３１】図９において、１６０は同一基板上に集積
回路化された半導体集積回路からなるディジタル信号処
理回路で、該ディジタル信号処理回路（半導体集積回
路）１６０は、データストローブ回路４，５と、切り換
え回路３と、切り換えタイミング生成回路２００と、前
記第１実施例（図１）におけるディジタル信号処理回路
１６（同期検出及び復調回路１１，データ一時記憶用の
ＲＡＭ１２，誤り訂正回路１３，アドレス制御回路１
４，データ補間回路１５）とを、含むものとして構成さ
れている。そして、本実施例の切り換えタイミング生成
回路２００には、データストローブ回路４，５からの再
生クロックと、同期検出及び復調回路１１からの同期信
号と、前記した傷検出回路１からの傷検出信号とが入力
され、この切り換えタイミング生成回路２００は、傷検
出信号の出力期間の長さに応じて、後述するように切り
換え信号を生成したり、しなかったりするように動作す
る。なお、図９において前記第１実施例（図１）と同一
機能を持つブロックには同一符号を付し、その説明は重
複を避けるため割愛する。
【００３２】本実施例の切り換えタイミング生成回路２
００の動作を、図１０及び図１１のタイミング図によっ
て説明する。図１０の（ａ）は、傷検出信号の出力期間
が「８」同期信号期間未満の場合の動作を示したもので
ある。切り換えタイミング生成回路２００では、同期信
号をクロックとして傷検出信号の“Ｈ”レベル期間を計
数する。そして、切り換えタイミング生成回路２００は
上記の計数値が「８」を超えたことを検出すると、その
出力たるデータストローブ切り換え信号を“Ｌ”レベル
から“Ｈ”レベルへと切り換える。図１０の（ａ）の例
では、傷検出信号の出力期間での同期信号の計数値が
「３」であることから、切り換えタイミング生成回路２
００からのデータストローブ切り換え信号は、“Ｌ”レ
ベルのままである。即ち、斯様な動作により、短い傷に
対してはアナログデータストローブ回路４からディジタ
ルデータストローブ回路５への切り換え動作を行わない
ようにすることができる。
【００３３】図１０の（ｂ）は、傷検出信号の期間が
「８」同期信号期間以上の場合の動作を示したものであ
る。図１０の（ｂ）に示すように、切り換えタイミング
生成回路２００は、傷検出信号の出力期間中における前
記同期信号の計数値が「８」となった時点で、データス
トローブ切り換え信号を“Ｌ”レベルから“Ｈ”レベル
へと変化させる。また、切り換えタイミング生成回路２
００では、同期信号をクロックとして、傷検出信号が
“Ｈ”レベルから“Ｌ”レベルになった時点から時間を
計数開始する。そして、傷検出信号が“Ｈ”レベルから
“Ｌ”レベルになった時点からの同期信号の計数値が
「８」となった時点で、データストローブ切り換え信号
を“Ｌ”レベルとする。斯様に、長い傷に対してはデー
タストローブ回路の切り換え動作を行い、傷が終了して
アナログデータストローブ回路４が再生信号にロックす
るまでは、ディジタルデータストローブ回路５からの出
力を選択するように切り換えられる。
【００３４】図１１は、ディジタルデータストローブ回
路５からアナログデータストローブ回路４への切り換え
タイミングの詳細を示したものである。図１１の（ａ）
は、ディジタルデータストローブ回路５の再生クロック
の位相に対し、アナログデータストローブ回路４の再生
クロックの位相が遅れている場合のタイミング図であ
る。ディジタルデータストローブ回路５の再生クロック
の位相とアナログデータストローブ回路４の再生クロッ
クの位相とを、切り換えタイミング生成回路２００内に
含まれる位相比較器により比較することで、アナログデ
ータストローブ回路４の再生クロックが遅れていること
が検出できる。この結果、切り換えタイミング生成回路
２００は、遅れている方のアナログデータストローブ回
路４の再生クロックの立ち下がりエッジに同期して、デ
ータストローブ切り換え信号を生成し、切り換えた後の
クロックに、不都合が生じないようにしている。
【００３５】図１１の（ｂ）は、アナログデータストロ
ーブ回路４の再生クロックの位相に対し、ディジタルデ
ータストローブ回路５の再生クロックの位相が遅れてい
る場合のタイミング図である。上記と同様に位相比較器
により比較することで、ディジタルデータストローブ回
路５の再生クロックが遅れていることが検出できる。こ
の結果、切り換えタイミング生成回路２００は、遅れて
いる方のディジタルデータストローブ回路５の再生クロ
ックの立ち下がりエッジに同期して、データストローブ
切り換え信号を生成し、切り換えた後のクロックに、不
都合が生じないようにしている。
【００３６】このように、本第６実施例においては、切
り換えタイミング生成回路２００の選択的な動作によっ
て、アナログデータストローブ回路４がロック外れを起
こさないような短い傷に対しては、不要な切り換えを行
わないようにすることができる。
【００３７】また、アナログデータストローブ回路４と
ディジタルデータストローブ回路５とを半導体集積回路
（ディジタル信号処理回路）１６０に含めることで、２
系統のクロックを回路基板上で引き回す必要がなくな
り、不要輻射を低減することができる。
【００３８】
【発明の効果】以上のごとく本発明によれば、入力信号
のノイズに対して信頼性が高く、且つ、入力信号が欠落
した後再生クロックが得られるまでの時間が短いデータ
ストローブ回路を実現でき、再生状態に適したデータス
トローブ回路が選択できるため、データの信頼度を高め
ることができる。
【００３９】
【図面の簡単な説明】
【図１】本発明の第１実施例によるディジタル信号再生
装置の構成を示すブロック図である。
【図２】本発明の第１実施例によるデータストローブ回
路の切り換え動作タイミングを示すタイミングチャート
図である。
【図３】本発明の第２実施例によるディジタル信号再生
装置の構成を示すブロック図である。
【図４】図３のデータストローブ回路がアナログデータ
ストローブ回路である場合の構成を示すブロック図であ
る。
【図５】図３のデータストローブ回路がディジタルデー
タストローブ回路である場合の構成を示すブロック図で
ある。
【図６】本発明の第３実施例によるディジタル信号再生
装置の構成を示すブロック図である。
【図７】本発明の第４実施例によるディジタル信号再生
装置の構成を示すブロック図である。
【図８】本発明の第５実施例によるディジタル信号再生
装置の構成を示すブロック図である。
【図９】本発明の第６実施例によるディジタル信号再生
装置の要部構成を示すブロック図である。
【図１０】本発明の第６実施例によるデータストローブ
回路の切り換え動作タイミングを示すタイミングチャー
ト図である。
【図１１】本発明の第６実施例におけるディジタルデー
タストローブ回路からアナログデータストローブ回路へ
の切り換え用信号の詳細タイミングを示すタイミングチ
ャート図である。
【符号の説明】
１ 傷検出回路 ２ 切り換えタイミング生成回路 ３ 切り換え回路 ４，５，１９ データストローブ回路 ６ 光ディスク ７ 光ピックアップ ９ データスライス回路 １０ サーボ回路 １１ 同期検出及び復調回路 １２ ＲＡＭ １３ 誤り訂正回路 １４ アドレス制御回路 １５ データ補間回路 １６ ディジタル信号処理回路 １７ Ｄ／Ａコンバータ １８ マイクロコンピュータ ２０ 切り換え判断回路 ２１ バッファＲＡＭ １６０ １つの半導体集積回路よりなるディジタル信号
処理回路 ２００ 切り換えタイミング生成回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 いづみ 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 川前 治 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 田所 博 東京都小平市上水本町五丁目20番１号番 地 株式会社日立製作所 半導体事業部 内 (72)発明者 永井 裕 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (56)参考文献 特開 昭58−64839（ＪＰ，Ａ) 実開 平１−146355（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/14 H03L 7/00

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリアル信号が記録されている記録媒体
    から再生シリアル信号を読み出す再生信号読み取り手段
    と、 前 記再生シリアル信号に同期した第１の再生クロックを
    生成し、該第１の再生クロックで前記再生シリアル信号
    を取り込んで第１のデータを出力する第１のデータスト
    ローブ回路と、 前記再生シリアル信号に同期した第２の再生クロックを
    生成し、該第２の再生クロックで前記再生シリアル信号
    を取り込んで第２のデータを出力する第２のデータスト
    ローブ回路と、前記再生信号読み取り手段の再生状態を示す信号に応じ
    て、 前記第１のデータストローブ回路の出力、もしく
    は、前記第２のデータストローブ回路の出力の何れか一
    方を選択する切り換え手段と、を備え、 前 記第１のデータストローブ回路は、電圧制御発振器
    と、該電圧制御発振器から生成される前記第１の再生ク
    ロックと前記再生シリアル信号との位相比較を行う位相
    比較器を備え、該位相比較器の出力に応じて前記電圧発
    振器の発振周波数を制御するアナログＰＬＬ回路を備え
    たアナログデータストローブ回路であり、 前記第２のデータストローブ回路は、前記再生シリアル
    信号のエッジでカウンタ回路の同期化をはかり、前記第
    ２の再生クロックを生成するディジタルデータストロー
    ブ回路であり、 前記切り換え手段は、通常のデータ再生時には前記アナ
    ログデータストローブ回路の出力を選択し、前記再生シ
    リアル信号の欠落期間が許容範囲を超えた場合には、前
    記アナログデータストローブ回路の出力から前記ディジ
    タルデータストローブ回路の出力へと切り換える ことを
    特徴とするディジタル信号再生装置。
  2. 【請求項２】 請求項１記載において、 前記再生シリアル信号の欠落期間が予め設定された時間
    τより長い場合、少なくとも前記再生シリアル信号の欠
    落期間に続く一定期間Ｔの間、前記切り換え手段は、前
    記ディジタルデータストローブ回路の出力を選択するこ
    とを特徴とするディジタル信号再生装置。
  3. 【請求項３】 請求項２記載において、 前記欠落期間に続く一定期間Ｔは、前記アナログＰＬＬ
    回路の引き込み時間より大きい値であることを特徴とす
    るディジタル信号再生装置。
  4. 【請求項４】 請求項２記載において、 前記予め設定された時間τは、前記アナログＰＬＬ回路
    に前記再生シリアル信号が入力されなくなってから前記
    アナログＰＬＬ回路がアンロック状態になるまでの時間
    より大きい値であることを特徴とするディジタル信号再
    生装置。
  5. 【請求項５】 請求項１記載において、 前記再生信号読み取り手段は、前記記録媒体たる光ディ
    スクから前記再生シリアル信号を検出する光ピックアッ
    プであり、光ピックアップ出力のエンベロープに基づいて前記再生
    シリアル信号の欠落を検出する ことを特徴とするディジ
    タル信号再生装置。
  6. 【請求項６】 請求項２記載において、前記切り換え手段は、少なくとも前記一定期間Ｔの間、
    前記第２のデータストローブ回路の出力を選択し、か
    つ、前記一定期間Ｔの経過後、前記第１の再生クロック
    の位相と前記第２の再生クロックの位相とを比較した結
    果に基づき、位相の遅れている側の再生クロックに同期
    して前記第２のデータストローブ回路の出力から前記第
    １のデータストローブ回路の出力へと切り換える ことを
    特徴とするディジタル信号再生装置。
  7. 【請求項７】 入力される再生シリアル信号に同期した
    第１の再生クロックを生成し、該第１の再生クロックで
    前記再生シリアル信号を取り込み、第１のデータを出力
    する第１のデータストローブ回路と、入力される前記再
    生シリアル信号に同期した第２の再生クロックを生成
    し、該第２の再生クロックで前記再生シリアル信号を取
    り込み第２のデータを出力する第２のデータストローブ
    回路と、再生状態を示す信号に応じて前記第１のデータ
    ストローブ回路の出力、もしくは、前記第２のデータス
    トローブ回路の出力の何れか一方を選択する切り換え手
    段と、該切り換え手段で選択されたデータを所定のフォ
    ーマットに従いディジタル信号処理する信号処理手段と
    を具備し、前記第２のデータストローブ回路は、前記第
    １のデータストローブ回路より前記再生クロックの引き
    込み時間が短いものとしたディジタル信号再生装置に対
    して、 前記切り換え手段が前記第１のデータストローブ回路の
    出力を選択している際に前記再生シリアル信号の欠落期
    間ｔ”を検出するステップ１と、予め規定された時間
    Ｔ”に対しｔ”＞Ｔ”が成立するか否かを判断するステ
    ップ２と、該ステップ２でｔ”＞Ｔ”が成立した場合、
    少なくとも前記欠落期間ｔ”に続く一定期間Ｔの間、前
    記切り換え手段に前記第２のデータストローブ回路の出
    力を選択させるステップ３と、該ステップ３の処理終了
    後、前記切り換え手段に前記第１のデータストローブ回
    路の出力を選択させるステップ４とを行わせることを特
    徴とするディジタル信号再生方法。
  8. 【請求項８】 請求項７記載において、 前記再生シリアル信号の欠落を、前記再生シリアル信号
    のエンベロープの変化に基づいて検出する ことを特徴と
    するディジタル信号再生方法。
  9. 【請求項９】 請求項７または８記載において、 前記第１のデータストローブ回路は、電圧制御発振器
    と、該電圧制御発振器から生成される第１の再生クロッ
    クと前記再生シリアル信号との位相比較を行う位相比較
    器を備え、該位相比較器の出力に応じて前記電圧制御発
    振器の発振周波数を制御するアナログＰＬＬ回路を備え
    たアナログデータストローブ回路であり、前記第２のデ
    ータストローブ回路は、前記再生シリアル信号のエッジ
    でカウンタ回路の同期化をはかり、第２の再生クロック
    を生成するディジタルデータストローブ回路である こと
    を特徴とするディジタル信号再生方法。
  10. 【請求項１０】 シリアル信号が記録されている記録媒
    体から再生シリアル信号を読み出す再生信号読み取り手
    段と、 前記再生シリアル信号に同期した第１の再生クロックを
    生成し、該第１の再生クロックで前記再生シリアル信号
    を取り込んで第１のデータを出力する第１のデータスト
    ローブ回路と、 前記再生シリアル信号に同期した第２の再生クロックを
    生成し、該第２の再生クロックで前記再生シリアル信号
    を取り込んで第２のデータを出力する第２のデータスト
    ローブ回路と、 前記再生信号読み取り手段の再生状態を示す信号に応じ
    て、前記第１のデータストローブ回路の出力、もしく
    は、前記第２のデータストローブ回路の出力のい ずれか
    一方を選択する切り換え手段と、 該切り換え手段で選択されたデータをディジタル信号処
    理する信号処理手段と、を備え、 前記第２のデータストローブ回路は、前記第１のデータ
    ストローブ回路より前記再生クロックの引き込み時間が
    短く、 前記切り換え手段は、通常のデータ再生時には前記第１
    のデータストローブ回路の出力を選択し、前記再生シリ
    アル信号の欠落期間が許容範囲を超えた場合には、前記
    第１のデータストローブ回路の出力から前記第２のデー
    タストローブ回路の出力へと切り換えることを特徴とす
    るディジタル信号再生装置。
  11. 【請求項１１】 シリアル信号が記録されている記録媒
    体から再生シリアル信号を読み出す再生信号読み取り手
    段と、 前記再生シリアル信号に同期した第１の再生クロックを
    生成し、該第１の再生クロックで前記再生シリアル信号
    を取り込んで第１のデータを出力する第１のデータスト
    ローブ回路と、 前記再生シリアル信号に同期した第２の再生クロックを
    生成し、該第２の再生クロックで前記再生シリアル信号
    を取り込んで第２のデータを出力する第２のデータスト
    ローブ回路と、 前記再生信号読み取り手段の再生状態を示す信号に応じ
    て、前記第１のデータストローブ回路の出力、もしく
    は、前記第２のデータストローブ回路の出力のいずれか
    一方を選択する切り換え手段と、 該切り換え手段で選択されたデータをディジタル信号処
    理する信号処理手段と、を備え、 前記第１のデータストローブ回路は、前記第２のデータ
    ストローブ回路よりノイズ特性が良く、前記第２のデー
    タストローブ回路は、前記第１のデータストローブ回路
    より前記再生クロックの引き込み時間が短く、 前記切り換え手段は、通常のデータ再生時には前記アナ
    ログデータストローブ回路の出力を選択し、前記再生シ
    リアル信号の欠落期間が許容範囲を超えた場合には、前
    記アナログデータストローブ回路の出力から前記ディジ
    タルデータストローブ回路の出力へと切り換えることを
    特徴とするディジタル信号再生装置。
  12. 【請求項１２】 請求項１０または１１記載において、 前記再生シリアル信号の欠落期間が予め設定された時間
    τより長い場合、少なくとも前記欠落期間に続く一定期
    間Ｔの間、前記切り換え手段は、前記第２のデータスト
    ローブ回路の出力を選択することを特徴とするディジタ
    ル信号再生装置。
JP05214200A 1992-11-11 1993-08-30 ディジタル信号再生装置及びディジタル信号再生方法 Expired - Fee Related JP3083221B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP05214200A JP3083221B2 (ja) 1992-11-11 1993-08-30 ディジタル信号再生装置及びディジタル信号再生方法
US08/144,527 US5442612A (en) 1992-11-11 1993-11-02 Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods
DE69328405T DE69328405T2 (de) 1992-11-11 1993-11-03 Vorrichtungen zur Wiedergabe eines digitalen Signales, integrierte Schaltungen dafür sowie Verfahren zur Wiedergabe eines digitalen Signales
KR93023162A KR0128043B1 (en) 1992-11-11 1993-11-03 Digital reproduction devices, integrated circuit for use therewith and digital signal reproduction methods
EP93117802A EP0597372B1 (en) 1992-11-11 1993-11-03 Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-301270 1992-11-11
JP30127092 1992-11-11
JP05214200A JP3083221B2 (ja) 1992-11-11 1993-08-30 ディジタル信号再生装置及びディジタル信号再生方法

Publications (2)

Publication Number Publication Date
JPH06203483A JPH06203483A (ja) 1994-07-22
JP3083221B2 true JP3083221B2 (ja) 2000-09-04

Family

ID=26520187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05214200A Expired - Fee Related JP3083221B2 (ja) 1992-11-11 1993-08-30 ディジタル信号再生装置及びディジタル信号再生方法

Country Status (5)

Country Link
US (1) US5442612A (ja)
EP (1) EP0597372B1 (ja)
JP (1) JP3083221B2 (ja)
KR (1) KR0128043B1 (ja)
DE (1) DE69328405T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307064A (ja) * 1994-05-11 1995-11-21 Canon Inc 光学的情報再生装置
JPH0982020A (ja) * 1995-09-11 1997-03-28 Sony Corp ディスク記録装置及びディスク再生装置
JPH10215175A (ja) * 1996-11-29 1998-08-11 Sony Corp Ｐｌｌ回路及び信号再生装置
IT238023Y1 (it) * 1997-11-04 2000-09-29 Tecnologie Pac Di Carla Nicoli Dispositivo per la fornitura di acqua applicabile ad autocarri,autotreni con rimorchio e simili veicoli a motore
US6775344B1 (en) 1999-04-02 2004-08-10 Storage Technology Corporation Dropout resistant phase-locked loop
JP5654908B2 (ja) * 2011-03-09 2015-01-14 日置電機株式会社 クロック信号生成装置およびクロック信号生成方法
US10582401B2 (en) * 2016-03-08 2020-03-03 Aurora Insight Inc. Large scale radio frequency signal information processing and analysis system
KR102741112B1 (ko) 2020-03-02 2024-12-10 삼성전자주식회사 크랙 감지기를 포함하는 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864840A (ja) * 1981-10-14 1983-04-18 Hitachi Ltd デ−タ同期回路
US4611335A (en) * 1981-09-30 1986-09-09 Hitachi, Ltd. Digital data synchronizing circuit
JPS59124013A (ja) * 1982-12-28 1984-07-18 Toshiba Corp デ−タ再生装置
DE3407450A1 (de) * 1984-02-29 1985-08-29 Siemens AG, 1000 Berlin und 8000 München Pulsregenerierschaltung
US4974221A (en) * 1987-07-17 1990-11-27 Canon Kabushiki Kaisha Method and apparatus for reproducing information by varying a sensitivity of a phase-locked loop in accordance with a detection state of a reproduced signal
JPH0282835A (ja) * 1988-09-20 1990-03-23 Sony Corp ディジタル信号受信装置
EP0428411B1 (en) * 1989-11-16 1996-02-07 Canon Kabushiki Kaisha Information processing apparatus
JP2938562B2 (ja) * 1990-11-28 1999-08-23 株式会社日立製作所 位相同期回路ｉｃ

Also Published As

Publication number Publication date
DE69328405D1 (de) 2000-05-25
JPH06203483A (ja) 1994-07-22
KR0128043B1 (en) 1998-04-04
US5442612A (en) 1995-08-15
EP0597372A3 (en) 1996-05-15
KR940012363A (ko) 1994-06-23
DE69328405T2 (de) 2001-01-25
EP0597372A2 (en) 1994-05-18
EP0597372B1 (en) 2000-04-19

Similar Documents

Publication Publication Date Title
US4211997A (en) Method and apparatus employing an improved format for recording and reproducing digital audio
JP3292521B2 (ja) 位相ロックループ及び復号回路
US5068752A (en) Apparatus for recording/reproducing a digital audio signal with a video signal
JP3433021B2 (ja) Ｐｌｌ回路
JP3083221B2 (ja) ディジタル信号再生装置及びディジタル信号再生方法
EP0823710A2 (en) Apparatus and method for the restoration of sync data in a digital video disc playback system
JP3607048B2 (ja) ディスク再生装置及びデータスライス回路
US20020023248A1 (en) Medium defect detection method and data storage apparatus
JPH0562367A (ja) データ再生装置
JP4032442B2 (ja) 同期回路
JPS6260747B2 (ja)
JPH0264965A (ja) データ識別装置及びデータフォーマット
JP3386506B2 (ja) 情報記録再生装置
KR0179114B1 (ko) 다중재생 모드를 갖는 디브이씨알의 재생방법
JPS60195778A (ja) デイジタル情報復調装置
JP2570074B2 (ja) ディジタルオーディオテープ再生装置
JPH0690851B2 (ja) 磁気記録再生装置
JP3462896B2 (ja) Ｅｆｍ信号用同期信号発生器
JP3276700B2 (ja) ディスクのデータ記録方法およびディスクのデータ記録再生方法
JPS5847525Y2 (ja) ３周波数デ−タ復号装置
JPS6344359A (ja) デジタルデ−タ再生装置におけるバツフアメモリのアドレス制御回路
JPH04109732A (ja) データストローブ回路
JPH0568790B2 (ja)
JPH0586127U (ja) ディジタルオーディオテーププレーヤ
JPS6383971A (ja) 光情報記録再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees