JP3053006B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP3053006B2 JP3053006B2 JP9189835A JP18983597A JP3053006B2 JP 3053006 B2 JP3053006 B2 JP 3053006B2 JP 9189835 A JP9189835 A JP 9189835A JP 18983597 A JP18983597 A JP 18983597A JP 3053006 B2 JP3053006 B2 JP 3053006B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- reference voltage
- operational amplifier
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/42—Gyrators
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、バランス（差動）
信号をシングルエンドの信号に変換するバランス／シン
グル変換回路に関する。
信号をシングルエンドの信号に変換するバランス／シン
グル変換回路に関する。
【０００２】
【従来の技術】ＤＡＣ（ＤＡコンバータ）の出力段に
は、ＤＡ変換後の信号波形をスムージングするためのフ
ィルタであるポストフィルタが設けられている。図１に
従来のポストフィルタのブロック図を示す。
は、ＤＡ変換後の信号波形をスムージングするためのフ
ィルタであるポストフィルタが設けられている。図１に
従来のポストフィルタのブロック図を示す。
【０００３】この従来のポストフィルタは、ＳＣＦ（ス
イッチト・キャパシタ・フィルタ）１と、ＡＡＦ（アン
チ・エライアス・フィルタ）１０２と、基準電圧発生回
路３とから構成されている。
イッチト・キャパシタ・フィルタ）１と、ＡＡＦ（アン
チ・エライアス・フィルタ）１０２と、基準電圧発生回
路３とから構成されている。
【０００４】基準電圧発生回路３は、電源電圧Ｖｄｄの
半分の電圧である基準電圧２０を発生し出力する。
半分の電圧である基準電圧２０を発生し出力する。
【０００５】ＳＣＦ１は、ＤＡ変換された後の信号であ
る入力信号ｉｎｐ、ｉｎｎを基準電圧２０を中心とした
差動信号に変換し、差動信号Ｖｐ、Ｖｎとして出力す
る。
る入力信号ｉｎｐ、ｉｎｎを基準電圧２０を中心とした
差動信号に変換し、差動信号Ｖｐ、Ｖｎとして出力す
る。
【０００６】ＡＡＦ１０２は、差動入力された差動信号
Ｖｐと差動信号Ｖｎを、スムージングするために一定周
波数以上の信号をカットするとともにシングルエンドの
信号に変換して一定の増幅率で増幅した後に出力信号Ｖ
ｏｕｔとして出力する。つまり、ＡＡＦ１０２は、ＬＰ
Ｆフィルタの特性を有したバランス／シングル変換回路
となっている。
Ｖｐと差動信号Ｖｎを、スムージングするために一定周
波数以上の信号をカットするとともにシングルエンドの
信号に変換して一定の増幅率で増幅した後に出力信号Ｖ
ｏｕｔとして出力する。つまり、ＡＡＦ１０２は、ＬＰ
Ｆフィルタの特性を有したバランス／シングル変換回路
となっている。
【０００７】また、ＡＡＦ１０２は、図７に示すよう
に、抵抗値ｒ1の抵抗７、８と、抵抗値ｒ2の抵抗５、１
９と、容量値Ｃのコンデンサ１０、１１と、演算増幅器
４とから構成されている。
に、抵抗値ｒ1の抵抗７、８と、抵抗値ｒ2の抵抗５、１
９と、容量値Ｃのコンデンサ１０、１１と、演算増幅器
４とから構成されている。
【０００８】差動信号Ｖｎは、抵抗７を介して演算増幅
器４の反転入力端子に入力され、差動信号Ｖｐは、抵抗
８を介して演算増幅器４の非反転入力端子に入力されて
いる。そして、演算増幅器４の出力端子と反転入力端子
との間には抵抗５およびコンデンサ１１が並列に接続さ
れている。また、基準電圧２０と演算増幅器４の非反転
入力端子との間には抵抗１９とコンデンサ１０とが並列
に接続されている。
器４の反転入力端子に入力され、差動信号Ｖｐは、抵抗
８を介して演算増幅器４の非反転入力端子に入力されて
いる。そして、演算増幅器４の出力端子と反転入力端子
との間には抵抗５およびコンデンサ１１が並列に接続さ
れている。また、基準電圧２０と演算増幅器４の非反転
入力端子との間には抵抗１９とコンデンサ１０とが並列
に接続されている。
【０００９】ここで説明を簡単にするためにＣ＝０とし
ＡＡＦ１０２をＬＰＦの特性を有さないバランス／シン
グル変換回路とし、、基準電圧発生回路３を出力インピ
ーダンスｒの電源とすると、図８に示すような回路にな
る。ここで、出力インピーダンスｒを抵抗８１として現
しており、電源８２は出力電圧Ｖｃの直流電源である。
ＡＡＦ１０２をＬＰＦの特性を有さないバランス／シン
グル変換回路とし、、基準電圧発生回路３を出力インピ
ーダンスｒの電源とすると、図８に示すような回路にな
る。ここで、出力インピーダンスｒを抵抗８１として現
しており、電源８２は出力電圧Ｖｃの直流電源である。
【００１０】図８において、接点ｘの電圧Ｖｘは式
（１）の様に現される。
（１）の様に現される。
【００１１】
【数１】 また、接点ｙの電圧Ｖｙも同様にして式（２）の様に現
される。
される。
【００１２】
【数２】
【００１３】ここで、演算増幅器４のオープンループゲ
インが極めて大きいと仮定すると、出力信号Ｖｏｕｔは
式（３）の様に現される。
インが極めて大きいと仮定すると、出力信号Ｖｏｕｔは
式（３）の様に現される。
【００１４】
【数３】 この式を整理すると、式（４）のように変形することが
できる。
できる。
【００１５】
【数４】
【００１６】ここで、式（４）の第１項からわかるよう
に、出力インピーダンスｒ＝０でない場合、出力信号Ｖ
ｏｕｔの中心電位は、電源８２の出力電圧Ｖｃを１／
（１＋ｒ／（ｒ1＋ｒ2））倍した電圧となってしまうこ
とが分かる。ここで、ｒ＝０ならば、出力信号Ｖｏｕｔ
の中心電位は電源８２の出力電圧Ｖｃとなる。
に、出力インピーダンスｒ＝０でない場合、出力信号Ｖ
ｏｕｔの中心電位は、電源８２の出力電圧Ｖｃを１／
（１＋ｒ／（ｒ1＋ｒ2））倍した電圧となってしまうこ
とが分かる。ここで、ｒ＝０ならば、出力信号Ｖｏｕｔ
の中心電位は電源８２の出力電圧Ｖｃとなる。
【００１７】また、式（４）の第２項から分かるよう
に、ｒ＝０でない場合、差動信号Ｖｐの電圧は、（１＋
ｒ／ｒ2）／（１＋ｒ／（ｒ1＋ｒ2））倍された電圧
が、トータルゲイン（ｒ2／ｒ1）倍されてしまう。ここ
で、ｒ＝０という理想状態ならば出力信号Ｖｏｕｔの電
圧は、式（５）のようになる。
に、ｒ＝０でない場合、差動信号Ｖｐの電圧は、（１＋
ｒ／ｒ2）／（１＋ｒ／（ｒ1＋ｒ2））倍された電圧
が、トータルゲイン（ｒ2／ｒ1）倍されてしまう。ここ
で、ｒ＝０という理想状態ならば出力信号Ｖｏｕｔの電
圧は、式（５）のようになる。
【００１８】
【数５】
【００１９】上記の式（５）に示されているように、基
準電圧発生回路３の出力インピーダンスｒが０でない場
合、出力信号Ｖｏｕｔには中点電位の変動および、歪み
が発生することになる。
準電圧発生回路３の出力インピーダンスｒが０でない場
合、出力信号Ｖｏｕｔには中点電位の変動および、歪み
が発生することになる。
【００２０】そのため、従来のポストフィルタでは、こ
の出力インピーダンスｒを０に近づけるため、下記のよ
うな対策がとられていた。 （１）基準電圧発生回路３の回路電流を増加させ、出力
インピーダンスを低くする。 （２）図９に示すように、基準電圧発生回路３の出力で
ある基準電圧２０をボンディングパッド９２を設けてＬ
ＳＩの外部端子に出力するようにし、その端子に容量値
ＣＬの大容量のコンデンサ９１を接続し、交流的なイン
ピーダンスを低下させる。
の出力インピーダンスｒを０に近づけるため、下記のよ
うな対策がとられていた。 （１）基準電圧発生回路３の回路電流を増加させ、出力
インピーダンスを低くする。 （２）図９に示すように、基準電圧発生回路３の出力で
ある基準電圧２０をボンディングパッド９２を設けてＬ
ＳＩの外部端子に出力するようにし、その端子に容量値
ＣＬの大容量のコンデンサ９１を接続し、交流的なイン
ピーダンスを低下させる。
【００２１】しかし、上記（１）の方法では、消費電流
が増大するという問題があり、上記（２）の方法では、
ボンディングパッド９２を設けなければならずチップ面
積が増大するとともに外付け部品としてコンデンサ９１
が必要となりコストが増加するという問題がある。
が増大するという問題があり、上記（２）の方法では、
ボンディングパッド９２を設けなければならずチップ面
積が増大するとともに外付け部品としてコンデンサ９１
が必要となりコストが増加するという問題がある。
【００２２】また、基準電圧発生回路３を具体的に構成
した場合の基準発生回路２３の回路図例を図１０（ａ）
に、図１０（ａ）の回路の等価回路を図１０（ｂ）に示
す。
した場合の基準発生回路２３の回路図例を図１０（ａ）
に、図１０（ａ）の回路の等価回路を図１０（ｂ）に示
す。
【００２３】図１０（ａ）に示されるように、基準電圧
発生回路２３は、ｐチャネルＭＯＳトランジスタ１０３
とｎチャネルＭＯＳトランジスタ１０４とから構成され
ている。そして、その等価回路は、図１０（ｂ）に示さ
れるように電流Ｉｂの定電流源１０６と、コンダクタン
スｇmpの抵抗１０５とから構成される。ここで、ｇ
mpは、ＭＯＳトランジスタのトランスコンダクタンス、
Ｖｄｄは電源電圧である。
発生回路２３は、ｐチャネルＭＯＳトランジスタ１０３
とｎチャネルＭＯＳトランジスタ１０４とから構成され
ている。そして、その等価回路は、図１０（ｂ）に示さ
れるように電流Ｉｂの定電流源１０６と、コンダクタン
スｇmpの抵抗１０５とから構成される。ここで、ｇ
mpは、ＭＯＳトランジスタのトランスコンダクタンス、
Ｖｄｄは電源電圧である。
【００２４】ここで、図１０（ｂ）より、無負荷時の基
準電圧２０の電圧Ｖｃ0は、式（６）のようになる。
準電圧２０の電圧Ｖｃ0は、式（６）のようになる。
【００２５】
【数６】
【００２６】この基準電圧発生回路２３を図８の基準電
圧発生回路３と置き換えた場合の回路図を図１１に示
す。
圧発生回路３と置き換えた場合の回路図を図１１に示
す。
【００２７】この場合、基準電圧２０には負荷が接続さ
れているため、基準電圧２０の電圧Ｖｃは式（７）のよ
うに現される。
れているため、基準電圧２０の電圧Ｖｃは式（７）のよ
うに現される。
【００２８】
【数７】 この式を整理すると、式（８）のように変形することが
できる。
できる。
【００２９】
【数８】
【００３０】この式（８）より、基準電圧発生回路２３
から出力される基準電圧２０は、入力である差動信号Ｖ
ｐに依存して変動することがわかる。
から出力される基準電圧２０は、入力である差動信号Ｖ
ｐに依存して変動することがわかる。
【００３１】また、基準電圧発生回路２３は、ＭＯＳト
ランジスタで構成されるため、フリッカノイズが更に加
わる。フリッカノイズＶ1/fは式（９）で現される。
ランジスタで構成されるため、フリッカノイズが更に加
わる。フリッカノイズＶ1/fは式（９）で現される。
【００３２】
【数９】
【００３３】ここで、Ｃｏｘは酸化膜容量、Ｌ、Ｗはそ
れぞれＭＯＳトランジスタのゲート長、ゲート幅、Ｋｆ
はフリッカ係数である。
れぞれＭＯＳトランジスタのゲート長、ゲート幅、Ｋｆ
はフリッカ係数である。
【００３４】ここで、Ｒ＝ｒ1＋ｒ2とし、以上の式
（７）〜（９）をまとめると、基準電圧２０の電圧Ｖｃ
は式（１０）のように現される。
（７）〜（９）をまとめると、基準電圧２０の電圧Ｖｃ
は式（１０）のように現される。
【００３５】
【数１０】
【００３６】ここで、式（１０）の第１項のＶｐ／（１
＋ｇmpＲ）は、入力である差動信号Ｖｐに依存した雑音
を示し、第２項のＶｃ／（１＋１／ｇmpＲ）は、一定値
である負荷駆動時のエラーを示し、第３項のＶ1/fは、
フリッカノイズによる雑音を示している。
＋ｇmpＲ）は、入力である差動信号Ｖｐに依存した雑音
を示し、第２項のＶｃ／（１＋１／ｇmpＲ）は、一定値
である負荷駆動時のエラーを示し、第３項のＶ1/fは、
フリッカノイズによる雑音を示している。
【００３７】そして、この基準電圧２０の変動およびノ
イズは出力信号Ｖｏｕｔに変動およびノイズとなって直
接現れる。
イズは出力信号Ｖｏｕｔに変動およびノイズとなって直
接現れる。
【００３８】
【発明が解決しようとする課題】上述した従来のバラン
ス／シングル変換回路では、下記のような問題点があっ
た。 （１）基準電圧発生回路の回路電流を増大して出力イン
ピーダンスを低くした場合、消費電力が大きくなってし
まう。 （２）ＬＳＩの外部に大容量のコンデンサを付加し交流
的なインピーダンスを低下させる場合には、ＬＳＩの外
部に基準電圧と接続するための配線を出さなければなら
ず、ボンディングパッドが必要となりチップ面積の増大
を招くとともに外付け部品を必要としコストが上昇す
る。 （３）基準電圧発生回路にノイズが発生した場合、その
ノイズがそのまま出力信号に現れてしまう。
ス／シングル変換回路では、下記のような問題点があっ
た。 （１）基準電圧発生回路の回路電流を増大して出力イン
ピーダンスを低くした場合、消費電力が大きくなってし
まう。 （２）ＬＳＩの外部に大容量のコンデンサを付加し交流
的なインピーダンスを低下させる場合には、ＬＳＩの外
部に基準電圧と接続するための配線を出さなければなら
ず、ボンディングパッドが必要となりチップ面積の増大
を招くとともに外付け部品を必要としコストが上昇す
る。 （３）基準電圧発生回路にノイズが発生した場合、その
ノイズがそのまま出力信号に現れてしまう。
【００３９】本発明の目的は、基準電圧発生回路を不要
とすることにより基準電圧発生回路の出力インピーダン
スおよび基準電圧発生回路において発生するノイズに影
響を受けることなく動作するバランス／シングル変換回
路を提供することである。
とすることにより基準電圧発生回路の出力インピーダン
スおよび基準電圧発生回路において発生するノイズに影
響を受けることなく動作するバランス／シングル変換回
路を提供することである。
【００４０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のバランス／シングル変換回路は、演算増幅
器と、２つの差動信号のうちの一方の差動信号と前記演
算増幅器の反転入力端子との間に設けられた第１の抵抗
と、他方の差動信号と前記演算増幅器の非反転入力端子
との間に設けられ、前記第１の抵抗の抵抗値と同じ抵抗
値を有する第２の抵抗と、前記差動増幅器の出力端子と
反転入力端子との間に設けられた第３の抵抗と、電源電
圧と前記演算増幅器の非反転入力端子との間に設けら
れ、前記第３の抵抗の抵抗値の２倍の抵抗値を有する第
４の抵抗と、前記演算増幅器の非反転入力端子とグラン
ドとの間に設けられ、前記第４の抵抗の抵抗値と同じ抵
抗値を有する第５の抵抗とから構成される。
に、本発明のバランス／シングル変換回路は、演算増幅
器と、２つの差動信号のうちの一方の差動信号と前記演
算増幅器の反転入力端子との間に設けられた第１の抵抗
と、他方の差動信号と前記演算増幅器の非反転入力端子
との間に設けられ、前記第１の抵抗の抵抗値と同じ抵抗
値を有する第２の抵抗と、前記差動増幅器の出力端子と
反転入力端子との間に設けられた第３の抵抗と、電源電
圧と前記演算増幅器の非反転入力端子との間に設けら
れ、前記第３の抵抗の抵抗値の２倍の抵抗値を有する第
４の抵抗と、前記演算増幅器の非反転入力端子とグラン
ドとの間に設けられ、前記第４の抵抗の抵抗値と同じ抵
抗値を有する第５の抵抗とから構成される。
【００４１】本発明は、第３の抵抗の抵抗値の２倍の抵
抗値を有する第４および第５の抵抗により電源電圧を分
割し、その分割した電圧を演算増幅器の非反転入力端子
に印加するようにしたものである。
抗値を有する第４および第５の抵抗により電源電圧を分
割し、その分割した電圧を演算増幅器の非反転入力端子
に印加するようにしたものである。
【００４２】したがって、基準電圧を外部の回路から入
力しないでバランス／シングル変換回路を構成すること
ができるため、基準電圧発生回路の出力インピーダンス
および基準電圧発生回路において発生するノイズに影響
を受けることがない。
力しないでバランス／シングル変換回路を構成すること
ができるため、基準電圧発生回路の出力インピーダンス
および基準電圧発生回路において発生するノイズに影響
を受けることがない。
【００４３】本発明の実施態様によれば、前記第３の抵
抗と並列に接続された第１のコンデンサと、前記第１の
コンデンサの容量値と同じ容量値を有し、前記第５の抵
抗と並列に接続された第２のコンデンサをさらに有す
る。
抗と並列に接続された第１のコンデンサと、前記第１の
コンデンサの容量値と同じ容量値を有し、前記第５の抵
抗と並列に接続された第２のコンデンサをさらに有す
る。
【００４４】本発明は、第３および第５の抵抗に、それ
ぞれ第１および第２のコンデンサを並列に接続するよう
にしたものである。
ぞれ第１および第２のコンデンサを並列に接続するよう
にしたものである。
【００４５】したがって、基準電圧を外部の回路から入
力しないでＬＰＦの特性を有するバランス／シングル変
換回路を構成することができる。
力しないでＬＰＦの特性を有するバランス／シングル変
換回路を構成することができる。
【００４６】また、本発明の実施態様によれば、前記一
方の差動信号と前記第１の抵抗との間に接続された第６
の抵抗と、前記第６の抵抗の抵抗値と同じ抵抗値を有
し、前記他方の差動信号と前記第２の抵抗との間に接続
された第７の抵抗と、前記第１の抵抗と前記第６の抵抗
が接続された部分と、前記第２の抵抗と前記第７の抵抗
が接続された部分との間に接続された第３のコンデンサ
をさらに有する。
方の差動信号と前記第１の抵抗との間に接続された第６
の抵抗と、前記第６の抵抗の抵抗値と同じ抵抗値を有
し、前記他方の差動信号と前記第２の抵抗との間に接続
された第７の抵抗と、前記第１の抵抗と前記第６の抵抗
が接続された部分と、前記第２の抵抗と前記第７の抵抗
が接続された部分との間に接続された第３のコンデンサ
をさらに有する。
【００４７】本発明は、２つの差動信号がそれぞれ第１
および第２の抵抗に入力される前に第６、７の抵抗およ
び第３のコンデンサからなるＬＰＦを通過するようにし
たものである。
および第２の抵抗に入力される前に第６、７の抵抗およ
び第３のコンデンサからなるＬＰＦを通過するようにし
たものである。
【００４８】したがって、基準電圧を外部の回路から入
力しないでＬＰＦの特性を有するバランス／シングル変
換回路を構成することができる。
力しないでＬＰＦの特性を有するバランス／シングル変
換回路を構成することができる。
【００４９】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００５０】（第１の実施形態）図１は本発明の第１の
実施形態のバランス／シングル変換回路を用いたポスト
フィルタのブロック図、図２は図１中のＡＡＦ２の回路
図、図３は図１中のＡＡＦ２の動作を説明するための回
路図である。図５中と同番号は同じ構成要素を示す。
実施形態のバランス／シングル変換回路を用いたポスト
フィルタのブロック図、図２は図１中のＡＡＦ２の回路
図、図３は図１中のＡＡＦ２の動作を説明するための回
路図である。図５中と同番号は同じ構成要素を示す。
【００５１】本実施形態のポストフィルタ図５の従来の
ポストフィルタに対してＡＡＦ１０２をＡＡＦ２に置き
換えたものである。
ポストフィルタに対してＡＡＦ１０２をＡＡＦ２に置き
換えたものである。
【００５２】また、ＡＡＦ２は、図２に示すように、抵
抗値ｒ1の抵抗７、８と、抵抗値ｒ2の抵抗５と、抵抗値
２ｒ2の抵抗６、９と、容量値Ｃのコンデンサ１０、１
１と、演算増幅器４とから構成されている。
抗値ｒ1の抵抗７、８と、抵抗値ｒ2の抵抗５と、抵抗値
２ｒ2の抵抗６、９と、容量値Ｃのコンデンサ１０、１
１と、演算増幅器４とから構成されている。
【００５３】差動信号Ｖｎは、抵抗７を介して演算増幅
器４の反転入力端子に入力され、差動信号Ｖｐは、抵抗
８を介して演算増幅器４の非反転入力端子に入力されて
いる。そして、演算増幅器４の出力と反転入力端子との
間には抵抗５およびコンデンサ１１が並列に接続されて
いる。また、グランドと演算増幅器４の非反転入力端子
との間には抵抗９とコンデンサ１０とが並列に接続され
ている。また、電源電圧Ｖｄｄと演算増幅器４の非反転
入力端子との間には抵抗６が接続されている。
器４の反転入力端子に入力され、差動信号Ｖｐは、抵抗
８を介して演算増幅器４の非反転入力端子に入力されて
いる。そして、演算増幅器４の出力と反転入力端子との
間には抵抗５およびコンデンサ１１が並列に接続されて
いる。また、グランドと演算増幅器４の非反転入力端子
との間には抵抗９とコンデンサ１０とが並列に接続され
ている。また、電源電圧Ｖｄｄと演算増幅器４の非反転
入力端子との間には抵抗６が接続されている。
【００５４】ここで説明を簡単にするためにＣ＝０と
し、ＡＡＦ２をＬＰＦの特性を有さないバランス／シン
グル変換回路とすると、図３に示すような回路になる。
次に、本実施形態の動作について図３を参照して説明す
る。
し、ＡＡＦ２をＬＰＦの特性を有さないバランス／シン
グル変換回路とすると、図３に示すような回路になる。
次に、本実施形態の動作について図３を参照して説明す
る。
【００５５】この図において接点ｘの電圧Ｖｘは、式
（１１）のようになる。
（１１）のようになる。
【００５６】
【数１１】 また、接点ｙの電圧Ｖｙも同様にして式（１２）のよう
になる。
になる。
【００５７】
【数１２】
【００５８】ここで、演算増幅器４のオープンループゲ
インが極めて大きいと仮定すると、出力信号Ｖｏｕｔは
式（１３）の様に現される。
インが極めて大きいと仮定すると、出力信号Ｖｏｕｔは
式（１３）の様に現される。
【００５９】
【数１３】 ここで、式（１３）を整理すると、式（１４）のように
変形される。
変形される。
【００６０】
【数１４】
【００６１】ここで、Ｖｃ＝Ｖｄｄ／２とおくと、式
（５）に示した理想状態での式と同じになる。
（５）に示した理想状態での式と同じになる。
【００６２】本実施形態の説明では、Ｃ＝０として説明
したが、Ｃ＝０以外の場合でも基本的な動作は同様であ
る。そしてＣ＝０以外の場合には、バランス／シングル
変換回路の機能に加えて、容量Ｃと抵抗値ｒ2の大きさ
により決定される周波数特性のＬＰＦとしての機能が加
わるだけである。
したが、Ｃ＝０以外の場合でも基本的な動作は同様であ
る。そしてＣ＝０以外の場合には、バランス／シングル
変換回路の機能に加えて、容量Ｃと抵抗値ｒ2の大きさ
により決定される周波数特性のＬＰＦとしての機能が加
わるだけである。
【００６３】本実施形態のバランス／シングル変換回路
は、式（１４）から分かるように、外部の回路から入力
された基準電圧を用いずに理想的なバランス／シングル
変換回路を構成していることがわかる。そのため、基準
電圧発生回路において発生するノイズの影響を受けるこ
とが無い。
は、式（１４）から分かるように、外部の回路から入力
された基準電圧を用いずに理想的なバランス／シングル
変換回路を構成していることがわかる。そのため、基準
電圧発生回路において発生するノイズの影響を受けるこ
とが無い。
【００６４】また、本実施形態のバランス／シングル変
換回路は、基準電圧発生回路の出力インピーダンスを下
げる必要が無いため、回路電流を増大させたり外部に大
容量のコンデンサを外付けする必要がない。
換回路は、基準電圧発生回路の出力インピーダンスを下
げる必要が無いため、回路電流を増大させたり外部に大
容量のコンデンサを外付けする必要がない。
【００６５】さらに、基準電圧発生回路を用いた場合の
ように、入力である差動信号Ｖｐ、Ｖｎによる中点電位
の変動が全く無いため、出力信号Ｖｏｕｔが歪むことが
ない。
ように、入力である差動信号Ｖｐ、Ｖｎによる中点電位
の変動が全く無いため、出力信号Ｖｏｕｔが歪むことが
ない。
【００６６】（第２の実施形態）次に本発明の第２の実
施形態について説明する。図４は、本発明の第２の実施
形態のバランス／シングル変換回路の回路図である。
施形態について説明する。図４は、本発明の第２の実施
形態のバランス／シングル変換回路の回路図である。
【００６７】本実施形態のバランス／シングル変換回路
を用いたＡＡＦ２２は、図３のＡＡＦ２の回路図に対し
て、抵抗７と差動信号Ｖｎとの間に抵抗１３を設け、抵
抗８と差動信号Ｖｐとの間に抵抗１３の抵抗値と同じ抵
抗値を有する抵抗１４を設け、抵抗１３と抵抗７が接続
された部分および抵抗１４と抵抗８が接続された部分と
の間にコンデンサ１２を設けたものである。
を用いたＡＡＦ２２は、図３のＡＡＦ２の回路図に対し
て、抵抗７と差動信号Ｖｎとの間に抵抗１３を設け、抵
抗８と差動信号Ｖｐとの間に抵抗１３の抵抗値と同じ抵
抗値を有する抵抗１４を設け、抵抗１３と抵抗７が接続
された部分および抵抗１４と抵抗８が接続された部分と
の間にコンデンサ１２を設けたものである。
【００６８】上記第１の実施形態では、抵抗５、９およ
びコンデンサ１０、１１によりＬＰＦを構成していた
が、本実施形態では、抵抗１３、１４およびコンデンサ
１２によりＬＰＦを構成するようにしたものである。
びコンデンサ１０、１１によりＬＰＦを構成していた
が、本実施形態では、抵抗１３、１４およびコンデンサ
１２によりＬＰＦを構成するようにしたものである。
【００６９】本実施形態は、ＬＰＦの特性を有したバラ
ンス／シングル変換回路を基準電圧を外部の回路から入
力しないで構成することができ、上記第１の実施形態と
同様の効果を得ることができる。
ンス／シングル変換回路を基準電圧を外部の回路から入
力しないで構成することができ、上記第１の実施形態と
同様の効果を得ることができる。
【００７０】
【発明の効果】以上説明したように、本発明は、下記の
ような効果を有する。 （１）基準電圧発生回路のインピーダンスを下げる必要
が無いため回路電流を削減することができる。 （２）基準電圧発生回路のインピーダンスを下げるため
に大容量のコンデンサを外付けする必要がないため、Ｌ
ＳＩのチップ面積を削減し低いコスト化を図ることがで
きる。 （３）基準電圧発生回路のノイズの影響を受けない。 （４）出力の歪みを小さくすることができる。
ような効果を有する。 （１）基準電圧発生回路のインピーダンスを下げる必要
が無いため回路電流を削減することができる。 （２）基準電圧発生回路のインピーダンスを下げるため
に大容量のコンデンサを外付けする必要がないため、Ｌ
ＳＩのチップ面積を削減し低いコスト化を図ることがで
きる。 （３）基準電圧発生回路のノイズの影響を受けない。 （４）出力の歪みを小さくすることができる。
【図１】本発明の第１の実施形態のバランス／シングル
変換回路を用いたポストフィルタのブロック図である。
変換回路を用いたポストフィルタのブロック図である。
【図２】図１中のＡＡＦ２の回路図である。
【図３】図１中のＡＡＦ２の動作を説明するための回路
図である。
図である。
【図４】本発明の第２の実施形態のバランス／シングル
変換回路の回路図である。
変換回路の回路図である。
【図５】従来のポストフィルタのブロック図である。
【図６】図５のポストフィルタの各部の波形を示した図
である。
である。
【図７】図５中のＡＡＦ２の回路図である。
【図８】図５中のＡＡＦ２の動作を説明するための回路
図である。
図である。
【図９】図５のポストフィルタに外付けコンデンサを接
続した場合のブロック図である。
続した場合のブロック図である。
【図１０】基準電圧発生回路２３の回路図（図１０
（ａ））および図１０（ａ）の回路の等価回路である。
（ａ））および図１０（ａ）の回路の等価回路である。
【図１１】基準電圧発生回路２３とＡＡＦ１０２の動作
を説明するための回路図である。
を説明するための回路図である。
１ ＳＣＦ ２ ＡＡＦ ３ 基準電圧発生回路 ４ 演算増幅器 ５、６、７、８、９ 抵抗 １０、１１、１２ コンデンサ １３、１４ 抵抗 １９ 抵抗 ２０ 基準電圧 ２２ ＡＡＦ ２３ 基準電圧発生回路 ８１ 抵抗 ８２ 電源 ９１ コンデンサ ９２ ボンディングパッド １０２ ＡＡＦ １０３ ｐチャネルＭＯＳトランジスタ １０４ ｎチャネルＭＯＳトランジスタ １０５ 抵抗 １０６ 電流源 ｉｎｐ 入力信号 ｉｎｎ 入力信号 Ｖｐ 差動信号 Ｖｎ 差動信号 Ｖｏｕｔ 出力信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−85606（ＪＰ，Ａ) 特開 昭62−26918（ＪＰ，Ａ) 特開 平３−227105（ＪＰ，Ａ) 特開 平２−47912（ＪＰ，Ａ) 特開 平１−202914（ＪＰ，Ａ) ＩＣ応用ハンドブック編集委員会編 「ＩＣ応用ハンドブック」（昭52−４− 20）株式会社昭晃堂 ｐ．197−198 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/32 H03F 3/45 H03H 11/04
Claims (3)
- 【請求項１】 スイッチトキャパシタフィルタと、前記
スイッチトキャパシタフィルタからの出力を差動信号と
して差動入力し、シングルエンドの信号に変換して出力
するアンチエライアスフィルタとを有するフィルタ回路
において、 前記アンチエライアスフィルタは、 演算増幅器と、 ２つの差動信号のうちの一方の差動信号と前記演算増幅
器の反転入力端子との間に設けられた第１の抵抗と、 他方の差動信号と前記演算増幅器の非反転入力端子との
間に設けられ、前記第１の抵抗の抵抗値と同じ抵抗値を
有する第２の抵抗と、 前記差動増幅器の出力端子と反転入力端子との間に設け
られた第３の抵抗と、 電源電圧と前記演算増幅器の非反転入力端子との間に設
けられ、前記第３の抵抗の抵抗値の２倍の抵抗値を有す
る第４の抵抗と、 前記演算増幅器の非反転入力端子とグランドとの間に設
けられ、前記第４の抵抗の抵抗値と同じ抵抗値を有する
第５の抵抗とから構成されるバランス／シングル変換回
路を含むことを特徴とするフィルタ回路。 - 【請求項２】 前記バランス／シングル変換回路は、 前記第３の抵抗と並列に接続された第１のコンデンサ
と、 前記第１のコンデンサの容量値と同じ容量値を有し、前
記第５の抵抗と並列に接続された第２のコンデンサをさ
らに有する請求項１記載のフィルタ回路。 - 【請求項３】 前記バランス／シングル変換回路は、 前記一方の差動信号と前記第１の抵抗との間に接続され
た第６の抵抗と、 、前記第６の抵抗の抵抗値と同じ抵抗値を有し、前記他
方の差動信号と前記第２の抵抗との間に接続された第７
の抵抗と、 前記第１の抵抗と前記第６の抵抗が接続された部分と、
前記第２の抵抗と前記第７の抵抗が接続された部分との
間に接続された第３のコンデンサをさらに有する請求項
１記載のフィルタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189835A JP3053006B2 (ja) | 1997-07-15 | 1997-07-15 | フィルタ回路 |
| EP98113098A EP0892495A2 (en) | 1997-07-15 | 1998-07-14 | Balance-to-single signal converting circuit |
| US09/115,536 US6229348B1 (en) | 1997-07-15 | 1998-07-15 | Balance-to-single signal converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189835A JP3053006B2 (ja) | 1997-07-15 | 1997-07-15 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141064A JPH1141064A (ja) | 1999-02-12 |
| JP3053006B2 true JP3053006B2 (ja) | 2000-06-19 |
Family
ID=16248014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9189835A Expired - Lifetime JP3053006B2 (ja) | 1997-07-15 | 1997-07-15 | フィルタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6229348B1 (ja) |
| EP (1) | EP0892495A2 (ja) |
| JP (1) | JP3053006B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2382735B (en) * | 2000-05-30 | 2003-07-09 | Radiodetection Ltd | Signal generator |
| GB0013002D0 (en) * | 2000-05-30 | 2000-07-19 | Searle Matthew J | Improvements to self-heating food packaging |
| US6717392B2 (en) | 2000-05-30 | 2004-04-06 | Rádiodetection Limited | Signal generator |
| US6836231B2 (en) | 2001-05-30 | 2004-12-28 | Radiodetection Limited | Signal generator |
| US6509725B1 (en) * | 2001-11-09 | 2003-01-21 | International Business Machines Corporation | Self-regulating voltage divider for series-stacked voltage rails |
| US6657476B1 (en) * | 2002-07-09 | 2003-12-02 | Honeywell International Inc. | AC-coupled sensor signal conditioning circuit |
| JP4605433B2 (ja) * | 2004-03-02 | 2011-01-05 | 横河電機株式会社 | チャージポンプ回路およびこれを用いたｐｌｌ回路 |
| US7123080B2 (en) * | 2005-03-10 | 2006-10-17 | Yokogawa Electric Corporation | Differential amplification input circuit |
| JP2013197711A (ja) * | 2012-03-16 | 2013-09-30 | Rohm Co Ltd | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
| JP6351026B2 (ja) * | 2014-01-31 | 2018-07-04 | アルプス電気株式会社 | 信号処理回路 |
| JP6385529B2 (ja) * | 2017-07-04 | 2018-09-05 | ローム株式会社 | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226918A (ja) | 1985-07-27 | 1987-02-04 | Fuji Facom Corp | アクテイブフイルタ |
| FR2628217B1 (fr) * | 1988-03-07 | 1990-07-27 | Sgs Thomson Microelectronics | Circuit de mesure d'un courant |
| US4922132A (en) * | 1989-03-01 | 1990-05-01 | Raytheon Company | Radio frequency energy detection circuitry |
| JPH03227105A (ja) | 1990-01-31 | 1991-10-08 | Sony Corp | 演算増幅器のオフセット調整回路 |
| JP3169698B2 (ja) | 1992-09-04 | 2001-05-28 | ローム株式会社 | バイアス変換型フィルタ回路 |
| US5491434A (en) * | 1994-12-05 | 1996-02-13 | Motorola, Inc. | Circuit and method of differential amplitude detection |
-
1997
- 1997-07-15 JP JP9189835A patent/JP3053006B2/ja not_active Expired - Lifetime
-
1998
- 1998-07-14 EP EP98113098A patent/EP0892495A2/en not_active Withdrawn
- 1998-07-15 US US09/115,536 patent/US6229348B1/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＩＣ応用ハンドブック編集委員会編「ＩＣ応用ハンドブック」（昭５２−４−２０）株式会社昭晃堂 ｐ．１９７−１９８ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0892495A2 (en) | 1999-01-20 |
| US6229348B1 (en) | 2001-05-08 |
| JPH1141064A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100453310B1 (ko) | 오프셋 보상 회로 및 오프셋 보상 방법 | |
| JP4528394B2 (ja) | アクティブ補償容量性の増加 | |
| JP3053006B2 (ja) | フィルタ回路 | |
| US20020109547A1 (en) | Slew rate boost circuitry and method | |
| KR20010067453A (ko) | 반도체 집적 회로 | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| US6194959B1 (en) | Active filter circuit | |
| US5926060A (en) | Mirror model for designing a continuous-time filter with reduced filter noise | |
| US6285231B1 (en) | Reference buffer technique for high speed switched capacitor circuits | |
| US6731165B1 (en) | Electronic amplifier | |
| US10797665B2 (en) | Programmable gain amplifier systems and methods | |
| CN101154926A (zh) | 具有多路电源的放大器电路 | |
| US20050122170A1 (en) | Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage refer | |
| US7180357B2 (en) | Operational amplifier integrator | |
| US6424210B1 (en) | Isolator circuit | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| JP3874649B2 (ja) | 平衡回路 | |
| JP4213330B2 (ja) | 基準電圧発生回路 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JP3643501B2 (ja) | 信号増幅回路 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JP3099679B2 (ja) | 低域ろ波回路 | |
| JPH07336169A (ja) | 増幅回路 | |
| JPH06232654A (ja) | 演算増幅回路 |