JP3038701B2

JP3038701B2 - 昇圧型ｄｃ−ｄｃコンバータ

Info

Publication number: JP3038701B2
Application number: JP6028565A
Authority: JP
Inventors: 萬太郎中村
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1994-02-25
Filing date: 1994-02-25
Publication date: 2000-05-08
Anticipated expiration: 2015-05-08
Also published as: JPH07241072A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、昇圧型ＤＣ−ＤＣコン
バータ、特にスイッチング損失を低減できる昇圧型ＤＣ
−ＤＣコンバータに関するものである。

【０００２】

【従来の技術】スイッチング素子をオン・オフ制御する
ことにより、直流電源の電圧よりも高い定電圧の直流出
力を負荷に供給する昇圧型ＤＣ−ＤＣコンバータは従来
から電子機器等の電源回路等に広く使用されている。図
６に示す従来の昇圧型ＤＣ−ＤＣコンバータは、直流電
源１と、直流電源１の一端に接続された昇圧用リアクト
ル４と、コレクタ端子（一方の主端子）が昇圧用リアク
トル４に接続されかつエミッタ端子（他方の主端子）が
直流電源１の他端に接続された主スイッチング素子とし
ての主トランジスタ２と、主トランジスタ２と並列に接
続された主還流用整流素子としての主還流用ダイオード
３及び平滑コンデンサ５の直列回路と、平滑コンデンサ
５と並列に接続された負荷６と、主トランジスタ２のベ
ース端子に制御パルス信号を付与する制御回路７とを備
えている。この昇圧型ＤＣ−ＤＣコンバータでは、負荷
６の端子電圧の変動に比例して主トランジスタ２のベー
ス端子に付与する制御パルス信号の時間幅を変化させる
ことにより、主トランジスタ２のオン期間を制御し、負
荷６に供給される直流電力の安定化を図っている。

【０００３】

【発明が解決しようとする課題】ところで、図６の昇圧
型ＤＣ−ＤＣコンバータでは、主トランジスタ２のター
ンオン又はターンオフ時において、図７に示すように主
トランジスタ２のコレクタ−エミッタ間電圧波形Ｖ_CEと
主トランジスタ２のコレクタ電流波形Ｉ_Cとの重複部分
Ｗが生じ、この重複部分Ｗに基づく大きなスイッチング
損失が発生する欠点があった。また、主トランジスタ２
のコレクタ−エミッタ間電圧波形Ｖ_CE及びコレクタ電流
波形Ｉ_Cの立上り時にスパイク状のサージ電圧Ｖ_sr、サ
ージ電流Ｉ_sr及びノイズが発生する欠点があった。

【０００４】そこで、本発明はスイッチング損失やサー
ジ電圧及び電流等を低減できる昇圧型ＤＣ−ＤＣコンバ
ータを提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明による昇圧型ＤＣ
−ＤＣコンバータは、直流電源(1)と、直流電源(1)の一
端に一方の主端子が接続されかつ他方の主端子が直流電
源(1)の他端に接続された主スイッチング素子(2)と、主
スイッチング素子(2)と並列に接続された主還流用整流
素子(3)及び平滑コンデンサ(5)の直列回路と、平滑コン
デンサ(5)と並列に接続された負荷(6)とを備え、主スイ
ッチング素子(2)をオン・オフ制御することにより直流
電源(1)の電圧よりも高い電圧の直流出力を負荷(6)に供
給する。この昇圧型ＤＣ−ＤＣコンバータでは、主スイ
ッチング素子(2)と並列に接続された共振用リアクトル
(10)及び補助スイッチング素子(9)の直列回路と、直列
回路の接続点と主還流用整流素子(3)及び平滑コンデン
サ(5)の直列回路の接続点との間に接続された第１及び
第２の補助還流用整流素子(11, 12)の直列回路と、第１
及び第２の補助還流用整流素子(11, 12)の直列回路の接
続点と主スイッチング素子(2)の一方の主端子との間に
接続された共振用コンデンサ(8)と、主スイッチング素
子(2)と一体に形成された整流素子又は独立の整流素子
から成りかつ主スイッチング素子(2)と並列に接続され
た循環電流用整流素子(13)と、主スイッチング素子(2)
の制御端子に主制御パルス信号を付与する前に補助スイ
ッチング素子(9)の制御端子に補助制御パルス信号を付
与する制御回路(7)とを備え、直流電源(1)と主スイッチ
ング素子(2)との間に直列にかつ負荷(6)に直列に昇圧用
リアクトル(4)を接続する。主スイッチング素子(2)と並
列に他の共振用コンデンサ(14)を接続してもよい。ま
た、第１及び第２の補助還流用整流素子(11, 12)の直列
回路の接続点と主還流用整流素子(3)及び平滑コンデン
サ(5)の直列回路の接続点との間に、補充電用抵抗(15)
又は主スイッチング素子(2)のオン期間中にオン状態と
なる補充電用スイッチを接続してもよい。

【０００６】

【作用】主スイッチング素子(2)がオンになると、昇圧
用リアクトル(4)及び主スイッチング素子(2)に電流が流
れかつ共振用コンデンサ(8)が負荷(6)の端子電圧、即ち
出力電圧まで充電される。この時に主スイッチング素子
(2)をオフ状態に切り替えると、主スイッチング素子(2)
に流れていた電流が直ちに共振用コンデンサ(8)に流れ
る電流に切り替わり、共振用コンデンサ(8)が徐々に放
電される。このとき、主スイッチング素子(2)の両端の
電圧が０Ｖから緩やかに上昇し、主スイッチング素子
(2)のターンオフ時にゼロ電圧スイッチング（ＺＶＳ）
が達成されるので、主スイッチング素子(2)のターンオ
フ時のスイッチング損失を低減することができる。ま
た、主スイッチング素子(2)の制御端子に主制御パルス
信号を付与して主スイッチング素子(2)をオン状態にす
る前に、補助スイッチング素子(9)の制御端子に補助制
御パルス信号を付与して補助スイッチング素子(9)をオ
ン状態にすると、主還流用整流素子(3)が導通している
期間は共振用リアクトル(10)に出力電圧が印加され、共
振用リアクトル(10)の電流が０より直線的に増加して行
く。これにより、補助スイッチング素子(9)のターンオ
ン時にゼロ電流スイッチング（ＺＣＳ）が達成されるの
で、補助スイッチング素子(9)のターンオン時のスイッ
チング損失を低減することができる。共振用リアクトル
(10)の電流の増加に伴って主還流用整流素子(3)の電流
は直線的に減少して行き、共振用リアクトル(10)の電流
が昇圧用リアクトル(4)の電流に等しくなると、主還流
用整流素子(3)はカットオフする。このとき、主スイッ
チング素子(2)をオン状態にすると、主スイッチング素
子(2)の電圧が直ちに０Ｖまで降下する。これにより、
主スイッチング素子(2)のターンオン時においてゼロ電
圧スイッチングが達成されるので、主スイッチング素子
(2)のターンオン時のスイッチング損失を低減すること
ができる。その後、少し遅れて補助スイッチング素子
(9)をオフ状態にすると、共振用リアクトル(10)及び共
振用コンデンサ(8)に共振電流が流れ、共振用コンデン
サ(8)の電圧が０Ｖより正弦波状に上昇する。共振用コ
ンデンサ(8)の電圧が最大値に達すると共振電流は０と
なる。昇圧用リアクトル(10)の電流は、補助スイッチン
グ素子(9)のターンオフ時に主スイッチング素子(2)を通
して流れる。これにより、補助スイッチング素子(9)の
ターンオフ時にゼロ電圧スイッチングが達成されるの
で、補助スイッチング素子(9)のターンオフ時のスイッ
チング損失を低減することができる。以上により、主ス
イッチング素子(2)及び補助スイッチング素子(9)のオン
・オフ動作時のスイッチング損失を低減することができ
る。また、主スイッチング素子(2)及び補助スイッチン
グ素子(9)のターンオン及びターンオフ時に発生するス
パイク状のサージ電圧及び電流は共振用コンデンサ(8)
及び共振用リアクトル(10)により吸収されるから、主ス
イッチング素子(2)及び補助スイッチング素子(9)のオン
・オフ動作時のサージ電圧及び電流を低減することがで
きる。なお、主スイッチング素子(2)と並列に他の共振
用コンデンサ(14)を接続した場合には、主スイッチング
素子(2)のターンオン時のゼロ電圧スイッチングがより
確実になり、更にスイッチング損失を低減することが可
能である。

【０００７】

【実施例】以下、本発明による昇圧型ＤＣ−ＤＣコンバ
ータの実施例を図１及び図２に基づいて説明する。但
し、図１では図６に示す箇所と同一の部分には同一の符
号を付し、その説明を省略する。本実施例の昇圧型ＤＣ
−ＤＣコンバータは、図１に示すように、主トランジス
タ２と並列に接続された共振用リアクトル１０及び補助
スイッチング素子としての補助トランジスタ９の直列回
路と、この直列回路の接続点と主還流用ダイオード３及
び平滑コンデンサ４の直列回路の接続点との間に接続さ
れた第１及び第２の補助還流用ダイオード（補助還流用
整流素子）１１、１２の直列回路と、第１及び第２の補
助還流用ダイオード１１、１２の直列回路の接続点と主
トランジスタ２のコレクタ端子との間に接続された共振
用コンデンサ８と、主トランジスタ２と並列に接続され
た循環電流用ダイオード（循環電流用整流素子）１３と
を図６の回路に追加したものである。また、制御回路７
は主トランジスタ２のベース端子（制御端子）に主制御
パルス信号を付与する前に補助トランジスタ９のベース
端子に補助制御パルス信号を付与する。本実施例では、
主トランジスタ２及び補助トランジスタ９として接合型
パワートランジスタを使用している。

【０００８】特に図示はしないが、制御回路７内には、
一定周期の三角波電圧を発生する発振回路部と、基準電
圧に対する負荷６の端子電圧の誤差電圧を演算増幅する
誤差増幅回路部と、誤差増幅回路部の誤差出力電圧及び
発振回路部の三角波電圧を比較する比較回路部と、比較
回路部の出力電圧に比例した時間幅の主制御パルス信号
を発生して主トランジスタ２のベース端子に付与する主
制御パルス発生回路部と、主制御パルス発生回路部の主
制御パルス信号が立ち上がる前に補助トランジスタ９の
ベース端子に付与する一定時間幅の補助制御パルス信号
を発生する補助制御パルス発生回路部とが設けられてい
る。補助制御パルス発生回路部から発生する補助制御パ
ルス信号の時間幅は主トランジスタ２のオフ時間より極
めて小さい。

【０００９】上記の構成において、図２(Ａ)に示すよう
にｔ₀以前において主トランジスタ２がオン状態のとき
は、図２(Ｃ)に示すように昇圧用リアクトル４及び主ト
ランジスタ２の経路で電流Ｉ₀が流れている。このと
き、図２(Ｆ)に示すように共振用コンデンサ８は図１に
示す極性で負荷６の端子電圧、即ち出力電圧Ｅ₀まで充
電されている。図２(Ａ)に示すように、ｔ₀において制
御回路７から主トランジスタ２のベース端子に付与され
た主制御パルス信号電圧Ｖ_B1が高レベルから低レベルに
なり、主トランジスタ２がオン状態からオフ状態になる
と、図２(Ｃ)及び(Ｄ)に示すように主トランジスタ２に
流れていた電流Ｉ_TR1、即ち昇圧用リアクトル４の電流
Ｉ₀が直ちに共振用コンデンサ８及び第２の補助還流用
ダイオード１２の経路で流れる電流Ｉ_C1に切り替わる。
このとき、図２(Ｆ)に示すように共振用コンデンサ８が
徐々に放電して行き、共振用コンデンサ８の両端の電圧
Ｖ_C1が出力電圧Ｅ₀から直線的に降下して行く。これに
伴って、図２(Ｅ)に示すように主トランジスタ２の両端
の電圧Ｖ_TR1が０Ｖから直線的に上昇する。このため、
主トランジスタ２のターンオフ時は電圧波形と電流波形
の重なりが少ないゼロ電圧スイッチングとなる。

【００１０】図２(Ｆ)に示すように、ｔ₁において共振
用コンデンサ８の両端の電圧Ｖ_C1が０Ｖになると、主還
流用ダイオード３が順バイアスになり、図２(Ｄ)及び
(Ｇ)に示すように共振用コンデンサ８に流れていた電流
Ｉ_C1に代わって主還流用ダイオード３に流れる
（Ｉ_D）。また、主トランジスタ２がオフ状態のとき、
昇圧用リアクトル４の電流Ｉ₀は主還流用ダイオード３
を介して負荷６へ流れている。

【００１１】図２(Ｂ)に示すように、ｔ₂において制御
回路７から補助トランジスタ９のベース端子に付与され
た補助制御パルス信号電圧Ｖ_B2が低レベルから高レベル
になり、補助トランジスタ９がオン状態になると、主還
流用ダイオード３が導通している期間は共振用リアクト
ル１０に出力電圧Ｅ₀が印加され、図２(Ｈ)に示すよう
に共振用リアクトル１０に電流Ｉ_L1が流れ始める。この
電流Ｉ_L1は０から昇圧用リアクトル４の電流Ｉ₀に等し
くなるまで直線的に増加する。一方、主還流用ダイオー
ド３に流れていた電流Ｉ_Dは図２(Ｇ)に示すように直線
的に減少して行く。したがって、補助トランジスタ９の
ターンオン時においてゼロ電流スイッチング（ＺＣＳ）
となる。

【００１２】図２(Ｈ)に示すように、ｔ₃において共振
用リアクトル１０の電流Ｉ_L1が昇圧用リアクトル４の電
流Ｉ₀に等しくなると主還流用ダイオード３がカットオ
フし、図２(Ｇ)に示すように主還流用ダイオード３には
電流が流れなくなる。そして、主還流用ダイオード３の
電流Ｉ_Dが０となるとき、制御回路７は図２(Ａ)に示す
ように主トランジスタ２のベース端子に付与する主制御
パルス信号電圧Ｖ_B1を低レベルから高レベルにして主ト
ランジスタ２をオフ状態からオン状態にする。このと
き、図２(Ｅ)に示すように主トランジスタ２の両端の電
圧Ｖ_TR1は直ちに０Ｖまで降下する。したがって、主ト
ランジスタ２のターンオン時においてゼロ電圧スイッチ
ングとなる。

【００１３】その後少し遅れて、図２(Ｂ)に示すよう
に、ｔ₄において制御回路７は補助トランジスタ９のベ
ース端子に付与する補助制御パルス信号電圧Ｖ_B2を高レ
ベルから低レベルにして補助トランジスタ９をオン状態
からオフ状態にする。このとき、共振用リアクトル１０
に蓄積されたエネルギが放出されて共振用リアクトル１
０及び共振用コンデンサ８が共振するので、共振用リア
クトル１０の電流Ｉ_L1は共振用リアクトル１０、第１の
補助還流用ダイオード１１及び共振用コンデンサ８の経
路で流れる共振電流となる。これにより、共振用コンデ
ンサ８が正弦波形で充電されて行くので、図２(Ｆ)に示
すように共振用コンデンサ８の両端の電圧Ｖ_C1が０Ｖか
ら正弦波状に上昇して行く。これと共に、図２(Ｄ)及び
(Ｈ)に示すように共振用コンデンサ８の電流Ｉ_C1及び共
振用リアクトル１０の電流Ｉ_L1は余弦波状に減少して行
く。また、昇圧用リアクトル４の電流Ｉ₀は、図２(Ｃ)
に示すように主トランジスタ２を通して流れる
（Ｉ_TR1）。したがって、補助トランジスタ９のターン
オフ時に共振用コンデンサ８が０Ｖから正弦波状に充電
されて行くため、ゼロ電圧スイッチングとなる。

【００１４】図２(Ｆ)に示すように、ｔ₅において共振
用コンデンサ８の両端の電圧Ｖ_C1が略最大値、即ち出力
電圧Ｅ₀に達すると、図２(Ｄ)及び(Ｈ)に示すように共
振用コンデンサ８の電流Ｉ_C1及び共振用リアクトル１０
の電流Ｉ_L1は０となり、第１の補助還流用ダイオード１
１がカットオフする。また、補助トランジスタ９のター
ンオフ時において共振用コンデンサ８の両端の電圧Ｖ_C1
が出力電圧Ｅ₀以上になろうとするときは、循環電流用
ダイオード１３、共振用リアクトル１０、第１の補助還
流用ダイオード１１及び第２の補助還流用ダイオード１
２の経路で負荷６へエネルギが供給される。

【００１５】上記のように、本実施例では主トランジス
タ２及び補助トランジスタ９のターンオン及びターンオ
フ時においてゼロ電圧又はゼロ電流スイッチングが達成
されるので、主トランジスタ２及び補助トランジスタ９
のオン・オフ動作時の電力損失、即ちスイッチング損失
を低減することができる。また、主トランジスタ２及び
補助トランジスタ９のターンオン及びターンオフ時に発
生するスパイク状のサージ電圧及びサージ電流は共振用
コンデンサ８及び共振用リアクトル１０により吸収され
るので、主トランジスタ２のオン・オフ動作時のサージ
電圧、サージ電流及びノイズを低減することができる。

【００１６】次に、図１に示す昇圧型ＤＣ−ＤＣコンバ
ータの変更実施例を図３及び図４に基づいて説明する。
但し、図３において図１と同一の部分には同一の符号を
付し、その説明を省略する。なお、図３の制御回路７内
の詳細は、図１の実施例で示した制御回路７と全く同様
であるので、説明は省略する。図３に示す昇圧型ＤＣ−
ＤＣコンバータは、図１に示す実施例の回路の主トラン
ジスタ２と並列に他の共振用コンデンサ１４を接続し、
主トランジスタ２のターンオン時（ｔ₄）のゼロ電圧ス
イッチングをより確実にしたものである。その他の構成
は図１に示す回路と同一である。

【００１７】上記の構成において、図４(Ａ)〜(Ｉ)に示
すようにｔ₃までは図１の回路における動作と同一であ
る。したがって、この実施例ではｔ₃以降の動作につい
て説明する。図４(Ｉ)に示すように、ｔ₃において共振
用リアクトル１０の電流Ｉ_L1が昇圧用リアクトル４の電
流Ｉ₀に等しくなると主還流用ダイオード３がカットオ
フし、図４(Ｈ)に示すように主還流用ダイオード３には
電流が流れなくなる。このとき、ｔ₀〜ｔ₁において充電
された共振用コンデンサ１４のエネルギが放出されて共
振用コンデンサ１４及び共振用リアクトル１０が共振
し、共振用コンデンサ１４、共振用リアクトル１０及び
補助トランジスタ９の経路で共振電流が流れる。このた
め、共振用リアクトル１０には、正弦波状の電流が昇圧
用リアクトル４の電流Ｉ₀に重畳して流れるので、共振
用リアクトル１０の電流Ｉ_L1は図４(Ｉ)に示すように引
き続き正弦波状に増加して行く（Ｉ_L1）。これと共に、
共振用コンデンサ１４の電流Ｉ_C2が図４(Ｄ)に示すよう
に正弦波状に増加し、共振用コンデンサ１４の両端の電
圧Ｖ_C2が図４(Ｆ)に示すように余弦波状に降下して行
く。

【００１８】図４(Ｉ)に示すように、ｔ₄において共振
用リアクトル１０の電流Ｉ_L1が略最大値、即ち昇圧用リ
アクトル４の電流Ｉ₀と共振電流の最大値Ｉ_pとの和に達
すると、循環電流用ダイオード１３が順バイアスにな
る。このため、共振用リアクトル１０の電流Ｉ_L1は循環
電流用ダイオード１３、共振用リアクトル１０及び補助
トランジスタ９の経路で循環電流となり流れ続ける。こ
れと共に、共振用コンデンサ１４の両端の電圧Ｖ_C2が図
４(Ｆ)に示すように０Ｖとなる。このとき、制御回路７
は図２(Ａ)に示すように主トランジスタ２のベース端子
に付与する主制御パルス信号電圧Ｖ_B1を低レベルから高
レベルにして主トランジスタ２をオフ状態からオン状態
にする。このときの主トランジスタ２の両端の電圧Ｖ
_TR1は、図４(Ｆ)に示すように０Ｖであるから、主トラ
ンジスタ２のターンオン時においてゼロ電圧スイッチン
グとなる。

【００１９】その後少し遅れて、図４(Ｂ)に示すよう
に、ｔ₅において制御回路７は補助トランジスタ９のベ
ース端子に付与する補助制御パルス信号電圧Ｖ_B2を高レ
ベルから低レベルにして補助トランジスタ９をオン状態
からオフ状態にする。このとき、共振用リアクトル１０
に蓄積されたエネルギが放出されて共振用リアクトル１
０及び共振用コンデンサ８が共振するので、共振用リア
クトル１０の電流Ｉ_L1は共振用リアクトル１０、第１の
補助還流用ダイオード１１及び共振用コンデンサ８の経
路で流れる共振電流となる。これにより、共振用コンデ
ンサ８が正弦波形で充電されて行くので、図４(Ｇ)に示
すように共振用コンデンサ８の両端の電圧Ｖ_C1が０Ｖか
ら正弦波状に上昇して行く。これと共に、図４(Ｅ)及び
(Ｉ)に示すように共振用コンデンサ８の電流Ｉ_C1及び共
振用リアクトル１０の電流Ｉ_L1は余弦波状に減少して行
く。また、昇圧用リアクトル４の電流Ｉ₀は、図４(Ｃ)
に示すように補助トランジスタ９のターンオフと同時に
主トランジスタ２を通して流れる（Ｉ_TR1）。したがっ
て、補助トランジスタ９のターンオフ時は、共振用コン
デンサ８、１４の両端の電圧Ｖ_C1、Ｖ_C2が０Ｖであるた
め、ゼロ電圧スイッチングとなる。

【００２０】図４(Ｆ)に示すように、ｔ₆において共振
用コンデンサ８の両端の電圧Ｖ_C1が略最大値、即ち出力
電圧Ｅ₀に達すると、図４(Ｉ)に示すように共振用リア
クトル１０の電流Ｉ_L1は昇圧用リアクトル４の電流Ｉ₀
に等しくなり、第２の補助還流用ダイオード１２が順バ
イアスとなる。このとき、図４(Ｃ)及び(Ｅ)に示すよう
に主トランジスタ２の電流Ｉ_TR1及び共振用コンデンサ
８の電流Ｉ_C1が０となる。このときの残りの共振用リア
クトル１０のエネルギは、循環電流用ダイオード１３、
共振用リアクトル１０、第１の補助還流用ダイオード１
１及び第２の補助還流用ダイオード１２の経路で負荷６
へ供給されて行く。これにより、共振用リアクトル１０
の電流Ｉ_L1は図４(Ｉ)に示すように直線的に引き続いて
減少して行くと共に、図４(Ｃ)に示すように主トランジ
スタ２の電流が０から直線的に増加して行く。そして、
ｔ₇において共振用リアクトル１０の電流Ｉ_L1は図４
(Ｉ)に示すように０となり、主トランジスタ２の電流Ｉ
_TR1は図４(Ｃ)に示すように昇圧用リアクトル４の電流
Ｉ₀に等しくなる。したがって、ｔ₇以降は直流電源１か
ら昇圧用リアクトル４及び主トランジスタ２の経路で電
流Ｉ₀が流れる。

【００２１】上述の通り、図３に示す実施例でも、スイ
ッチング損失に関して図１に示す実施例と同一の効果が
得られる。なお、図３の実施例の回路では、共振用コン
デンサ１４と共振用リアクトル１０との共振作用によ
り、図４(Ｆ)に示すようにｔ₃〜ｔ₄において共振用コン
デンサ１４の両端の電圧Ｖ_C2が余弦波状に降下するの
で、主トランジスタ２のターンオン時（ｔ₄）のゼロ電
圧スイッチングがより確実になり、図１の実施例の回路
に比較してスイッチング損失低減効果が大きい。

【００２２】また、図１に示す実施例の回路は図５に示
すように変更してもよい。図５に示す回路は、図１に示
す回路の第１及び第２の補助還流用ダイオード１１、１
２の直列回路の接続点と主還流用ダイオード３及び平滑
コンデンサ５の直列回路の接続点との間に補充電用抵抗
１５を接続したものである。図５に示す実施例の回路で
は、主トランジスタ２のオン期間中に出力電圧Ｅ₀によ
り共振用コンデンサ８を補充電できるので、図１に示す
回路において共振用コンデンサ８の充電電圧が出力電圧
Ｅ₀に満たない場合でも、主トランジスタ２のターンオ
フ時のゼロ電圧スイッチングが可能となる。なお、補充
電用抵抗１５の代わりに主トランジスタ２のオン期間中
にオン状態となる補充電用スイッチを接続してもよい。
補充電用スイッチの具体例としては、トランジスタ等の
半導体スイッチング素子がある。

【００２３】更に、本発明の実施態様は前記の実施例に
限定されず、種々の変更が可能である。例えば、上記の
実施例では主スイッチング素子及び補助スイッチング素
子として接合型パワートランジスタを使用した例を示し
たが、ＦＥＴ（電界効果トランジスタ）、ＳＣＲ（逆阻
止３端子サイリスタ）等の他のスイッチング素子を使用
してもよい。特に、ＦＥＴを使用する場合にはＦＥＴと
一体に形成された内蔵ダイオードを使用できるので、上
記の実施例での循環電流用ダイオード１３を省略するこ
とが可能である。また、主スイッチング素子及び補助ス
イッチング素子は同種の組合せに限定されない。

【００２４】

【発明の効果】以上のように、本発明によれば、スイッ
チング素子のゼロ電圧又はゼロ電流スイッチングを容易
に達成できるので、スイッチング素子の電圧波形と電流
波形との重複部分を少なくして昇圧コンバータ回路のス
イッチング素子のオン・オフ動作時の電力損失、即ち昇
圧コンバータ回路におけるスイッチング損失を低減する
ことができる。また、昇圧コンバータ回路のスイッチン
グ素子のスイッチング動作時におけるサージ電圧、サー
ジ電流及びノイズを低減することができる。更に、主ス
イッチング素子と並列に他の共振用コンデンサを接続し
た場合には、より確実にスイッチング素子のゼロ電圧ス
イッチングを達成できるので、スイッチング素子の電圧
波形と電流波形との重複部分が更に少なくなり、昇圧コ
ンバータ回路におけるスイッチング損失を更に低減する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明による昇圧型ＤＣ−ＤＣコンバータの
実施例を示す電気回路図

【図２】図１の回路の各部の電圧及び電流を示す波形
図

【図３】図１の回路の変更実施例を示す電気回路図

【図４】図３の回路の各部の電圧及び電流を示す波形
図

【図５】図１の回路の別の変更実施例を示す電気回路
図

【図６】従来の昇圧型ＤＣ−ＤＣコンバータを示す電
気回路図

【図７】図６の回路のスイッチング電圧波形とスイッ
チング電流波形との重複部分を示す波形図

【符号の説明】

１．．．直流電源、２．．．主トランジスタ（主スイッ
チング素子）、３．．．主還流用ダイオード（主還流用
整流素子）、４．．．昇圧用リアクトル、５．．．平滑
コンデンサ、６．．．負荷、７．．．制御回路、８、１
４．．．共振用コンデンサ、９．．．補助トランジスタ
（補助スイッチング素子）、１０．．．共振用リアクト
ル、１１、１２．．．第１及び第２の補助還流用ダイオ
ード（第１及び第２の補助還流用整流素子）、１
３．．．循環電流用ダイオード（循環電流用整流素
子）、１５．．．補充電用抵抗

Claims

(57)【特許請求の範囲】

【請求項１】直流電源と、前記直流電源の一端に一方
の主端子が接続されかつ他方の主端子が前記直流電源の
他端に接続された主スイッチング素子と、該主スイッチ
ング素子と並列に接続された主還流用整流素子及び平滑
コンデンサの直列回路と、前記平滑コンデンサと並列に
接続された負荷とを備え、前記主スイッチング素子をオン・オフ制御することによ
り前記直流電源の電圧よりも高い電圧の直流出力を前記
負荷に供給する昇圧型ＤＣ−ＤＣコンバータにおいて、前記主スイッチング素子と並列に接続された共振用リア
クトル及び補助スイッチング素子の直列回路と、該直列
回路の接続点と前記主還流用整流素子及び前記平滑コン
デンサの直列回路の接続点との間に接続された第１及び
第２の補助還流用整流素子の直列回路と、該第１及び第
２の補助還流用整流素子の直列回路の接続点と前記主ス
イッチング素子の一方の主端子との間に接続された共振
用コンデンサと、前記主スイッチング素子と一体に形成
された整流素子又は独立の整流素子から成りかつ前記主
スイッチング素子と並列に接続された循環電流用整流素
子と、前記主スイッチング素子の制御端子に主制御パル
ス信号を付与する前に前記補助スイッチング素子の制御
端子に補助制御パルス信号を付与する制御回路とを備
え、前記直流電源と前記主スイッチング素子との間に直列に
かつ前記負荷に直列に昇圧用リアクトルを接続したこと
を特徴とする昇圧型ＤＣ−ＤＣコンバータ。
【請求項２】前記主スイッチング素子と並列に他の共
振用コンデンサを接続した請求項１に記載の昇圧型ＤＣ
−ＤＣコンバータ。
【請求項３】前記第１及び第２の補助還流用整流素子
の直列回路の接続点と前記主還流用整流素子及び前記平
滑コンデンサの直列回路の接続点との間に、補充電用抵
抗又は前記主スイッチング素子のオン期間中にオン状態
となる補充電用スイッチを接続した請求項１に記載の昇
圧型ＤＣ−ＤＣコンバータ。