JP2967780B1 - ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ - Google Patents
ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハInfo
- Publication number
- JP2967780B1 JP2967780B1 JP10273097A JP27309798A JP2967780B1 JP 2967780 B1 JP2967780 B1 JP 2967780B1 JP 10273097 A JP10273097 A JP 10273097A JP 27309798 A JP27309798 A JP 27309798A JP 2967780 B1 JP2967780 B1 JP 2967780B1
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- single crystal
- crystal substrate
- gaas single
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 38
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052796 boron Inorganic materials 0.000 claims abstract description 20
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 31
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000000638 stimulation Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000001036 glow-discharge mass spectrometry Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
【要約】
【課題】 エピタキシャル層成長時のスリップの発生が
抑制されるとともに、デバイスの耐圧特性の向上を可能
にすることができる、ＧａＡｓ単結晶基板およびそれを
用いたエピタキシャルウェハを提供する。 【解決手段】 ＧａＡｓ単結晶基板であって、面内の平
均転位密度が２×１０4ｃｍ-2以下であり、炭素濃度が
２．５〜２０．０×１０15ｃｍ-3であり、硼素濃度が
２．０〜２０．０×１０16ｃｍ-3であり、炭素および硼
素以外の不純物濃度が１×１０17ｃｍ-3以下であり、Ｅ
Ｌ２濃度が５．０〜１０．０×１０15ｃｍ-3であり、比
抵抗が１．０〜５．０×１０8 Ω・ｃｍであり、光弾性
により測定される平均残留歪みが１．０×１０-5以下で
あることを特徴とする。
抑制されるとともに、デバイスの耐圧特性の向上を可能
にすることができる、ＧａＡｓ単結晶基板およびそれを
用いたエピタキシャルウェハを提供する。 【解決手段】 ＧａＡｓ単結晶基板であって、面内の平
均転位密度が２×１０4ｃｍ-2以下であり、炭素濃度が
２．５〜２０．０×１０15ｃｍ-3であり、硼素濃度が
２．０〜２０．０×１０16ｃｍ-3であり、炭素および硼
素以外の不純物濃度が１×１０17ｃｍ-3以下であり、Ｅ
Ｌ２濃度が５．０〜１０．０×１０15ｃｍ-3であり、比
抵抗が１．０〜５．０×１０8 Ω・ｃｍであり、光弾性
により測定される平均残留歪みが１．０×１０-5以下で
あることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓ単結晶基
板およびそれを用いたエピタキシャルウェハに関するも
のであり、特に、集積回路やマイクロ波素子に用いられ
るＧａＡｓ（砒化ガリウム）単結晶基板およびそれを用
いたエピタキシャルウェハに関するものである。
板およびそれを用いたエピタキシャルウェハに関するも
のであり、特に、集積回路やマイクロ波素子に用いられ
るＧａＡｓ（砒化ガリウム）単結晶基板およびそれを用
いたエピタキシャルウェハに関するものである。
【０００２】
【従来の技術】半絶縁性ＧａＡｓ結晶は、従来より、液
体封止引上げ法（Liquid Encapsulated Czochralski me
thod：ＬＥＣ法）、縦型ブリッジマン法（Vertical Bri
dgmanmethod：ＶＢ法）等の製造方法により作製されて
きた。
体封止引上げ法（Liquid Encapsulated Czochralski me
thod：ＬＥＣ法）、縦型ブリッジマン法（Vertical Bri
dgmanmethod：ＶＢ法）等の製造方法により作製されて
きた。
【０００３】ここで、ＧａＡｓ単結晶基板の転位密度
は、成長時の温度勾配、冷却速度を調整することによ
り、１０００〜１０００００ｃｍ-2の範囲で制御するこ
とができた。
は、成長時の温度勾配、冷却速度を調整することによ
り、１０００〜１０００００ｃｍ-2の範囲で制御するこ
とができた。
【０００４】また、ＧａＡｓ単結晶基板の炭素濃度とＥ
Ｌ２濃度は、溶液中の不純物濃度、ＧａとＡｓの比率、
固化後の熱履歴を調整することにより、制御していた。
一般的には、これら炭素濃度とＥＬ２濃度という２種類
の濃度は、さらに比抵抗を制御するものと考えられてお
り、炭素濃度が０．９〜１０．０×１０15ｃｍ-3、ＥＬ
２濃度が１２．０〜１６．０×１０15ｃｍ-3の範囲で、
比抵抗が０．１〜２．０×１０8 Ω・ｃｍ程度の基板が
製造されてきた。
Ｌ２濃度は、溶液中の不純物濃度、ＧａとＡｓの比率、
固化後の熱履歴を調整することにより、制御していた。
一般的には、これら炭素濃度とＥＬ２濃度という２種類
の濃度は、さらに比抵抗を制御するものと考えられてお
り、炭素濃度が０．９〜１０．０×１０15ｃｍ-3、ＥＬ
２濃度が１２．０〜１６．０×１０15ｃｍ-3の範囲で、
比抵抗が０．１〜２．０×１０8 Ω・ｃｍ程度の基板が
製造されてきた。
【０００５】また、文献１（T. Kawase et al. Proc. o
f the 9th Conf. on Semiconducting and Insulating M
aterials, Toulouse, France（1996）275 ）には、ＶＢ
法により作製された低転位密度のＧａＡｓ単結晶基板の
一例が開示されている。このＧａＡｓ単結晶基板は、炭
素濃度が７〜８×１０15ｃｍ-3であり、熱処理後のＥＬ
２濃度が１．３×１０16ｃｍ-3であり、比抵抗が３．５
〜６．５×１０7 Ω・ｃｍであり、面内の平均転位密度
が１０００〜２０００ｃｍ-2であり、光弾性により測定
される平均残留歪みが０．２〜０．３×１０-5であっ
た。
f the 9th Conf. on Semiconducting and Insulating M
aterials, Toulouse, France（1996）275 ）には、ＶＢ
法により作製された低転位密度のＧａＡｓ単結晶基板の
一例が開示されている。このＧａＡｓ単結晶基板は、炭
素濃度が７〜８×１０15ｃｍ-3であり、熱処理後のＥＬ
２濃度が１．３×１０16ｃｍ-3であり、比抵抗が３．５
〜６．５×１０7 Ω・ｃｍであり、面内の平均転位密度
が１０００〜２０００ｃｍ-2であり、光弾性により測定
される平均残留歪みが０．２〜０．３×１０-5であっ
た。
【０００６】このような従来のＧａＡｓ単結晶基板は、
高速動作、および低消費電力を必要とする電子デバイス
用の基板材料として用いることが期待されている。
高速動作、および低消費電力を必要とする電子デバイス
用の基板材料として用いることが期待されている。
【０００７】また、電子デバイス用に用いられる基板の
うち、特にその上にエピタキシャル薄膜層を成長し、デ
バイス動作層を形成する基板を、「エピタキシャルウェ
ハ」と呼ぶ。このエピタキシャルウェハの製造におい
て、エピタキシャル薄膜層を成長する際には、基板を成
長温度と呼ばれる温度まで昇温し、基板表面に、Ｇａ、
Ａｓ、ドーパントと呼ばれる微量不純物を、液体、また
は気体状にして接触させる必要がある。基板上にエピタ
キシャル層が複数層積層されたエピタキシャルウェハ
は、表面をエッチング加工し、電極用の金属を蒸着し、
チップ状に加工することによって、電子デバイスとな
る。この電子デバイスは、電圧で入力された信号を増幅
させることを基本特性としている。衛星通信用等に使用
される電子デバイスは、特に高出力が要求されるととも
に、高電圧で動作することが要求される。そのため、高
耐圧特性のＧａＡｓ単結晶基板の必要性が大きくなって
いた。
うち、特にその上にエピタキシャル薄膜層を成長し、デ
バイス動作層を形成する基板を、「エピタキシャルウェ
ハ」と呼ぶ。このエピタキシャルウェハの製造におい
て、エピタキシャル薄膜層を成長する際には、基板を成
長温度と呼ばれる温度まで昇温し、基板表面に、Ｇａ、
Ａｓ、ドーパントと呼ばれる微量不純物を、液体、また
は気体状にして接触させる必要がある。基板上にエピタ
キシャル層が複数層積層されたエピタキシャルウェハ
は、表面をエッチング加工し、電極用の金属を蒸着し、
チップ状に加工することによって、電子デバイスとな
る。この電子デバイスは、電圧で入力された信号を増幅
させることを基本特性としている。衛星通信用等に使用
される電子デバイスは、特に高出力が要求されるととも
に、高電圧で動作することが要求される。そのため、高
耐圧特性のＧａＡｓ単結晶基板の必要性が大きくなって
いた。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
単結晶基板では、一般に、炭素濃度が低く、実際のエピ
タキシャル層の形成の際の昇温時の熱応力歪みに耐えき
れず、基板表面にスリップと呼ばれる段差が発生し、そ
の段差上にデバイスを作製しても、所望とするデバイス
特性を得ることができず、歩留まりを著しく低下させる
という問題があった。
単結晶基板では、一般に、炭素濃度が低く、実際のエピ
タキシャル層の形成の際の昇温時の熱応力歪みに耐えき
れず、基板表面にスリップと呼ばれる段差が発生し、そ
の段差上にデバイスを作製しても、所望とするデバイス
特性を得ることができず、歩留まりを著しく低下させる
という問題があった。
【０００９】また、基板の抵抗率が低く、エネルギーバ
ンド内にＥＬ２等の深い準位を多く持つため、デバイス
の耐圧特性が低いものしかできないという問題があっ
た。
ンド内にＥＬ２等の深い準位を多く持つため、デバイス
の耐圧特性が低いものしかできないという問題があっ
た。
【００１０】この発明の目的は、上述の問題点を解決
し、エピタキシャル層成長時のスリップの発生が抑制さ
れるとともに、デバイスの耐圧特性の向上を可能にする
ことができる、ＧａＡｓ単結晶基板およびそれを用いた
エピタキシャルウェハを提供することにある。
し、エピタキシャル層成長時のスリップの発生が抑制さ
れるとともに、デバイスの耐圧特性の向上を可能にする
ことができる、ＧａＡｓ単結晶基板およびそれを用いた
エピタキシャルウェハを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、種々の実験を行なった結果、発明者らは、スリップ
の発生を防止し、デバイスの耐圧特性を向上させるため
には、硼素濃度を制御することが重要であることを見出
し、本願発明をなすに至った。すなわち、本願発明は、
以下に示すように、ＧａＡｓ単結晶基板において、特に
適切な硼素濃度を規定した点に特徴がある。
め、種々の実験を行なった結果、発明者らは、スリップ
の発生を防止し、デバイスの耐圧特性を向上させるため
には、硼素濃度を制御することが重要であることを見出
し、本願発明をなすに至った。すなわち、本願発明は、
以下に示すように、ＧａＡｓ単結晶基板において、特に
適切な硼素濃度を規定した点に特徴がある。
【００１２】請求項１の発明によるＧａＡｓ単結晶基板
は、面内の平均転位密度が２×１０ 4 ｃｍ-2以下であ
り、炭素濃度が２．５〜２０．０×１０15ｃｍ-3であ
り、硼素濃度が２．０〜２０．０×１０16ｃｍ-3であ
り、炭素および硼素以外の不純物濃度が１×１０17ｃｍ
-3以下であり、ＥＬ２濃度が５．０〜１０．０×１０15
ｃｍ -3であり、比抵抗が１．０〜５．０×１０8 Ω・ｃ
ｍであり、光弾性により測定される平均残留歪みが１．
０×１０-5以下であることを特徴としている。
は、面内の平均転位密度が２×１０ 4 ｃｍ-2以下であ
り、炭素濃度が２．５〜２０．０×１０15ｃｍ-3であ
り、硼素濃度が２．０〜２０．０×１０16ｃｍ-3であ
り、炭素および硼素以外の不純物濃度が１×１０17ｃｍ
-3以下であり、ＥＬ２濃度が５．０〜１０．０×１０15
ｃｍ -3であり、比抵抗が１．０〜５．０×１０8 Ω・ｃ
ｍであり、光弾性により測定される平均残留歪みが１．
０×１０-5以下であることを特徴としている。
【００１３】なお、炭素濃度、硼素濃度、ならびに炭素
および硼素以外の不純物濃度については、結晶成長時の
原料融液中の炭素濃度および硼素濃度を制御することに
より、それぞれ２．５〜２０．０×１０15ｃｍ-3、２．
０〜２０．０×１０16ｃｍ-3、および１×１０17ｃｍ-3
以下の値に制御することが可能である。
および硼素以外の不純物濃度については、結晶成長時の
原料融液中の炭素濃度および硼素濃度を制御することに
より、それぞれ２．５〜２０．０×１０15ｃｍ-3、２．
０〜２０．０×１０16ｃｍ-3、および１×１０17ｃｍ-3
以下の値に制御することが可能である。
【００１４】また、面内の平均転位密度、ＥＬ２濃度、
および比抵抗については、ＧａとＡｓの比率、および結
晶固化後の熱履歴を制御することにより、それぞれ２×
１０ 4 ｃｍ-2以下、５．０〜１０．０×１０15ｃｍ-3、
および１．０〜５．０×１０ 8 Ω・ｃｍの値に制御する
ことができる。
および比抵抗については、ＧａとＡｓの比率、および結
晶固化後の熱履歴を制御することにより、それぞれ２×
１０ 4 ｃｍ-2以下、５．０〜１０．０×１０15ｃｍ-3、
および１．０〜５．０×１０ 8 Ω・ｃｍの値に制御する
ことができる。
【００１５】さらに、光弾性により測定される平均残留
歪み（｜Ｓｒ−Ｓｔ｜）についても、固化後の熱履歴を
制御することにより、１．０×１０-5以下の値に抑える
ことができる。
歪み（｜Ｓｒ−Ｓｔ｜）についても、固化後の熱履歴を
制御することにより、１．０×１０-5以下の値に抑える
ことができる。
【００１６】請求項２の発明によるＧａＡｓ単結晶基板
は、請求項１の発明の構成において、熱刺激電流法によ
り検出される深い準位（活性化エネルギー０．３１±
０．０５ｅＶ）が、１×１０15ｃｍ-3以上であることを
さらに特徴としている。
は、請求項１の発明の構成において、熱刺激電流法によ
り検出される深い準位（活性化エネルギー０．３１±
０．０５ｅＶ）が、１×１０15ｃｍ-3以上であることを
さらに特徴としている。
【００１７】なお、熱刺激電流法により検出される深い
準位（活性化エネルギー０．３１±０．０５ｅＶ）につ
いては、ＧａとＡｓの比率、および結晶固化後の熱履歴
を制御することにより、１×１０15ｃｍ-3以上の値に制
御することができる。
準位（活性化エネルギー０．３１±０．０５ｅＶ）につ
いては、ＧａとＡｓの比率、および結晶固化後の熱履歴
を制御することにより、１×１０15ｃｍ-3以上の値に制
御することができる。
【００１８】このように、原料融液中の不純物の濃度、
および固化後の熱履歴を制御することにより、請求項１
および請求項２の発明の特性を満たすＧａＡｓ単結晶基
板を作製することができる。
および固化後の熱履歴を制御することにより、請求項１
および請求項２の発明の特性を満たすＧａＡｓ単結晶基
板を作製することができる。
【００１９】請求項３の発明によるエピタキシャルウェ
ハは、請求項１または請求項２記載のＧａＡｓ単結晶基
板上に、厚さが０．１μｍ以上の薄膜がエピタキシャル
成長されてなることを特徴としている。
ハは、請求項１または請求項２記載のＧａＡｓ単結晶基
板上に、厚さが０．１μｍ以上の薄膜がエピタキシャル
成長されてなることを特徴としている。
【００２０】
【実施例】ＶＢ法により、直径１００ｍｍ、直胴部長さ
１００ｍｍのＧａＡｓ単結晶を育成した。
１００ｍｍのＧａＡｓ単結晶を育成した。
【００２１】ＧａＡｓ原料以外に、炭素および硼素の添
加量をｐｐｍオーダで種々に変更して投入し、ＧａＡｓ
原料とともに融解後、温度勾配２〜１０℃／ｃｍの熱環
境の中で結晶成長を行なった。結晶成長後、１０〜１０
０℃／時間の速度で冷却した。その後、熱処理炉にて、
結晶の熱処理を１００〜１０００℃の範囲で行なった。
加量をｐｐｍオーダで種々に変更して投入し、ＧａＡｓ
原料とともに融解後、温度勾配２〜１０℃／ｃｍの熱環
境の中で結晶成長を行なった。結晶成長後、１０〜１０
０℃／時間の速度で冷却した。その後、熱処理炉にて、
結晶の熱処理を１００〜１０００℃の範囲で行なった。
【００２２】このようにして得られた結晶の特性を、表
１〜表３に示す。なお、炭素濃度とＥＬ２濃度は、特定
波長の光吸収により濃度を計算した。炭素以外の不純物
濃度については、グロー放電質量分析（ＧＤＭＳ）、比
抵抗についてはホール測定、残留歪みについては赤外光
を用いた光弾性評価、深い準位については熱刺激電流法
により評価を行なった。
１〜表３に示す。なお、炭素濃度とＥＬ２濃度は、特定
波長の光吸収により濃度を計算した。炭素以外の不純物
濃度については、グロー放電質量分析（ＧＤＭＳ）、比
抵抗についてはホール測定、残留歪みについては赤外光
を用いた光弾性評価、深い準位については熱刺激電流法
により評価を行なった。
【００２３】熱刺激電流法では、暗中にて８０Ｋまで冷
却した試料に、波長８３０ｎｍの単色光を光電流が定常
状態に達するまで照射し、その後、再び暗中にて昇温し
ながら電気信号を捉えた。キャリア濃度、ライフタイム
の温度依存性を光伝導利得係数の温度依存性にて正規化
し、活性化エネルギー０．３１ｅＶの準位濃度を求め
た。
却した試料に、波長８３０ｎｍの単色光を光電流が定常
状態に達するまで照射し、その後、再び暗中にて昇温し
ながら電気信号を捉えた。キャリア濃度、ライフタイム
の温度依存性を光伝導利得係数の温度依存性にて正規化
し、活性化エネルギー０．３１ｅＶの準位濃度を求め
た。
【００２４】図１は、熱処理後の熱刺激電流スペクトル
を示す図である。横軸は温度（Ｋ）を示し、縦軸は熱刺
激電流（Ａ）を示している。図１を参照して、この場
合、０．３１ｅＶの準位の濃度は、３．８×１０14ｃｍ
-3となる。
を示す図である。横軸は温度（Ｋ）を示し、縦軸は熱刺
激電流（Ａ）を示している。図１を参照して、この場
合、０．３１ｅＶの準位の濃度は、３．８×１０14ｃｍ
-3となる。
【００２５】スリップ本数については、ＭＢＥ炉を用い
て、昇温温度１００℃／時間で６００℃まで昇温し、厚
さ１μｍのＧａＡｓ層をエピタキシャル成長した。成長
後、同じ速度で降温し、取出した基板の表面の段差を測
定し、基板１枚当りのスリップ本数を測定した。
て、昇温温度１００℃／時間で６００℃まで昇温し、厚
さ１μｍのＧａＡｓ層をエピタキシャル成長した。成長
後、同じ速度で降温し、取出した基板の表面の段差を測
定し、基板１枚当りのスリップ本数を測定した。
【００２６】ブレークダウン電圧（Ｖｂｄ）について
は、図２に示す構造のＦＥＴを、ＭＢＥ法にて結晶成長
した後デバイス加工を行なって作製し、ゲート、ドレイ
ン間の逆バイアス状態で電流が流れ出す電圧を測定し
た。
は、図２に示す構造のＦＥＴを、ＭＢＥ法にて結晶成長
した後デバイス加工を行なって作製し、ゲート、ドレイ
ン間の逆バイアス状態で電流が流れ出す電圧を測定し
た。
【００２７】
【表１】
【００２８】
【表２】
【００２９】
【表３】
【００３０】表１〜表３を参照して、サンプル１〜１２
は本願請求項１の発明の特性を満たすＧａＡｓ単結晶基
板であり、特に、サンプル１〜９は、本願請求項２の発
明の特徴をも満たすＧａＡｓ単結晶基板である。これら
は、サンプル１０〜１２と比較して、一般にＶｂｄの値
が高く、デバイス作製時の耐圧特性がより向上している
ことがわかる。
は本願請求項１の発明の特性を満たすＧａＡｓ単結晶基
板であり、特に、サンプル１〜９は、本願請求項２の発
明の特徴をも満たすＧａＡｓ単結晶基板である。これら
は、サンプル１０〜１２と比較して、一般にＶｂｄの値
が高く、デバイス作製時の耐圧特性がより向上している
ことがわかる。
【００３１】一方、サンプル１３〜サンプル２１は、比
較例のＧａＡｓ単結晶基板である。すなわち、サンプル
１３は、炭素濃度、硼素濃度、比抵抗の値が本発明で規
定する範囲からずれている。また、サンプル１４は、Ｅ
Ｌ２濃度、および０．３１ｅＶ準位濃度が本願発明で規
定する範囲からずれている。また、サンプル１５は、硼
素濃度の値が本願発明で規定する範囲からずれている。
また、サンプル１６は、転位密度、炭素濃度、硼素濃
度、ＥＬ２濃度、比抵抗、平均残留歪み、および０．３
１ｅＶ準位濃度の値が本願発明で規定する範囲からずれ
ている。また、サンプル１７は、硼素濃度、および比抵
抗の値が本願発明で規定する範囲からずれている。ま
た、サンプル１８〜２１は、硼素濃度の値が本願発明で
規定する範囲からずれている。
較例のＧａＡｓ単結晶基板である。すなわち、サンプル
１３は、炭素濃度、硼素濃度、比抵抗の値が本発明で規
定する範囲からずれている。また、サンプル１４は、Ｅ
Ｌ２濃度、および０．３１ｅＶ準位濃度が本願発明で規
定する範囲からずれている。また、サンプル１５は、硼
素濃度の値が本願発明で規定する範囲からずれている。
また、サンプル１６は、転位密度、炭素濃度、硼素濃
度、ＥＬ２濃度、比抵抗、平均残留歪み、および０．３
１ｅＶ準位濃度の値が本願発明で規定する範囲からずれ
ている。また、サンプル１７は、硼素濃度、および比抵
抗の値が本願発明で規定する範囲からずれている。ま
た、サンプル１８〜２１は、硼素濃度の値が本願発明で
規定する範囲からずれている。
【００３２】これらの比較例のＧａＡｓ単結晶基板は、
一般にスリップ本数が多く、Ｖｂｄの値が小さくなって
いることがわかる。
一般にスリップ本数が多く、Ｖｂｄの値が小さくなって
いることがわかる。
【００３３】
【発明の効果】以上説明したように、本願請求項１の発
明によるＧａＡｓ単結晶基板をエピタキシャルウェハ用
の基板として用いると、炭素および硼素の不純物濃度の
影響、ならびに熱履歴制御により転位密度および残留歪
みが少なくなるという特性により、昇温時のスリップの
発生を抑えることができる。その結果、デバイスの歩留
まりが著しく向上する。
明によるＧａＡｓ単結晶基板をエピタキシャルウェハ用
の基板として用いると、炭素および硼素の不純物濃度の
影響、ならびに熱履歴制御により転位密度および残留歪
みが少なくなるという特性により、昇温時のスリップの
発生を抑えることができる。その結果、デバイスの歩留
まりが著しく向上する。
【００３４】また、ＥＬ２濃度を低く抑え、硼素濃度を
高くすることにより、高抵抗を実現することができる。
その結果、デバイス作製時の耐圧特性が向上する。
高くすることにより、高抵抗を実現することができる。
その結果、デバイス作製時の耐圧特性が向上する。
【００３５】さらに、本願請求項２の発明によるＧａＡ
ｓ単結晶基板をエピタキシャルウェハ用の基板として用
いると、熱刺激電流法により検出される深い準位（活性
化エネルギー０．３１±０．０５ｅＶ）が高いという特
性により、さらに高抵抗が実現できる。その結果、デバ
イス作製時の耐圧特性がさらに向上する。
ｓ単結晶基板をエピタキシャルウェハ用の基板として用
いると、熱刺激電流法により検出される深い準位（活性
化エネルギー０．３１±０．０５ｅＶ）が高いという特
性により、さらに高抵抗が実現できる。その結果、デバ
イス作製時の耐圧特性がさらに向上する。
【図１】熱処理後の熱刺激電流スペクトルを示す図であ
る。
る。
【図２】実施例において作製したＦＥＴの構造を示す断
面図である。
面図である。
フロントページの続き (56)参考文献 Ｔ．Ｋｗａｓｅ ｅｔ ａｌ．，”Ｌ ｏｗ−ｄｉｓｌｏｃａｔｉｏｎ−ｄｅｎ ｓｉｔｙ ａｎｄ Ｌｏｗ−ｒｅｓｉｄ ｕａｌ−ｓｔｒａｉｎ Ｓｅｍｉ−ｉｎ ｓｕｌａｔｉｎｇ ＧａＡｓ Ｇｒｏｗ ｎ ｂｙ Ｖｅｒｔｉｃａｌ Ｂｏａｔ Ｍｅｔｈｏｄ，”Ｐｒｏｃｅｅｄｉｎ ｇｓ ｏｆ ｔｈｅ ９ｔｈ Ｃｏｎｆ ｅｒｅｎｃｅ ｏｎ Ｓｅｍｉｃｏｎｄ ｕｃｔｉｎｇ ａｎｄ Ｉｎｓｕｌａｔ ｉｎｇ Ｍａｔｅｒｉａｌｓ，Ｔｏｕｌ ｏｕｓｅ，Ｆｒａｎｃｅ，1996，ｐｐ. 275−278 Ｓ．Ｏｋｕｂｏ ｅｔ ａｌ．，”Ｉ ｎｆｌｕｅｎｃｅ ｏｆ Ｂｏｒｏｎ ｉｎ Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ＧａＡｓ Ｃｒｙｓｔａｌｓ ｏｎ Ｔｈｅｉｒ Ｅｌｅｃｔｒｉｃａｌ Ａ ｃｔｉｖａｔｉｏｎ ｂｙ Ｓｉ−Ｉｏ ｎ Ｉｍｐｌａｎｔａｔｉｏｎ，”Ｊａ ｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｐａ ｒｔ．１，Ｖｏｌ．32，Ｎｏ．５Ａ，Ｍ ａｙ 1993，ｐｐ．1898−1901 Ｍ．Ｂａｕｍｇａｒｔｎｅｒ ｅｔ ａｌ．，”Ｉｎｆｌｕｅｎｃｅ ｏｆ ｒｅｓｉｄｕａｌ ｉｍｐｕｒｉｔｉｅ ｓ ｏｎ ｔｈｅ ｅｌｅｃｔｒｉｃａ ｌ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ａ ｎｎｅａｌｉｎｇ ｂｅｈａｖｉｏｕｒ ｏｆ ｓ．ｉ．ＧａＡｓ，”Ｉｎｓｔ ｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ Ｃ ｏｎｆｅｒｅｎｃｅ Ｓｅｒｉｅｓ，Ｎ ｏ．91，Ｃｈａｐｔｅｒ ２，1988，ｐ ｐ．97−100 Ｍ．Ｓｅｉｆｅｒｔ ｅｔ ａ ｌ．，”Ｓｔｕｄｉｅｓ ｏｎ ｃｏｒ ｒｅｌａｔｉｏｎ ｂｅｔｗｅｅｎ ｔ ｈｅ ｑｕａｌｉｔｙ ｏｆ ＧａＡｓ ＬＥＣ ｃｒｙｓｔａｌｓ ａｎｄ ｔｈｅ ｉｎｅｒｔ ｇａｓ ｐｒｅｓ ｓｕｒｅ，”Ｊｏｕｒｎａｌ ｏｆ Ｃ ｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏｌ. 158，1996，ｐｐ．409−417 (58)調査した分野(Int.Cl.6，ＤＢ名) C30B 1/00 - 35/00 ＣＡ（ＳＴＮ)
Claims (3)
- 【請求項１】 ＧａＡｓ単結晶基板であって、 面内の平均転位密度が２×１０4 ｃｍ-2以下であり、 炭素濃度が２．５〜２０．０×１０15ｃｍ-3であり、 硼素濃度が２．０〜２０．０×１０16ｃｍ-3であり、 炭素および硼素以外の不純物濃度が１×１０17ｃｍ-3以
下であり、 ＥＬ２濃度が５．０〜１０．０×１０15ｃｍ-3であり、 比抵抗が１．０〜５．０×１０8 Ω・ｃｍであり、 光弾性により測定される平均残留歪みが１．０×１０-5
以下であることを特徴とする、ＧａＡｓ単結晶基板。 - 【請求項２】 熱刺激電流法により検出される深い準位
（活性化エネルギー０．３１±０．０５ｅＶ）が１×１
０15ｃｍ-3以上であることをさらに特徴とする、請求項
１記載のＧａＡｓ単結晶基板。 - 【請求項３】 請求項１または請求項２記載のＧａＡｓ
単結晶基板上に、厚さが０．１μｍ以上の薄膜がエピタ
キシャル成長されてなる、エピタキシャルウェハ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273097A JP2967780B1 (ja) | 1998-09-28 | 1998-09-28 | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ |
| CA002275088A CA2275088C (en) | 1998-09-28 | 1999-06-15 | Gaas single crystal substrate and epitaxial wafer using the same |
| US09/334,215 US6180269B1 (en) | 1998-09-28 | 1999-06-16 | GaAs single crystal substrate and epitaxial wafer using the same |
| EP99113143A EP0990717B1 (en) | 1998-09-28 | 1999-07-07 | GaAs single crystal substrate and epitaxial wafer using the same |
| DE69906209T DE69906209T2 (de) | 1998-09-28 | 1999-07-07 | GaAs-Einkristallinesubstrat und Epitaxialescheibe, die dieses Substrat verwendet |
| CN2008101694086A CN101451265B (zh) | 1998-09-28 | 1999-08-18 | 砷化镓单晶衬底及制造砷化镓单晶的方法 |
| CN991179250A CN1249368B (zh) | 1998-09-28 | 1999-08-18 | 砷化镓单晶衬底及使用该衬底的外延晶片 |
| TW088116112A TW473563B (en) | 1998-09-28 | 1999-09-17 | GaAs single crystal substrate and epitaxial wafer using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273097A JP2967780B1 (ja) | 1998-09-28 | 1998-09-28 | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2967780B1 true JP2967780B1 (ja) | 1999-10-25 |
| JP2000103699A JP2000103699A (ja) | 2000-04-11 |
Family
ID=17523106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10273097A Expired - Lifetime JP2967780B1 (ja) | 1998-09-28 | 1998-09-28 | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6180269B1 (ja) |
| EP (1) | EP0990717B1 (ja) |
| JP (1) | JP2967780B1 (ja) |
| CN (2) | CN101451265B (ja) |
| CA (1) | CA2275088C (ja) |
| DE (1) | DE69906209T2 (ja) |
| TW (1) | TW473563B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8906158B2 (en) | 2004-08-24 | 2014-12-09 | Sumitomo Chemical Company, Limited | Method for producing compound semiconductor epitaxial substrate having PN junction |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4843929B2 (ja) * | 2004-10-21 | 2011-12-21 | 住友電気工業株式会社 | ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板 |
| DE102005030851A1 (de) * | 2005-07-01 | 2007-01-04 | Freiberger Compound Materials Gmbh | Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer |
| EP1739213B1 (de) * | 2005-07-01 | 2011-04-13 | Freiberger Compound Materials GmbH | Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer |
| US8736003B2 (en) * | 2009-12-18 | 2014-05-27 | Allegro Microsystems, Llc | Integrated hybrid hall effect transducer |
| JP2011219362A (ja) * | 2011-07-25 | 2011-11-04 | Sumitomo Electric Ind Ltd | ＧａＡｓ結晶基板 |
| JP6110886B2 (ja) * | 2014-06-17 | 2017-04-05 | 旭化成エレクトロニクス株式会社 | ホールセンサ |
| CN107195772B (zh) * | 2014-06-17 | 2019-06-25 | 旭化成微电子株式会社 | 霍尔传感器 |
| WO2019008663A1 (ja) * | 2017-07-04 | 2019-01-10 | 住友電気工業株式会社 | ヒ化ガリウム結晶体およびヒ化ガリウム結晶基板 |
| JPWO2019053856A1 (ja) * | 2017-09-14 | 2019-11-07 | 住友電気工業株式会社 | ヒ化ガリウム系化合物半導体結晶およびウエハ群 |
| CN111032930B (zh) * | 2017-09-21 | 2024-01-02 | 住友电气工业株式会社 | 半绝缘性砷化镓晶体基板 |
| JP6900967B2 (ja) * | 2017-09-21 | 2021-07-14 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
| CN111263833B (zh) * | 2018-02-23 | 2020-10-16 | 住友电气工业株式会社 | 磷化铟晶体基板 |
| WO2019163081A1 (ja) * | 2018-02-23 | 2019-08-29 | 住友電気工業株式会社 | ヒ化ガリウム結晶基板 |
| JP6737405B2 (ja) * | 2018-08-07 | 2020-08-05 | 住友電気工業株式会社 | ヒ化ガリウム単結晶体およびヒ化ガリウム単結晶基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137899A (ja) * | 1983-12-23 | 1985-07-22 | Sumitomo Electric Ind Ltd | 砒化ガリウム単結晶とその製造方法 |
| JPS6454724A (en) | 1987-08-26 | 1989-03-02 | Hitachi Cable | Semi-insulating gaas single crystal wafer |
| US5229637A (en) | 1988-03-14 | 1993-07-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| GB2225162B (en) * | 1988-07-02 | 1992-02-26 | Univ Liverpool | Method of activation of superconductors and devices produced thereby |
| JPH0238400A (ja) | 1988-07-28 | 1990-02-07 | Sumitomo Metal Mining Co Ltd | 半絶縁性ＧａＡｓ単結晶およびその製造方法 |
| JPH08102563A (ja) * | 1994-08-02 | 1996-04-16 | Toshiba Corp | 半導体ホール素子 |
| JP3201305B2 (ja) | 1996-04-26 | 2001-08-20 | 住友電気工業株式会社 | Ｉｉｉ−ｖ族化合物半導体結晶の製造方法 |
| JP4135239B2 (ja) | 1997-12-26 | 2008-08-20 | 住友電気工業株式会社 | 半導体結晶およびその製造方法ならびに製造装置 |
-
1998
- 1998-09-28 JP JP10273097A patent/JP2967780B1/ja not_active Expired - Lifetime
-
1999
- 1999-06-15 CA CA002275088A patent/CA2275088C/en not_active Expired - Fee Related
- 1999-06-16 US US09/334,215 patent/US6180269B1/en not_active Expired - Lifetime
- 1999-07-07 EP EP99113143A patent/EP0990717B1/en not_active Expired - Lifetime
- 1999-07-07 DE DE69906209T patent/DE69906209T2/de not_active Expired - Lifetime
- 1999-08-18 CN CN2008101694086A patent/CN101451265B/zh not_active Expired - Lifetime
- 1999-08-18 CN CN991179250A patent/CN1249368B/zh not_active Expired - Fee Related
- 1999-09-17 TW TW088116112A patent/TW473563B/zh not_active IP Right Cessation
Non-Patent Citations (4)
| Title |
|---|
| Ｍ．Ｂａｕｍｇａｒｔｎｅｒ ｅｔ ａｌ．，"Ｉｎｆｌｕｅｎｃｅ ｏｆ ｒｅｓｉｄｕａｌ ｉｍｐｕｒｉｔｉｅｓ ｏｎ ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ａｎｎｅａｌｉｎｇ ｂｅｈａｖｉｏｕｒ ｏｆ ｓ．ｉ．ＧａＡｓ，"Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ Ｓｅｒｉｅｓ，Ｎｏ．９１，Ｃｈａｐｔｅｒ ２，１９８８，ｐｐ．９７−１００ |
| Ｍ．Ｓｅｉｆｅｒｔ ｅｔ ａｌ．，"Ｓｔｕｄｉｅｓ ｏｎ ｃｏｒｒｅｌａｔｉｏｎ ｂｅｔｗｅｅｎ ｔｈｅ ｑｕａｌｉｔｙ ｏｆ ＧａＡｓ ＬＥＣ ｃｒｙｓｔａｌｓ ａｎｄ ｔｈｅ ｉｎｅｒｔ ｇａｓ ｐｒｅｓｓｕｒｅ，"Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏｌ．１５８，１９９６，ｐｐ．４０９−４１７ |
| Ｓ．Ｏｋｕｂｏ ｅｔ ａｌ．，"Ｉｎｆｌｕｅｎｃｅ ｏｆ Ｂｏｒｏｎ ｉｎ Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ＧａＡｓ Ｃｒｙｓｔａｌｓ ｏｎ Ｔｈｅｉｒ Ｅｌｅｃｔｒｉｃａｌ Ａｃｔｉｖａｔｉｏｎ ｂｙ Ｓｉ−Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｐａｒｔ．１，Ｖｏｌ．３２，Ｎｏ．５Ａ，Ｍａｙ １９９３，ｐｐ．１８９８−１９０１ |
| Ｔ．Ｋｗａｓｅ ｅｔ ａｌ．，"Ｌｏｗ−ｄｉｓｌｏｃａｔｉｏｎ−ｄｅｎｓｉｔｙ ａｎｄ Ｌｏｗ−ｒｅｓｉｄｕａｌ−ｓｔｒａｉｎ Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ＧａＡｓ Ｇｒｏｗｎ ｂｙ Ｖｅｒｔｉｃａｌ Ｂｏａｔ Ｍｅｔｈｏｄ，"Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ９ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ ａｎｄ Ｉｎｓｕｌａｔｉｎｇ Ｍａｔｅｒｉａｌｓ，Ｔｏｕｌｏｕｓｅ，Ｆｒａｎｃｅ，１９９６，ｐｐ．２７５−２７８ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8906158B2 (en) | 2004-08-24 | 2014-12-09 | Sumitomo Chemical Company, Limited | Method for producing compound semiconductor epitaxial substrate having PN junction |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69906209D1 (de) | 2003-04-30 |
| CN101451265A (zh) | 2009-06-10 |
| DE69906209T2 (de) | 2003-09-25 |
| US6180269B1 (en) | 2001-01-30 |
| CN1249368A (zh) | 2000-04-05 |
| CA2275088C (en) | 2002-08-27 |
| CN101451265B (zh) | 2013-03-27 |
| JP2000103699A (ja) | 2000-04-11 |
| EP0990717A1 (en) | 2000-04-05 |
| CN1249368B (zh) | 2011-08-17 |
| TW473563B (en) | 2002-01-21 |
| CA2275088A1 (en) | 2000-03-28 |
| EP0990717B1 (en) | 2003-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967780B1 (ja) | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ | |
| US9200381B2 (en) | Producing high quality bulk silicon carbide single crystal by managing thermal stresses at a seed interface | |
| US4158851A (en) | Semi-insulating gallium arsenide single crystal | |
| US5173127A (en) | Semi-insulating inp single crystals, semiconductor devices having substrates of the crystals and processes for producing the same | |
| JPH0750692B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2505222B2 (ja) | 半絶縁体ＧａＡｓ基板の製造方法 | |
| JP4843929B2 (ja) | ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板 | |
| JPH0474320B2 (ja) | ||
| JPH0380199A (ja) | ｐ型ＧａＡｓ単結晶基板およびその製造方法並びにそれを用いた半導体装置 | |
| US5254507A (en) | Semi-insulating InP single crystals, semiconductor devices having substrates of the crystals and processes for producing the same | |
| Thomas et al. | Large diameter, undoped semi-insulating GaAs for high mobility direct ion implanted FET technology | |
| JPH03252398A (ja) | 半絶縁性ＧａＡｓ基板の製造方法 | |
| JPH0476355B2 (ja) | ||
| JPH06318545A (ja) | 化合物半導体ウェハ | |
| JP2516641B2 (ja) | 無機化合物単結晶基板のアニ―ル方法 | |
| JPH06140412A (ja) | 高抵抗リン化ガリウム単結晶基板の製造方法 | |
| JPH05160225A (ja) | 単結晶半導体基板 | |
| JPS6270300A (ja) | 半絶縁性ＧａＡｓ単結晶 | |
| JPH0637359B2 (ja) | 高熱安定リン化インジウム単結晶の成長方法 | |
| JPH05160226A (ja) | 単結晶半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |