[go: up one dir, main page]

JP4843929B2 - GaAs結晶の熱処理方法およびGaAs結晶基板 - Google Patents

GaAs結晶の熱処理方法およびGaAs結晶基板 Download PDF

Info

Publication number
JP4843929B2
JP4843929B2 JP2004306718A JP2004306718A JP4843929B2 JP 4843929 B2 JP4843929 B2 JP 4843929B2 JP 2004306718 A JP2004306718 A JP 2004306718A JP 2004306718 A JP2004306718 A JP 2004306718A JP 4843929 B2 JP4843929 B2 JP 4843929B2
Authority
JP
Japan
Prior art keywords
gaas crystal
heat treatment
gaas
crystal
specific resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004306718A
Other languages
English (en)
Other versions
JP2006117464A (ja
Inventor
大介 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004306718A priority Critical patent/JP4843929B2/ja
Publication of JP2006117464A publication Critical patent/JP2006117464A/ja
Application granted granted Critical
Publication of JP4843929B2 publication Critical patent/JP4843929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、各種電子素子の基板などに用いられるGaAs結晶の熱処理方法およびその熱処理方法により得られたGaAs結晶基板に関する。
半絶縁性GaAs結晶は、高速動作および低消費電力を必要とする電子デバイス用の基板材料として用いられている。かかるGaAs結晶の結晶面内における結晶特性のばらつきが大きいと、そのGaAs結晶を用いて作製された電子デバイスのデバイス特性のばらつきも大きくなり、電子デバイスの歩留まりが低下する。
このため、結晶特性のばらつきを低減させるために、結晶成長後のGaAs結晶インゴットまたはGaAs結晶ウエハに熱処理を行なうことが提案されている。現在までに、炭素濃度が0.5×1015cm-3〜2.5×1015cm-3で、1.5×107Ω・cm程度の比抵抗を有するGaAs結晶について、所定の条件の熱処理を行なうことにより、比抵抗の面内分布のばらつきを10%未満とすることが提案されている(たとえば、特許文献1参照)。
しかしながら、電子デバイスにおいてより高速動作化、低消費電力化が求められ、半絶縁性GaAs結晶にもより高い比抵抗が求められている。GaAs結晶の比抵抗を高くするほど、GaAs結晶中のキャリア濃度は低くなるため、GaAs結晶内における比抵抗のばらつき、キャリアの移動度のばらつきなどが大きくなる。
特に、比抵抗が従来よりも1桁以上高い1×108Ω・cm〜8×108Ω・cmのような半導体領域から絶縁体領域に位置する半絶縁性GaAs結晶において、比抵抗のばらつきおよびキャリア移動度のばらつきを低減する方法については、今まで知られていなかった。
特開平11−268997号公報
上記状況に鑑みて、本発明は、比抵抗が1×108Ω・cm〜8×108Ω・cmのような高い比抵抗を有するGaAs結晶の結晶主面に平行な面内における比抵抗値および/またはキャリア移動度のばらつきを低減するために、このGaAs結晶を熱処理する方法およびこの熱処理によって得られるGaAs結晶基板を提供することを目的とする。
上記目的を達成するため、本発明は、縦型ブリッジマン法および縦型温度傾斜法のいずれかにより成長させた、比抵抗が1×108Ω・cm〜8×108Ω・cmかつ炭素濃度が5×1015cm-3〜1×1016cm-3のGaAs結晶を、800℃〜1000℃で10時間〜50時間熱処理することにより、結晶主面に平行な面内における比抵抗のばらつきが10%未満となるGaAs結晶の熱処理方法である。ここで、比抵抗のばらつきとは、比抵抗の平均値に対する標準偏差の百分率(100×標準偏差/平均値)をいう。
本GaAs結晶の熱処理方法において、熱処理の時間を20時間〜50時間とすることができる。また、縦型ブリッジマン法および縦型温度傾斜法のいずれかにおけるGaAs結晶の成長条件は、融液側の温度勾配を1〜2℃/cmとし、結晶側の温度勾配を5〜6℃/cmとすることができる。また、熱処理を不活性ガス雰囲気下または減圧雰囲気下で行なうことができる。また、GaAs結晶は、本熱処理を行なうことにより、結晶主面に平行な面内におけるキャリア移動度のばらつきを10%未満とすることができる。ここで、キャリア移動度のばらつきとは、キャリア移動度の平均値に対する標準偏差の百分率(100×標準偏差/平均値)をいう。
また、本発明は、上記いずれかのGaAs結晶の熱処理方法により熱処理されて得られたGaAs結晶基板である。
上記のように、本発明によれば、比抵抗が1×108Ω・cm〜8×108Ω・cmのような高い比抵抗を有するGaAs結晶であっても、結晶主面に平行な面内における比抵抗値および/またはキャリア移動度のばらつきを低減することができる。
本発明にかかるGaAs結晶の熱処理方法は、比抵抗が1×108Ω・cm〜8×108Ω・cmのGaAs結晶を800℃〜1000℃で、10時間〜50時間熱処理する方法である。かかる条件の熱処理を施すことにより、比抵抗の高いGaAs結晶の結晶主面に平行な面内における比抵抗および/またはキャリア移動度のばらつきを低減することができる。
ここで、比抵抗が1×108Ω・cm〜8×108Ω・cmのGaAs結晶は、その製造方法には特に制限はないが、以下の方法により得ることができる。たとえば、特開平10−36197号公報にも開示されているように、縦型ブリッジマン法(Vertical Bridgman method;以下、VB法という)、縦型温度傾斜法(Vertical Gradient Freeze method;以下、VGF法という)などの結晶成長方法において、結晶成長容器内に種結晶、GaAs原料および封止剤としての酸化ホウ素とともにドーパント原料として所定量のカーボンを収納し、炭素原子を含むGaAs融液を種結晶に接触させて形成し、このGaAs融液から種結晶上に炭素原子をドーパントとして含むGaAs結晶を成長させる。
ここで、炭素原子はアクセプターキャリアとして働き、GaAs結晶内のドナーキャリア濃度(たとえば、EL2濃度)を低減するため、炭素原子をドーピングすることによりGaAs結晶の比抵抗を高めることができる。上記方法においては、ドーパント原料としてカーボンをGaAs原料に添加することによって、多量の炭素原子をGaAs結晶にドーピングすることができ、1×108Ω・cm〜8×108Ω・cmの高い比抵抗を有するGaAs結晶の製造が可能となる。
上記のようにして得られた比抵抗が1×108Ω・cm〜8×108Ω・cmのGaAs結晶を、800℃〜1000℃で、10時間〜50時間熱処理する。熱処理温度が800℃未満であると比抵抗のばらつきの低減は小さく、処理温度が1000℃を超えるとEL2濃度などのドナーキャリア濃度が変動する。また、処理時間が10時間未満であると比抵抗のばらつきの低減は小さく、処理時間が50時間を超えても比抵抗のばらつきの低減は進まない。
本発明にかかるGaAs結晶の熱処理方法において、熱処理を行なう雰囲気には特に制限はないが、不活性ガス雰囲気下または減圧雰囲気下で行なうことが好ましい。不活性ガス雰囲気下または減圧雰囲気下で行なうことにより、GaAs結晶の酸化劣化を低減することができる。ここで、不活性ガス雰囲気下における不活性ガスは、GaAs結晶と反応しないガスであれば特に制限はないが、N2ガス、Arガスなどが好ましく用いられる。また、減圧雰囲気下における減圧度は、特に制限はないが、102Pa〜104Paが好ましく用いられる。
本発明にかかるGaAs結晶の熱処理の用いられるGaAs結晶は、その炭素濃度が5×1015cm-3〜1×1016cm-3であることが好ましい。GaAs結晶に炭素原子をドーピングして、GaAs結晶の炭素濃度を5×1015cm-3〜1×1016cm-3とすることにより、容易にGaAs結晶の比抵抗を1×108Ω・cm〜8×108Ω・cmとすることができる。また、このときGaAs結晶のEL2濃度は、1.0×1016cm-3〜1.5×1016cm-3となる。
本発明にかかる熱処理を行なうことにより、熱処理後のGaAs結晶の結晶主面に平行な面内における比抵抗のばらつきは10%未満となる。ここで、GaAs結晶の結晶主面とは、結晶における最大面をいい、基板または電子デバイスに用いられる際の基板の主面または電子デバイスの主面となる。
また、本発明にかかる熱処理を行なうことにより、熱処理後のGaAs結晶の結晶主面に平行な面内におけるキャリア移動度のばらつきは10%未満となる。ここで、キャリア移動度μは、GaAs結晶の主面に垂直の方向に電界Eをかけたときのキャリア速度Vとすると、μ=V/E(単位:cm2・V-1・sec-1)で与えられる。ここで、キャリアとは電気伝導に関わる電子および正孔をいう。
本発明に用いられるGaAs結晶においては、比抵抗とキャリア移動度とには大きな相関関係があって、比抵抗が1×108Ω・cm〜8×108Ω・cmのとき、キャリア移動度は1×103cm2・V-1・sec-1〜7×103cm2・V-1・sec-1となる。また、本発明にかかる熱処理によって、比抵抗のばらつきが低減するとともに、キャリア移動度のばらつきも低減する。
上記のように、本発明にかかるGaAs結晶の熱処理により、比抵抗のばらつきおよびキャリア移動度のばらつきが低減したGaAs結晶基板が得られる。さらに、このGaAs結晶基板を用いた電子デバイスのデバイス特性のばらつきが低減し、電子デバイスの歩留まりが向上する。
また、上記GaAs結晶基板を電子デバイスの基板などの用いる場合には、結晶のひずみの除去などのためにRTA(Rapid Thermal Annealing)などの熱処理を行なう場合があり、GaAs結晶基板上に半導体層を形成させるためにMBE(Molecular Beam Epitaxy)法、MOCVD(Metal Organic Chemical Vapor Deposition)法、VPE(Vapor Phase Epitaxy)法などを適用する場合がある。このような場合には、熱処理されたGaAs結晶が、その後のRTA、MBEなどにおいて、さらに熱処理されることになるが、本発明者は、RTA、MBEなどにおける熱処理温度および熱処理時間が、本発明にかかる熱処理の熱処理温度および熱処理時間に比べて低温度および短時間である限り、GaAs結晶の比抵抗およびキャリア移動度のばらつきは低く維持されることも確認した。
したがって、本発明にかかる熱処理を行なったGaAs結晶に対して、RTAを行なう場合は窒素雰囲気下で700℃〜900℃程度で1分間〜5分間程度の条件とすることが好ましく、MBEを行なう場合は減圧雰囲気下で500℃〜700℃程度で0.5時間〜2時間程度の条件とすることが好ましい。
以下の実施例および比較例に基づいて、本発明をさらに具体的に説明する。
(比較例1)
VB法により、以下のようにして比抵抗の高いGaAs結晶を作製した。すなわち、結晶成長容器として内径10.16cm(4インチ)×高さ20cmのpBN(pyrolytic boron nitride)製の坩堝を用いて、この坩堝に、GaAs種結晶と、GaAs多結晶体(GaAs結晶原料)と、カーボン(ドーパント原料)とを収納した。次に、1240℃以上に加熱して、GaAs、C(炭素原子)およびAsを含む融液を、GaAs種結晶に接触するように形成した。次に、この融液と結晶(GaAs種結晶または成長させるGaAs結晶)との界面における結晶成長温度を1238℃、融液側の温度勾配を1〜2℃/cm、結晶側の温度勾配を5〜6℃/cmとして、GaAs単結晶を成長させた。結晶成長時間100時間で、直径10.16cm(4インチ)×高さ20cmのGaAs結晶が得られた。
得られたGaAs結晶を厚さ600μmのGaAs結晶基板にスライスして、GaAs結晶の中央部のGaAs結晶基板の炭素原子濃度を荷電粒子放射化分析法により測定したところ8.0×1015cm-3であり、EL2濃度を赤外光吸収法により測定したところ8.9×1015cm-3であった。
また、得られたGaAs結晶基板の面内において10mmピッチでそれぞれの位置における比抵抗をホール測定法により測定することにより、結晶主面に平行な面内における比抵抗のばらつきを算出した。上記比抵抗は平均値が5.5×108Ω・cm、標準偏差が1.2×108Ω・cmであり、比抵抗のばらつきは22%であった。
また、得られたGaAs結晶基板の面内において10mmピッチでそれぞれの位置におけるキャリア移動度をホール測定法により測定することにより、結晶主面に平行な面内におけるキャリア移動度のばらつきを算出した。上記キャリア移動度は平均値が3.4×103cm2・V-1・sec-1、標準偏差が7.6×102cm2・V-1・sec-1であり、キャリア移動度のばらつきは23%であった。結果を表1にまとめた。
(実施例1)
比較例1で得られたGaAs結晶を、950℃で20時間の熱処理(本発明にかかる熱処理)を行なった。熱処理後のGaAs結晶を厚さ600μmのGaAs結晶基板にスライスして、GaAs結晶の中央部のGaAs結晶基板を取り出した。
得られたGaAs結晶基板の炭素原子濃度は8.0×1015cm-3であり、EL2濃度は1.2×1016cm-3であった。また、このGaAs結晶基板の面内において10mmピッチ毎の位置における比抵抗は、平均値が3.9×108Ω・cm、標準偏差が2.9×107Ω・cmであり、結晶基板主面内における比抵抗のばらつきは7%であった。また、このGaAs結晶基板の面内において10mmピッチ毎の位置におけるキャリア移動度は、平均値が4.6×103cm2・V-1・sec-1、標準偏差が1.7×102cm2・V-1・sec-1であり、結晶基板主面内におけるキャリア移動度のばらつきは4%であった。結果を表1にまとめた。
(比較例2)
比較例1で得られたGaAs結晶基板に、さらに、窒素雰囲気下、800℃、2分間の条件で、RTAを行なった。RTA後のGaAs結晶基板の炭素原子濃度は8.0×1015cm-3であり、EL2濃度は1.2×1016cm-3であった。また、このGaAs結晶基板の面内において10mmピッチ毎の位置における比抵抗は、平均値が4.4×108Ω・cm、標準偏差が7.1×107Ω・cmであり、結晶基板主面内における比抵抗のばらつきは16%であった。また、このGaAs結晶基板の面内において10mmピッチ毎の位置におけるキャリア移動度は、平均値が2.2×103cm2・V-1・sec-1、標準偏差が9.4×102cm2・V-1・sec-1であり、結晶基板主面内におけるキャリア移動度のばらつきは43%であった。結果を表1にまとめた。
(実施例2)
実施例1で得られたGaAs結晶基板に、さらに、窒素雰囲気下、800℃、2分間の条件で、RTAを行なった。RTA後のGaAs結晶基板の炭素原子濃度は8.0×1015cm-3であり、EL2濃度は1.2×1016cm-3であった。また、このGaAs結晶基板の面内において10mmピッチ毎の位置における比抵抗は、平均値が3.5×108Ω・cm、標準偏差が3.0×107Ω・cmであり、結晶基板主面内における比抵抗のばらつきは9%であった。また、このGaAs結晶基板の面内において10mmピッチ毎の位置におけるキャリア移動度は、平均値が3.6×103cm2・V-1・sec-1、標準偏差が1.7×102cm2・V-1・sec-1であり、結晶基板主面内におけるキャリア移動度のばらつきは5%であった。結果を表1にまとめた。
Figure 0004843929
表1において比較例1と実施例1とを対比すると、比抵抗の平均値が5.5×108Ω・cmのGaAs結晶に本発明にかかる熱処理を行なうことにより、GaAs結晶の結晶主面に平行な面内における比抵抗のばらつきは22%から7%に低減し、キャリア移動度のばらつきは23%から4%に低減した。このような比抵抗およびキャリア移動度のばらつき低減により、かかるGaAs結晶を基板として用いた電子デバイスのデバイス特性が著しく安定する。
また、比較例2と実施例2とを対比すると、本発明にかかる熱処理を行なわずにRTAを行なったGaAs結晶基板においては、比抵抗のばらつきが16%、キャリア移動度のばらつきが43%であったのに対し、本発明にかかる熱処理を行なった後にRTAを行なったGaAs結晶基板においては、比抵抗のばらつきが9%、キャリア移動度のばらつきが5%と、いずれもばらつきが低減した。
すなわち、実施例2に示すように、本発明をかかる熱処理を行なったGaAs結晶基板に、その熱処理温度よりも低い温度およびその熱処理時間よりも短い時間でRTAを行なっても、GaAs結晶基板の比抵抗およびキャリア移動度のばらつきは、本発明にかかる熱処理を行なわなかったGaAs結晶基板に比べて、低く維持された。同様に、本発明にかかる熱処理を行なったGaAs結晶基板に、その熱処理温度よりも低い温度およびその熱処理時間よりも短い時間でMBE成長と同一の熱履歴の熱処理を行なっても、GaAs結晶基板の比抵抗およびキャリア移動度のばらつきは、本発明にかかる熱処理を行なわなかったGaAs結晶基板に比べて、低く維持された。
なお、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (6)

  1. 縦型ブリッジマン法および縦型温度傾斜法のいずれかにより成長させた、比抵抗が1×108Ω・cm〜8×108Ω・cmかつ炭素濃度が5×1015cm-3〜1×1016cm-3のGaAs結晶を、800℃〜1000℃で10時間〜50時間熱処理することにより、
    結晶主面に平行な面内における比抵抗のばらつきが10%未満となるGaAs結晶の熱処理方法。
  2. 前記熱処理の時間が20時間〜50時間である請求項1に記載のGaAs結晶の熱処理方法。
  3. 前記縦型ブリッジマン法および前記縦型温度傾斜法のいずれかにおける前記GaAs結晶の成長条件は、融液側の温度勾配が1〜2℃/cmであり、結晶側の温度勾配が5〜6℃/cmである請求項1または請求項2に記載のGaAs結晶の熱処理方法。
  4. 前記熱処理は、不活性ガス雰囲気下または減圧雰囲気下で行なう請求項1から請求項3のいずれかに記載のGaAs結晶の熱処理方法。
  5. 前記熱処理後において、前記GaAs結晶の結晶主面に平行な面内におけるキャリア移動度のばらつきが、10%未満となる請求項1から請求項のいずれかに記載のGaAs結晶の熱処理方法。
  6. 請求項1から請求項のいずれかに記載のGaAs結晶の熱処理方法により熱処理されて得られたGaAs結晶基板。
JP2004306718A 2004-10-21 2004-10-21 GaAs結晶の熱処理方法およびGaAs結晶基板 Expired - Fee Related JP4843929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004306718A JP4843929B2 (ja) 2004-10-21 2004-10-21 GaAs結晶の熱処理方法およびGaAs結晶基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004306718A JP4843929B2 (ja) 2004-10-21 2004-10-21 GaAs結晶の熱処理方法およびGaAs結晶基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011161765A Division JP2011219362A (ja) 2011-07-25 2011-07-25 GaAs結晶基板

Publications (2)

Publication Number Publication Date
JP2006117464A JP2006117464A (ja) 2006-05-11
JP4843929B2 true JP4843929B2 (ja) 2011-12-21

Family

ID=36535716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306718A Expired - Fee Related JP4843929B2 (ja) 2004-10-21 2004-10-21 GaAs結晶の熱処理方法およびGaAs結晶基板

Country Status (1)

Country Link
JP (1) JP4843929B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5777479B2 (ja) 2011-10-14 2015-09-09 株式会社タムラ製作所 β−Ga2O3系基板の製造方法、及び結晶積層構造体の製造方法
EP3604633B1 (en) * 2017-09-21 2024-02-21 Sumitomo Electric Industries, Ltd. Semi-insulating gallium arsenide crystal substrate
JPWO2024171429A1 (ja) * 2023-02-17 2024-08-22

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472999A (en) * 1987-09-14 1989-03-17 Nippon Mining Co Heat treatment of compound semiconductor single crystal
JPH02239181A (ja) * 1989-03-10 1990-09-21 Sumitomo Metal Mining Co Ltd 結晶成長装置および方法
JPH0784360B2 (ja) * 1990-02-28 1995-09-13 住友金属鉱山株式会社 半絶縁性GaAs基板の製造方法
JPH0597596A (ja) * 1991-10-08 1993-04-20 Hitachi Cable Ltd GaAs結晶及びGaAsデバイス
JP2967780B1 (ja) * 1998-09-28 1999-10-25 住友電気工業株式会社 GaAs単結晶基板およびそれを用いたエピタキシャルウェハ
JP2004026584A (ja) * 2002-06-26 2004-01-29 Sumitomo Electric Ind Ltd GaAs単結晶製造方法及びGaAs単結晶

Also Published As

Publication number Publication date
JP2006117464A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
CN100527369C (zh) Igbt用硅晶片及其制备方法
KR101341471B1 (ko) 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼
JP6508050B2 (ja) 炭化珪素インゴットの製造方法、炭化珪素基板の製造方法、および半導体装置の製造方法
US10892334B2 (en) n-Type SiC single crystal substrate, method for producing same and SiC epitaxial wafer
CN101351580A (zh) 具有本征吸杂的砷和磷掺杂的硅晶片衬底
JP2010532584A5 (ja)
KR20100039291A (ko) 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
JP2967780B1 (ja) GaAs単結晶基板およびそれを用いたエピタキシャルウェハ
CN103173857A (zh) 硅单晶基底及其制造方法
JP4843929B2 (ja) GaAs結晶の熱処理方法およびGaAs結晶基板
CN114174569B (zh) 碳掺杂单晶硅晶圆及其制造方法
JP7264100B2 (ja) シリコン単結晶基板中のドナー濃度の制御方法
JP2011219362A (ja) GaAs結晶基板
WO2021060369A1 (ja) SiC基板、SiC基板の製造方法、SiC半導体装置およびSiC半導体装置の製造方法
CN115135816A (zh) 半导体硅晶片的制造方法
CN115135817A (zh) 半导体硅晶片的制造方法
Teramoto et al. Behavior of gold in cadmium telluride crystals
CN100440436C (zh) 气相生长方法
US7157354B2 (en) Method for gettering transition metal impurities in silicon crystal
KR102808350B1 (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP6333182B2 (ja) シリコンウェーハ及びその製造方法
JP2017197413A (ja) 化合物半導体基板およびその製造方法
Lin et al. Effects of heat treatment and plastic deformation on the photoelectronic properties of high‐resistivity GaAs: Cr
US20180277708A1 (en) Fabrication and use of large-grain templates for epitaxial deposition of semiconductor materials

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4843929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees