JP2962385B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2962385B2 JP2962385B2 JP5001040A JP104093A JP2962385B2 JP 2962385 B2 JP2962385 B2 JP 2962385B2 JP 5001040 A JP5001040 A JP 5001040A JP 104093 A JP104093 A JP 104093A JP 2962385 B2 JP2962385 B2 JP 2962385B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- sealing resin
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 title description 26
- 238000007789 sealing Methods 0.000 claims description 59
- 239000011347 resin Substances 0.000 claims description 54
- 229920005989 resin Polymers 0.000 claims description 54
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をフェイス
ダウンで回路基板に搭載し、樹脂封止する工程に特徴を
有する半導体装置の製造方法に関するものである。
ダウンで回路基板に搭載し、樹脂封止する工程に特徴を
有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来より半導体装置は、半導体素子の周
辺に設けられたアルミ電極からＡｕまたはＡｌの極細線
で一本ずつ順次回路基板の外部端子に接続し、また機械
的保護のためにパッケージング（樹脂封止）されたもの
を利用するのが主流である。通常、半導体素子のパッケ
ージングには、エポキシ樹脂をモールド成形したものが
用いられている。しかし、メモリー、マイクロコンピュ
ータ等の半導体素子と連結するＩｎｐｕｔ／Ｏｕｔｐｕ
ｔ（Ｉ／Ｏ）のある半導体素子では、機能数の増加とと
もに、チップサイズ、および電極端子数の増大に伴いパ
ッケージサイズも大きくなっている。しかしながら昨
今、小型化、軽量化、薄型化する電子機器においてはパ
ッケージサイズの増大は問題となっている。この問題を
解決する上で、従来より半導体素子の高密度実装性に優
れている方法の一手段として、半導体素子をフェイスダ
ウンにて搭載するフリップチップ実装工法がある。
辺に設けられたアルミ電極からＡｕまたはＡｌの極細線
で一本ずつ順次回路基板の外部端子に接続し、また機械
的保護のためにパッケージング（樹脂封止）されたもの
を利用するのが主流である。通常、半導体素子のパッケ
ージングには、エポキシ樹脂をモールド成形したものが
用いられている。しかし、メモリー、マイクロコンピュ
ータ等の半導体素子と連結するＩｎｐｕｔ／Ｏｕｔｐｕ
ｔ（Ｉ／Ｏ）のある半導体素子では、機能数の増加とと
もに、チップサイズ、および電極端子数の増大に伴いパ
ッケージサイズも大きくなっている。しかしながら昨
今、小型化、軽量化、薄型化する電子機器においてはパ
ッケージサイズの増大は問題となっている。この問題を
解決する上で、従来より半導体素子の高密度実装性に優
れている方法の一手段として、半導体素子をフェイスダ
ウンにて搭載するフリップチップ実装工法がある。
【０００３】従来の半導体装置の製造方法として、前記
フリップチップ工法の封止工程を、図を用いて説明す
る。図４，図５，図６および図７は、従来の半導体装置
の製造方法において、フリップチップ工法の封止工程を
示す工程図である。図４、図５，図６および図７におい
て、１は突起電極を有した半導体素子、２は回路基板、
３は封止樹脂供給用ノズル、４はエポキシ、シリコン系
等の封止樹脂である。
フリップチップ工法の封止工程を、図を用いて説明す
る。図４，図５，図６および図７は、従来の半導体装置
の製造方法において、フリップチップ工法の封止工程を
示す工程図である。図４、図５，図６および図７におい
て、１は突起電極を有した半導体素子、２は回路基板、
３は封止樹脂供給用ノズル、４はエポキシ、シリコン系
等の封止樹脂である。
【０００４】以下、図４，図５，図６および図７を参照
しながら従来の半導体装置の製造方法における封止方法
について説明する。
しながら従来の半導体装置の製造方法における封止方法
について説明する。
【０００５】まず図４（ａ），（ｂ）に示すように、突
起電極を有した半導体素子１を回路基板２にフリップチ
ップ実装し、はんだ材などにより回路基板２上の電極と
接続した後、一辺毎に前記半導体素子１の側面に封止樹
脂供給ノズル３をセットし、平行移動させながらエポキ
シ、シリコン系等の封止樹脂４を供給し、毛細管現象を
利用し、前記半導体素子１と前記回路基板２との隙間に
前記封止樹脂４を充填するものである。
起電極を有した半導体素子１を回路基板２にフリップチ
ップ実装し、はんだ材などにより回路基板２上の電極と
接続した後、一辺毎に前記半導体素子１の側面に封止樹
脂供給ノズル３をセットし、平行移動させながらエポキ
シ、シリコン系等の封止樹脂４を供給し、毛細管現象を
利用し、前記半導体素子１と前記回路基板２との隙間に
前記封止樹脂４を充填するものである。
【０００６】次に図５（ａ），（ｂ）に示すように、対
向側面において、前記封止方法により前記半導体素子１
と前記回路基板２との隙間に前記封止樹脂４を充填す
る。
向側面において、前記封止方法により前記半導体素子１
と前記回路基板２との隙間に前記封止樹脂４を充填す
る。
【０００７】次に図６（ａ），（ｂ）に示すように、後
部側面に前記封止方法により前記半導体素子１と前記回
路基板２との隙間に前記封止樹脂４を充填する。
部側面に前記封止方法により前記半導体素子１と前記回
路基板２との隙間に前記封止樹脂４を充填する。
【０００８】最後に図７（ａ），（ｂ）に示すように、
未封止部分である前部面に前記封止方法により、前記半
導体素子１と前記回路基板２との隙間に前記封止樹脂４
を充填し、樹脂硬化させて半導体装置が完成する。
未封止部分である前部面に前記封止方法により、前記半
導体素子１と前記回路基板２との隙間に前記封止樹脂４
を充填し、樹脂硬化させて半導体装置が完成する。
【０００９】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の製造方法では、一辺方向からエポキシ、
シリコン系等の封止樹脂４を供給し、前記封止樹脂４を
毛細管現象を利用することにより供給するため、突起電
極を有した半導体素子１と回路基板２との隙間に前記封
止樹脂４を充填される過程において、気泡がその隙間に
残る場合がある。前記気泡は、半導体装置の信頼性試験
において、半導体素子間でのリーク電流不良や、前記半
導体素子１の電極部の腐食によるコンタクト不良を生
じ、半導体装置の信頼性を著しく低下させる原因となっ
ていた。このため、回路基板に空気抜き貫通孔を設けた
回路基板を用い、封止樹脂を充填することにより、隙間
中の気泡を除去する手段が考えられるが、この場合、回
路基板下面から空気抜き貫通孔を通じて封止樹脂がたれ
ることがあり、この処理に多大の工数を要していた。
の半導体装置の製造方法では、一辺方向からエポキシ、
シリコン系等の封止樹脂４を供給し、前記封止樹脂４を
毛細管現象を利用することにより供給するため、突起電
極を有した半導体素子１と回路基板２との隙間に前記封
止樹脂４を充填される過程において、気泡がその隙間に
残る場合がある。前記気泡は、半導体装置の信頼性試験
において、半導体素子間でのリーク電流不良や、前記半
導体素子１の電極部の腐食によるコンタクト不良を生
じ、半導体装置の信頼性を著しく低下させる原因となっ
ていた。このため、回路基板に空気抜き貫通孔を設けた
回路基板を用い、封止樹脂を充填することにより、隙間
中の気泡を除去する手段が考えられるが、この場合、回
路基板下面から空気抜き貫通孔を通じて封止樹脂がたれ
ることがあり、この処理に多大の工数を要していた。
【００１０】本発明は、前記従来の課題を解決するもの
で、樹脂封止工程時に発生する気泡の防止と封止樹脂の
たれ防止、および封止作業の容易化が可能となる半導体
装置の製造方法を提供することを目的とする。
で、樹脂封止工程時に発生する気泡の防止と封止樹脂の
たれ防止、および封止作業の容易化が可能となる半導体
装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、本発明に係る半導体装置の製造方法は、以下のよう
な構成を有している。すなわち、半導体素子をフェイス
ダウンさせて貫通孔を有した回路基板に搭載する工程
と、前記搭載した半導体素子の平面方向において左右両
側面端部から封止樹脂供給ノズルを前記半導体素子に対
して平行移動させながら封止樹脂を供給し、前記半導体
素子と前記貫通孔を有した回路基板との隙間および半導
体素子の周辺部に前記封止樹脂を充填被覆する工程と、
前記搭載した半導体素子の平面方向において前後両側両
端部から封止樹脂供給ノズルを前記半導体素子に対して
平行移動させながら封止樹脂を供給し、前記半導体素子
と前記貫通孔を有した回路基板との隙間および半導体素
子の周辺部に前記封止樹脂を充填被覆する工程とよりな
る半導体装置の製造方法であって、前記回路基板には穴
径がφ５０［μｍ］〜φ３００［μｍ］の範囲の４個ま
たは５個の貫通孔が設けられた回路基板を用いることを
特徴とする。
に、本発明に係る半導体装置の製造方法は、以下のよう
な構成を有している。すなわち、半導体素子をフェイス
ダウンさせて貫通孔を有した回路基板に搭載する工程
と、前記搭載した半導体素子の平面方向において左右両
側面端部から封止樹脂供給ノズルを前記半導体素子に対
して平行移動させながら封止樹脂を供給し、前記半導体
素子と前記貫通孔を有した回路基板との隙間および半導
体素子の周辺部に前記封止樹脂を充填被覆する工程と、
前記搭載した半導体素子の平面方向において前後両側両
端部から封止樹脂供給ノズルを前記半導体素子に対して
平行移動させながら封止樹脂を供給し、前記半導体素子
と前記貫通孔を有した回路基板との隙間および半導体素
子の周辺部に前記封止樹脂を充填被覆する工程とよりな
る半導体装置の製造方法であって、前記回路基板には穴
径がφ５０［μｍ］〜φ３００［μｍ］の範囲の４個ま
たは５個の貫通孔が設けられた回路基板を用いることを
特徴とする。
【００１２】
【作用】前記構成により、封止工程において半導体素子
と回路基板との隙間を封止樹脂で充填する際、前記回路
基板が適切な穴径を有した少なくとも１個以上の貫通孔
を備えているため、気泡は前記貫通孔から逃げ、前記隙
間に気泡残りを防止し、しかも封止樹脂のたれを防止し
て封止作業を容易にすることが可能となる。
と回路基板との隙間を封止樹脂で充填する際、前記回路
基板が適切な穴径を有した少なくとも１個以上の貫通孔
を備えているため、気泡は前記貫通孔から逃げ、前記隙
間に気泡残りを防止し、しかも封止樹脂のたれを防止し
て封止作業を容易にすることが可能となる。
【００１３】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１４】図１，図２および図３は、本発明の一実施
例における半導体装置の製造方法を示す工程図であり、
図１の（ａ）は断面図、（ｂ）は底面図である。図２の
（ａ）は断面図、（ｂ）は平面図である。図３の（ａ）
は断面図、（ｂ）は平面図である。図１，図２および図
３において、１は突起電極を有した半導体素子、３は封
止樹脂供給ノズル、４はエポキシ系の封止樹脂、５は空
気抜き貫通孔、６は回路基板、７は気泡である。
例における半導体装置の製造方法を示す工程図であり、
図１の（ａ）は断面図、（ｂ）は底面図である。図２の
（ａ）は断面図、（ｂ）は平面図である。図３の（ａ）
は断面図、（ｂ）は平面図である。図１，図２および図
３において、１は突起電極を有した半導体素子、３は封
止樹脂供給ノズル、４はエポキシ系の封止樹脂、５は空
気抜き貫通孔、６は回路基板、７は気泡である。
【００１５】まず図１（ａ），（ｂ）に示すように、空
気抜き貫通孔５を底面に有した回路基板６に突起電極を
有した半導体素子１を高精度位置決め装置により、フェ
イスダウンにて実装し、回路基板６と前記半導体素子１
とをはんだ材などの導電性接着剤により接続する。
気抜き貫通孔５を底面に有した回路基板６に突起電極を
有した半導体素子１を高精度位置決め装置により、フェ
イスダウンにて実装し、回路基板６と前記半導体素子１
とをはんだ材などの導電性接着剤により接続する。
【００１６】次に図２（ａ），（ｂ）に示すように、前
記回路基板６と前記半導体素子１を接続した製品の機械
的性質、信頼性向上を図るために樹脂封止を行なう。そ
の方法としては、前記回路基板６を加熱テーブル上に置
き、前記回路基板６の下面より加熱し、かつ加熱テーブ
ル上の前記回路基板６を真空吸着で固定する。次に、前
記半導体素子１の左右両側面に封止樹脂供給ノズル３を
各々一辺毎にセットする。そして、封止樹脂供給ノズル
３を平行移動させながらエポキシ系の封止樹脂４を供給
し、前記半導体素子１と前記回路基板６の隙間（５０μ
ｍから１００μｍの範囲）に前記封止樹脂４を充填す
る。
記回路基板６と前記半導体素子１を接続した製品の機械
的性質、信頼性向上を図るために樹脂封止を行なう。そ
の方法としては、前記回路基板６を加熱テーブル上に置
き、前記回路基板６の下面より加熱し、かつ加熱テーブ
ル上の前記回路基板６を真空吸着で固定する。次に、前
記半導体素子１の左右両側面に封止樹脂供給ノズル３を
各々一辺毎にセットする。そして、封止樹脂供給ノズル
３を平行移動させながらエポキシ系の封止樹脂４を供給
し、前記半導体素子１と前記回路基板６の隙間（５０μ
ｍから１００μｍの範囲）に前記封止樹脂４を充填す
る。
【００１７】次に図３（ａ），（ｂ）に示すように、未
封止部分である前後両側面に封止樹脂供給ノズル３を各
々一辺毎にセットし、前記封止樹脂供給ノズル３を平行
移動させながら前記封止樹脂４を供給することにより、
前記半導体素子１と前記回路基板６との隙間に前記封止
樹脂４を充填し、かつ前記半導体素子１の周囲に前記封
止樹脂４を充填し、前記充填した封止樹脂４を硬化させ
て封止が完了する。
封止部分である前後両側面に封止樹脂供給ノズル３を各
々一辺毎にセットし、前記封止樹脂供給ノズル３を平行
移動させながら前記封止樹脂４を供給することにより、
前記半導体素子１と前記回路基板６との隙間に前記封止
樹脂４を充填し、かつ前記半導体素子１の周囲に前記封
止樹脂４を充填し、前記充填した封止樹脂４を硬化させ
て封止が完了する。
【００１８】なお前記充填０する場合の封止樹脂４とし
ては、前記エポキシ系の樹脂として液状エポキシ樹脂以
外にも、シリコン系の樹脂でも封止樹脂として使用でき
る。また前記充填する場合の封止樹脂の溶融粘度は、エ
ポキシ系の樹脂である場合、２５［℃］で８０〜３００
［ｃＰ］であり、半導体素子１と前記回路基板２の隙間
に容易に充填することができる。
ては、前記エポキシ系の樹脂として液状エポキシ樹脂以
外にも、シリコン系の樹脂でも封止樹脂として使用でき
る。また前記充填する場合の封止樹脂の溶融粘度は、エ
ポキシ系の樹脂である場合、２５［℃］で８０〜３００
［ｃＰ］であり、半導体素子１と前記回路基板２の隙間
に容易に充填することができる。
【００１９】以下に実施例に示す製造方法により、数種
類の径を有した空気抜き貫通孔５を２個、４個、５個、
１０個設けた回路基板６に突起電極を有した半導体素子
１をフリップチップ実装して接続した後、エポキシ系の
封止樹脂４を半導体素子と回路基板との隙間に充填し、
樹脂封止を行なった場合の半導体素子１と回路基板６と
の隙間にできた気泡と、前記封止樹脂４の前記回路基板
６からのたれを測定した結果を（表１），（表２），
（表３）および（表４）に示す。
類の径を有した空気抜き貫通孔５を２個、４個、５個、
１０個設けた回路基板６に突起電極を有した半導体素子
１をフリップチップ実装して接続した後、エポキシ系の
封止樹脂４を半導体素子と回路基板との隙間に充填し、
樹脂封止を行なった場合の半導体素子１と回路基板６と
の隙間にできた気泡と、前記封止樹脂４の前記回路基板
６からのたれを測定した結果を（表１），（表２），
（表３）および（表４）に示す。
【００２０】
【表１】
【００２１】
【表２】
【００２２】
【表３】
【００２３】
【表４】
【００２４】以上のように、本実施例に係る半導体装置
の製造方法において、回路基板６の構造条件としては、
前記回路基板６に設けられた空気抜き貫通孔５の数を４
個または５個とし、そしてその穴径はφ５０μｍからφ
３００μｍの範囲が適していることがわかる。また空気
抜き貫通孔５の配置位置は、前記回路基板２の配線パタ
ーン、突起電極を有した半導体素子１のサイズ等に依存
して変わるため限定しない。
の製造方法において、回路基板６の構造条件としては、
前記回路基板６に設けられた空気抜き貫通孔５の数を４
個または５個とし、そしてその穴径はφ５０μｍからφ
３００μｍの範囲が適していることがわかる。また空気
抜き貫通孔５の配置位置は、前記回路基板２の配線パタ
ーン、突起電極を有した半導体素子１のサイズ等に依存
して変わるため限定しない。
【００２５】
【発明の効果】以上のように本発明は、半導体素子のフ
リップチップ実装の封止工程において、適切な穴径を有
した空気抜き貫通孔を少なくとも１個以上設けた回路基
板を用いることにより、半導体素子と回路基板との隙間
に残る気泡を効率よく除去することができる半導体装置
の製造方法を実現するものである。
リップチップ実装の封止工程において、適切な穴径を有
した空気抜き貫通孔を少なくとも１個以上設けた回路基
板を用いることにより、半導体素子と回路基板との隙間
に残る気泡を効率よく除去することができる半導体装置
の製造方法を実現するものである。
【図１】本発明の一実施例における半導体装置の製造方
法を示す工程図
法を示す工程図
【図２】本発明の一実施例における半導体装置の製造方
法を示す工程図
法を示す工程図
【図３】本発明の一実施例における半導体装置の製造方
法を示す工程図
法を示す工程図
【図４】従来の半導体装置の製造方法を示す工程図
【図５】従来の半導体装置の製造方法を示す工程図
【図６】従来の半導体装置の製造方法を示す工程図
【図７】従来の半導体装置の製造方法を示す工程図
１ 半導体素子 ２ 回路基板 ３ 封止樹脂供給ノズル ４ 封止樹脂 ５ 空気抜き貫通孔 ６ 回路基板 ７ 気泡
Claims (1)
- 【請求項１】 半導体素子をフェイスダウンさせて貫通
孔を有した回路基板に搭載する工程と、前記搭載した半
導体素子の平面方向において左右両側面端部から封止樹
脂供給ノズルを前記半導体素子に対して平行移動させな
がら封止樹脂を供給し、前記半導体素子と前記貫通孔を
有した回路基板との隙間および半導体素子の周辺部に前
記封止樹脂を充填被覆する工程と、前記搭載した半導体
素子の平面方向において前後両側両端部から封止樹脂供
給ノズルを前記半導体素子に対して平行移動させながら
封止樹脂を供給し、前記半導体素子と前記貫通孔を有し
た回路基板との隙間および半導体素子の周辺部に前記封
止樹脂を充填被覆する工程とよりなる半導体装置の製造
方法であって、前記回路基板には穴径がφ５０［μｍ］
〜φ３００［μｍ］の範囲の４個または５個の貫通孔が
設けられた回路基板を用いることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5001040A JP2962385B2 (ja) | 1993-01-07 | 1993-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5001040A JP2962385B2 (ja) | 1993-01-07 | 1993-01-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204272A JPH06204272A (ja) | 1994-07-22 |
| JP2962385B2 true JP2962385B2 (ja) | 1999-10-12 |
Family
ID=11490455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5001040A Expired - Fee Related JP2962385B2 (ja) | 1993-01-07 | 1993-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962385B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024202143A1 (en) * | 2023-03-29 | 2024-10-03 | Sony Semiconductor Solutions Corporation | Manufacturing method for a mounting board and mounting board |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2198305A1 (en) * | 1996-05-01 | 1997-11-02 | Yinon Degani | Integrated circuit bonding method and apparatus |
| JP3683996B2 (ja) * | 1996-07-30 | 2005-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| DE19729073A1 (de) * | 1997-07-08 | 1999-01-14 | Bosch Gmbh Robert | Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat |
| US6324069B1 (en) * | 1997-10-29 | 2001-11-27 | Hestia Technologies, Inc. | Chip package with molded underfill |
| US6495083B2 (en) | 1997-10-29 | 2002-12-17 | Hestia Technologies, Inc. | Method of underfilling an integrated circuit chip |
| JP3610787B2 (ja) * | 1998-03-24 | 2005-01-19 | セイコーエプソン株式会社 | 半導体チップの実装構造体、液晶装置及び電子機器 |
| JP3654116B2 (ja) | 2000-03-10 | 2005-06-02 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US6732905B2 (en) * | 2002-04-16 | 2004-05-11 | Agilent Technologies, Inc. | Vented cavity, hermetic solder seal |
| JP2006032622A (ja) * | 2004-07-15 | 2006-02-02 | Mitsubishi Electric Corp | リードレスパッケージの実装構造 |
| JP4862893B2 (ja) | 2006-06-02 | 2012-01-25 | 株式会社村田製作所 | 多層セラミック電子部品およびその製造方法 |
| JP6119632B2 (ja) * | 2014-02-20 | 2017-04-26 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
| JP6468201B2 (ja) * | 2016-01-07 | 2019-02-13 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN108063123A (zh) * | 2017-10-30 | 2018-05-22 | 张延赤 | 塑封电子器件回流焊时防止开裂的结构设计 |
-
1993
- 1993-01-07 JP JP5001040A patent/JP2962385B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024202143A1 (en) * | 2023-03-29 | 2024-10-03 | Sony Semiconductor Solutions Corporation | Manufacturing method for a mounting board and mounting board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204272A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648053B2 (ja) | 半導体装置 | |
| US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
| CN100407422C (zh) | 半导体装置及其制造方法 | |
| JP2962385B2 (ja) | 半導体装置の製造方法 | |
| US6232667B1 (en) | Technique for underfilling stacked chips on a cavity MLC module | |
| US20020025602A1 (en) | Microelectronic assembly with pre-disposed fill material and associated method of manufacture | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| JPH08330509A (ja) | 電子回路装置およびその製造方法 | |
| US6335271B1 (en) | Method of forming semiconductor device bump electrodes | |
| KR20050037430A (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| JP2003100948A (ja) | 半導体装置及びその製造方法 | |
| US6653219B2 (en) | Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| US6852572B2 (en) | Method of manufacturing semiconductor device | |
| US6492715B1 (en) | Integrated semiconductor package | |
| JP2928755B2 (ja) | 電子部品の製造方法 | |
| KR100762909B1 (ko) | 플립 칩 패키지의 제조 방법 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JP2000277564A (ja) | 半導体装置及びその製造方法 | |
| KR20000074091A (ko) | 볼 그리드 어레이 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |