[go: up one dir, main page]

DE19729073A1 - Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat - Google Patents

Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat

Info

Publication number
DE19729073A1
DE19729073A1 DE19729073A DE19729073A DE19729073A1 DE 19729073 A1 DE19729073 A1 DE 19729073A1 DE 19729073 A DE19729073 A DE 19729073A DE 19729073 A DE19729073 A DE 19729073A DE 19729073 A1 DE19729073 A1 DE 19729073A1
Authority
DE
Germany
Prior art keywords
component
carrier substrate
opening
adhesive
contact elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19729073A
Other languages
English (en)
Inventor
Markus Koch
Reiner Dr Schuetz
Hongquan Jiang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19729073A priority Critical patent/DE19729073A1/de
Priority to EP98928066A priority patent/EP0923791A1/de
Priority to PCT/DE1998/000870 priority patent/WO1999003145A1/de
Priority to HU0000672A priority patent/HUP0000672A3/hu
Priority to KR1019997002341A priority patent/KR20000068591A/ko
Priority to JP11507956A priority patent/JP2001501381A/ja
Publication of DE19729073A1 publication Critical patent/DE19729073A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.
Es ist bereits bekannt, elektronische Bauelemente in der so­ genannten Flip-Chip-Technik auf ein Trägersubstrat aufzu­ bringen. Die in der Flip-Chip-Technik aufgebrachten Bauele­ mente weisen Kontaktelemente zum Löten, isotrop leitfähigem Kleben oder Thermokompressions-Bonden auf. Beim Flip-Chip- Löten wird ein Chip auf der Anschlußseite mit einer Vielzahl von kleinen als Löthöckern ausgebildeten Kontaktelementen, sogenannten "solder bumps" versehen, anschließend mit der Anschlußseite nach unten gewandt und auf ein mit Kontaktflä­ chen versehenes Trägersubstrat aufgesetzt, wobei die Anord­ nung der Kontaktflächen auf dem Trägersubstrat dem Raster der Löthöcker auf dem Chip entspricht. Anschließend werden die Löthöcker im Reflow-Lötverfahren mit den Kontaktflächen auf dem Trägersubstrat verlötet. Mit dem Flip-Chip-Verfahren läßt sich vorteilhaft eine Vielzahl von drahtlosen, elek­ trisch leitenden Verbindungen zwischen einem Chip und einem mit einer elektronischen Schaltung versehenem Trägersubstrat in einem Arbeitsgang herstellen. Aufgrund der unterschiedli­ chen Ausdehnungskoeffizienten des Chips (Silicium) und des Trägersubstrats (Leiterplattenmaterial) muß in einem soge­ nannten "Underfillprozeß" ein Kleber zwischen Chip und Trä­ gersubstrat eingebracht werden, damit die Lötstellen bei Temperaturwechselbelastungen nicht beschädigt werden. Hierfür werden spezielle kapillar fließfähige Kleber mit einer Dis­ pens-Vorrichtung entlang wenigstens einer Chipkante auf das Trägersubstrat aufgebracht. Angetrieben durch die Kapillar­ kraft des Klebers fließt der Kleber in den schmalen Spalt zwischen Chip und Substrat. Nach dem Aushärten nimmt der Kleber mechanische Spannungen auf und schützt somit die Löt­ verbindung und erhöht deren Lebensdauer.
Andere Flip-Chip-Techniken sehen vor, den Chip mit Kontakte­ lementen zu versehen, die mit einem isotrop leitfähigen Kleber beschichtet werden und anschließen auf die Kontakt­ flächen des Trägersubstrats aufgeklebt werden. Auch bei die­ ser Technik muß nach Herstellung der elektrischen Verbindung zwischen Chip und Trägersubstrat in einem Underfillprozeß ein Kleber eingebracht werden, welche die isotrop leitfähi­ gen Klebeverbindungen schützt.
Darüber hinaus sind Flip-Chip-Techniken bekannt, bei denen der Chip mit Kontaktelementen versehen ist und im Thermokom- Pressions-Bondverfahren auf die Kontaktflächen eines Träger­ substrats aufgebracht wird. Auch bei diesem Verfahren ist ein Unterfillprozeß erforderlich, um eine ausreichende me­ chanische Stabilität der Verbindung zu garantieren.
Zur Vermeidung von Lufteinschlüssen ist bei den oben darge­ stellten Verfahren bekannt, den Kleber nur an einer oder zwei Chipkanten aufzutragen, wobei sich der Kleber bis zur gegenüberliegenden Chipseite allmählich unter dem Chip aus­ breitet. Da nicht das gesamte Klebervolumen an einer Chip­ kante aufgetragen werden kann, muß die Auftragung mehrmals wiederholt werden, bis schließlich alle Kontaktelemente vom Kleber umflossen sind. Ein derartiges Verfahren wird bei­ spielsweise in dem Artikel "Key process controls for under­ filling flip chips" von Alec. J. Babiarz, Solid State Tech­ nology, April 1997 beschrieben. Nachteilig dabei ist, daß zwischen den einzelnen Auftragungsschritten immer wieder von der Fließzeit des Klebers abhängige Pausen eingelegt werden müssen und erneut Kleber aufgetragen wird, bis der gesamte Spalt zwischen Chip und Substrat schließlich aufgefüllt ist. Insbesondere bei größeren Chips müssen deshalb langwierige Wartezeiten in Kauf genommen werden. Durch die langen Warte­ zeiten verlängert sich die Herstellungszeit ganz erheblich, wodurch sich wiederum die Herstellungskosten wesentlich er­ höhen.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung einer Klebe­ verbindung zwischen einem elektronischen Bauelement und ei­ nem Trägersubstrat mit den kennzeichnenden Merkmalen des An­ spruchs 1 hat demgegenüber den Vorteil, daß das gesamte zur Herstellung der Klebeverbindung benötigte Klebervolumen in einem einzigen Arbeitsschritt mit der Dispens-Vorrichtung aufgebracht werden kann. Von der Fließzeit des Klebers ab­ hängige Wartezeiten werden hierdurch vorteilhaft vermieden, wodurch sich die Herstellungskosten für die Verbindung er­ heblich reduzieren lassen. Das erfindungsgemäße Verfahren ist insbesondere zur Herstellung von Klebeverbindungen bei größeren Chips mit einer Kantenlänge von bis zu 3 cm äußerst vorteilhaft.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung werden durch die in den Unteransprüchen angegebe­ nen Merkmale ermöglicht.
Besonders vorteilhaft ist es, den kapillar fließfähigen Kle­ ber entlang eines um den Umfang des Bauelementes verlaufen­ den, geschlossenen Weges in unmittelbarer Nähe zu dem Bau­ element aufzutragen, so daß zunächst alle Kontaktelemente, die am Rand des Bauelementes liegen, von dem Kleber umflos­ sen werden. Eine geschlossene Kleberfront breites sich dann zwischen Bauelement und Trägersubstrat bis zu der wenigstens einen in dem Trägersubstrat unterhalb des Bauelementes vor­ gesehenen Öffnung aus, wobei im Spalt befindliche Luft durch die Öffnung entweichen kann. Mit diesem Verfahren wird ein optimaler Schutz der Löt-, Klebe- oder Bondverbindung zwi­ schen den Kontaktelementen des Bauelements und den Kontakt­ flächen des Trägersubstrats erreicht.
Besonders einfach ist es, das Trägersubstrat mit dem aufge­ brachten Bauelement vor dem Auftragen des Klebers zu wenden und den Kleber mit der Dispens-Vorrichtung auf die Rückseite des Trägersubstrats unmittelbar über der in dem Träger­ substrat vorgesehenen Öffnung aufzubringen. Bedingt durch seine Kapillarkraft dringt der Kleber in die Öffnung und den Spalt zwischen Bauelement und Trägersubstrat ein und um­ fließt schließlich die am Umfang des Bauelementes angeordne­ ten Kontaktelemente.
Weiterhin ist vorteilhaft, die Öffnung in Form einer zentral unterhalb des Bauelementes angeordneten Bohrung vorzusehen, da sich dann der Kleber unter dem Bauelement zwischen der zentralen Öffnung und den Kontaktelementen besonders gleich­ mäßig ausbreitet.
Wird der Kleber auf die mit dem Bauelement bestückte Seite des Trägersubstrats aufgebracht, so daß er zunächst die Kon­ taktelemente umfließt und sich anschließend bis zu der we­ nigstens einen Öffnung ausbreitet, so kann die Kleberfront an einem Abschnitt die Öffnung bereits erreicht haben, an einem anderen Abschnitt aber noch nicht. Ein vorzeitiges Eindringen des Klebers in die Öffnung vor einer Verdrängung der gesamten Luft aus dem Spalt kann vorteilhaft durch eine Beschichtung auf der mit dem Bauelement bestückten Seite des Trägersubstrats verhindert werden, welche um den Rand der Öffnung herum aufgebracht wird und aus einem von dem Kleber schlecht benetzbaren Material besteht. Vorzugsweise ist die Beschichtung eine Metallisierung aus Kupfer oder Gold.
An Stelle der Beschichtung kann auch ein abgesetzter stufen­ förmiger Vorsprung auf der mit dem Bauelement versehenen Seite des Trägersubstrats um den Rand der Öffnung herum an­ geordnet sein, welcher wie die Metallisierung ein vorzeiti­ ges Eindringen des Klebers in die Öffnung verhindert.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigt
Fig. 1 bis Fig. 3 ein erstes Ausführungsbeispiel des erfin­ dungsgemäßen Verfahrens zur Herstellung einer Klebeverbin­ dung zischen einem Substrat mit einem Flip-Chip-Bauelement,
Fig. 4a bis Fig. 4d unterschiedliche Phasen der Ausbreitung einer Kleberfront bei dem in den Fig. 1 bis 3 gezeigten Ausführungsbeispiel,
Fig. 5 und Fig. 6 ein zweites Ausführungsbeispiel des erfin­ dungsgemäßen Verfahrens zur Herstellung einer Klebeverbin­ dung zischen einem Substrat mit einem Flip-Chip-Bauelement.
Beschreibung der Ausführungsbeispiele
In den Fig. 1 bis 3 ist ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Kle­ beverbindung zwischen einem Bauelement und einem Träger­ substrat dargestellt. Auf ein Trägersubstrat 1, das z. B. ei­ ne Leiterplatte aus FR4-Substrat, ein Keramikträger, ein Chipträger-Bauelement oder ein sonstiges geeignetes Substrat sein kann, ist ein Flip-Chip-Bauelement 2 in bekannter Weise aufgelötet. An Stelle eines ungehäusten Flip-Chips kann aber auch ein verpacktes Flip-Chip-Bauelement in z. B. Multi-Chip- Modulen oder eine sogenannte Chip-Scale-Package auf das Trä­ gersubstrat aufgebracht werden. Weiterhin ist es selbstver­ ständlich auch möglich, mehr als ein Bauelement in der glei­ chen Weise auf dem Trägersubstrat aufzubringen. Die hier ge­ zeigte Darstellung beschränkt sich aber der Einfachheit hal­ ber auf ein einzelnes Bauelement. Wie in Fig. 2 zu erkennen ist, ist das Bauelement 2 auf seiner Anschlußseite mit über den Umfang verteilten Kontaktelementen 3 versehen, welche als Löthöcker (sogenannte "solder bumps") ausgebildet sind. In Flip-Chip-Technik wird das Bauelement 2 mit den Löthök­ kern 3 auf ein korrespondierendes Raster von Kontaktflächen 4 des Trägersubstrats 1 aufgesetzt und in einer Reflow-Löt­ station mit diesen verlötet. Nach dem Reflow-Löten ist das Bauelement 2 mit den Kontaktflächen 4 des Trägersubstrat 1 in der in Fig. 2 gezeigten Weise elektrisch verbunden. Es ist aber genauso gut möglich, daß Flip-Chip-Bauelement mit einem auf die Kontaktelemente 3 aufgebrachten isotrop leit­ fähigen Kleber auf die Kontaktflächen 4 aufzukleben oder im Thermokompressionsverfahren auf die Kontaktflächen aufzu­ schweißen. Nach Herstellung der elektrischen Verbindung von Kontaktelementen 3 und Kontaktflächen 4 verbleibt zwischen Bauelement 2 und Substrat 1 ein schmaler etwa 30 bis 200 µm großer Spalt 8.
Wie weiterhin in Fig. 2 zur erkennen ist, ist in dem Träger­ substrat 1 eine zentrale Öffnung 5 mit kreisförmigem Quer­ schnitt unterhalb des Bauelementes 2 vorgesehen, die sich von der Bestückungsseite des Trägersubstrats bis zur gegen­ überliegenden Rückseite erstreckt. An Stelle der einer zen­ tralen Öffnung können auch mehrere Öffnungen unterhalb des Bauelementes in das Trägersubstrat eingebracht sein. Die Öffnung 5 kann z. B. vor der Aufbringung des Bauelementes 2 in das Substrat gebohrt werden oder mit einem der für die Herstellung von Durchkontaktierungen bekannten Prozeß in das Trägersubstrat eingebracht werden.
Nach dem Reflow-Löten wird ein kapillar fließfähiger Kleber, z. B. ein Epoxidharz-Kleber mit einem SiO2-Füllstoff, in ei­ nem speziellen Underfillprozeß in den Spalt 8 zwischen Bau­ element 2 und Trägersubstrat 1 eingebracht. Der Kleber 10 wird mit einem Dispens-Gerät auf das Trägersubstrat 1 am Rand des Bauelementes 2 aufgetragen. Anders als bei dem bis­ her bekannten Underfillprozeß wird dabei die gesamte zur Herstellung der Klebeverbindung benötigte Klebermenge in ei­ nem Zug entlang der durch die Pfeile in Fig. 1 dargestellten geschlossenen Linie aufgetragen. Der an allen vier Seiten des Bauelementes aufgetragene Kapillar-Kleber 10 dringt nun sofort in den Raum zwischen den Löthöckern 3 ein, umfließt alle Löthöcker 3, wie in Fig. 2 in Verbindung mit Fig. 4a zu erkennen ist, und breitet sich anschließend in Pfeilrichtung bis zu der Öffnung 5 in dem Spalt 8 aus. Dabei wird die im Spalt befindliche Luft durch die Öffnung 5 nach außen ge­ drückt. Schließlich ist der gesamte Spalt 8 mit Kleber ge­ füllt und der Kleber dringt, wie in Fig. 3 dargestellt, in die Öffnung 5 ein. Besonders vorteilhaft ist, daß nach dem Aufbringen des Klebers kein weiterer Schritt zur Auftragung von Kleber mehr erforderlich ist, so daß das Dispens-Gerät sofort zur Herstellung der nächsten Klebeverbindung einge­ setzt werden kann. Fig. 4 zeigt einen Querschnitt durch den Spalt 8 in Fig. 2. In den Fig. 4a bis 4d ist die Ausbrei­ tung des Klebers 10 in dem Spalt 8 besonders gut zu erken­ nen. Nach der Auftragung des Klebers 10 werden zunächst die Löthöcker 3 umflossen und es bildet sich eine geschlossene Kleberfront die sich in Pfeilrichtung zur Öffnung 5 hin zu­ sammenzieht. Wie in Fig. 4b gezeigt kann es vorkommen, daß ein Abschnitt der Kleberfront die Öffnung 5 schneller er­ reicht als ein anderer Abschnitt. Um zu verhindern, daß durch zu frühzeitiges Eindringen des Klebers in die Öffnung 5 ein Entweichen der Restluft aus dem Spalt 8 verhindert wird, ist eine ringförmige Beschichtung 9 um den Rand der Öffnung 5 herum auf das Trägersubstrat 1 aufgebracht. Die Beschichtung kann mit Hilfe eines aus der Leiterplattentech­ nik zur Herstellung von Leiterbahnen bekannten Prozesses hergestellt werden und besteht aus einem von dem Kleber schlecht benetzbaren Material. Vorzugsweise ist als Be­ schichtung eine Metallisierung aus Kupfer oder Gold vorgese­ hen. Da das organische Leiterplattenmaterial von dem Kleber schneller benetzt wird, reguliert die Metallisierung die Fließgeschwindigkeit der Kleberfront derart, daß sich die Kleberfront zunächst vollständig um die Metallisierung zu­ sammenzieht, wie in Fig. 4c dargestellt, und erst danach die Metallisierung benetzt und in die Öffnung 5 eindringt, wie in Fig. 4d dargestellt. Hierdurch ist sichergestellt, daß keine Luftblasen in dem Spalt 8 eingeschlossen werden. Be­ sonderes vorteilhaft ist, daß bei diesem Ausführungsbeispiel zuerst die am Rande des Bauelementes 2 angeordneten Löthöcker 3 vom Kleber umflossen und somit geschützt werden.
In einem anderen Ausführungsbeispiel ist vorgesehen, an Stelle der Beschichtung 9 einen zum Bauelement 2 hin abge­ setzten ringförmigen Vorsprung auf dem Trägersubstrat vorzu­ sehen, welcher den oberen Rand der Öffnung 5 ringförmig um­ gibt. An der umlaufenden Kante des stufenförmigen Vorsprungs sammelt sich dann die Kleberfront, ähnlich wie in Fig. 4c des vorigen Beispiels, benetzt erst dann die Oberseite des stufenförmigen Vorsprungs und dringt in die Öffnung ein.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Ver­ fahrens ist in den Fig. 5 und 6 dargestellt. Das Bauele­ ment 2 ist wie bei dem vorigen Beispiel in der bekannten Flip-Chip-Technik auf das Trägersubstrat aufgesetzt und mit diesem verlötet. Wieder erstreckt sich eine Öffnung 5 am Ort des aufgebrachten Bauelementes 2 durch das Trägersubstrat 1. Die Öffnung 5 sollte einen für die kapillare Fließfähigkeit des Klebers ausreichenden Durchmesser aufweisen. Weiterhin ist auch bei diesem Ausführungsbeispiel das Bauelement 2 derart auf die Leiterplatte aufgebracht, daß sich die Öff­ nung 5 zentral unter dem Bauelement befindet. Anders als in dem Beispiel aus Fig. 2 ist bei diesem Ausführungsbeispiel keine den Rand der Öffnung 5 begrenzende Metallisierung vor­ gesehen. Nach dem Reflow-Löten wird das Trägersubstrat 1, wie in Fig. 5 gezeigt, mit der Bestückungsseite nach unten gewendet. Mit der Dispens-Vorrichtung wird nun die gesamte für den Underfillprozeß benötigte Menge des kapillar fließ­ fähigen Klebers 10 auf die nach oben gewendete Unterseite des Trägersubstrats 1 im Bereich der Öffnung 5 aufgetragen. Durch die Kapillarwirkung der kanalartigen Öffnung 5 dringt nun der Kleber 10 in die Öffnung 5 ein bis er in den Spalt 8 gelangt. Im Spalt 8 breitet sich der Kleber 10, wie in Fig. 6 gezeigt, mit einer annähernd kreisförmigen Kleberfront zu den Löthöckern 3 hin aus, bis er diese vollständig umfließt. Dabei gelangt die im Spalt vorhandene Luft durch die Zwi­ schenräume zwischen den Löthöckern nach außen. Anders als bei dem ersten Ausführungsbeispiel dringt der Kleber 10 bei diesem Ausführungsbeispiel erst am Ende des Fließvorgangs in den Raum zwischen den Löthöckern 3 ein.

Claims (7)

1. Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat, bei dem wenigstens ein auf einer Seite umfänglich mit Kon­ taktelementen (3) versehenes Bauelement (2), insbesondere ein Flip-Chip-Bauelement, mit zu den Kontaktelementen korre­ spondierend ausgerichteten Kontaktflächen (4) des Träger­ substrats (1) elektrische leitend verbunden ist und bei dem mit einer Dispens-Vorrichtung ein die Kontaktelemente (3) umfließender kapillar fließfähiger Kleber (10) in einen - Spalt (8) zwischen dem Bauelement (2) und dem Trägersubstrat (1) eingebracht wird, dadurch gekennzeichnet, daß unterhalb des auf das Trägersubstrat aufgebrachten Bauelements (2) we­ nigstens eine durch das Trägersubstrat (1) durchgeführte Öffnung (5) vorgesehen ist und daß der kapillar fließfähige Kleber (10) derart auf das Trägersubstrat (1) aufgebracht wird, daß er sich zwischen der wenigstens einen Öffnung (5) und den Kontaktelementen (3) ausbreitet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der kapillar fließfähige Kleber (10) entlang eines um den Umfang des Bauelementes (2) verlaufenden, geschlossenen We­ ges in unmittelbarer Nähe zu dem Bauelement aufgebracht wird und zunächst alle Kontaktelemente (3) umfließt, so daß eine geschlossene Kleberfront entsteht, die sich durch die Kapil­ larwirkung des Spaltes (8) zwischen Bauelement (2) und Trä­ gerplatte (1) bis zu der wenigstens einen Öffnung (5) aus­ breitet, wobei die in dem Spalt (8) befindliche Luft durch die wenigstens eine Öffnung (5) nach außen verdrängt wird. (Fig. 2)
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Trägersubstrat (1) mit dem aufgebrachten Bauelement (2) nach unten gewendet wird und daß danach der kapillar fließ­ fähige Kleber (10) mit der Dispens-Vorrichtung im Bereich der wenigstens einen Öffnung (5) auf die von dem Bauelement (2) abgewandte, nun oben liegende Seite des Trägersubstrats (1) aufgetragen wird und sich durch die Kapillarwirkung der Öffnung (5) durch die Öffnung bis in den Spalt (8) und von dort bis zu den Kontaktelementen (3) ausbreitet. (Fig. 5)
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß eine einzelne, zentral unterhalb des Bauelementes (2) angeordnete, als Bohrung ausgebildete Öffnung (5) in dem Trägersubstrat (1) vorgesehen ist.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der auf der mit dem Bauelement (2) versehenen Seite des Trägersubstrats (1) befindliche Rand der Öffnung (5) von ei­ ner Beschichtung (9) umgeben ist, die aus einem von dem ka­ pillar fließfähigen Kleber (10) schlecht benetzbaren Materi­ al besteht. (Fig. 4)
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Beschichtung (9) eine vorzugsweise aus Kupfer oder Gold hergestellte Metallisierung ist.
7. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeich­ net, daß der auf der mit dem Bauelement (2) versehenen Seite des Trägersubstrats (1) befindliche Rand der Öffnung (5) von einem abgesetzten stufenförmigen Vorsprung umgeben ist.
DE19729073A 1997-07-08 1997-07-08 Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat Withdrawn DE19729073A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19729073A DE19729073A1 (de) 1997-07-08 1997-07-08 Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat
EP98928066A EP0923791A1 (de) 1997-07-08 1998-03-25 Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
PCT/DE1998/000870 WO1999003145A1 (de) 1997-07-08 1998-03-25 Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
HU0000672A HUP0000672A3 (en) 1997-07-08 1998-03-25 Method for making a glued joint between an electronic component and a supporting substrate
KR1019997002341A KR20000068591A (ko) 1997-07-08 1998-03-25 전자 부품과 지지 기판 사이의 접착 연결 방법
JP11507956A JP2001501381A (ja) 1997-07-08 1998-03-25 電子素子と支持基板との間の接着結合を形成するための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19729073A DE19729073A1 (de) 1997-07-08 1997-07-08 Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat

Publications (1)

Publication Number Publication Date
DE19729073A1 true DE19729073A1 (de) 1999-01-14

Family

ID=7834968

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19729073A Withdrawn DE19729073A1 (de) 1997-07-08 1997-07-08 Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat

Country Status (6)

Country Link
EP (1) EP0923791A1 (de)
JP (1) JP2001501381A (de)
KR (1) KR20000068591A (de)
DE (1) DE19729073A1 (de)
HU (1) HUP0000672A3 (de)
WO (1) WO1999003145A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014776A1 (de) * 1998-12-24 2000-06-28 Nokia Mobile Phones Ltd. Verfahren zum mechanischen Befestigen von elektrischen Bauteilen auf einer Platine sowie eine Vorrichtung hergestellt nach diesem Verfahren
DE19908474A1 (de) * 1999-02-26 2000-09-07 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht sowie Vorrichtung zur Durchführung des Verfahrens
DE10047135A1 (de) * 2000-09-22 2002-04-25 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10327767A1 (de) * 2003-06-18 2005-01-05 Marconi Communications Gmbh Schaltungsbaugruppe und Herstellungsverfahren dafür
EP1519641A3 (de) * 2003-09-29 2005-08-24 Matsushita Electric Industrial Co., Ltd. Modul und Verfahren zur Herstellung eines Modus
DE102015207893B3 (de) * 2015-04-29 2016-10-13 Robert Bosch Gmbh Elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
WO2021074713A1 (en) * 2019-10-15 2021-04-22 International Business Machines Corporation Structure with controlled capillary coverage
WO2023110389A1 (de) * 2021-12-17 2023-06-22 Jenoptik Optical Systems Gmbh Verfahren zum herstellen eines diodenlasers und diodenlaser

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902450B4 (de) * 1999-01-22 2006-04-20 Festo Ag & Co. Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
KR101194713B1 (ko) * 2007-10-03 2012-10-25 가부시키가이샤후지쿠라 모듈, 배선판 및 모듈의 제조 방법
JP5442990B2 (ja) * 2008-12-24 2014-03-19 京セラ株式会社 回路装置の製造方法及び電子機器の製造方法
JP2024141091A (ja) * 2023-03-29 2024-10-10 ソニーセミコンダクタソリューションズ株式会社 実装基板の製造方法及び実装基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
CH660551GA3 (de) * 1982-12-27 1987-05-15
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JP2962385B2 (ja) * 1993-01-07 1999-10-12 松下電子工業株式会社 半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014776A1 (de) * 1998-12-24 2000-06-28 Nokia Mobile Phones Ltd. Verfahren zum mechanischen Befestigen von elektrischen Bauteilen auf einer Platine sowie eine Vorrichtung hergestellt nach diesem Verfahren
DE19908474A1 (de) * 1999-02-26 2000-09-07 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht sowie Vorrichtung zur Durchführung des Verfahrens
DE19908474C2 (de) * 1999-02-26 2001-02-15 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht
US6534345B1 (en) 1999-02-26 2003-03-18 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier layer and device for carrying out the method
DE10047135B4 (de) * 2000-09-22 2006-08-24 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10047135A1 (de) * 2000-09-22 2002-04-25 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10327767A1 (de) * 2003-06-18 2005-01-05 Marconi Communications Gmbh Schaltungsbaugruppe und Herstellungsverfahren dafür
US7231712B2 (en) 2003-09-29 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a module
EP1519641A3 (de) * 2003-09-29 2005-08-24 Matsushita Electric Industrial Co., Ltd. Modul und Verfahren zur Herstellung eines Modus
DE102015207893B3 (de) * 2015-04-29 2016-10-13 Robert Bosch Gmbh Elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
EP3089567A1 (de) 2015-04-29 2016-11-02 Robert Bosch Gmbh Elektronische baugruppe, insbesondere für ein getriebesteuermodul
WO2021074713A1 (en) * 2019-10-15 2021-04-22 International Business Machines Corporation Structure with controlled capillary coverage
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
GB2604793A (en) * 2019-10-15 2022-09-14 Ibm Structure with controlled capillary coverage
GB2604793B (en) * 2019-10-15 2023-12-20 Ibm Structure with controlled capillary coverage
WO2023110389A1 (de) * 2021-12-17 2023-06-22 Jenoptik Optical Systems Gmbh Verfahren zum herstellen eines diodenlasers und diodenlaser

Also Published As

Publication number Publication date
WO1999003145A1 (de) 1999-01-21
HUP0000672A3 (en) 2000-07-28
HUP0000672A2 (hu) 2000-06-28
JP2001501381A (ja) 2001-01-30
EP0923791A1 (de) 1999-06-23
KR20000068591A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
DE69935628T2 (de) Hybridmodul
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE60125999T2 (de) Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
DE69831100T2 (de) Montagemethode für Halbleiterbauteile auf einer Leiterplatte
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102011055884A1 (de) Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
DE19729073A1 (de) Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2018202439A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE19907168C1 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
EP2492959A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee