[go: up one dir, main page]

JP2898762B2 - 正確なセルシーケンスの回復方法およびその出力装置 - Google Patents

正確なセルシーケンスの回復方法およびその出力装置

Info

Publication number
JP2898762B2
JP2898762B2 JP41374890A JP41374890A JP2898762B2 JP 2898762 B2 JP2898762 B2 JP 2898762B2 JP 41374890 A JP41374890 A JP 41374890A JP 41374890 A JP41374890 A JP 41374890A JP 2898762 B2 JP2898762 B2 JP 2898762B2
Authority
JP
Japan
Prior art keywords
cell
output
cells
label
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP41374890A
Other languages
English (en)
Other versions
JPH06209328A (ja
Inventor
カール・シュロデイ
ゲルト・アイレンベルガー
シュテファン・バール
ボド・プファイファー
ボツオ・チェーザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH06209328A publication Critical patent/JPH06209328A/ja
Application granted granted Critical
Publication of JP2898762B2 publication Critical patent/JP2898762B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、システムの入力装
置とシステムの出力装置との間で同じ接続に属するセル
が互いに追い越す可能性のあるシステムの出力端におけ
るデータパケットまたはセルの正確なシーケンスを回復
させる方法およびシステムの出力におけるセルの正しい
シーケンスを回復するための出力装置に関する。
【０００２】
【従来の技術】将来の通信のために、いわゆる非同期転
送モード（ＡＴＭ）が現在研究され、開発されている。
これは高速パケット交換技術であり、個々のパケットは
“セル”と呼ばれている。原理的に、本発明はまた通常
の（低速）パケット交換技術にも適用可能である。
【０００３】“同期転送モード”と呼ばれている通常の
時分割多重方式においては、送信される各メッセージは
等しい長さの部分（大体は８ビット）に分割され、他の
メッセージの部分と共に、予め定められた等間隔のタイ
ムスロット中のデータ流で送られる。結果として、同じ
メッセージに属する全ての部分は、同時に同じ順序およ
び同じ間隔で受信装置に到達し、データ流中のそれらの
時間的な位置によって互いに属するものとして識別され
る。この技術は主として、パルス符号変調の形態でアナ
ログ信号を送信するのに適当である。
【０００４】パケット交換は以前からデータ伝送に使用
されている。パケット交換においては、データは発生す
るにしたがってデータ流の空きの位置に入れられる。デ
ータはデータ流中のそれらの時間的な位置によって識別
できないので、データはデータパケットを形成するため
にヘッダーと結合される。パケットヘッダーは、正しい
受信装置にメッセージの部分を伝え、またそこに到達す
る他のメッセージの部分にそれを正確に割当てるのに必
要な全ての情報を含んでいる。原理的に各パケットは、
通信回路網を通るそれ自身の通路をたどる。しかしなが
ら非常に早い時期に仮想回線の方法が適合され、この方
法では同じメッセージに属する全てのパケットは、第１
のパケットによって定められた全回路網を通る通路をた
どっていた。この方法によると、回路網上の追加の負荷
を表すパケットヘッダーはより短く維持することができ
る。その理由は、各パケットヘッダが１つのリンクに対
する情報を含むだけで足り、その通路に属する次のリン
クに対する情報は接続表によって与えられることができ
るからである。さらに、この方法は筒単な方法で互いに
属するパケットが互いに追い越すことを阻止する。した
がってデータは、送信機から送り出されたのと同じ順序
で受信装置に確実に到着する。
【０００５】少なくとも交換回路網においては、選択さ
れた通路に対するメッセージのこの固定的なセルの結合
が種々の理由で外れる。ＡＴＭ技術の本質的な特徴は、
個々の接続のトラフィック容量においてランダムな変化
が許容されることである。多数の独立した接続が組合わ
せられるとき、これらの変化に対するある補償が生じ
る。さらに補償すると、すなわち接続の個々のセルが同
じ通路をたどるのではなく、特に交換機の交換回路網内
で全ての可能な通路に分配されるのであれば、全く均一
な回路網の負荷となる。これは、交換回路網内のトラフ
ィック測定に対する必要性およびこのような測定に必要
な装置の必要性をなくす。
【０００６】仮想接続に対してこのような接続は“コネ
クションレス″と呼ばれている。しかしながら追越しを
なくすことができないから、遅くとも受信装置における
メッセージの受信において、セルのもとのシーケンスを
回復することが必要になる。接続が交換機内でのみ“コ
ネクションレス”接続としてルーティングされ、交換機
の外部では仮想接続としてルーティングされるならば、
通常再シーケンスと呼ばれるシーケンスの回復は、この
交換機の出力において都合よく行われる。
【０００７】本発明の出願時にはまだ公開されていなか
った国際特許出願（ＰＣＴ）ＥＰ89/00941号の発明は、
本質的に仮想接続に対して知られている方法で、セルの
交換機への入力に関して固定された時間で各セルを付加
的に遅延させ、その後にこのセルを出力させる方法を提
案している。したがって正確なシーケンスが自動的に回
復される。
【０００８】しかしながら一般的に、遅延を一定に維持
する、すなわち“遅延ジッター”を補償する要求は課さ
れていない。この要求を満すために“タイムスタンプ”
をセルに付加しなけれはならず、これは、中央クロック
および正確に時間を分配するための回路網を必要とす
る。
【０００９】
【発明が解決しようとする課題】本発明の目的は、複雑
な同期を必要とすることなく、再送信に先立って互いに
追い越された可能性がある同じ接続のセルを元のシーケ
ンスに回復させることである。
【００１０】
【課題を解決するための手段】この目的は、各入力装置
において、セルの順序を識別するために第１の種類のラ
ベル（シーケンス番号）をセルに付加し、各出力装置は
出力されるセルをバッファするためのバッファ装置を具
備し、このバッファ装置中の各セルの残存期間は決定可
能であり、このバッファ装置中に含まれた各セルの最も
古いセルが意図的に出力され、バッファ装置中の前記セ
ルの残存期間が予め定められた最小遅延期間よりも短い
場合には出力は取出されず、他のセルが最も古いセルに
よって追越されたことを第１の種類のラベルによる比較
が示す場合には最も古いセルの代りに前記他のセルが出
力されることを特徴とする正確なシーケンスの回復方
法、および出力されるセルをバッファするためのバッフ
ァ装置と、このバッファ装置中に含まれた任意のセルに
アクセスを得ることのできるアクセス装置と、アクセス
装置によってアクセスされた２つのセル毎に、セルに含
まれているラベルに基いて比較を行い、システム中への
セルの入力順序を決定する比較装置とを具備し、そのア
クセス装置によって各セルのバッファ装置中の残存期間
が決定可能であることを特徴とする出力装置によって達
成される。その他の本発明の有効な実施形態は特許請求
の範囲のその他の請求項に記載されている。
【００１１】本発明の基本的な技術思想によれば、交換
回路網中により古いセルがバッファされていないことが
確実になるまで、出力すなわち全ての通路が集中する場
所に各セルを保持する。セルが送られる前に、後から出
力に到着したセル群がそのセルの前に出力しなければな
らないセルを含むか否かを決定するための検査が行われ
る。
【００１２】これは入力端においてセルに連続番号を割
当て（接続単位をベースとし、或いはその他の方法によ
り）、少なくとも部分的にシフトレジスタの形態で動作
するバッファ装置を出力端に設け、これにより、予め定
められた遅延を導入することによって行われることが好
ましい。セルの出力の前に、少なくともバッファ装置の
シフトレジスタの形態の部分は、後で書込まれたセルが
前に出力されるべきものか否かについて検査され、もし
もそうであれば２つのセルは交換される。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。図１に示す出力装置の
実施の形態において、セルの全ビットが同時に並列のラ
イン上を伝送するデータ流を仮定する。一般にこれは特
別の場合ではなく、また特別の利点があるものでもな
い。しかしながら一方では、直列・並列変換器、並列・
直列変換器、バッファ装置によってそのようなデータ流
を生成することが常に可能であり、他方では当業者は例
えばＡＴＭ交換機において使用されているように特定の
データフォーマットにこの実施の形態を容易に適合させ
ることができる。その場合に、バッファ装置中にセルそ
れ自身を記憶するのではなく、別のメモリに記憶された
セルを再配置して検索するために必要な情報を記憶する
ことが有効であり、必要であるかも知れない。間接的ア
ドレッシングは当業者によく知られている。示された実
施の形態において、データの代りにデータのアドレスを
記憶する手法を利用することは容易である。
【００１４】図１の出力装置は、バッファ装置1 、メモ
リ管理装置2 、２個のマルチプレクサ3 および4 、２個
のラッチ5aおよび5b、２個の比較器6 および7 、追加の
ラッチ8 、およびカウンタ9 を備えている。
【００１５】バッファ装置1 はｐ個の位置を有する。各
位置は１つの完全なセルを含むことができる。本発明の
重要な特徴によれば、各セルは“シーケンス番号”とし
て指定された第１の種類のラベルと、ＶＣＩ（仮想回線
識別子）として指定された第２の種類のラベルと、“デ
ータ”として指定されたセルの残り部分とから構成され
ている。図１の表示は実際のメモリの個々の部分を正確
に示してはいない。
【００１６】第１の種類のラベル“シーケンス番号”
は、同じ接続に属する全セルが依然として元の順序で存
在しているようなシステムのある点において割当てられ
なければならない。異なる適用に対しては、シーケンス
番号は送信端においてすでにセルに付加されている。こ
のシーケンス番号をいつでもアクセスできるとすると、
本発明によって評価することができる。しかしながら一
般的に、ここに記載されている出力装置を含むシステム
の入力において、第１の種類のラベルを挿入することが
有効である。ＡＴＭ交換システムは好ましい適用例であ
り、第１の種類のラベルは交換システムの入力において
付加することが好ましい。
【００１７】第１の種類のラベルは、各接続内で必ずし
も連続である必要はない。同じ入力を通ってルーティン
グされる全ての接続のセルを連続的にカウントすれば十
分である。これらのラベルを割当るためにモジュロＮカ
ウンタを使用することが好ましく、予め定められた時間
内に第１の種類のラベルとしてＮ／２より少ない数が割
当てられるようにＮを大きく選択しなければならない。
全ての番号が周期的に発生するため、不明瞭性をなくす
ために両方向に充分な距離がなければならない。Ｎの特
定の選択により、番号が割当てられたときに前記予め定
められた時間間隔よりも離れていない全てのセルを不明
瞭性なくその元のシーケンスに再構成することができ
る。この時間は、許容されるエラー率は別として、この
時間内に各セルがバッファ装置1 の最後のｒ位置を確実
に通過するように予め定められなければならない。予め
決定されるべき時間に対する近似的なガイド値は、第１
の種類のラベルの割当てと出力装置中への到着との間の
最大遅延と最小遅延との間の差の２倍である。
【００１８】第２の種類のラベルＶＣＩは、特定の仮想
接続を有するセルの関係をマークする。そのようなラベ
ルはいずれにせよセルのヘッダー中に通常含まれてい
る。本発明の目的に対して、評価のためにアクセス可能
にすることが必要であるに過ぎない。このラベルは少な
くとも本発明に関しては、第１の種類のラベルがシステ
ムの全ての入力において同期して或いは少なくとも近接
した時間で割当てられるならば省略することができる。
第１の種類のラベルの近接した時間の割当てはまた均一
なシステム時間を必要とするが、許容できる偏差のた
め、回路の必要量は同期割当てによるよりも少ない。
【００１９】“データ”と区別されたセルの残りのもの
の代りに、別のメモリに記憶されたこの残りのもののア
ドレスをバッファ装置1 中に記憶してもよい。
【００２０】バッファ装置1 は３つの部分、すなわち位
置１乃至ｄを有するシフトレジスタ状の部分“シフトレ
ジスタ”と、ＦＩＦＯメモリの方法で動作する、それぞ
れｄ＋１乃至ｒおよびｒ＋１乃至ｐを有する２つの部分
から構成されている部分“ＦＩＦＯ”とに分けられてい
る。少なくとも位置１乃至ｒは、それらの内容を読取る
ことができ、或いは新しい内容をそれらの中に書込める
ように個々にアクセス可能でなければならない。
【００２１】バッファ装置の大きさ、すなわち数値ｄ，
ｒ，ｐの選択は特定の適用に依存している。主として考
慮すべきことは、エラー率、第１のブランチ点からのセ
ルの最大および最小遅延、１つの出力装置に許容される
同時接続の数、単位時間当りの接続に許容されるセルの
最大および最小数、および単位時間当りのセルの数の許
容できる変化である。近似的なガイド値は、ｄ＝128 ，
ｒ＝256 ，ｐ＝512 である。第１の種類のラベル“シー
ケンス番号”に対する値の範囲の選択は、それらの値に
依存している。これらのラベルの数値および接続特定決
定に対してＮ＝512 である。これらの数値の選択は、実
際の構成のために２のベキ乗が好ましく、ｄの選択を除
いて下限値のみを考慮に入れればよいから、それ程きわ
どいものではない。ｄの選択に対する下限値は、シフト
レジスタが上記により定められた最大および最小遅延間
の差に等しい最小遅延を与えなければならないことから
得られる。しかしながら遅延は避けられるべきであるか
ら、この値を実質上超えることがあってはならない。
【００２２】“セル入力”と区分される出力装置の入力
に到着したセルは、まず出力部から出力されるセルか、
或いはその出力装置中で終わるセルかについて検査され
る。後者の一つは空のセルであり、また別のものとして
は出力装置（またはさもなければ到着しない出力装置に
共通に接続された入力装置）のための制御信号を含むセ
ルがある。出力されるべきセルが最初にＦＩＦＯメモリ
の態様で動作する部分中の最下位の空き位置へ入るよう
に、出力されるべきセルはバッファ装置1 に入力され
る。セルが出力部から出力されるときには、バッファ装
置中の全セルは１位置だけ下方に移動する。もしもＦＩ
ＦＯメモリの最後の位置ｄ＋１が占有されていれば、そ
こに含まれていたセルはシフトレジスタの第１の位置ｄ
に転送される。もしも位置ｄ＋１が空いていれば、空い
たセルが位置ｄに書込まれなければならない。少なくと
も他のセルに関する各セルの残存期間は、したがってバ
ッファ装置1 中のその位置から導出することができる。
バッファ装置1 からの出力について以下に説明する。
【００２３】メモリ管理装置2 が図１において非常に概
略的に示されている。これは二重の機能を有する。ま
ず、これはバッファ装置1 の上述した正常な動作を管理
する。これは、アドレスＡＤ、書込み命令Ｗ、および読
取り命令Ｒを供給することによって行われる。書込まれ
るセルの存在、不存在に関する情報も要求される（図１
には示されていない）。メモリ管理装置2 の第２の機能
は、もしも命令“交換(Swap)ＳＷＡ”が交換のために与
えられる場合に、ラッチ5bの内容と、カウンタ9によっ
てアドレスされる位置の内容ＡＤを交換することであ
る。
【００２４】マルチプレクサ3 を通して，バッファ装置
1 の位置２乃至ｒの任意のものの内容は選択ベースでア
クセスすることができ、ラッチ5aに転送することができ
る。メモリ位置ＡＤはカウンタ9 によって選択される。
【００２５】出力サイクルの開始において、バッファ装
置1 の位置１の内容は、マルチプレクサ4 を通してラッ
チ5bに転送される。これはカウンタ9 がリセットされ、
０である場合である。このバッファ装置1 の位置１から
ラッチ5bに転送されたセルは、後述する方法でバッファ
装置1 の位置２から位置ｒまでのすべてのセルとそれぞ
れ比較される。これら位置２から位置ｒまでのセルはマ
ルチプレクサ3 を介してラッチ5aに順次送られる。マル
チプレクサ4 に供給された特別の命令“交換”は、ラッ
チ5aの内容をラッチ5bに転送させる。同じ命令“交換”
によってデータがラッチ5bに書込まれ、またラッチ5bか
ら読出されるという事実は全く特別のことではなく、当
業者によく知られた手段を採用することによって考慮す
ることができる。
【００２６】比較器6 は、ラッチ5a,5b 中に現在記憶さ
れているそれら２つのセルの第２の種類のラベルＶＣＩ
を比較する。２つのセルの第２の種類のラベルが等しい
ときにのみ、すなわち２つのセルが同じ接続に属してい
る場合に、次の比較器7 が付勢される。
【００２７】比較器7 は、ラッチ5a,5b 中に含まれてい
る２つのセルの第１の種類のラベル“シーケンス番号”
を比較する。比較器6 が２つのセルが同じ接続に属して
いることを示し、それと共にラッチ5a中に含まれている
セルがラッチ5b中に含まれているセルよりも古いことを
比較器7 が示した場合には、比較器7 から命令“交換”
がマルチプレクサ4 与えられて、ラッチ5a中に含まれて
いる古いセルがマルチプレクサ4 を介してラッチ5bに転
送され、また一方で比較器7 から命令“交換”がラッチ
5bにも与えられて、ラッチ5bに含まれている若いほうの
セルがバッファ装置1 中の古いセルが記憶されていた位
置に記憶される。このようにして２つのセルが交換され
る。
【００２８】カウンタ9 は正確なタイミングを与える。
それは予め定められたクロック速度Ｔで周期的に２乃至
ｒをカウントする。もしもカウンタ9 がカウントｒでリ
セット（＝０）されるならば、１出力サイクルが終了
し、次の出力サイクルが開始される。特定の接続に属す
る最も古いセルである前のサイクル中に発見されたラッ
チ5bの内容はラッチ8 に転送され、出力において“セル
出力”として利用される。同時にバッファ装置1 の位置
１の内容はマルチプレクサ4 を通ってラッチ5bに転送さ
れる。その後、同じ接続（第２の種類のラベル）の位置
２乃至ｒが古いセルのために連続的にサーチされる（第
１の種類のラベル）。このためそれらの各位置の内容は
マルチプレクサ3 を通ってラッチ5aに転送され、比較器
6 および7によって比較される。上記の交換動作は、カ
ウンタ9 のカウントｒにおいて、慮されている接続の最
も古いセルが実際にラッチ5b中に記憶され、この接続の
全てのより若いセルが依然としてまたは再びバッファ装
置1 に含まれていることを確実にする。
【００２９】すでに示したように第２の種類のラベルＶ
ＣＩ、およびしたがって比較器6 は、全ての第１の種類
のラベル“シーケンス番号”が同期的または少なくとも
近接した時間で割当てられるならば省略することができ
る。異なる接続に属するセルは交換されるが、接続内の
セルの正確なシーケンスは維持される。正確な同期を、
したがってタイムスタンプの使用を避けることができる
ことが本発明の目的であるが、本発明はさらにこの場合
の別の解決方法を提供する。
【００３０】図１の出力装置の表示は主として出力装置
の動作を示している。ＦＩＦＯメモリの態様で動作する
部分およびシフトレジスタの態様で動作する部分から構
成されているバッファ装置の構成および管理は、図２に
明瞭に示されている。書込みおよび読取り命令の分配を
含むクロックの分配は、図２には示されていない。
【００３１】バッファ装置はランダムアクセスメモリ
（ＲＡＭ）1'で構成されている。入来するセルは、入力
メモリ21を通ってデータバスＤＡへ供給され、データバ
スＤＡにはランダムアクセスメモリ1'が接続されてい
る。書込み制御装置22は、書込まれるべきセルが供給さ
れるとき入力メモリ21により“ビジー”に付勢される。
アドレスＰＷが書込みカウンタ23から、アドレスバスＡ
Ｄを介してランダムアクセスメモリ1'に供給され、セル
はランダムアクセスメモリ1'中に書込まれる。書込みカ
ウンタ23はそれから、書込み制御装置22によってインク
レメントされる。読取り制御装置24は、読取りカウンタ
25を介して位置１に対応するアドレスＰＲを指定する。
各セルが出力された後、読取りカウンタ25は読取り制御
装置24によってインクレメントされる。書込みカウンタ
23の内容ＰＷと読取りカウンタ25の内容ＰＲの差は、常
にｄに等しくなければならない。これは書込み制御装置
22によって監視される。もしもこの条件が満たされない
ならば、“ＦＩＦＯ空”、これは読取り制御装置24に通
知され、読取り制御装置24は信号“空のセル”をデータ
バスＤＡに供給し、この空のセルを書込みカウンタ23に
よって指定された位置に書込ませる。読取り制御装置24
はそれから書込みカウンタ23をインクレメントする。出
力装置の残りの部分は、アクセス、比較器、および出力
装置100 により示される。
【００３２】結論として可能なさらに別の変形例が与え
られる。接続の最も古いセルに対するサーチ中、数回出
力されるべきセルを比較的古いセルと交換することは絶
対に必要ではない。最も古いセル位置および経過時間の
みを保持し、サーチプロセスの終りにおいて、ただ一度
だけ交換することでメモリ全体の区域をサーチするのに
充分である。
【００３３】また全く交換しないこと、或いは出力期間
中に前方に発見された最も古いセルを移動させるだけに
することもできる。
【００３４】バッファ装置のシフトレジスタ状の部分は
バッファ装置の終端部を形成する必要はない。それはバ
ッファ装置の始めまたは中間に配置することもできる。
【図面の簡単な説明】
【図１】本発明による出力装置のブロック図。
【図２】図１の出力装置に含まれたバッファ装置のブロ
ック図。
【符号の説明】
1 …バッファ装置、2 …メモリ管理装置、3,4 …マルチ
プレクサ、5a,5b …ラッチ、6,7 …比較器、9 …カウン
タ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュテファン・バール ドイツ連邦共和国、7251 ヘミンゲン、 ヒルシュシュトラーセ 29 (72)発明者 ボド・プファイファー ドイツ連邦共和国、7141 シュビーベル デインゲン、モーツアルトシュトラーセ 14 (72)発明者 ボツオ・チェーザー ドイツ連邦共和国、7000 シュツットガ ルト 40、シュトラスブルガー・シュト ラーセ 19 (56)参考文献 特開 昭55−140347（ＪＰ，Ａ) 特開 昭63−70643（ＪＰ，Ａ) 特開 昭63−136859（ＪＰ，Ａ) 特開 昭56−19259（ＪＰ，Ａ) 特開 昭63−305641（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 システムの入力装置とシステムの出力装
    置との間で同じ接続に属するセルが互いに追越す可能性
    のあるシステムの出力端において、データパケットまた
    はセルの正確なシーケンスを回復させる方法において、 各入力装置において、セルの順序を識別するために第１
    の種類のラベル（シーケンス番号）をセルに付加し、 各出力装置は出力されるセルをバッファするためのバッ
    ファ装置を具備し、 このバッファ装置中の各セルの残存期間は決定可能であ
    り、 このバッファ装置中に含まれているそれぞれの最も古い
    セルが意図的に出力され、 バッファ装置中の前記セルの残存期間が予め定められた
    最小遅延期間よりも短い場合には出力は取出されず、 他のセルが最も古いセルによって追越されたことを第１
    の種類のラベルによる比較が示す場合には最も古いセル
    の代りに前記他のセルが出力されることを特徴とする正
    確なシーケンスの回復方法。
  2. 【請求項２】 他のセルの出力に先立って、今までで最
    も古いセルと他のセルの置換が行われることを特徴とす
    る請求項１記載の方法。
  3. 【請求項３】 モジュロＮをカウントすることによって
    形成された数が第１の種類のラベルとして使用され、Ｎ
    はＮ／２より小さい数が予め定められた時間内の第１の
    種類のラベルとして割当てられるような大きさに選択さ
    れていることを特徴とする請求項１記載の方法。
  4. 【請求項４】 各接続のセルに対して第１の種類のラベ
    ルが別々に割当てられることを特徴とする請求項３記載
    の方法。
  5. 【請求項５】 一つの入力装置を通してルーティングさ
    れたすべての接続のセルに対して、第１の種類のラベル
    が結合して割当てられることを特徴とする請求項３記載
    の方法。
  6. 【請求項６】 第２の種類のラベル（ＶＣＩ）がセルの
    属する接続を識別するために各セルに付加され、出力装
    置において、最も古いセルの代りに、この最も古いセル
    の第２の種類のラベルと等しい第２の種類のラベルを有
    する他のセルが出力されることを特徴とする請求項１記
    載の方法。
  7. 【請求項７】 バッファ装置の少なくとも一部分がシフ
    トレジスタの態様で動作され、それによって予め定めら
    れた最小の遅延を生成することを特徴とする請求項１記
    載の方法。
  8. 【請求項８】 前記予め定められた最小遅延時間は、入
    力装置において前記予め定められた最小遅延時間より離
    れている２つのセルが、出力装置に到達する前に互いに
    追い付くことができないか、或いはちょうど許容できる
    エラー確率でのみ互いに追付くことができるように選択
    されていることを特徴とする請求項１記載の方法。
  9. 【請求項９】 システムがＡＴＭ交換機であることを特
    徴とする請求項１記載の方法。
  10. 【請求項１０】 システムの出力においてセルの正しい
    シーケンスを回復するための出力装置において、 出力されるセルをバッファするためのバッファ装置と、 このバッファ装置中に含まれた任意のセルにアクセスを
    得ることのできるアクセス装置と、 アクセス装置によってアクセスされた２つのセル毎に、
    セルに含まれているラベルに基いて比較を行い、システ
    ム中へのセルの入力順序を決定する比較装置とを具備
    し、 そのアクセス装置によって各セルのバッファ装置中の残
    存期間が決定可能であることを特徴とする出力装置。
  11. 【請求項１１】 ２つの比較されたセルの一方をバッフ
    ァ装置中の他のものと置換する交換装置をさらに具備す
    ることを特徴とする請求項１０記載の出力装置。
  12. 【請求項１２】 システムがＡＴＭ交換機であることを
    特徴とする請求項１０記載の出力装置。
JP41374890A 1989-12-23 1990-12-25 正確なセルシーケンスの回復方法およびその出力装置 Expired - Lifetime JP2898762B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3942977A DE3942977A1 (de) 1989-12-23 1989-12-23 Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer
DE3942977:6 1989-12-23

Publications (2)

Publication Number Publication Date
JPH06209328A JPH06209328A (ja) 1994-07-26
JP2898762B2 true JP2898762B2 (ja) 1999-06-02

Family

ID=6396451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41374890A Expired - Lifetime JP2898762B2 (ja) 1989-12-23 1990-12-25 正確なセルシーケンスの回復方法およびその出力装置

Country Status (9)

Country Link
US (1) US5173897A (ja)
EP (1) EP0435046B1 (ja)
JP (1) JP2898762B2 (ja)
KR (1) KR0163180B1 (ja)
AT (1) ATE136706T1 (ja)
AU (1) AU639961B2 (ja)
CA (1) CA2032774C (ja)
DE (2) DE3942977A1 (ja)
ES (1) ES2088944T3 (ja)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438415B1 (en) * 1989-08-09 1995-01-18 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Resequencing system for a switching node
AU634915B2 (en) * 1990-11-14 1993-03-04 Fujitsu Limited Delay distortion suppressing system for atm communication system
US5260935A (en) * 1991-03-01 1993-11-09 Washington University Data packet resequencer for a high speed data switch
US5502726A (en) * 1992-01-31 1996-03-26 Nellcor Incorporated Serial layered medical network
GB2267200B (en) * 1992-05-19 1995-10-25 Dowty Communications Ltd Packet transmission system
US5325356A (en) * 1992-05-20 1994-06-28 Xerox Corporation Method for aggregating ports on an ATM switch for the purpose of trunk grouping
DE4217003A1 (de) * 1992-05-22 1993-11-25 Sel Alcatel Ag Verfahren und Schaltungsanordnung zum Wiederherstellen der richtigen Anzahl von Zellen einer gestörten ATM-Verbindung
JPH06132974A (ja) * 1992-10-20 1994-05-13 Toshiba Corp パケット・ディスアセンブル用バッファ
EP0602281B1 (fr) * 1992-11-30 2001-12-19 Alcatel Dispositif de reséquencement pour un noeud d'un système de commutation de cellules
US5689499A (en) * 1993-03-26 1997-11-18 Curtin University Of Technology Method and apparatus for managing the statistical multiplexing of data in digital communication networks
KR100293920B1 (ko) * 1993-06-12 2001-09-17 윤종용 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법
SE515419C2 (sv) * 1993-06-15 2001-07-30 Ericsson Telefon Ab L M Förfarande och anordning för resekvensiering
ES2148197T3 (es) * 1993-06-29 2000-10-16 Cit Alcatel Metodo de resecuenciacion y dispositivo de resecuenciacion que realiza tal metodo.
EP0639909A1 (en) * 1993-08-17 1995-02-22 ALCATEL BELL Naamloze Vennootschap Resequencing system
EP0645914A1 (en) * 1993-09-20 1995-03-29 ALCATEL BELL Naamloze Vennootschap Telecommunication network node
US5802287A (en) * 1993-10-20 1998-09-01 Lsi Logic Corporation Single chip universal protocol multi-function ATM network interface
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
US5708659A (en) * 1993-10-20 1998-01-13 Lsi Logic Corporation Method for hashing in a packet network switching system
JP2942875B2 (ja) * 1993-10-26 1999-08-30 ノーザン・テレコム・リミテッド ディジタル通信システム
DE4343588A1 (de) * 1993-12-21 1995-06-22 Sel Alcatel Ag Verfahren und Einrichtung zur zufälligen Auswahl einer von N gleichen Einheiten, sowie Koppelelement, Koppelnetz und Vermittlungsstelle damit
KR100258137B1 (ko) * 1993-12-30 2000-06-01 윤종용 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치
US5835024A (en) * 1995-06-07 1998-11-10 International Business Machines Corporation Multi-stage interconnection network with selectable function switching apparatus
US5831980A (en) * 1996-09-13 1998-11-03 Lsi Logic Corporation Shared memory fabric architecture for very high speed ATM switches
US5959993A (en) * 1996-09-13 1999-09-28 Lsi Logic Corporation Scheduler design for ATM switches, and its implementation in a distributed shared memory architecture
JP2871650B2 (ja) 1997-04-17 1999-03-17 日本電気株式会社 データ伝送システム
US6944184B1 (en) 1998-12-04 2005-09-13 Tekelec Methods and systems for providing database node access control functionality in a communications network routing node
US7050456B1 (en) 1998-12-04 2006-05-23 Tekelec Methods and systems for communicating signaling system 7 (SS7) user part messages among SS7 signaling points (SPs) and internet protocol (IP) nodes using signal transfer points (STPs)
FI104672B (fi) * 1997-07-14 2000-04-14 Nokia Networks Oy Kytkinjärjestely
US7002988B1 (en) 1998-12-04 2006-02-21 Tekelec Methods and systems for communicating SS7 messages over packet-based network using transport adapter layer interface
EP1047282A1 (en) * 1999-04-16 2000-10-25 Alcatel Resequencing method
US6782056B1 (en) * 1999-08-03 2004-08-24 Sony Corporation DSS packet reordering function
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6668317B1 (en) 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
US6427196B1 (en) 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US7191309B1 (en) 1999-09-01 2007-03-13 Intel Corporation Double shift instruction for micro engine used in multithreaded parallel processor architecture
WO2001018646A1 (en) 1999-09-01 2001-03-15 Intel Corporation Branch instruction for multithreaded processor
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US7620702B1 (en) 1999-12-28 2009-11-17 Intel Corporation Providing real-time control data for a network processor
US6625654B1 (en) 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US6631430B1 (en) 1999-12-28 2003-10-07 Intel Corporation Optimizations to receive packet status from fifo bus
US6307789B1 (en) 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US6584522B1 (en) 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US6976095B1 (en) 1999-12-30 2005-12-13 Intel Corporation Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch
US7480706B1 (en) 1999-12-30 2009-01-20 Intel Corporation Multi-threaded round-robin receive for fast network port
US6952824B1 (en) 1999-12-30 2005-10-04 Intel Corporation Multi-threaded sequenced receive for fast network port stream of packets
US6990063B1 (en) 2000-03-07 2006-01-24 Cisco Technology, Inc. Distributing fault indications and maintaining and using a data structure indicating faults to route traffic in a packet switching system
US6907041B1 (en) 2000-03-07 2005-06-14 Cisco Technology, Inc. Communications interconnection network with distributed resequencing
US6757284B1 (en) 2000-03-07 2004-06-29 Cisco Technology, Inc. Method and apparatus for pipeline sorting of ordered streams of data items
US6728211B1 (en) 2000-03-07 2004-04-27 Cisco Technology, Inc. Method and apparatus for delaying packets being sent from a component of a packet switching system
US6654342B1 (en) 2000-03-07 2003-11-25 Cisco Technology, Inc. Accumulating and distributing flow control information via update messages and piggybacked flow control information in other messages in a packet switching system
US6747972B1 (en) 2000-03-07 2004-06-08 Cisco Technology, Inc. Method and apparatus for reducing the required size of sequence numbers used in resequencing packets
US6735173B1 (en) 2000-03-07 2004-05-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing data items within a packet switching system
US6788689B1 (en) 2000-03-07 2004-09-07 Cisco Technology, Inc. Route scheduling of packet streams to achieve bounded delay in a packet switching system
US6674721B1 (en) 2000-03-07 2004-01-06 Cisco Technology, Inc. Method and apparatus for scheduling packets being sent from a component of a packet switching system
US7318091B2 (en) 2000-06-01 2008-01-08 Tekelec Methods and systems for providing converged network management functionality in a gateway routing node to communicate operating status information associated with a signaling system 7 (SS7) node to a data network node
US6816492B1 (en) 2000-07-31 2004-11-09 Cisco Technology, Inc. Resequencing packets at output ports without errors using packet timestamps and timestamp floors
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US20020053017A1 (en) * 2000-09-01 2002-05-02 Adiletta Matthew J. Register instructions for a multithreaded processor
US7012889B1 (en) 2000-11-02 2006-03-14 Cisco Technology, Inc. Method and apparatus for controlling input rates within a packet switching system
US7106693B1 (en) 2000-11-02 2006-09-12 Cisco Technology, Inc. Method and apparatus for pacing the flow of information sent from a device
AU2005201106B2 (en) * 2000-11-09 2005-10-13 Accenture Global Services Limited Communications system for supporting inter-dependent data messages
EP1334433B1 (en) * 2000-11-09 2006-03-01 Accenture LLP Communications system for supporting inter-dependent data messages
US7020871B2 (en) * 2000-12-21 2006-03-28 Intel Corporation Breakpoint method for parallel hardware threads in multithreaded processor
US6967926B1 (en) 2000-12-31 2005-11-22 Cisco Technology, Inc. Method and apparatus for using barrier phases to limit packet disorder in a packet switching system
US7092393B1 (en) 2001-02-04 2006-08-15 Cisco Technology, Inc. Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components
US6934760B1 (en) 2001-02-04 2005-08-23 Cisco Technology, Inc. Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components
US6832261B1 (en) 2001-02-04 2004-12-14 Cisco Technology, Inc. Method and apparatus for distributed resequencing and reassembly of subdivided packets
US7027397B1 (en) 2001-02-15 2006-04-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing traffic and flow control information in a packet switching system
US7269139B1 (en) 2001-06-27 2007-09-11 Cisco Technology, Inc. Method and apparatus for an adaptive rate control mechanism reactive to flow control messages in a packet switching system
US7016305B1 (en) 2001-06-27 2006-03-21 Cisco Technology, Inc Method and apparatus for distributing information within a packet switching system
US6868476B2 (en) 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US7487505B2 (en) 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US7225281B2 (en) 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US7216204B2 (en) * 2001-08-27 2007-05-08 Intel Corporation Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment
US7126952B2 (en) 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US7158964B2 (en) * 2001-12-12 2007-01-02 Intel Corporation Queue management
US7107413B2 (en) * 2001-12-17 2006-09-12 Intel Corporation Write queue descriptor count instruction for high speed queuing
US7269179B2 (en) * 2001-12-18 2007-09-11 Intel Corporation Control mechanisms for enqueue and dequeue operations in a pipelined network processor
US7895239B2 (en) 2002-01-04 2011-02-22 Intel Corporation Queue arrays in network devices
US7181573B2 (en) * 2002-01-07 2007-02-20 Intel Corporation Queue array caching in network devices
US7613200B1 (en) 2002-01-15 2009-11-03 Cisco Technology, Inc. Method and apparatus using a random indication to map items to paths and to recirculate or delay the sending of a particular item when a destination over its mapped path is unreachable
US6934951B2 (en) 2002-01-17 2005-08-23 Intel Corporation Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section
US7610451B2 (en) 2002-01-25 2009-10-27 Intel Corporation Data transfer mechanism using unidirectional pull bus and push bus
US7181594B2 (en) * 2002-01-25 2007-02-20 Intel Corporation Context pipelines
US7149226B2 (en) * 2002-02-01 2006-12-12 Intel Corporation Processing data packets
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
US7075940B1 (en) 2002-05-06 2006-07-11 Cisco Technology, Inc. Method and apparatus for generating and using dynamic mappings between sets of entities such as between output queues and ports in a communications system
US7471688B2 (en) 2002-06-18 2008-12-30 Intel Corporation Scheduling system for transmission of cells to ATM virtual circuits and DSL ports
US7337275B2 (en) 2002-08-13 2008-02-26 Intel Corporation Free list and ring data structure management
US7404015B2 (en) * 2002-08-24 2008-07-22 Cisco Technology, Inc. Methods and apparatus for processing packets including accessing one or more resources shared among processing engines
US7304999B2 (en) * 2002-08-24 2007-12-04 Cisco Technology Inc. Methods and apparatus for processing packets including distributing packets across multiple packet processing engines and gathering the processed packets from the processing engines
US7352769B2 (en) 2002-09-12 2008-04-01 Intel Corporation Multiple calendar schedule reservation structure and method
US7051259B1 (en) 2002-10-08 2006-05-23 Cisco Technology, Inc. Methods and apparatus for communicating time and latency sensitive information
US7433307B2 (en) 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US7313093B1 (en) 2002-11-26 2007-12-25 Cisco Technology, Inc. Methods and apparatus for selectively discarding packets during overload conditions
US6941438B2 (en) * 2003-01-10 2005-09-06 Intel Corporation Memory interleaving
US7443836B2 (en) 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
KR100601043B1 (ko) * 2003-11-13 2006-07-14 한국전자통신연구원 패킷을 스케줄링하는 라우터 및 그 방법
US7213099B2 (en) 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
US7532647B2 (en) 2004-07-14 2009-05-12 Tekelec Methods and systems for auto-correlating message transfer part (MTP) priority and internet protocol (IP) type of service in converged networks
US7551617B2 (en) 2005-02-08 2009-06-23 Cisco Technology, Inc. Multi-threaded packet processing architecture with global packet memory, packet recirculation, and coprocessor
US7623539B2 (en) * 2005-03-31 2009-11-24 Agere Systems Inc. Apparatus and method for processing cells in an ATM adaptation layer device in a communications system that exhibits cell delay variation
US7739426B1 (en) 2005-10-31 2010-06-15 Cisco Technology, Inc. Descriptor transfer logic

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317196A (en) * 1978-06-02 1982-02-23 Texas Instruments Incorporated Transparent intelligent network for data and voice
JPS55140347A (en) * 1979-04-20 1980-11-01 Oki Electric Ind Co Ltd Information sequence security system
JPS5619259A (en) * 1979-07-25 1981-02-23 Hitachi Ltd Multiplex data collecting/distributing device
DE3580276D1 (de) * 1985-08-13 1990-11-29 Ibm Adaptives paket-/durchschaltvermitteltes transportsystem und verfahren.
EP0215526B1 (en) * 1985-09-19 1991-05-08 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Data communication system
US4894823A (en) * 1986-02-28 1990-01-16 American Telephone And Telegraph Company Time stamping for packet system nodes
JPH0771121B2 (ja) * 1986-09-12 1995-07-31 日本電信電話株式会社 パケツト通信方式
JPS63136859A (ja) * 1986-11-28 1988-06-09 Fujitsu Ltd パケツト交換機
JPS63305641A (ja) * 1987-06-08 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> パケット通信方式
JPH01192298A (ja) * 1988-01-28 1989-08-02 Nec Corp 音声パケット受信方式
JP2659421B2 (ja) * 1988-02-17 1997-09-30 日本電信電話株式会社 自己ルーチング通話路
CA1331801C (en) * 1988-03-17 1994-08-30 Yasuro Shobatake Packet switching device
JP2753254B2 (ja) * 1988-04-06 1998-05-18 株式会社日立製作所 パケツト交換システム
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム
DE68928867T2 (de) * 1988-07-22 1999-04-29 Hitachi Ltd ATM-Vermittlungssystem
IT1224493B (it) * 1988-10-17 1990-10-04 Cselt Centro Studi Lab Telecom Interfaccia di controllo e commutazione di etichetta per commutazione veloce di pacchetto asincrona
US4899335A (en) * 1988-12-21 1990-02-06 American Telephone And Telegraph Company, At&T Bell Laboratories Self routing packet switching network architecture
US4937817A (en) * 1988-12-29 1990-06-26 American Telephone And Telegraph Company Packet selection for packet distribution arrangements
JP4219562B2 (ja) * 1999-04-13 2009-02-04 セミトゥール・インコーポレイテッド ワークピースを電気化学的に処理するためのシステム

Also Published As

Publication number Publication date
AU639961B2 (en) 1993-08-12
JPH06209328A (ja) 1994-07-26
EP0435046B1 (de) 1996-04-10
AU6786890A (en) 1991-06-27
DE59010278D1 (de) 1996-05-15
KR0163180B1 (ko) 1998-12-01
ATE136706T1 (de) 1996-04-15
ES2088944T3 (es) 1996-10-01
KR910013798A (ko) 1991-08-08
US5173897A (en) 1992-12-22
CA2032774C (en) 1994-02-01
EP0435046A3 (en) 1992-04-29
DE3942977A1 (de) 1991-06-27
CA2032774A1 (en) 1991-06-24
EP0435046A2 (de) 1991-07-03

Similar Documents

Publication Publication Date Title
JP2898762B2 (ja) 正確なセルシーケンスの回復方法およびその出力装置
US5214639A (en) Communication switching element and method for transmitting variable length cells
US6977941B2 (en) Shared buffer type variable length packet switch
EP0680173B1 (en) Multicasting apparatus
EP0680179B1 (en) Multicasting apparatus
CA2049182C (en) Traffic shaping method and circuit
KR0142179B1 (ko) 카피 능력을 구비한 atm 교환기
CA1274304A (en) Crosspoint circuitry for data packet space division switches
EP0256526A2 (en) Packet-switched communications network for efficiently switching non-burst signals
JPH022767A (ja) パケット交換装置
KR0157989B1 (ko) Atm 교환기
JPH021655A (ja) 多重データスイッチシステム
JPH0728314B2 (ja) ハイブリッドパケット交換方法および装置
JP2006311610A (ja) 情報転送を実施する方法及び該情報転送用の交換装置
JPH02226926A (ja) 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム
JP2873044B2 (ja) 非同期時分割通信網における信号メッセージの処理装置
US4922485A (en) System for changing priority of packets of data
JP3942237B2 (ja) 転送レートコントローラおよび動作方法
JP3500511B2 (ja) 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム
JP2846464B2 (ja) データのスイッチングノード
JPH0787456B2 (ja) 自己ル−チング交換機
JP2553638B2 (ja) パケット交換自己ルーチングモジュール
WO1993011621A1 (en) Method and unit for the reconstruction of the correct sequence of atm cells
JPH03216043A (ja) 回線切換方式
JPH04363938A (ja) セル変換装置