KR0163180B1 - Atm 교환 시스템에서 셀의 정확한 순서를 복원하기 위한 방법 및 그 출력 유니트 - Google Patents

Abstract

종래 기술(미공개)은 짧은 주기 동안 가능한 일정하게 ATM 교환회로망을 로드할 수 있으므로 비용을 절감할 수 있으며 하나 및 동일 접속의 연속 셀들이 가능한 많은 다른 경로를 통해 출력으로 전송될 수 있다.

기술적 문제점은 연속 셀의 상호 추월이 방지되거나 올바르게 되어야 한다.

주요 개념은 교환 회로망내에서 오래된 셀을 확실하게 버퍼할 수 없을때까지 출력에 각 셀을 유지해야 한다. 셀을 전송하기 전에 나중에 교환 회로망으로부터 수신될 셀들이 그 셀 이전에 전송되어야 하는 셀을 포함하고 있는지의 여부를 결정하도록 검사를 수행해야 한다.

구성 : 입력단에서 셀들에 대한 순번을 할당하여 시프트 레지스터 방식으로 출력단의 버퍼(1)중 적어도 일부(1…d)를 동작시킴으로써 소정의 지연을 발생시키도록 구성됨. 셀의 출력에 앞서, 나중에 기입된 셀이 보다 먼저 출력되었는지의 여부에 대하여 버퍼의 적어도 시프트 레지스터 부분이 조사된다. 나중에 기입된 셀이 보다 먼저 출력된 경우 두 셀이 상호 교환된다.

Description

ATM 교환 시스템에서 셀의 정확한 순서를 복원하기 위한 방법 및 그 출력 유니트

제1도는 본 발명에 따른 출력 유니트의 블록도.

제2도는 제1도의 출력 유니트에 포함된 버퍼의 블록도.

* 도면의 주요부분에 대한 부호의 설명

1 : 버퍼 2 : 메모리 관리 유니트

3,4 : 멀티플렉서 5a,5b : 래치

6,7 : 비교기 8 : 래치

9 : 카운터 21 : 입력 메모리

22 : 기입 제어기 23 : 기입 카운터

본 발명은 전기 통신망에 사용되는 패킷 교환 시스템에 관한 것으로, 특히 데이터 패킷 또는 셀의 정확한 순서(sequence)를 복원하기 위한 방법 및 그 출력 유니트에 관한 것이다.

미래의 전기 통신을 위해 소위 비동기 전송 방식(ATM)이 현재 연구 개발중에 있다. ATM은 고속의 패킷 교환 방식으로서, 개개의 패킷을 셀이라 칭하고 있다. 원리적인 측면에 있어서, 본 발명은 고속 패킷 교환 방식 뿐만 아니라, 종래의 저속 패킷 교환 방식에도 적용될 수 있다.

종래, 동기 전송 방식으로써 간주되는 시분할 다중화 방식에서는 전송될 각 메시지가 동일한 길이의 단편(fraction)(대략 8비트)들로 분할되며, 다른 메시지의 단편들과 함께 데이터 스트림을 이루어, 미리 설정된 등거리 타임 슬롯(equidistant time slot)으로 전송된다. 결국, 동일 메시지에 속하는 모든 단편들은 동일 시간 동안 지정된 경로에서 동일 순서 및 동일 간격으로 수신기에 도달하게 되고, 단편들은 스트림 내에서 시간적 위치(temporary position)로 함께 속하기 때문에 그 식별이 가능하게 된다. 이러한 방식은 주로 펄스 코드 변조 형태로 아날로그 신호를 전달하는데 적절하다.

패킷 교환 방식은 오랫동안 데이터 전송을 위해 사용되고 있다. 이 패킷 교환 방식의 데이터는 데이터 스트림의 빈곳이 발생할 경우에 그 곳에 정착된다. 따라서, 데이터는 데이터 스트림 내에서 그들의 시간적 위치에 의해 식별되지 않기 때문에 헤더와 결합하여 패킷을 형성한다. 패킷 헤더는 메시지의 부분들이 정확히 수신기에 도달하는데 필요한 정보 및 그곳에 도달하는 다른 메시지 부분에 상기 메시지 부분이 정확히 할당되도록 하는데 필요한 모든 정보를 포함한다. 원칙적으로, 이때에 각 패킷은 전기 통신망을 통하여 자체의 경로를 따른다. 그러나, 가상 회선 방식이 적용된 초기에는 동일 메시지에 속하는 모든 패킷은 첫번째 패킷에 의해 한정된 전체 회선망을 통한 경로를 따라가도록 되어 있었다. 이러한 점의 해결책으로써, 회선망 상의 추가의 로드를 나타낼 수 있는 패킷 헤드가 제안되었으며, 이 패킷 헤드 각각에는 하나의 링크에 대한 정보만을 포함하기 때문에 보다 짧은 길이로 유지될 수 있는 동시에, 경로 상에서 접속 테이블을 이용함으로써 다음 링크에 대한 정보를 얻을 수 있다. 게다가, 이러한 해결책은 함께 속한 패킷이 상호 추월(overtaking)하는 것을 간단하게 방지할 수 있다. 따라서, 데이터는 그들이 송신기에서 송신된 순서와 동일한 순서로 수신기에 정확히 도달된다.

적어도 교환기의 교환망에 있어서, 선택된 경로에서 메시지에 해당하는 셀의 리지드 링키지(rigid linkage)를 이탈하는 여러 가지의 이유가 있다. ATM 방식에서의 가장 중요한 특징은 개개 접속의 통화량에 대하여 임의의 변환이 허용되는 점이다. 많은 독립된 접속들이 결합되는 곳에는 이들 변동에 대한 어떤 보상(compensation)이 발생한다. 특히 교환기의 교환망 내에서 하나의 접속에 대한 개개의 셀이 동일 경로를 따르지 않고, 모든 가능한 경로로 분배되는 경우, 추가의 보상 즉, 매우 균일한 회선망 로드가 이루어지게 한다. 이것은 교환망 내에서 통화량 측정 수단 및 상기 측정 수단을 불필요하게 한다.

가상 접속과는 반대되는 전술한 접속을 무접속(connectionless)으로 칭한다. 하지만, 추월(overtake)은 제어될 수 없으므로, 수신기에서 가장 나중에 메시지를 수신 했을 때에도 그 셀의 원래의 순서를 복원할 필요가 있다. 접속이 교환기 내에서 무접속의 접속 형태로 루팅된 경우와, 교환기의 외부에서 가상 접속으로서 루팅된 경우에, 통상 리시퀀싱(resequencing)이라 칭하는 순서의 복원이 교환기의 출력에서 실행된다.

본 발명의 출원일 전까지 미공개된 PCT 특허 출원(EP89/00941)은 가상 접속에 관한 것으로서, 교환기 내의 셀의 엔트리에 대한 정착 시간(fixed time) 만큼 각 셀을 추가로 지연시켜서 셀을 연속하여 출력하는 방법으로 정확한 순서가 자동적으로 복원되게 하는 내용이 개시되어 있다.

그러나, 일반적으로는, 지연 연속성을 유지하는데 필요 조건 예컨대, 딜레이 지터(delay jitter)를 보상하기 위한 필요 조건은 그리 큰 부담이 되지 않지만, 이 필요 조건에 부합하기 위해서는, 타임 스탬프가 차례대로 각 셀에 부가되어야 하며 정확히 시간을 분배하기 위한 회선망 및 중심 클록이 요구된다.

따라서, 본 발명의 목적은 복잡한 동기 방식에 의하지 않고 재전송에 앞서, 셀의 원래의 순서에 대해 서로를 추월할 수 있는 동일 접속에 있어서의 셀의 순서를 복원하는데 있다.

이 목적은 특허 청구 범위의 제1항의 지침에 따라 달성되며, 그리고 제9항의 지침에 따른 출력 유니트에 의해 달성된다. 본 발명의 추가의 이점은 종속항에서 정의되었다.

본 발명의 기본 개념은 교환망 내에 오래된 셀(older cell)이 일시 저장되어 있지 않음이 확실할 때까지, 모든 경로가 한 곳에 수렴하는 출력에 각 셀들을 유지하는 것이다. 셀이 보내지기 전에, 나중에 출력에 도달된 셀이 이 셀 이전에 출력되어야만 하는 셀을 포함하고 있는 지를 결정하기 위한 검사가 이루어진다.

이러한 개념은, 입력단에서 셀에 대한 연속된 번호를 할당하고, 미리 설정된 지연을 발생시키기 위해 적어도 일부분이 시프트 레지스터 방식으로 동작하는 버퍼를 출력단에 구비하여, 셀의 출력에 앞서, 적어도 시프트 레지스터형 부분이 나중에 기입된 셀이 먼저 출력되어야 하는 지의 여부에 대하여 조사되며, 그러한 경우, 두 셀은 상호 교환된다.

본 발명은 첨부된 도면을 참조로 한 본 발명의 실시예의 설명으로부터 보다 명확히 이해될 것이다.

제1도에 도시한 출력 유니트의 실시예에서, 데이터 스트림은 모든 셀 비트가 병렬 라인을 통하여 동시에 전송되는 것으로 가정한다. 하지만, 이러한 경우는 없고 특정한 이점이 있는 것도 아니며, 그러나 한편으로는 직렬 대 병렬 변환기, 병렬 대 직렬 변환기 및 버퍼 등의 수단에 의하여 전술한 데이터 스트림을 발생할 수도 있고, 다른 한편으로는, 이 기술 분야에서 숙련된 자들이라면 예컨대, ATM 교환 방식에 사용되는 것과 같이 특정한 데이터 포맷에 본 발명을 쉽게 적용할 수 있을 것이다. 그러한 경우, 버퍼에는 셀 그 자체를 저장하는 것이 아니라, 별도의 메모리에 저장된 셀을 재배열하고 검색하는데 필요한 정보만을 저장하는 것이 유리하고 또 필요하다. 이 간접 어드레싱은 실시예에 보인 대로 용이하게 이용될 수 있으며, 이때에는 데이터 대신에 그 데이터의 어드레스가 저장된다.

제1도에 도시한 출력 유니트에는 버퍼(1), 메모리 관리 유니트(2), 2개의 멀티플렉서(3,4), 2개의 래치(5a,5b), 2개의 비교기(6,7), 추가 래치(8) 및 카운터(9)가 포함된다.

버퍼(1)는 p개의 위치를 갖는다. 각 위치는 하나의 완전한 셀을 포함할 수 있다. 본 발명의 주요 특징에 따르면, 각 셀은 순서 번호(sequence number)로 정의된 제1 종류의 라벨, VCI(가상 회선 식별자)로 정의된 제2 종류의 라벨 및 데이터(DATA)로 표시되는 셀의 나머지로 이루어진다. 제1도는 실제의 메모리의 개개의 조건들을 정확히 도시하지 않고 있다.

제1 종류의 라벨, 즉 순서 번호는 동일 접속에 속하는 모든 셀이 지속적으로 원래의 순서로서 존재하는 시스템의 일점에서 할당되어야만 한다. 다른 장치에서는, 상기 순서 번호가 송신 단자에서 이미 각 셀에 부가된다. 이러한 순서 번호가 임의의 시간에서 액세스될 수 있다고 가정하면, 본 발명에 의해서도 측정될 수 있다. 하지만, 일반적으로 본 명세서에 기술된 출력 유니트를 포함하는 시스템은 입력단(입력 유니트)에서 제1 종류의 라벨을 삽입하는 것이 바람직하다.

교환기의 입력에서 제1 종류의 라벨을 부가하도록 한 ATM 교환 시스템이 바람직하다.

제1 종류의 라벨들은 각 접속 내에서 반드시 연속될 필요는 없다. 동일 입력을 통하여 루팅된 모든 접속의 각 셀에 연속적으로 카운트하는 것만으로도 충분하다. 이들 라벨들을 할당하기 위해서는 모듈로-N 카운터를 이용하는 것이 바람직한데, 여기서, N은 크게 선택하여, N/2 이하의 번호가 제1 종류의 라벨로써 할당되도록 해야 한다. 모든 번호들은 주기적으로 발생되기 때문에, 정확성을 얻기 위해 양방향으로 충분한 거리가 확보되어야 한다. N을 특정한 값으로 선택하면, 모든 셀들은 번호들이 할당될 때에 미리 설정된 시간 이내에서 원래의 순서대로 정확히 재구성될 수 있다. 상기 시간은 허용된 에러율을 제외하고, 상기 시간 내에 각 셀이 버퍼(1)의 최종 r 위치를 통과할 수 있도록 프리세트되어야 한다. 프리세트되어야 할 시간에 대한 대략적인 안내값은 제1 종류의 라벨의 할당과 출력 유니트에의 도달 사이에서 발생하는 최대 지연과 최소 지연 사이의 차의 2배가 된다.

제2 종류의 라벨, 즉 VCI는 특수 가상 접속과 셀의 관련성을 식별한다.

상기한 라벨은 일반적으로 셀의 헤더에 포함되지만 본 발명의 목적을 달성하기 위해, 단지 측정용으로서 액세스 가능하게 할 필요가 있다. 제1 종류의 라벨들이 시스템의 모든 입력에서 동기식으로 또는 적어도 프레시오클로노우슬리(plesiochronovsly)식으로 할당되는 경우, 제2 종류의 라벨은 적어도 본 발명에 대하여 불필요하게 된다. 제1 종류 라벨의 플레시오클로노우스식 할당은 균일한 시스템 시간을 필요로 하지만, 허용 편차 때문에 회선의 필요한 양은 동기식 할당에 비해 작아지게 된다.

셀의 나머지 즉, 데이터가 다른 메모리에 저장되는 경우에 데이터 대신에 어드레스가 버퍼(1)에 저장될 수 있다.

버퍼(1)는 3부분으로 나누어지는데, 즉 위치 1 내지 d로서 시프트 레지스터로 라벨링된 시프트 레지스터형 동작 부분 및 FIFO로 라벨링된 FIFO 메모리형 동작 부분으로 나누어지고, 상기 FIFO 메모리형 동작 부분은 위치 d+1 내지 r 및 r+1 내지 P를 각각 갖는 2개의 부분으로 구성된다. 적어도 1 내지 r은 그들 각각의 내용이 판독되어질 수 있고, 또는 새로운 내용이 그 각 위치에 기입될 수 있도록 개별적으로 액세스 가능해야만 한다.

버퍼의 크기, 즉 d, r 및 p에 대한 수치의 선택은 특정 장치에 따른다. 주요한 고려 대상은, 허용 가능한 에러율, 제1 분기점으로부터의 셀의 최소 및 최대 지연, 하나의 출력 유니트를 통해 허용되는 동시 접속 수, 단위 시간당 접속이 가능한 셀의 최대 및 최소수 및, 단위 시간당 셀 수에 대한 허용 가능한 변수 등이다. 대략적인 안내값은 d=123, r=256 및 p=512이다. 제1 종류의 라벨, 즉 순서 번호에 대한 수치의 범위 선택은 상기 안내값들에 의존한다. 이들의 수치 및 이들 라벨의 접속-특정 결정에 대하여 안내값은 N=512이다. 이들 수치의 선택은 실제 구성에 있어서는 별로 중요하지 않으며, d의 선택을 제외하고 2개의 전원이 바람직하며, 단지 낮은 제한값이 고려된다.

d의 값을 낮게 제한하는 것은 시프트 레지스터가 규정된 최대 및 최소 지연 사이의 차와 동일한 최소 지연을 제공해야 한다는 사실에 기인한다. 그러나, 지연이 제거되어야 하므로 이 값을 실질적으로 초과해서는 안된다.

셀인(cell in)으로 라벨링된 출력 유니트의 입력에 도달한 셀들은 출력 유니트에서 종단하는 셀인지 또는 출력 되어야 하는 셀인지에 관하여 먼저 조사된다. 한편, 그 셀이 빈 셀 인지 그리고, 출력 유니트(반대로 도달할 수 없는 후자에 접속된 통상의 입력 유니트)에 대한 제어 신호를 포함하는 셀인지가 조사된다. 출력될 셀들은 버퍼(1)로 입력되어, 셀은 FIFO 메모리의 방식으로 동작되는 부분 중 가장 낮은 자유 위치로 폴 쓰루(fall through)된다. 셀이 출력부에서 출력될 때 마다 버퍼 내에 있는 모든 셀들은 하나의 위치씩 하강 이동된다.

FIFO 메모리의 마지막 위치 즉, d+1이 점유되는 경우, FIFO 메모리에 포함된 셀이 시프트 레지스터의 첫번째 위치인 d로 전송될 수 있다. 위치 d+1이 빈 경우, 빈 셀은 위치 d로 기입되어야만 한다. 셀의 잔류 시간, 즉 적어도 임의의 다른 셀과 관련한 잔류 시간은 버퍼(1) 내의 자신의 위치로부터 산출될 수 있다. 버퍼(1)로부터의 출력은 이하에 기술된다.

제1도에 개략 도시한 메모리 관리 유니트(2)는 2가지의 기능을 한다. 첫째, 전술한 버퍼(1)의 정상 동작을 관리한다. 이것은 Address로 라벨된 어드레스들, 기입 명령 W 및 판독 명령 R을 인가함으로써 수행된다. 또한, 도시하지 않았지만, 기입될 셀의 존재 및 부재에 관한 정보도 필요하다. 둘째는, Swap(스왑) 명령에 따라서, 카운터(9)에 의해 어드레스된 위치의 내용을 래치(5b)의 내용으로 교환한다.

버퍼(1)의 위치 2 내지 r 위치중 임의의 하나의 내용은 멀티플렉서(3)를 통하여 선택적으로 액세스되어, 래치(5a)로 전송될 수 있다. 메모리 위치는 카운터(9)의 Address에 의해 선택된다.

출력 사이클의 개시 시에, 버퍼(1)의 위치 1에 대한 내용은 멀티플렉서(4)를 통하여 래치(5b)로 전송된다. 그것은 카운터(9)가 리셋 즉, 0으로 되는 경우이다. 특정 명령, 즉 Swap 명령이 멀티 플렉서(4)에 인가되면, 래치(5a)의 내용이 래치(5b)로 전송된다. 전술한 명령, 즉 Swap 명령에 의하여 래치(5b)로부터 데이터가 기입되고 판독된다는 사실은 이 기술 분야의 숙련된 자들에게는 잘 알려져 있다.

비교기(6)는 래치(5a,5b)에 저장되는 2개의 셀들의 제2 종류의 라벨 VCI를 비교한다. 제2 종류의 2개의 라벨들이 서로 동일하다면, 즉 두 셀들이 동일 접속에 속하는 경우에는 후속 비교기가 활성화된다.

비교기(7)는 래치(5a,5b)에 포함된 두 셀들에 대하여 제1 종류의 라벨, 즉 순서 번호를 비교한다. 만일, 비교기(6)는 동일 접속에 속한 2개의 셀을 표시하고, 비교기(7)가 래치(5a)에 저장된 셀이 래치(5b)에 저장된 셀 보다 오래된 것임을 표시하는 경우, Swap 명령이 제공되어, 오래된 셀들이 래치(5b)로 전송되게끔하고, 오래되지 않은 셀을 오래된 셀을 대신해서 버퍼(1) 내의 오래된 셀의 위치로 점유하게끔한다. 따라서, 두 셀들은 상호 교환된다.

카운터(9)는 정확한 타이밍을 제공한다. 이것은 미리 설정된 클럭 속도 T로 2부터 r까지 주기적으로 카운터한다. 카운터(9)가 카운터 r에서 0으로 리셋될 경우, 하나의 출력 사이클은 종단되며, 다음 출력 사이클이 개시된다. 특정 접속에 속한 가장 오래된 셀이 있는 이전의 사이클에서 발견된 래치(5b)의 내용은 래치(8)에 전송되며 셀 아웃으로 출력된다. 이와 동시에, 버퍼(1)의 위치(1)의 내용은 멀티플렉서(4)를 통하여 래치(5b)로 전송된다. 그 후, 2 내지 r의 위치는 동일접속(제2 종류의 라벨)의 오래된 셀(제1 종류의 라벨)이 연속적으로 서치된다. 결국, 이들 위치 각각의 내용은 멀티플렉서(3)를 통하여 래치(5a)로 전송되어 비교기(6,7)에 의해 비교된다. 전술한 교환 작용 Swap은 카운터(9)의 카운트 r에서 고려되고 있는 접속의 가장 오래된 셀이 래치(5b)에 실제로 저장되도록 보증하며, 이 접속의 모든 새로운 셀들은 여전히 또는, 다시 버퍼(1)에 저장된다.

전술한 바와 같이, 제2 종류의 라벨, 즉 VCI 그리고 제1 종류의 모든 라벨, 즉 순서 번호가 동기식 또는 적어도 플레오시오클로노우슬리식으로 할당되는 경우, 제2 종류의 라벨 즉 VCI와 비교기(6)는 불필요하게 된다. 이어서, 다른 접속에 속하는 셀들이 상호 교환되지만, 접속 내의 셀들의 정확한 순서는 그대로 유지된다. 비록, 본 발명의 목적이 정확한 동기화를 제거하고 타임 스탬프(stamps)를 사용하는 것에 있지만, 본 발명은 추가의 또 다른 해결책을 제공한다.

즉, 제1도에 도시된 출력 유니트는 주로 출력 유니트의 동작을 설명한 것이다. FIFO 메모리 방식으로 동작되는 부분과 시프트 레지스터 방식으로 동작되는 부분으로 구성되는 버퍼의 구성 및 관리는 제2도로부터 알 수 있다. 기입 및 판독 명령의 분배를 포함하는 클럭 분배는 제2도에서는 그 도시를 생략하였다. 버퍼는 랜덤 액세스 메모리(RAM,1')로 구성된다. 입력 셀들은 입력 메모리(21)를 통하여 랜덤 액세스 메모리(1')가 접속된 데이터 버스에 인가된다. 기입 제어기(22)는 기입되는 셀이 인가될때, 입력 메모리(21)에 의해 활성화된다. 기입 카운터(23)를 통하여 어드레스(PW)가 어드레스 버스를 경유하여, 랜덤 액세스 메모리(1')에 인가되며, 셀이 랜덤 액세스 메모리 내로 기입된다. 이때, 기입 카운터(23)는 기입 제어기(22)로부터 증가된다. 판독 제어기(24)는 판독 카운터(25)를 통하여 위치(1)에 대응하는 어드레스(PR)을 특정화한다. 각 셀이 출력된 후, 판독 카운터(25)는 판독 제어기(24)로부터 증가된다. 기입 카운터(23)의 내용(PW)과 판독 카운터(25)의 내용(PR) 사이의 차는 적어도 항상 d와 동일해야만 한다. 이것은 기입 제어기(22)에 의해 감시되는데, 이 조건이 충족되지 않는 경우, 즉 FIFO 메모리가 빈 경우에는, 데이터 버스로 빈 셀을 인가하는 판독 제어기(24)에 통지하며, 이로 인해 기입 카운터(23)에 의해 특정되는 위치로 이 빈 셀이 기입되게 된다. 이어서, 판독 제어기(24)는 기입 카운터(23)를 증가시킨다.

출력 유니트의 나머지 부분은 액세스, 비교기 및 출력 유니트(100)로 표시된다. 결론적으로 가능한 추가의 변형 실시예가 제공될 수 있다.

접속의 가장 오래된 셀에 대한 서치 동작 동안에는, 비교적 오래된 셀이 여러번 출력된 셀로 반드시 교환될 필요가 없다. 그것은 발견된 가장 오래된 셀들의 위치 및 기간만을 저장하고 서치 과정의 끝에서 단지 한번 교환하는데 필요한 전체 메모리 영역을 서치하는 것만으로도 충분하다.

교환을 전혀 행하지 않고 최초로 출력하는 것도 가능하다.

버퍼의 시프트 레지스터 부분은 반드시 버퍼의 끝단에 형성될 필요가 없다. 즉, 버퍼의 시작 및 중간 부분에 위치할 수도 있다.

Claims (10)

1. 교환 시스템의 입력 유니트와 출력 유니트 사이에서 동일 접속에 속하는 셀들이 상호 추월할 수 있도록 되어 있는 ATM 교환 시스템의 출력단에서 데이타 패킷 또는 셀의 정확한 순서를 복원하기 위한 방법에 있어서, 상기 입력 유니트에서 상기 셀들의 순서를 식별하기 위해 제1 종류의 라벨(순서 번호)을 상기 셀들에 부가하는 단계와, 버퍼(1,1')를 구비하는 각 출력 유니트에서 출력되어야할 셀들을 임시 저장하는 단계와, 상기 버퍼 내의 상기 각 셀들의 잔류 시간을 판정하는 단계와, 상기 버퍼 내에 저장된 각각의 셀중 가장 오래된 셀을 출력하는 단계를 포함하며, 상기 버퍼 내에서의 상기 셀의 잔류 시간이 소정의 최소 지연 시간 보다 짧을 때에는 출력을 하지 않고, 상기 제1 종류의 라벨의 비교 결과 다른 셀이 상기 가장 오래된 셀에 의해 추월되었을 경우 상기 가장 오래된 셀 대신에 상기 다른 셀을 출력하는 것을 특징으로 하는 셀의 순서 복원 방법.
2. 제1항에 있어서, 상기 다른 셀을 출력하기 이전에, 상기 가장 오래된 셀이 상기 다른 셀의 위치를 취하는 것을 특징으로 하는 셀의 순서 복원 방법.
3. 제1항에 있어서, 모듈 N을 카운팅함으로써 형성된 번호를 상기 제1 종류의 라벨로서 사용하며, 상기 N은 N/2 번호 보다 작은 것이 상기 소정의 지연 시간 내에 상기 제1 종류의 라벨로서 할당될 수 있도록 N을 충분히 크게 하는 것을 특징으로 하는 셀의 순서 복원 방법.
4. 제3항에 있어서, 상기 제1 종류의 라벨은 각 접속의 셀에 대하여 분리되어 할당되는 것을 특징으로 하는 셀의 순서 복원 방법.
5. 제3항에 있어서, 상기 제1 종류의 라벨들은 하나의 입력 유니트를 통해 루팅된 모든 접속 셀들에 대하여 결합되어 할당되는 것을 특징으로 하는 셀의 순서 복원 방법.
6. 제1항에 있어서, 셀들이 속한 접속을 식별하기 위해 제2 종류의 라벨(VCI)을 각 셀에 부가하고, 상기 출력 유니트에서는 상기 다른 셀의 제2 종류의 라벨이 상기 가장 오래된 셀의 제2 종류의 라벨과 동일한 경우에만 상기 가장 오래된 셀 대신에 상기 다른 셀을 출력하는 것을 특징으로 하는 셀의 순서 복원 방법.
7. 제1항에 있어서, 상기 버퍼(1)의 적어도 일부분(1…d)이 시프트 레지스트 방식으로 동작함으로써 상기 소정의 최소 지연을 발생하는 것을 특징으로 하는 셀의 순서 복원 방법.
8. 제1항에 있어서, 상기 소정의 최소 지연은 상기 입력 유니트에서 상기 소정의 최소 지연보다 긴 지연의 차가 있는 두셀이 출력 유니트에 도달하기 전에는 상호 추월할 수 없거나 또는 허용 가능한 에러 발생율 내에서만 상호 추월할 수 있도록 선택되는 것을 특징으로 하는 셀의 순서 복원 방법.
9. ATM 교환 시스템의 출력에서 셀의 정확한 순서를 복원하는데 이용되는 출력 유니트에 있어서, 출력될 셀을 임시 저장하는 버퍼(1,1')와, 상기 버퍼 내에 임시 저장된 임의의 셀을 액세스하며, 상기 버퍼 내의 상기 각 셀의 잔류 시간을 판정하는 액세스 소자(3,100)와, 상기 액세스 소자에 의해 액세스된 2개씩 셀을 이 셀 내에 저장된 라벨을 이용하여 비교하고 상기 시스템에 엔트리된 순서를 판정하는 비교 소자(6,7,100)를 포함하는 것을 특징으로 하는 출력 유니트.
10. 제9항에 있어서, 상기 2개의 비교된 셀 중 하나를 상기 버퍼 내의 다른 위치에 위치시키는 교환 소자(2,4,5a,5b,100)를 더 포함하는 것을 특징으로 하는 출력 유니트.