[go: up one dir, main page]

JP2865136B2 - テスト考慮論理合成システム - Google Patents

テスト考慮論理合成システム

Info

Publication number
JP2865136B2
JP2865136B2 JP8298401A JP29840196A JP2865136B2 JP 2865136 B2 JP2865136 B2 JP 2865136B2 JP 8298401 A JP8298401 A JP 8298401A JP 29840196 A JP29840196 A JP 29840196A JP 2865136 B2 JP2865136 B2 JP 2865136B2
Authority
JP
Japan
Prior art keywords
state
center
distance
transition
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8298401A
Other languages
English (en)
Other versions
JPH10143550A (ja
Inventor
俊治 淺香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8298401A priority Critical patent/JP2865136B2/ja
Priority to US08/967,047 priority patent/US6028988A/en
Publication of JPH10143550A publication Critical patent/JPH10143550A/ja
Application granted granted Critical
Publication of JP2865136B2 publication Critical patent/JP2865136B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テスト考慮論理合
成システムおよびテスト考慮論理合成方法に関する。
【0002】
【従来の技術】テスト考慮論理合成システムは、スキャ
ン手法に代表される論理回路のテスト容易性を論理回路
設計後に付加するテスト容易化設計とは、異なる。テス
ト考慮論理合成システムは、論理回路設計中、即ち論理
合成中に、テスト容易性を考慮した最適化処理を実行す
ることにより、テスト容易化設計よりも少い面積オーバ
ーヘッドで、高い故障検出率、テストパタン生成容易な
回路を論理合成するシステムである。
【0003】従来のテスト考慮論理合成システムの一例
が、文献[F.F.Hsu and J.H.Patel,"A Distance Reducti
on Approach to Design for Testability,"The 13th IE
EE VLSI Test Symposium,pp.158-163,4/30-5/3,1995]に
示されている。このシステムは、有限状態装置(Fin
ate State Machine、FSM)を対象とし
たCenter Stateを用いるシステムである。ここでは、F
SMのテスト容易性の尺度として、全ての状態の組の距
離の平均値を用いている。状態の組の距離とは、現状態
と最終遷移目的先状態の2つの状態からなる状態の組を
考え、その現状態から最終遷移目的先状態へ遷移するた
めに必要な最小のクロック数が状態の組の距離である。
数値が小さい場合は、「距離が近い」といい、大きい場
合には「距離が遠い」という。
【0004】距離の平均値がFSMのテスト容易性の尺
度になり得る理由は、FSMから合成された順序回路の
テストパタン長が、状態間の距離に依存するからであ
る。順序回路のテストパタンは、遷移系列、故障活性化
系列、および識別系列の3種類の系列の組の繰り返しか
らなる。遷移系列とは、順序回路の内部状態を現内部状
態から故障活性化系列が必要とする内部状態に遷移させ
る入力パタン系列である。故障活性化系列とは、故障の
影響をフリップフロップ(FF)あるいは外部出力端子
に伝搬する入力パタンである。識別系列とは、故障活性
化系列によりFFに伝搬した故障の影響をFFから外部
出力端子に伝搬させるための入力パタン系列である。順
序回路の内部状態とは、順序回路中のFFが保持する二
値論理値ベクトルである。例えば、2つのFFを持つ順
序回路では、FFが保持する二値論理値ベクトルは“0
0”,“01”,“10”,および“11”の4通りが
あり、それぞれが一つの内部状態である。故障活性化系
列が必要とする内部状態と現在の内部状態とが等しい場
合には、遷移系列は必要ない。故障活性化系列による故
障の影響が外部出力端子に伝搬している場合には、識別
系列は必要ない。FSMの一つの状態は、順序回路の一
つの内部状態に対応するので、遷移系列による内部状態
の遷移は、FSMの状態の遷移と等価である。したがっ
て、遷移系列長は、FSMの状態間の距離に依存する。
それゆえに、FSMの状態間の距離の短縮は、遷移系列
長を短縮し、かつ順序回路テストパタン長を短縮する効
果がある。長い遷移系列を必要とする順序回路を順序回
路テストパタン自動生成プログラムに入力した場合に
は、テストパタン生成に長大な時間が必要である。よっ
て、プログラム実行時間に制限を与えられた場合に、仮
にテストパタン系列の生成に時間がかかる故障がある
と、その故障に対するテストパタン生成が処理途中で打
ち切られ、別の故障に対するテストパタン生成に処理が
移される。このため、検出される故障数が減り、満足な
故障検出率が得られない場合がある。したがって、FS
Mの状態間の距離を短縮した場合には、合成された結果
の回路は、系列長が短く、故障検出率が高いテストパタ
ンを短時間で生成可能となる。即ち、FSMの距離の平
均値が小さい方が、テスト容易性が高いといえる。
【0005】Center Stateを用いたテスト考慮論理合成
システムでは、他の状態への距離の合計が最小である状
態をCenter Stateとする。Center Stateから他の状態へ
の距離が近いことを利用し、各状態からCenter Stateへ
の遷移をFSMに付加することにより、距離の遠い状態
組の距離の短縮を、実現できる。即ち、Center Stateを
経由した近い経路を発生させることにより、距離の短縮
を実現し、テスト容易な順序回路を合成する。あるFS
M中の3つの状態ST1,ST2,およびST3を考え
る。ST1からST3への距離は1であり、ST2から
ST3への距離は3であり、ST2からST1への距離
は2以上であるとする。ここで、ST2からST1への
距離1の経路、即ち遷移を付加することにより、ST2
からST3へはST1を経由した距離2の経路が発生
し、距離が短縮される。これがCenter Stateによる距離
短縮の原理である。
【0006】次に、図面を参照して、従来のテスト考慮
論理合成システムの詳細を説明する。FSMには、外部
出力論理値が現状態と外部入力論理値とから決まるMe
aly型と、外部出力論理値が現状態のみから決まるM
oore型とがある。Moore型は、外部出力論理値
が外部入力論理値に依存しないMealy型であるとみ
なすことができる。よって、Mealy型を用いて説明
を行う。
【0007】図11は、従来のテスト考慮論理合成シス
テムの全体構成を示すブロック図である。図11を参照
して、このテスト考慮論理合成システムは、論理合成対
象回路、テクノロジマッピングに使用するテクノロジラ
イブラリ、ならびに論理合成対象回路の面積および遅延
などの制約条件を保持する記憶部101と、テクノロジ
ライブラリを読み込んで記憶部101に保持させるライ
ブラリ入力手段102と、論理合成対象回路を読み込ん
で記憶部101に保持させる回路入力手段103と、制
約条件を読み込んで記憶部101に保持させる制約条件
入力手段104と、記憶部101に保持された論理合成
対象回路がFSM以外の形式で表現されている場合にF
SMを抽出するFSM抽出手段105と、記憶部101
に保持されたFSMで表現された論理合成対象回路のテ
スト容易性を向上するテスト容易化手段1101と、記
憶部101に保持されたFSMで表現された論理合成対
象回路の状態に二値論理値ベクトルを割り当てる状態割
り当て手段107と、記憶部101に保持された論理合
成対象回路の面積を最適化する面積最適化手段108
と、記憶部101に保持された論理合成対象回路の遅延
を最適化する遅延最適化手段109と、記憶部101に
保持された論理合成結果の回路を出力する回路出力手段
110とを有している。
【0008】テスト容易化手段1101は、FSM中の
全ての状態を候補にしてCenter Stateを選択するCenter
State選択手段112と、FSMにCenter Stateへの遷
移を付加する遷移付加手段113と、状態割り当て後の
回路にCenter Stateに割り当てられた二値論理値ベクト
ルを生成する論理回路を付加する論理付加手段114と
を備えている。
【0009】図12は、図11に示した従来のテスト考
慮論理合成システムの動作を示す図である。以下、図1
1および12を参照して、このテスト考慮論理合成シス
テムの動作を説明する。
【0010】処理201にて、ライブラリ入力手段10
2によりテクノロジライブラリ202を読み込んで記憶
部101に保持する。処理203にて、回路入力手段1
03により回路記述204を読み込んで記憶部101に
保持する。処理205にて、制約条件入力手段104に
より制約条件206を読み込んで記憶部101に保持す
る。処理207にて、FSM抽出手段105により、記
憶部101に保持されている回路がFSM以外の形式で
表現されている場合には、FSMを抽出し、記憶部10
1に保持する。処理209にてCenter State選択手段1
12によりCenter Stateを選択する。処理210にて、
遷移付加手段113により各状態からCenter Stateへの
遷移を付加する。処理211にて、状態割り当て手段1
07により記憶部101に保持されているFSMの状態
に二値論理値ベクトルを割り当てる。処理212にて、
面積最適化手段108により記憶部101に保持されて
いる回路に二段論理最適化や論理多段化などのテクノロ
ジライブラリ202に依存しない面積の最適化とテクノ
ロジライブラリ202を用いたテクノロジに依存した面
積最適化テクノロジマッピングを行う。処理213に
て、遅延最適化手段109により指定された制約条件2
06を満足する様に記憶部101に保持されている回路
にテクノロジライブラリ202に依存しない遅延の最適
化とテクノロジライブラリ202を用いたテクノロジに
依存した遅延最適化テクノロジマッピングを行う。処理
214にて、回路出力手段110により記憶部101に
保持されている論理合成結果の回路のネットリスト21
5を出力する。
【0011】次に、従来のテスト考慮論理合成システム
のテスト容易化手段1101の動作を詳細に説明する。
【0012】図13は、テスト容易化手段1101の対
象となる2つの外部入力端子と、2つの外部出力端子
と、6つの状態とから構成される非同期リセット状態の
無いFSMの状態遷移表である。
【0013】図14は、図13のFSMの状態遷移グラ
フである。図14にて、符号301〜306は、FSM
の状態A〜Fを示す。符号307〜320は、状態間の
遷移を示す。遷移のかたわらにて、/で区切られて記載
されている数値は、その遷移が起きる条件である外部入
力論理値とその遷移が起きた時の外部出力論理値であ
り、“外部入力論理値/外部出力論理値”の形式で記述
されている。遷移309は、現状態が状態A301であ
る時に外部入力端子に論理値“01”が入力されると、
次のクロックが印加された時に状態B302へ遷移し、
外部出力端子に論理値“01”を出力することを示す。
遷移309は、図13の状態遷移表の遷移1302と等
価である。他も同様である。
【0014】図6は、Center State選択手段112のフ
ローチャートである。処理601にて、各状態組の距離
を求める。その結果を図15に示す。状態A301から
状態B302へは遷移309を介して1クロックで遷移
するので、図15のA行B列のますは1となる。状態A
301から状態E305へは一旦遷移309を介して状
態B302へ遷移し、次に遷移312を介して状態E3
05へ遷移する2クロックでの遷移が最も距離が近い経
路であるので、図15のA行E列のますは2となる。他
も同様にして距離を求める。得られた距離の平均値は
2.16である。処理602にて、自分自身への距離を
0とする。その結果を図16に示す。図15と比較する
と、A行A列のますが0になっており、他も同様であ
る。処理603にて、各状態の他の状態への距離の合計
を求める。その結果を図16のSUMの列に示す。例え
ば、状態A301の他の状態への距離の合計は7であ
る。処理604にて、距離の合計が最小である状態をCe
nter Stateに選択する。図16より、合計が最小である
状態A301がCenter Stateに選択される。
【0015】次に、遷移付加手段113により、全ての
状態からCenter Stateへの遷移を付加し、距離の短縮に
よるテスト容易性を付加する。図17は、遷移付加手段
113の動作を示すフローチャートである。
【0016】処理1701にて、Center State制御用外
部入力端子を回路に付加する。Center State制御用外部
入力端子はFSMの遷移を制御するための外部入力端子
で、Center State制御用外部入力端子に二値論理値の一
方が入力された場合には他の外部入力端子の論理値にし
たがって元のFSMと同じ遷移をし、二値論理値の他方
が入力された場合には他の外部入力端子の論理値にかか
わらずCenter Stateへ遷移する。ここでは、Center Sta
te制御用外部入力端子の論理値が“0”である場合には
元のFSMと同じ遷移をし、論理値が“1”の場合には
Center Stateへ遷移する様に動作させるとする。処理1
702にて、遷移条件である外部入力の論理値を変更す
る。即ち、遷移の条件である外部入力端子の論理値にCe
nter State制御用外部入力端子の元のFSMと同じ遷移
をする論理値“0”を付加する。
【0017】処理1703にて、Center State制御用外
部入力端子の論理値が“1”の場合には他の外部入力端
子の論理値にかかわらずCenter Stateへ遷移する様に遷
移を付加する。
【0018】図18は、遷移付加手段113が終了した
FSMの状態遷移表である。図19は、そのFSMの状
態遷移グラフである。遷移1302は、処理1701に
て、遷移1802に変更される。遷移1802は、遷移
1302に対してCenter State制御用外部入力端子の論
理値が“0”であるという条件が加わっている。遷移1
802は、遷移1902と等価である。他も同様であ
る。処理1702にて、遷移1815ないし1820が
付加される。遷移1816は、現状態が状態B302で
Center State制御用外部入力端子の論理値が“1”の場
合にはCenter Stateとして選択された状態A301へ遷
移することを示している。他も同様である。ここで、Ce
nter Stateへの遷移時の外部出力端子の論理値を特に指
定をせずにドントケアとしているが、何らかの論理値を
指定してもよい。ドントケアを指定した場合には、後の
面積最適化手段108で出力論理値が割り当てられる。
遷移1816と遷移1915とは、等価である。遷移1
801と遷移1815とは、現状態と次状態が一致して
いるので、状態遷移グラフでは一つにまとめて遷移19
01として記述してある。遷移1812と遷移1819
とも、一つにまとめて遷移1911としてある。
【0019】上記処理の効果を確認するために図18で
得られたFSMに対して状態間の距離を求めた結果を図
20に示す。例えば、図15のD行B列に示される状態
D304から状態B302への距離が5であるのに対
し、図20のD行B列に示される距離は2であり、Cent
er Stateへの遷移を付加したことにより距離が短縮され
ている。距離の平均値も図15では2.16であるのに
対し、図20では1.16であり、距離が短縮され、テ
スト容易性が向上したことが確認できる。
【0020】次に、図を用いてFSMに対するCenter S
tateへの遷移の付加と等価な効果を、FSMの状態割当
後の順序回路に対して論理回路を付加することにより実
現する論理付加手段114を用いる従来のテスト考慮論
理合成システムの動作を説明する。
【0021】図21は、論理付加手段114を用いる従
来のテスト考慮論理合成システムの動作を示すフローチ
ャートである。
【0022】図21は、図12の遷移付加手段113を
用いる場合とは異なり、Center State選択手段112適
用後に状態割り当て手段107を適用し、その後に論理
付加手段114を適用している。即ち、遷移付加手段1
13は適用していない。
【0023】次に、論理付加手段114を用いる従来の
テスト考慮論理合成システムの動作を詳細に説明する。
【0024】処理209のCenter State選択手段112
迄の手順は、前述の遷移付加手段113を適用する場合
と同様であるため、省略する。次に、処理211にて、
状態割り当て手段107により、各状態に内部状態の二
値論理値ベクトルを割り当てる。状態割り当てに関して
は周知の技術であるため、詳細の説明は省略する。
【0025】図22は、状態割り当て手段107の結果
の順序回路を示す図である。6つの状態を表現するため
に3つのFFを生成する。これは、FFによる表現可能
な内部状態数が2のFF数乗であるため、6つの状態を
表現可能な最小のFFの個数が3であるからである。状
態割り当て手段107により、FSMは、図22に示す
様に、外部入力端子2212の論理値とFF出力論理値
2205〜2207とから外部出力端子2213の論理
値とFFデータ入力論理2208〜2210とを生成す
る組合せ回路2201と、内部状態を保持するFF22
02〜2204と、FF出力論理値2205〜2207
と、FFの入力論理値である内部状態の各ビットを生成
するFFデータ入力論理2208〜2210と、FFの
クロック2211と、外部入力端子2212と外部出力
端子2213で表現される順序回路に変換される。
【0026】図23は、論理付加手段114の動作を示
すフローチャートである。図24は、図22の順序回路
に論理付加手段114を適用した結果の順序回路を示す
図である。
【0027】Center State選択手段112が選択した状
態A301には、状態割り当て手段107により、内部
状態として二値論理値ベクトル“010”が割り当てら
れたとする。即ち、FF2202の保持する論理値が
“0”で、FF2203の保持する論理値が“1”で、
さらにFF2204の保持する論理値が“0”である場
合が状態A301と等価となる。したがって、FF22
02〜2204への入力論理値がCenter State制御用入
力端子に論理値“0”が入力された場合には、FFデー
タ入力論理2208〜2210の論理値となり、Center
State制御用入力端子に論理値“1”が入力された場合
には二値論理値ベクトル“010”となるように回路を
変更すれば、Center Stateへの遷移を付加した場合と等
価な効果が得られることになる。
【0028】処理2301にて、Center State制御用外
部入力端子2401を回路に付加する。処理2302に
て、未処理のFFの有無を判断し、未処理のFFがある
場合には処理2303に進み、未処理のFFが無い場合
には論理付加手段114を終了する。処理2303で
は、未処理のFFを一つ抽出して処理済みとする。ここ
では、まずFF2202が抽出されたとする。処理23
04にて、FFに割り当てられたCenter Stateの論理値
が判断され、論理値“0”が割り当てられている場合に
は処理2305へ進み、論理値“1”が割り当てられて
いる場合には処理2308へ進む。FF2202には論
理値“0”が割り当てられているので、処理2305に
進む。処理2305では、Center State制御用外部入力
端子の反転論理を生成するNOT素子の有無が判断さ
れ、NOT素子がある場合には処理2307へ進み、N
OT素子が無い場合には処理2306へ進む。この場合
は、NOT素子は無いので、処理2306へ進む。処理
2306では、Center State制御用外部入力端子の反転
論理を生成するNOT素子2402を回路に付加し、N
OT素子2402の入力端子とCenter State制御用外部
入力端子2401とを接続する。処理2307では、二
入力AND素子2403を付加し、一方の入力端子とN
OT素子2402の出力端子を接続し他方の入力端子と
FFデータ入力論理2208とを接続し、FFデータ入
力論理2208とFF2202のデータ入力との接続を
切り離し、二入力AND素子2403の出力端子をFF
2202のデータ入力端子に接続し、処理2302へ進
む。この変更により、FF2202のデータ入力端子へ
の入力論理値は、以下の数式1
【0029】
【数1】 となり、所望の論理値がFF2202に入力される。
【0030】次に、処理2303にて、FF2203が
選択されたとする。処理2304にて、FFに割り当て
られたCenter Stateの論理値が判断され、FF2203
には論理値“1”が割り当てられているので処理230
8へ進む。処理2308では、二入力OR素子2404
を付加し、一方の入力端子にはCenter State制御用外部
入力端子2401を接続し、他方の入力端子にはFFデ
ータ入力論理2209を接続し、FFデータ入力論理2
209とFF2203のデータ入力との接続を切り離
し、二入力OR素子2404の出力端子をFF2203
のデータ入力端子に接続する。この変更により、FF2
203のデータ入力端子への入力論理値は、 Center State制御用入力端子2401+FFデータ入力
論理2209 (+は論理和を表す)となり、所望の論理値がFF22
03に入力される。
【0031】FF2204の場合は、NOT素子240
2が既に存在するために処理2305から処理2307
に進むことを除いてFF2202に対する処理と同様で
あるので説明は省略する。
【0032】以上の説明では、論理素子を用いてCenter
Stateに割り当てられた内部状態二値論理値ベクトルを
生成する論理回路を実現したが、実際に適用する場合に
は面積最適化手段108および遅延最適化手段109の
テクノロジマッピングで使用するテクノロジライブラリ
202中の実際の素子を用いてもよく、テクノロジライ
ブラリ202に依存しない論理そのものを挿入してもよ
い。
【0033】また、テスト容易性付加手段を状態割り当
て手段107直後に実行する様に説明したが、論理合成
が後に実行する面積最適化手段108および遅延最適化
手段109中に実行してもよい。ただし、FFを組合せ
回路を跨いで移動させることにより遅延を最適化するリ
タイミング技術を応用した遅延最適化を適用する以前に
実行しなければならない。リタイミングは、回路中のF
Fの個数やFFデータ入力の論理を変更するので、Cent
er Stateと等価な内部状態が状態割り当て手段107が
割り当てた二値論理値ベクトルから別の二値論理値ベク
トルに変化してしまうためである。
【0034】Center Stateを用いたテスト考慮論理合成
システムはFSMを対象とするが、FSM抽出手段10
5により、ネットリストの様なFSM以外の形式で表現
された順序回路からFSMを抽出し、抽出したFSMに
対して適用してもよい。
【0035】
【発明が解決しようとする課題】以上説明した例をも含
めた従来のテスト考慮論理合成システムの問題点は、非
同期リセット状態あるいは非同期リセット状態からの距
離が近い状態がCenter Stateとして選択された場合に、
テスト容易化の効果が得られないか、あるいは得られて
も効果が少いことである。
【0036】この理由は、非同期リセット状態はその機
能により全ての状態からの遷移が可能であるため、新た
に非同期リセット状態への遷移を付加したとしても状態
間の距離は全く短縮されないからである。非同期リセッ
ト状態からの距離が近い状態も、既に非同期リセット状
態を介した経路が存在するために、距離を短縮する効果
が少い。
【0037】図3は、図14のFSMの状態A301が
非同期リセット状態である場合の状態遷移グラフであ
る。非同期リセット遷移321は、非同期リセット制御
外部入力端子RSTが論理値“1”の場合に、他の外部
入力端子およびクロックにかかわらず非同期リセット状
態である状態A301に遷移することを示す。このFS
Mに対して距離を求めた結果は、図5になる。非同期リ
セット状態への遷移のクロック数は0であるが、遷移す
るためのパタンが1パタン必要であるので、便宜上、1
クロックかかる、即ち距離1として処理する。ここで、
従来の技術を用いてCenter Stateを選択すると、状態A
301がCenter Stateに選択され、CenterStateへの遷
移を付加したとしても距離は短縮されず、テスト容易性
は向上しない。
【0038】本発明の課題は、非同期リセット状態を考
慮することにより、非同期リセット状態を有するFSM
に対してもテスト容易性が向上する、より効果の高いCe
nterStateの選択が可能なテスト考慮論理合成システム
を提供することである。
【0039】
【課題を解決するための手段】本発明によれば、Center
Stateに選択してもテスト容易性が向上しない非同期リ
セット状態、およびテスト容易性向上の効果が少い非同
期リセット状態からの距離が近い状態を、Center State
の候補から除外するCenter State候補選択手段を備えて
たテスト容易化手段を有するテスト考慮論理合成システ
ムが得られる。
【0040】Center Stateに選択されてもテスト容易性
向上の効果の少い非同期リセット状態および非同期リセ
ット状態からの距離が近い状態が、Center Stateの候補
から除外されているため、例え非同期リセット状態ある
いは非同期リセット状態からの距離が近い状態から、他
の状態への距離の合計が小さくても、Center Stateとし
て選択されない。
【0041】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態によるテスト考慮論理合成システムについて
説明する。
【0042】[実施の形態1]図1は、本発明の実施の
形態1の全体構成を示すブロック図である。図1を参照
して、本システムは、論理合成対象回路、テクノロジマ
ッピングに使用するテクノロジライブラリ、ならびに論
理合成対象回路の面積および遅延などの制約条件を保持
する記憶部101と、テクノロジライブラリを読み込ん
で記憶部101に保持させるライブラリ入力手段102
と、論理合成対象回路を読み込んで記憶部101に保持
させる回路入力手段103と、制約条件を読み込んで記
憶部101に保持させる制約条件入力手段104と、記
憶部101に保持された論理合成対象回路がFSM以外
の形式で表現されている場合にFSMを抽出するFSM
抽出手段105と、記憶部101に保持されたFSMで
表現された論理合成対象回路のテスト容易性を向上する
テスト容易化手段106と、記憶部101に保持された
FSMで表現された論理合成対象回路の状態に二値論理
値ベクトルを割り当てる状態割り当て手段107と、記
憶部101に保持された論理合成対象回路の面積を最適
化する面積最適化手段108と、記憶部101に保持さ
れた論理合成対象回路の遅延を最適化する遅延最適化手
段109と、記憶部101に保持された論理合成結果の
回路を出力する回路出力手段110とを有している。
【0043】テスト容易化手段106は、非同期リセッ
ト状態および非同期リセット状態からの距離が近い状態
をCenter Stateの候補から除外する、即ち非同期リセッ
ト状態からの距離が遠い状態をCenter Stateの候補とし
て選択するCenter State候補選択手段111と、選択さ
れた候補の状態からCenter Stateを選択するCenter Sta
te選択手段112と、FSMにCenter Stateへの遷移を
付加する遷移付加手段113と、状態割り当て後の回路
にCenter Stateに割り当てられた二値論理値ベクトルを
生成する論理回路を付加する論理付加手段114とを備
えている。
【0044】図2は、図1に示した従来のテスト考慮論
理合成システムの動作を示す図である。以下、図1およ
び2を参照して、実施の形態1によるテスト考慮論理合
成システムの動作を説明する。
【0045】処理201にて、ライブラリ入力手段10
2によりテクノロジライブラリ202を読み込んで記憶
部101に保持する。処理203にて、回路入力手段1
03により回路記述204を読み込んで記憶部101に
保持する。処理205にて、制約条件入力手段104に
より制約条件206を読み込んで記憶部101に保持す
る。処理207にて、FSM抽出手段105により記憶
部101に保持されている回路がFSM以外の形式で表
現されている場合にはFSMを抽出し、記憶部101に
保持する。
【0046】処理208にて、Center State候補選択手
段111により非同期リセット状態および非同期リセッ
ト状態からの距離が近い状態をCenter Stateの候補から
除外する。
【0047】処理209にて、Center State選択手段1
12によりCenter Stateを選択する。処理210にて、
遷移付加手段113により各状態からCenter Stateへの
遷移を付加する。処理211にて、状態割り当て手段1
07により記憶部101に保持されているFSMの状態
に二値論理値ベクトルを割り当てる。処理212にて、
面積最適化手段108により記憶部101に保持されて
いる回路に二段論理最適化や論理多段化などのテクノロ
ジライブラリ202に依存しない面積の最適化とテクノ
ロジライブラリ202を用いたテクノロジに依存した面
積最適化テクノロジマッピングを行う。処理213に
て、遅延最適化手段109により記憶部101に保持さ
れている回路に指定された制約条件206を満足する様
にテクノロジライブラリ202に依存しない遅延の最適
化とテクノロジライブラリ202を用いたテクノロジに
依存した遅延最適化テクノロジマッピングを行う。処理
214にて、回路出力手段110により記憶部101に
保持されている論理合成結果の回路のネットリスト21
5を出力する。
【0048】実施の形態1の効果について説明する。実
施の形態1は、Center Stateの選択を全ての状態を候補
とせずに、非同期リセット状態自身および非同期リセッ
ト状態からの距離が近い状態をCenter Stateの候補から
除外するので、非同期リセット状態からの距離が遠く且
つ距離の短縮の効果のある状態がCenter Stateとして選
択される。このため、非同期リセット状態を持つFSM
に対して本発明を適用した場合には、非同期リセット状
態を考慮しない場合と比べてより距離の短縮の効果の高
い状態がCenter Stateに選択される効果がある。
【0049】[実施の形態2]本発明の実施の形態2に
よるテスト考慮論理合成システムは、図1に示した実施
の形態1のCenter State候補選択手段111が、可能な
距離の最大値が状態数に依存することを利用して、非同
期リセット状態からの距離が近いか遠いかを判断する例
である。即ち、実施の形態2では、Center State候補選
択手段111は、非同期リセット状態からの距離が近い
か遠いかを判断する尺度として、状態数を利用した計算
式の計算結果の数値を閾値として用い、論理付加手段1
14によりテスト容易性を付加する。
【0050】ここでは、Center State候補選択手段11
1が計算式として状態数の平方根を2で割った数値を閾
値として用いる。また、論理付加手段114が、状態割
り当て手段107により生成する順序回路の組合せ回路
部分が2段論理で表現されている時点で、その2段論理
に対してCenter Stateに割り当てられた内部状態二値論
理値ベクトルを生成する論理、即ちキューブを付加す
る。
【0051】実施の形態2の第1の効果は、非同期リセ
ット状態からの距離の遠近の判断の閾値に状態数を用い
た計算式の計算結果を用いるので、全ての状態の組の距
離を求める必要がないことである。
【0052】第2の効果は、状態割り当て手段107適
用後の組合せ回路を表現する2段論理に対して、Center
Stateへの遷移と等価な論理のキューブを付加すること
により、遷移付加手段210により遷移を付加した場合
や論理付加手段2101で論理素子を付加した場合と同
等のテスト容易性が得られることである。
【0053】次に、実施の形態2の動作を説明する。
【0054】図30は、実施の形態2の動作を示すフロ
ーチャートである。実施の形態1の場合とは異なり、処
理209にて、Center State選択手段112適用後に処
理211にて、状態割り当て手段107を適用し、その
後に処理210にて、論理付加手段114を適用し、遷
移付加手段113は適用していない。
【0055】次に、本発明の第2の実施の形態のテスト
容易化手段106の動作を詳細に説明する。
【0056】図3のFSMが論理合成対象のFSMであ
るとする。
【0057】処理208にて、Center State候補選択手
段111によりCenter State候補を選択する。
【0058】図4はCenter State候補選択手段111の
詳細な動作を表すフローチャートである。
【0059】処理401にて、非同期リセット状態が無
い場合は、処理402へ進み、全ての状態をCenter Sta
teの候補に選択してCenter State候補選択手段111を
終了する。非同期リセット状態がある場合には、処理4
03へ進む。
【0060】処理403にて、非同期リセット状態から
の距離の遠近の判断の尺度である閾値を求める。閾値は
状態数の平方根を2で割った数値であるので、状態数が
6であることから、閾値1.22が求められる。
【0061】処理404にて、非同期リセット状態から
の距離を算出する。算出した結果を図29に示す。
【0062】処理405にて、Center Stateの候補を空
にする。
【0063】処理406にて、非同期リセット状態を選
別済みとし、Center Stateの候補から除外する。ここで
状態A301はCenter Stateに選択されなくなる。
【0064】処理407にて、Center Stateの候補とな
るか選別されていない状態の有無を判断し、全ての状態
が選別済みであればCenter State候補選択手段111を
終了し、選別されていない状態が残っている場合には処
理408へ進む。
【0065】処理408にて、選別されていない状態を
一つ抽出し、選別済みとする。まず状態B302が抽出
されたとする。
【0066】処理409にて、処理403にて、求めた
閾値と処理408にて、抽出した状態の処理404に
て、求めた非同期リセット状態からの距離を比較し、距
離が近い場合には処理407に進み距離が遠い場合には
処理410に進む。状態B302の非同期リセット状態
A301からの距離は1であるので、閾値1.22と比
較した結果、非同期リセット状態からの距離は近いと判
断され、処理407へ進む。
【0067】処理410では、処理407にて抽出した
状態をCenter Stateの候補に加え、処理407へ進む。
【0068】次に、処理408にて、状態E305が抽
出されたとする。
【0069】処理409にて、状態E305の非同期リ
セット状態からの距離2が閾値1.22と比較され、非
同期リセット状態からの距離は遠いと判断され、処理4
10に進み、状態E305はCenter Stateの候補に加え
られ、処理407へ進む。
【0070】Center State候補選択手段111が終了し
た結果、非同期リセット状態からの距離が閾値1.22
よりも遠い状態は状態E305と状態F306であり、
この2つの状態がCenter Stateの候補となる。
【0071】次にCenter State選択手段112によりCe
nter State候補選択手段111で選択された候補からCe
nter Stateを選択する。
【0072】図6はCenter State選択手段112の詳細
な動作を表すフローチャートである。
【0073】処理601にて、Center State候補状態間
の距離を求める。この時の最短経路にはCenter State候
補になっていない状態も経路として使用してよい。結果
を図7に示す。
【0074】処理602にて、自分自身への距離を0と
する。結果を図8に示す。図7とは異なりE行E列とF
行F列のますが0になっている。
【0075】処理603にて、Center State候補各状態
の距離の合計を求める。結果を図8のSUMの列に示
す。
【0076】処理604にて、距離の合計が最小である
状態をCenter Stateに選択する。図8より、状態E30
5からの距離の合計が3であり、状態F306からの距
離の合計が2であるので、距離の合計値が最小である状
態F306をCenter Stateに選択する。
【0077】次に、処理211にて、状態割り当て手段
107によりFSMの各状態に内部状態二値論理値ベク
トルを割り当てる。
【0078】従来例でも説明したが、状態割り当て手段
107はFSMを状態を割り当てられた内部状態二値論
理値ベクトルで表現するためのFFと、外部入力端子論
理値とFFの出力論理値から外部出力端子論理値とFF
のデータ入力論理値を生成する組合せ回路で表現する。
この組合せ回路の一表現方法が多入力多出力2段論理で
ある。この2段論理にCenter Stateに割り当てられた内
部状態二値論理値ベクトルを生成するキューブを付加す
る。
【0079】図25は、図3のFSMに状態割り当て手
段107を適用して得られた各状態に割り当てられた内
部状態二値論理値ベクトルを示す図である。FF250
9〜2511が生成され、状態A301には内部状態
“000”(2501)が割り当てられていることを示
す。“101”(2507)、“111”(2508)
は割り当てに使用されなかった二値論理値ベクトルであ
る。
【0080】図26は、図3のFSMに状態割り当て手
段107を適用して得られた組合せ回路部分を表す2段
論理を示す図である。:で区切られた左側が入力論理値
を表し、右側が出力論理値を示す。入力論理値は外部入
力端子論理値とFFの出力論理値により構成され、出力
論理値はFFへのデータ入力論理値と外部出力端子論理
値から構成される。FFの出力論理値とFFデータ入力
論理値は共に、FF2509,FF2510,FF25
11の順に記述してある。
【0081】例えば、キューブ2602は外部入力端子
論理値が“01”でFFの内部状態が“000”の時に
クロックが印加されると、FFの内部状態を“010”
に、外部出力端子論理値を“01”にすることを示して
いる。これは遷移309と等価である。また、キューブ
2615は未使用の二値論理値ベクトル“101”(2
507)をドントケアとして用いているキューブであ
る。他も同様である。
【0082】図27は、Center Stateに割り当てられた
内部状態二値論理値ベクトルを生成するキューブを付加
する論理付加手段114の動作を示すフローチャートで
ある。
【0083】図28は、キューブを付加する論理付加手
段114を図26の2段論理に適用した結果である。
【0084】処理2701により、Center State制御用
外部入力端子の論理値を各キューブに付加する。Center
State制御用外部入力端子の論理値が“0”の場合には
元の動作をし、“1”の場合にはCenter Stateに割り当
てられた内部状態二値論理値ベクトルを生成する。例え
ば、キューブ2601にはCenter State制御用外部入力
端子の論理値が“0”であるという条件が付加され、キ
ューブ2801に変更されている。他も同様である。
【0085】処理2702により、Center Stateに割り
当てられた二値論理値ベクトルを生成するキューブを付
加する。キューブ2817が付加したキューブである。
キューブ2817はCenter State制御用外部入力端子の
論理値が“1”である場合に、他の外部入力端子論理値
およびFFの出力論理値にかかわらずFFデータ入力論
理値を“110”すなわちCenter Stateに選択された状
態F306に割り当てられた二値論理値ベクトル250
6を生成し、外部出力端子の論理値はドントケアとして
いる。
【0086】したがって、生成された回路はキューブ2
801〜2816により、Center State制御用外部入力
端子の論理値が“0”の場合には、元の回路と同じ動作
をする。一方、キューブ2817によりCenter State制
御用外部入力端子の論理値が“1”の場合には、FF2
509〜2511の値をCenter Stateに選択された状態
F306に割り当てられた内部状態二値論理値ベクトル
“110”にする。よって、論理素子を付加する論理付
加手段114と同じ効果が得られる。
【0087】
【実施例】次に、本発明の実施の形態1の実施例を説明
する。本実施例では、まず、テスト容易化手段106の
一実施例の動作を詳細に説明する。
【0088】図3は、記憶部101に保持されている論
理合成対象の非同期リセット状態のある2つの外部入力
端子と2つの外部出力端子と6つの状態からなるFSM
の状態遷移グラフである。非同期リセット状態は状態A
301である。図4は、Center State候補選択手段11
1の詳細な動作を表すフローチャートである。
【0089】図3および4を参照して、処理401に
て、非同期リセット状態が無い場合は、処理402に進
み全ての状態をCenter Stateの候補に選択してCenter S
tate候補選択手段111を終了する。非同期リセット状
態がある場合には、処理403へ進む。この場合は非同
期リセット状態があるので処理403へ進む。
【0090】処理403にて、非同期リセット状態から
の距離の遠近の判断の尺度である閾値を求める。距離が
近いか遠いかを判断する尺度としては、距離の平均値
を閾値として、非同期リセット状態からの距離の数値が
平均値よりも小さい状態をCenter Stateの候補から除外
することにより、非同期リセット状態から遠い状態を候
補として選択する尺度、可能な距離の最大値が状態数
に依存することから状態数を利用した計算式、例えば状
態数の平方根などの計算結果を閾値として、非同期リセ
ット状態からの距離の数値が計算結果よりも小さい状態
をCenter Stateの候補から除外することにより、非同期
リセット状態から遠い状態を候補として選択する尺度、
あるいは選択すべき候補の状態の個数が指定され、非
同期リセット状態からの距離が遠い状態から順番に指定
された選択すべき候補の個数を上限に候補を選択する尺
度等が考えられる。ここでは、距離の平均値を尺度と
して用いる。
【0091】処理403にて、距離の遠近の判断尺度で
ある閾値を求める。距離の平均値を求めるために全ての
状態の組の距離を求め、その結果を図5に示す。距離の
平均値は1.61である。
【0092】処理404にて、非同期リセット状態から
他の状態への距離を求める。処理403にて、閾値を求
める段階で非同期リセット状態からの距離は既に求まっ
ているので、この距離を流用する。即ち、図5のA行
が、非同期リセット状態からの距離である。
【0093】処理405にて、Center Stateの候補を空
にする。
【0094】処理406にて、非同期リセット状態を選
別済みとし、Center Stateの候補から除外する。ここで
状態A301はCenter Stateに選択されなくなる。
【0095】処理407にて、Center Stateの候補とな
るか選別されていない状態の有無を判断する。全ての状
態が選別済みであれば、Center State候補選択手段11
1を終了する。選別されていない状態が残っている場合
には、処理408へ進む。
【0096】処理408にて、選別されていない状態を
一つ抽出し、選別済みとする。まず状態B302が抽出
されたとする。
【0097】処理409にて、処理408にて抽出した
状態の処理404にて求めた非同期リセット状態からの
距離を、処理403にて求めた閾値と比較し、距離が近
い場合には処理407へ進み、一方距離が遠い場合には
処理410へ進む。状態B302の非同期リセット状態
A301からの距離は1であるので、閾値1.61と比
較した結果、非同期リセット状態からの距離は近いと判
断され、処理407へ進む。
【0098】処理410では、処理407にて、抽出し
た状態をCenter Stateの候補に加え、処理407へ進
む。
【0099】次に、処理408にて、状態E305が抽
出されたとする。
【0100】処理409にて、状態E305の非同期リ
セット状態からの距離2が閾値1.61と比較され、非
同期リセット状態からの距離は遠いと判断され、処理4
10へ進み、状態E305はCenter Stateの候補に加え
られ、処理407へ進む。
【0101】Center State候補選択手段111が終了し
た結果、非同期リセット状態からの距離が距離の平均値
1.61よりも遠い状態は、状態E305と状態F30
6であり、この2つの状態がCenter Stateの候補とな
る。
【0102】次に、Center State選択手段112により
Center State候補選択手段111で選択された候補から
Center Stateを選択する。
【0103】図6は、Center State選択手段112の詳
細な動作を表すフローチャートである。
【0104】処理601にて、Center State候補状態間
の距離を求める。この時の最短経路には、Center State
候補になっていない状態も経路として使用してよい。Ce
nterState候補選択手段111で既に距離が求められて
いる場合には、その結果を流用してよい。本実施例で
は、処理403にて、閾値を求める段階で既に求まって
いるのでそれを流用する。この場合は、図5のE行E
列、E行F列、F行E列、およびF行F列のますを抽出
すればよい。結果を図7に示す。
【0105】処理602にて、自分自身への距離を0と
する。結果を図8に示す。図7とは異なりE行E列とF
行F列のますが0になっている。
【0106】処理603にて、Center State候補各状態
の距離の合計を求める。結果を図8のSUMの列に示
す。
【0107】処理604にて、距離の合計が最小である
状態をCenter Stateに選択する。図8より、状態E30
5からの距離の合計が3であり、状態F306からの距
離の合計が2であるので、距離の合計値が最小である状
態F306をCenter Stateに選択する。
【0108】次に、遷移付加手段113により全ての状
態からCenter State選択手段112でCenter Stateに選
択された状態F306への遷移を付加し、距離の短縮に
よるテスト容易性を付加する。図9は、遷移を付加した
結果のFSMの状態遷移グラフである。
【0109】図9のFSMの各状態組間の距離を求めた
結果を図10に示す。距離の平均値は1.41であり、
従来の技術では短縮されなかった距離の平均値が短縮さ
れている。
【0110】
【発明の効果】本発明によるテスト考慮論理合成システ
ムは、非同期リセット状態を考慮することにより、非同
期リセット状態を有するFSMに対してもテスト容易性
が向上し、より効果の高いCenter Stateの選択が可能で
ある。
【0111】この理由は、全ての状態からの遷移が可能
である非同期リセット状態、および非同期リセット状態
からの距離が近い、即ち非同期リセット状態を介した経
路が存在するために距離を短縮する効果が少ない状態を
Center Stateの候補から除外して、Center Stateとして
選択しないからである。
【図面の簡単な説明】
【図1】本発明の全体構成を示すブロック図である。
【図2】本発明の動作を表すフローチャートである。
【図3】論理合成対象の非同期リセット状態のあるFS
Mの状態遷移グラフである。
【図4】Center state候補選択手段111の詳細な動作
を表すフローチャートである。
【図5】図3の状態遷移グラフの状態間の距離の表であ
る。
【図6】Center state選択手段112の詳細な動作を表
すフローチャートである。
【図7】Center state候補状態間の距離の表である。
【図8】Center state選択処理の途中経過の表である。
【図9】テスト容易化手段106適用後のFSMの状態
遷移グラフである。
【図10】図9の状態遷移グラフの状態間の距離の表で
ある。
【図11】従来のテスト考慮論理合成システムの全体構
成を示すブロック図である。
【図12】従来のテスト考慮論理合成システムの動作を
表すフローチャートである。
【図13】非同期リセット状態の無いFSMの状態遷移
表である。
【図14】図13のFSMの状態遷移グラフである。
【図15】図14の状態遷移グラフの状態間の距離の表
である。
【図16】図15の状態間の距離の表に処理602から
処理603を適用した結果の表である。
【図17】遷移付加手段113の動作を示すフローチャ
ートである。
【図18】遷移付加手段113が終了したFSMの状態
遷移表である。
【図19】図18のFSMの状態遷移グラフである。
【図20】図18の状態遷移グラフの状態間の距離の表
である。
【図21】論理付加手段114を用いる従来のテスト考
慮論理合成システムの動作を示すフローチャートであ
る。
【図22】状態割り当て手段107の結果の順序回路を
示す図である。
【図23】論理付加手段114の動作を示すフローチャ
ートである。
【図24】図22の順序回路に論理付加手段114を適
用した結果の順序回路を示す図である。
【図25】図3のFSMに状態割り当て手段107を適
用して得られた各状態に割り当てられた内部状態二値論
理値ベクトルを示す図である。
【図26】図3のFSMに状態割り当て手段107を適
用して得られた組合せ回路部分を表す2段論理を示す図
である。
【図27】Center stateに割り当てられた内部状態二値
論理値ベクトルを生成するキューブを付加する論理付加
手段114の動作を示すフローチャートである。
【図28】キューブを付加する論理付加手段114を図
26の2段論理に適用した結果である。
【図29】図3のFSMの非同期リセット状態から他の
状態への距離を求めた結果である。
【図30】本発明の第2の実施の形態の動作を示すフロ
ーチャートである。
【符号の説明】
101 記憶部 102 ライブラリ入力手段 103 回路入力手段 104 制約条件入力手段 105 FSM抽出手段 106 テスト容易化手段 107 状態割り当て手段 108 面積最適化手段 109 遅延最適化手段 110 回路出力手段 111 Center State候補選択手段 112 Center State選択手段 113 遷移付加手段 114 論理付加手段 201 ライブラリ入力処理 202 テクノロジライブラリ 203 回路入力処理 204 回路記述 205 制約条件入力処理 206 制約条件 207 FSM抽出処理 208 Center State候補選択処理 209 Center State選択処理 210 遷移付加処理 211 状態割り当て処理 212 面積最適化処理 213 遅延最適化処理 214 回路出力処理 215 ネットリスト 301〜306 FSMの状態 307〜320 FSMの状態間の遷移 321 非同期リセット遷移 401 非同期リセット状態有無判断処理 402 全状態候補選択処理 403 遠近判断尺度閾値算出処理 404 非同期リセット状態からの距離算出処理 405 Center state候補初期化処理 406 非同期リセット状態除外処理 407 未選別状態有無判断処理 408 未選別状態抽出処理 409 遠近判断処理 410 Center state候補追加処理 601 状態間距離算出処理 602 自己距離リセット処理 603 距離合計算出処理 604 Center state決定処理 901〜908 Center state制御用外部入力端子の
論理値を遷移条件に加えた遷移307〜314 909 Center stateへの遷移条件とCenter state制
御用外部入力端子の論理値を遷移条件に加えた遷移31
5 910〜912 Center state制御用外部入力端子の
論理値を遷移条件に加えた遷移316〜318 913 Center stateへの遷移条件とCenter state制
御用外部入力端子の論理値を遷移条件に加えた遷移31
9 914 Center state制御用外部入力端子の論理値を
遷移条件に加えた遷移320 915〜918 Center stateへの遷移 1101 従来のテスト考慮論理合成システムのテス
ト容易化手段 1301〜1314 遷移 1701 Center state制御用外部入力端子付加処理 1702 遷移条件変更処理 1703 Center stateへの遷移付加処理 1801〜1814 Center state制御用外部入力端
子の論理値を遷移条件に加えた遷移1301〜1314 1815〜1820 付加されたCenter stateへの遷
移 1901 Center stateへの遷移条件とCenter state
制御用外部入力端子の論理値を遷移条件に加えた遷移3
07 1902〜1910 Center state制御用外部入力端
子の論理値を遷移条件に加えた遷移308〜316 1915 Center stateへの遷移条件とCenter state
制御用外部入力端子の論理値を遷移条件に加えた遷移3
17 1916〜1918 Center state制御用外部入力端
子の論理値を遷移条件に加えた遷移318〜320 2101 論理付加処理 2201 組合せ回路 2202〜2204 FF 2205〜2207 FFの出力論理値 2208〜2210 FFのデータ入力論理 2211 FFのクロック 2212 外部入力端子 2213 外部出力端子 2301 Center state制御用外部入力端子付加処理 2302 未処理FF有無判断処理 2303 未処理FF抽出処理 2304 割り当て論理値判断処理 2305 NOT素子有無判断処理 2306 NOT素子付加処理 2307 二入力AND素子付加処理 2308 二入力OR素子付加処理 2401 Center state制御用外部入力端子 2402 NOT素子 2403 二入力AND素子 2404 二入力OR素子 2405 二入力AND素子 2501〜2506 図3のFSMの状態に割り当て
られた内部状態二値論理値ベクトル 2507〜2508 図3のFSMの状態に割り当て
られず、未使用となった二値論理値ベクトル 2509〜2511 内部状態二値論理値ベクトルを
保持するFF 2601〜2614 遷移を表すキューブ 2615〜2616 未使用となった二値論理値ベク
トルをドントケアするキューブ 2701 Center state制御用外部入力端子付加処理 2702 Center state二値論理値ベクトル生成キュ
ーブ付加処理 2801〜2816 Center state制御用外部入力端
子論理値を付加したキューブ2601〜2616 2817 Center state二値論理値ベクトル生成キュ
ーブ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 論理合成対象回路、テクノロジマッピン
    グに使用するテクノロジライブラリ、ならびに論理合成
    対象回路の面積および遅延などの制約条件を保持する記
    憶部と、テクノロジライブラリを読み込んで前記記憶部
    に保持させるライブラリ入力手段と、論理合成対象回路
    を読み込んで前記記憶部に保持させる回路入力手段と、
    制約条件を読み込んで前記記憶部に保持させる制約条件
    入力手段と、前記記憶部に保持された論理合成対象回路
    がFSM以外の形式で表現されている場合にFSMを抽
    出するFSM抽出手段と、前記記憶部に保持されたFS
    Mで表現された論理合成対象回路のテスト容易性を向上
    するテスト容易化手段と、前記記憶部に保持されたFS
    Mで表現された論理合成対象回路の状態に二値論理値ベ
    クトルを割り当てる状態割り当て手段と、前記記憶部に
    保持された論理合成対象回路の面積を最適化する面積最
    適化手段と、前記記憶部に保持された論理合成対象回路
    の遅延を最適化する遅延最適化手段と、前記記憶部に保
    持された論理合成結果の回路を出力する回路出力手段と
    を有し、前記テスト容易化手段は、FSMを対象にFS
    MのCenter Stateを用いて状態間の距離を短縮してテス
    ト容易性を向上させるものであるテスト考慮論理合成シ
    ステムにおいて、 前記テスト容易化手段は、Center Stateに選択してもテ
    スト容易性が向上しない非同期リセット状態、およびテ
    スト容易性向上の効果が少い非同期リセット状態からの
    距離が近い状態を、Center Stateの候補から除外するCe
    nter State候補選択手段を備えていることを特徴とする
    テスト考慮論理合成システム。
  2. 【請求項2】 前記テスト容易化設計手段の前記Center
    State候補選択手段は、 (A)非同期リセット状態の有無を判断する工程と、 (B)工程(A)にて非同期リセット状態が無い場合に
    は全ての状態をCenterStateの候補とする工程と、 (C)工程(A)にて非同期リセット状態がある場合に
    は非同期リセット状態からの距離の遠近判断尺度閾値を
    算出する工程と、 (D)全ての状態の非同期リセット状態からの距離を算
    出する工程と、 (E)Center State候補を空とする工程と、 (F)非同期リセット状態をCenter Stateの候補から除
    外し、非同期リセット状態を選択済みとする工程と、 (G)未選別状態の有無を判断する工程と、 (H)工程(G)にて未選別状態がある場合には未選別
    状態の中から状態を一つ抽出し選別済みとする工程と、 (I)工程(H)で抽出された状態の工程(D)にて算
    出された非同期リセット状態からの距離と工程(C)に
    て算出された閾値とを比較して距離の遠近を判断する工
    程と、 (J)工程(I)にて距離が遠いと判断された場合には
    工程(H)にて抽出された状態をCenter Stateの候補に
    加える工程とを実行するものであることを特徴とする請
    求項1に記載のテスト考慮論理合成システム。
  3. 【請求項3】 前記テスト容易化手段は、FSM中の全
    ての状態を候補にしてCenter Stateを選択するCenter S
    tate選択手段と、FSMにCenter Stateへの遷移を付加
    する遷移付加手段と、状態割り当て後の論理合成対象回
    路に、CenterStateに割り当てられた二値論理値ベクト
    ルを生成する論理回路を付加する論理付加手段とを備え
    ていることを特徴とする請求項1または2に記載のテス
    ト考慮論理合成システム。
JP8298401A 1996-11-11 1996-11-11 テスト考慮論理合成システム Expired - Lifetime JP2865136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8298401A JP2865136B2 (ja) 1996-11-11 1996-11-11 テスト考慮論理合成システム
US08/967,047 US6028988A (en) 1996-11-11 1997-11-10 System for logic synthesis-for-testability capable of improving testability for an FSM having an asynchronous reset state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8298401A JP2865136B2 (ja) 1996-11-11 1996-11-11 テスト考慮論理合成システム

Publications (2)

Publication Number Publication Date
JPH10143550A JPH10143550A (ja) 1998-05-29
JP2865136B2 true JP2865136B2 (ja) 1999-03-08

Family

ID=17859235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8298401A Expired - Lifetime JP2865136B2 (ja) 1996-11-11 1996-11-11 テスト考慮論理合成システム

Country Status (2)

Country Link
US (1) US6028988A (ja)
JP (1) JP2865136B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070258A (en) * 1997-03-07 2000-05-30 Nec Corporation Logic synthesis for testability system which enables improvement in testability and effective selection of center state and logic synthesis method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996213B2 (ja) * 1997-08-28 1999-12-27 日本電気株式会社 テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
JP3243207B2 (ja) * 1997-12-03 2002-01-07 株式会社半導体理工学研究センター テスト容易な集積回路、集積回路のテスト容易化設計方法、および集積回路のテスト容易化設計のためのプログラムを記録したコンピュータ読み取り可能な記録媒体
US6389586B1 (en) * 1998-01-05 2002-05-14 Synplicity, Inc. Method and apparatus for invalid state detection
KR20040096577A (ko) * 2002-02-15 2004-11-16 트리디움 인코퍼레이티드 실시간 시스템 제어용 컴포넌트 모델
US20090082880A1 (en) * 2007-09-20 2009-03-26 Tridium Inc. Wireless device for a building control system
FR3045860B1 (fr) * 2015-12-21 2017-12-22 Sagem Defense Securite Procede de detection de problemes de testabilite d'un module informatique
GB2633828A (en) * 2023-09-22 2025-03-26 Imagination Tech Ltd Identification of a fault in a finite state machine

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870590A (en) * 1993-07-29 1999-02-09 Kita; Ronald Allen Method and apparatus for generating an extended finite state machine architecture for a software specification
US5394347A (en) * 1993-07-29 1995-02-28 Digital Equipment Corporation Method and apparatus for generating tests for structures expressed as extended finite state machines
US5461573A (en) * 1993-09-20 1995-10-24 Nec Usa, Inc. VLSI circuits designed for testability and methods for producing them
US5515292A (en) * 1993-09-29 1996-05-07 Texas Instruments Incorporated Circuit activity driven state assignment of FSMS implemented in CMOS for low power reliable operations
US5703885A (en) * 1995-03-06 1997-12-30 Motorola, Inc. Method and apparatus for constructing verification test sequences by merging and touring hierarchical unique input/output sequence (UIO) based test subsequence graphs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070258A (en) * 1997-03-07 2000-05-30 Nec Corporation Logic synthesis for testability system which enables improvement in testability and effective selection of center state and logic synthesis method thereof

Also Published As

Publication number Publication date
US6028988A (en) 2000-02-22
JPH10143550A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
JP4752030B2 (ja) 半導体論理回路装置のテストベクトル生成方法及びテストベクトル生成プログラム
JP3833982B2 (ja) テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム
JP3265614B2 (ja) 検査系列生成方法
US6301685B1 (en) Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program
WO2002088945A1 (en) Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US20070113127A1 (en) Circuit design system and circuit design program
JP2865136B2 (ja) テスト考慮論理合成システム
US5587919A (en) Apparatus and method for logic optimization by redundancy addition and removal
US20050149804A1 (en) Device and method for testing integrated circuit
JP2921502B2 (ja) 順序回路の故障箇所推定方法
JP2967749B2 (ja) テスト容易化論理合成システム
JP4752029B2 (ja) 半導体論理回路装置のテスト方法及びテストプログラム
US6189128B1 (en) Design for testability method selectively employing two methods for forming scan paths in a circuit
JP2001337143A (ja) 論理回路における故障箇所推定システム、及び、故障箇所推定方法、並びに、記録媒体
JP5017603B2 (ja) 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体
Krstić et al. Resynthesis of combinational circuits for path count reduction and for path delay fault testability
US6651206B2 (en) Method of design for testability, test sequence generation method and semiconductor integrated circuit
JP2001312529A (ja) 検査容易化設計方法、集積回路の設計方法および集積回路
JP2956624B2 (ja) 組合せ論理回路における逆論理展開方式
JP4368355B2 (ja) テストコントローラ
JP3805298B2 (ja) 集積回路のテスト容易化設計方法および装置
Kessler et al. Using a hierarchical DfT methodology in high frequency processor designs for improved delay fault testability
JPH1183958A (ja) テストパタン生成装置並びにテストパタン生成プログラムを記録した記録媒体
JP2004302894A (ja) 集積回路のテスト容易化設計
JPH02298877A (ja) 集積回路の自動テスト回路生成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981118