JP2780337B2 - 高抵抗半導体層埋め込み型半導体レーザ - Google Patents
高抵抗半導体層埋め込み型半導体レーザInfo
- Publication number
- JP2780337B2 JP2780337B2 JP1139522A JP13952289A JP2780337B2 JP 2780337 B2 JP2780337 B2 JP 2780337B2 JP 1139522 A JP1139522 A JP 1139522A JP 13952289 A JP13952289 A JP 13952289A JP 2780337 B2 JP2780337 B2 JP 2780337B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- type
- resistance
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高速変調可能な高抵抗半導体層埋め込み型
二重ヘテロ構造半導体レーザに関する。
二重ヘテロ構造半導体レーザに関する。
（従来の技術） 高度情報化社会の構築に伴い、光通信システムの大容
量化、通信ネットワークの高度化が進められている。光
通信システムの大容量化に有力な１つの手段として変調
速度の高速化が上げられる。光源を超高速変調して高速
化を図った光通信システムにおいては、高速応答に優れ
た半導体レーザが要求される。
量化、通信ネットワークの高度化が進められている。光
通信システムの大容量化に有力な１つの手段として変調
速度の高速化が上げられる。光源を超高速変調して高速
化を図った光通信システムにおいては、高速応答に優れ
た半導体レーザが要求される。
半導体レーザの活性領域にのみ電流を有効に閉じ込
め、屈折率差により光も活性領域に有効に閉じ込めるた
めの埋め込み層として、近年、半導体中の深い準位を利
用した高抵抗半導体層を用いることが注目され盛んに研
究・開発がされている。高抵抗半導体層を埋め込み層に
用いた半導体レーザでは、ｐ−ｎ接合電流ブロック層を
活性領域への電流狭窄に用いていないため、寄生容量が
小さく高速変調が可能であることが知られている。（ア
プライド・フィジックス・レターズ（applied physics
letters）誌、第45巻、第４号、311頁） 高抵抗半導体層を埋め込み層に用いた半導体レーザの
従来例を第４図に示す。ストライプ状の活性層42の両側
を電子或いは正孔を捕獲する深い準位を有する高抵抗半
導体層44で埋め込み電流を有効に活性層に注入しようと
するものである。41,43はｐ形あるいはｎ形クラッド層
である。
め、屈折率差により光も活性領域に有効に閉じ込めるた
めの埋め込み層として、近年、半導体中の深い準位を利
用した高抵抗半導体層を用いることが注目され盛んに研
究・開発がされている。高抵抗半導体層を埋め込み層に
用いた半導体レーザでは、ｐ−ｎ接合電流ブロック層を
活性領域への電流狭窄に用いていないため、寄生容量が
小さく高速変調が可能であることが知られている。（ア
プライド・フィジックス・レターズ（applied physics
letters）誌、第45巻、第４号、311頁） 高抵抗半導体層を埋め込み層に用いた半導体レーザの
従来例を第４図に示す。ストライプ状の活性層42の両側
を電子或いは正孔を捕獲する深い準位を有する高抵抗半
導体層44で埋め込み電流を有効に活性層に注入しようと
するものである。41,43はｐ形あるいはｎ形クラッド層
である。
（発明が解決しようとする課題） 上述した従来の技術では、電流ブロック層44において
電子或いは正孔のいずれか一方のみを捕獲する半絶縁性
半導体層（SI）を使うため電流ブロック層44をｐ形クラ
ッド層とｎ形クラッド層とではさむ形になり、p/SI/n構
造が生じる。この部分ではダブルインジェクションが発
生し活性領域以外を流れる漏れ電流が流れる。電流ブロ
ック層が電子を捕獲する半絶縁性半導体層である場合は
ｐ層からのホール電流が流れ、正孔を捕獲する半絶縁性
半導体層である場合はｎ層からの電子電流が流れ、活性
領域以外を流れる漏れ電流となり、しきい値電流の上
昇、外部微分量子効率の低下、最大出力の低下という半
導体レーザの特性の劣化を招いていた。このため、従来
の技術では、高抵抗半導体層を電流ブロック層に用いた
高性能な半導体レーザを得ることが困難であった。
電子或いは正孔のいずれか一方のみを捕獲する半絶縁性
半導体層（SI）を使うため電流ブロック層44をｐ形クラ
ッド層とｎ形クラッド層とではさむ形になり、p/SI/n構
造が生じる。この部分ではダブルインジェクションが発
生し活性領域以外を流れる漏れ電流が流れる。電流ブロ
ック層が電子を捕獲する半絶縁性半導体層である場合は
ｐ層からのホール電流が流れ、正孔を捕獲する半絶縁性
半導体層である場合はｎ層からの電子電流が流れ、活性
領域以外を流れる漏れ電流となり、しきい値電流の上
昇、外部微分量子効率の低下、最大出力の低下という半
導体レーザの特性の劣化を招いていた。このため、従来
の技術では、高抵抗半導体層を電流ブロック層に用いた
高性能な半導体レーザを得ることが困難であった。
本発明の目的は、上記従来技術の欠点を改善し、優れ
た半導体レーザを提供することにある。
た半導体レーザを提供することにある。
（課題を解決するための手段） 本発明における半導体レーザは、半導体基板上にｐ型
及びｎ型のクラッド層及び活性層を有しかつ少なくとも
活性層を含むストライプ状のメサが形成され、このメサ
側面を電子または正孔を捕獲する深い不純物準位を有し
た高抵抗半導体層で埋め込むことによって電流ブロック
層とした高抵抗半導体層埋め込み型二重ヘテロ構造半導
体レーザにおいて、前記高抵抗半導体層中で深い不純物
準位を有する不純物のドーピングの割合が変化している
ことを特徴とする。
及びｎ型のクラッド層及び活性層を有しかつ少なくとも
活性層を含むストライプ状のメサが形成され、このメサ
側面を電子または正孔を捕獲する深い不純物準位を有し
た高抵抗半導体層で埋め込むことによって電流ブロック
層とした高抵抗半導体層埋め込み型二重ヘテロ構造半導
体レーザにおいて、前記高抵抗半導体層中で深い不純物
準位を有する不純物のドーピングの割合が変化している
ことを特徴とする。
（作用） 第５図（ａ）は、ｐ型半導体層、深い電子捕獲準位を
有する半絶縁性半導体層、ｎ型半導体層を接触し、順方
向バイアス電圧をかけたときのエネルギーバンドの概念
図である。また、第５図（ｂ）は、ｐ型半導体層、深い
正孔捕獲準位を有する半絶縁性半導体層、ｎ型半導体層
を接触し、順方向バイアス電圧をかけたときのエネルギ
ーバンドの概念図である。
有する半絶縁性半導体層、ｎ型半導体層を接触し、順方
向バイアス電圧をかけたときのエネルギーバンドの概念
図である。また、第５図（ｂ）は、ｐ型半導体層、深い
正孔捕獲準位を有する半絶縁性半導体層、ｎ型半導体層
を接触し、順方向バイアス電圧をかけたときのエネルギ
ーバンドの概念図である。
従来の高抵抗半導体層埋め込み型半導体レーザでは、
ｐ型クラッド層と高抵抗半導体層とｎ型クラッド層が直
接つながっており、半導体レーザ駆動時には、順方向に
バイアス電圧がかけられるため、第５図（ａ）ないしは
（ｂ）に示すエネルギーバンドの概念図と等価になる。
このため、深い電子捕獲準位を有する半絶縁性半導体層
の場合は、ｐ型クラッド層と半絶縁性半導体層の界面付
近において電子と正孔が再結合し、再結合電流が流れ
る。また、深い正孔捕獲準位を有する半絶縁性半導体層
の場合は、ｎ型クラッド層と半絶縁性半導体層の界面付
近において電子と正孔が再結合し、再結合電流が流れ
る。
ｐ型クラッド層と高抵抗半導体層とｎ型クラッド層が直
接つながっており、半導体レーザ駆動時には、順方向に
バイアス電圧がかけられるため、第５図（ａ）ないしは
（ｂ）に示すエネルギーバンドの概念図と等価になる。
このため、深い電子捕獲準位を有する半絶縁性半導体層
の場合は、ｐ型クラッド層と半絶縁性半導体層の界面付
近において電子と正孔が再結合し、再結合電流が流れ
る。また、深い正孔捕獲準位を有する半絶縁性半導体層
の場合は、ｎ型クラッド層と半絶縁性半導体層の界面付
近において電子と正孔が再結合し、再結合電流が流れ
る。
一方、第６図（ａ）に本発明の電流ブロック層のエネ
ルギーバンドの概念図を示す。図は、深い電子捕獲準位
を有する半絶縁性半導体層の場合で、ｎ型半導体層付近
の電子捕獲準位密度を高くすることによりｎ型層から注
入される電子をより多く捕獲し、ｐ型半導体層付近の電
子捕獲準位密度を低くすることによりｐ型半導体層から
注入される正孔と深い準位に捕獲された電子との再結合
を抑制することができる。次に、第６図（ｂ）に本発明
の電流ブロック層のエネルギーバンドの概念図を示す。
図は、深い正孔捕獲準位を有する半絶縁性半導体層の場
合で、ｐ型半導体層付近の正孔捕獲準位密度を高くする
ことによりｐ型半導体層から注入される正孔をより多く
捕獲し、ｎ型半導体層付近の正孔捕獲準位密度を低くす
ることにより、ｎ型半導体層から注入される電子と深い
準位に捕獲された正孔との再結合を抑制することができ
ると考えられる。
ルギーバンドの概念図を示す。図は、深い電子捕獲準位
を有する半絶縁性半導体層の場合で、ｎ型半導体層付近
の電子捕獲準位密度を高くすることによりｎ型層から注
入される電子をより多く捕獲し、ｐ型半導体層付近の電
子捕獲準位密度を低くすることによりｐ型半導体層から
注入される正孔と深い準位に捕獲された電子との再結合
を抑制することができる。次に、第６図（ｂ）に本発明
の電流ブロック層のエネルギーバンドの概念図を示す。
図は、深い正孔捕獲準位を有する半絶縁性半導体層の場
合で、ｐ型半導体層付近の正孔捕獲準位密度を高くする
ことによりｐ型半導体層から注入される正孔をより多く
捕獲し、ｎ型半導体層付近の正孔捕獲準位密度を低くす
ることにより、ｎ型半導体層から注入される電子と深い
準位に捕獲された正孔との再結合を抑制することができ
ると考えられる。
以上述べたように、本発明による高抵抗層埋め込み型
半導体レーザにおいては、漏れ電流が抑制され、活性層
において注入電流が有効に光に変換されるため、低しき
い値電流、高い外部微分量子効率、高い光出力を期待す
ることができる。
半導体レーザにおいては、漏れ電流が抑制され、活性層
において注入電流が有効に光に変換されるため、低しき
い値電流、高い外部微分量子効率、高い光出力を期待す
ることができる。
（実施例） 次に本発明について、図面を参照して説明する。第１
図は、本発明の第一実施例の図である。実施例において
は、長波長系材料である燐化インジウム（InP）系材料
の例を説明する。
図は、本発明の第一実施例の図である。実施例において
は、長波長系材料である燐化インジウム（InP）系材料
の例を説明する。
まず、（100）面の出た硫黄（Ｓ）ドーピングｎ型InP
基板11上に有機金属気相成長法（MOVPE）を用いて、シ
リコン（Si）ドーピングｎ型InP層18［ｎ＝１×1018cm
-3］を厚さ１μｍ、発光波長1.55μｍのバンドギャップ
を有するインジウム・ガリウム・ひ素、燐（InGaAsP）
活性層19を厚さ0.15μｍ、亜鉛（Zn）ドーピングｐ型In
P層20［ｐ＝１×1018cm-3］を厚さ1.5μｍ、Znドービン
グｐ型InGaAsPコンタクト層17［ｐ＝１×1019cm-3］を
厚さ0.5μｍ、それぞれ連続的にエピタキシャル成長す
る。次にフォトリソグラフィーの手法により、＜011＞
方向に厚み約2000Å、幅２μｍのSiO2ストライプ状マス
クを300μｍ間隔で形成する。次に、化学エッチングに
よりｐ型InGaAsPコンタクト層17、ｐ型InP層20,InGaAsP
活性層19,n型InP層18をメサストライプの高さが3.5μｍ
になるようにエッチングする。さらに、SiO2ストライプ
状マスクを残したまま、メサストライプの凹部分に鉄
（Fe）ドーピング高抵抗InP層12を厚さ3.5μｍをMOVPE
により全体が平坦になるように選択エピタキシャル成長
する。第１図の右側に、このときのFeドーピング高抵抗
InP層のFeドーピング分布を示す。成長中にドーパント
原料の流量を変化させ、未捕獲トラップ濃度が基板側か
ら表面側に向かって１×1016cm-3から１×1015cm-3まで
変化するようにする。次に、SiO2ストライプ状マスクを
弗酸により除去した後、全体の厚さが120μｍ程度にな
るまで研磨し、ｐ型半導体側、及びｎ型半導体基板側の
電極10を真空蒸着法により形成し、アニーリングした
後、個々の半導体レーザにへき開分離し、全加工を終了
し、第１図に断面を示す半導体レーザが出来上がる。
基板11上に有機金属気相成長法（MOVPE）を用いて、シ
リコン（Si）ドーピングｎ型InP層18［ｎ＝１×1018cm
-3］を厚さ１μｍ、発光波長1.55μｍのバンドギャップ
を有するインジウム・ガリウム・ひ素、燐（InGaAsP）
活性層19を厚さ0.15μｍ、亜鉛（Zn）ドーピングｐ型In
P層20［ｐ＝１×1018cm-3］を厚さ1.5μｍ、Znドービン
グｐ型InGaAsPコンタクト層17［ｐ＝１×1019cm-3］を
厚さ0.5μｍ、それぞれ連続的にエピタキシャル成長す
る。次にフォトリソグラフィーの手法により、＜011＞
方向に厚み約2000Å、幅２μｍのSiO2ストライプ状マス
クを300μｍ間隔で形成する。次に、化学エッチングに
よりｐ型InGaAsPコンタクト層17、ｐ型InP層20,InGaAsP
活性層19,n型InP層18をメサストライプの高さが3.5μｍ
になるようにエッチングする。さらに、SiO2ストライプ
状マスクを残したまま、メサストライプの凹部分に鉄
（Fe）ドーピング高抵抗InP層12を厚さ3.5μｍをMOVPE
により全体が平坦になるように選択エピタキシャル成長
する。第１図の右側に、このときのFeドーピング高抵抗
InP層のFeドーピング分布を示す。成長中にドーパント
原料の流量を変化させ、未捕獲トラップ濃度が基板側か
ら表面側に向かって１×1016cm-3から１×1015cm-3まで
変化するようにする。次に、SiO2ストライプ状マスクを
弗酸により除去した後、全体の厚さが120μｍ程度にな
るまで研磨し、ｐ型半導体側、及びｎ型半導体基板側の
電極10を真空蒸着法により形成し、アニーリングした
後、個々の半導体レーザにへき開分離し、全加工を終了
し、第１図に断面を示す半導体レーザが出来上がる。
この半導体レーザでは、活性層以外を流れる無効電流
が殆ど無く、ｐ−ｎ結合をブロック層に用いたVSB型
（Ｖ−grooved Substrate Buried Heterostructure Las
ers）やDC−PBH型（Double Channel Planar Buried Het
erostructure Lasers）と同程度の10mA前後のしきい値
電流、及び30％前後の片面外部微分量子効率が得られ
る。更に、厚さ２〜３μｍの高抵抗半導体層を電流ブロ
ック層に用いているので、寄生容量は４〜5pFで、数ギ
ガビット毎秒（Gb/sec）クラスの光通信システム用光源
として実用的に十分使用できる。
が殆ど無く、ｐ−ｎ結合をブロック層に用いたVSB型
（Ｖ−grooved Substrate Buried Heterostructure Las
ers）やDC−PBH型（Double Channel Planar Buried Het
erostructure Lasers）と同程度の10mA前後のしきい値
電流、及び30％前後の片面外部微分量子効率が得られ
る。更に、厚さ２〜３μｍの高抵抗半導体層を電流ブロ
ック層に用いているので、寄生容量は４〜5pFで、数ギ
ガビット毎秒（Gb/sec）クラスの光通信システム用光源
として実用的に十分使用できる。
次に、第２図は、本発明の第２実施例の図である。ま
ず、（100）面の出たＳドーピングｎ型InP基板11上にMO
VPEを用いて、Siドーピングｎ型InP層18［ｎ＝１×1018
cm-3］を厚さ１μｍ、発光波長1.55μｍのバンドギャッ
プを有するInGaAsP活性層19を厚さ0.15μｍ、Znドーピ
ングｐ型InP層20［ｐ＝１×1018cm-3］を厚さ1.5μｍ、
Znドービングｐ型InGaAsPコンタクト層17［ｐ＝１×10
18cm-3］を厚さ0.5μｍ、それぞれ連続的にエピタキシ
ャル成長する。次にフォトリソグラフィーの手法によ
り、＜011＞方向に厚み約2000Å、幅２μｍのSiO2スト
ライプ状マスクを300μｍ間隔で形成する。次に、化学
エッチングによりｐ型InGaAsPコンタクト層17,p型InP層
20,InGaAsP活性層19,n型InP層18をメサストライプの高
さが3.5μｍになるようにエッチングする。さらに、SiO
2ストライプ状マスクを残したまま、メサストライプの
凹部分にチタン（Ti）ドーピング高抵抗InP層15を厚さ
3.5μｍをMOVPEにより全体が平坦になるように選択エピ
タキシャル成長する。第２図の右側に、このときのTiド
ーピング高抵抗InP層15のTiドーピング分布を示す。成
長中にドーパント原料の流量を変化させ、未捕獲トラッ
プ濃度が基板側から表面側にむかって、１×1015cm-3か
ら１×1016cm-3まで変化するようにする。次に、SiO2ス
トライプ状マスクを弗酸により除去した後、全体の厚さ
が120μｍ程度になるまで研磨し、ｐ型半導体側、及び
ｎ型半導体基板側の電極10を真空蒸着法により形成し、
アニーリングした後、個々の半導体レーザにへき開分離
し、全加工を終了し、第２図に断面を示す半導体レーザ
が出来上がる。この半導体レーザでは、10mA前後のしき
い値電流、及び30％前後の片面外部微分量子効率が得ら
れる。更に、厚さ２〜３μｍの高抵抗半導体層を電流ブ
ロック層に用いているので、寄生容量は、４〜5pFで、
数ギガビット毎秒（Gb/sec）クラスの光通信システム用
光源として実用的に十分使用できる。
ず、（100）面の出たＳドーピングｎ型InP基板11上にMO
VPEを用いて、Siドーピングｎ型InP層18［ｎ＝１×1018
cm-3］を厚さ１μｍ、発光波長1.55μｍのバンドギャッ
プを有するInGaAsP活性層19を厚さ0.15μｍ、Znドーピ
ングｐ型InP層20［ｐ＝１×1018cm-3］を厚さ1.5μｍ、
Znドービングｐ型InGaAsPコンタクト層17［ｐ＝１×10
18cm-3］を厚さ0.5μｍ、それぞれ連続的にエピタキシ
ャル成長する。次にフォトリソグラフィーの手法によ
り、＜011＞方向に厚み約2000Å、幅２μｍのSiO2スト
ライプ状マスクを300μｍ間隔で形成する。次に、化学
エッチングによりｐ型InGaAsPコンタクト層17,p型InP層
20,InGaAsP活性層19,n型InP層18をメサストライプの高
さが3.5μｍになるようにエッチングする。さらに、SiO
2ストライプ状マスクを残したまま、メサストライプの
凹部分にチタン（Ti）ドーピング高抵抗InP層15を厚さ
3.5μｍをMOVPEにより全体が平坦になるように選択エピ
タキシャル成長する。第２図の右側に、このときのTiド
ーピング高抵抗InP層15のTiドーピング分布を示す。成
長中にドーパント原料の流量を変化させ、未捕獲トラッ
プ濃度が基板側から表面側にむかって、１×1015cm-3か
ら１×1016cm-3まで変化するようにする。次に、SiO2ス
トライプ状マスクを弗酸により除去した後、全体の厚さ
が120μｍ程度になるまで研磨し、ｐ型半導体側、及び
ｎ型半導体基板側の電極10を真空蒸着法により形成し、
アニーリングした後、個々の半導体レーザにへき開分離
し、全加工を終了し、第２図に断面を示す半導体レーザ
が出来上がる。この半導体レーザでは、10mA前後のしき
い値電流、及び30％前後の片面外部微分量子効率が得ら
れる。更に、厚さ２〜３μｍの高抵抗半導体層を電流ブ
ロック層に用いているので、寄生容量は、４〜5pFで、
数ギガビット毎秒（Gb/sec）クラスの光通信システム用
光源として実用的に十分使用できる。
次に、第３図は、本発明の第３実施例の図である。第
１図に示す実施例に於て、Feのドーピング分布が第３図
の右側に示すようにｎ型半導体18に接する部分とｐ型半
導体20に接する部分で急激に変化している場合である。
この半導体レーザは10mA前後のしきい値電流、及び30％
前後の片面外部微分量子効率が得られる。更に、厚さ２
〜３μｍの高抵抗半導体層を電流ブロック層に用いてる
ゆえ、寄生容量は,4〜5pFで、数ギガビット毎病（Gb/se
c）クラスの光通信システム用光源として実用的に十分
使用できる。
１図に示す実施例に於て、Feのドーピング分布が第３図
の右側に示すようにｎ型半導体18に接する部分とｐ型半
導体20に接する部分で急激に変化している場合である。
この半導体レーザは10mA前後のしきい値電流、及び30％
前後の片面外部微分量子効率が得られる。更に、厚さ２
〜３μｍの高抵抗半導体層を電流ブロック層に用いてる
ゆえ、寄生容量は,4〜5pFで、数ギガビット毎病（Gb/se
c）クラスの光通信システム用光源として実用的に十分
使用できる。
なお、Tiをドーパントする場合はドーピング濃度の変
化の仕方がFeの場合と逆になる。
化の仕方がFeの場合と逆になる。
また、基板がｐ型の場合については第１図、第２図、
第３図に示す電流ブロック層のドーピング分布はまった
く逆の形になる。
第３図に示す電流ブロック層のドーピング分布はまった
く逆の形になる。
（発明の効果） 以上に説明したように本発明は、電流ブロック層に電
子または正孔を捕獲する深い準位を有した半絶縁性半導
体層を用い、このドーピング分布を変えることにより、
高抵抗半導体埋め込み型半導体レーザの低しきい値電
流、高い外部微分量子効率、超高速変調特性を実現でき
る効果がある。
子または正孔を捕獲する深い準位を有した半絶縁性半導
体層を用い、このドーピング分布を変えることにより、
高抵抗半導体埋め込み型半導体レーザの低しきい値電
流、高い外部微分量子効率、超高速変調特性を実現でき
る効果がある。
第１図は、本発明による高抵抗半導体埋め込み型半導体
レーザの第一の実施例を示す図である。第２図は、本発
明による高抵抗半導体埋め込み型半導体レーザのの第二
の実施例を示す図である。第３図は、本発明による高抵
抗半導体埋め込み型半導体レーザの第三の実施例を示す
図である。第４図は、従来の高抵抗電流ブロック層を有
する半導体レーザの構造を示す断面図である。第５図
（ａ）は、ｎ型半導体層、深い電子トラップ準位を有す
る半絶縁性半導体層、ｐ型半導体層が接し、これに順バ
イアスがかけられたときのバンド構造を示す概念図であ
る。第５図（ｂ）は、ｎ型半導体層、深い正孔トラップ
準位を有する半絶縁性半導体層、ｐ型半導体層が接し、
これに順バイアスがかけられたときのバンド構造を示す
概念図である。第６図（ａ）は、ｎ型半導体層、深い電
子トラップ準位を有する半絶縁性半導体層、ｐ型半導体
層が接したときのバンド構造を示す概念図である。但
し、ｎ型半導体付近のドーピングを多くし、ｐ型半導体
付近のドーピングを少なくしている。第６図（ｂ）は、
ｎ型半導体層、深い正孔トラップ準位を有する半絶縁性
半導体層、ｐ型半導体層が接したときのバンド構造を示
す概念図である。但し、ｎ型半導体付近のドーピングを
少なくし、ｐ型半導体付近のドーピングを多くしてい
る。 10;電極、11;n型InP基板、12;Feドーピング高抵抗InP
層、15;Tiドーピング高抵抗InP層、17;p型InGaAsPコン
タクト層、18;n型InP層、19;InGaAsP活性層、20;p型InP
層、40;半導体基板、41;第１のクラッド層、42;活性
層、43;第２のクラッド層、44;高抵抗半導体層、45;コ
ンタクト層、46;絶縁膜、47;電極、48;電極。
レーザの第一の実施例を示す図である。第２図は、本発
明による高抵抗半導体埋め込み型半導体レーザのの第二
の実施例を示す図である。第３図は、本発明による高抵
抗半導体埋め込み型半導体レーザの第三の実施例を示す
図である。第４図は、従来の高抵抗電流ブロック層を有
する半導体レーザの構造を示す断面図である。第５図
（ａ）は、ｎ型半導体層、深い電子トラップ準位を有す
る半絶縁性半導体層、ｐ型半導体層が接し、これに順バ
イアスがかけられたときのバンド構造を示す概念図であ
る。第５図（ｂ）は、ｎ型半導体層、深い正孔トラップ
準位を有する半絶縁性半導体層、ｐ型半導体層が接し、
これに順バイアスがかけられたときのバンド構造を示す
概念図である。第６図（ａ）は、ｎ型半導体層、深い電
子トラップ準位を有する半絶縁性半導体層、ｐ型半導体
層が接したときのバンド構造を示す概念図である。但
し、ｎ型半導体付近のドーピングを多くし、ｐ型半導体
付近のドーピングを少なくしている。第６図（ｂ）は、
ｎ型半導体層、深い正孔トラップ準位を有する半絶縁性
半導体層、ｐ型半導体層が接したときのバンド構造を示
す概念図である。但し、ｎ型半導体付近のドーピングを
少なくし、ｐ型半導体付近のドーピングを多くしてい
る。 10;電極、11;n型InP基板、12;Feドーピング高抵抗InP
層、15;Tiドーピング高抵抗InP層、17;p型InGaAsPコン
タクト層、18;n型InP層、19;InGaAsP活性層、20;p型InP
層、40;半導体基板、41;第１のクラッド層、42;活性
層、43;第２のクラッド層、44;高抵抗半導体層、45;コ
ンタクト層、46;絶縁膜、47;電極、48;電極。
Claims (3)
- 【請求項１】半導体基板上にｐ型及びｎ型のクラッド層
及び活性層を有し、かつ少なくとも活性層を含むストラ
イプ状のメサが形成され、このメサ側面を電子または正
孔を捕獲する深い不純物準位を有した高抵抗半導体層で
埋め込むことによって電流ブロック層とした高抵抗半導
体層埋め込み型二重ヘテロ構造半導体レーザにおいて、
前記高抵抗半導体層中で深い不純物準位を有する不純物
のドーピングの濃度が前記ｐ型クラッド層に接する部分
とｎ型クラッド層に接する部分で異なるように変化して
いることを特徴とする高抵抗半導体層埋め込み型半導体
レーザ。 - 【請求項２】半導体基板上にｐ型及びｎ型のクラッド層
及び活性層を有し、かつ少なくとも活性層を含むストラ
イプ状のメサが形成され、このメサ側面を電子を捕獲す
る不純物準位を有した高抵抗半導体層で埋め込むことに
よって電流ブロック層とした高抵抗半導体層埋め込み型
二重ヘテロ構造半導体レーザにおいて、前記高抵抗半導
体層中で電子を捕獲する不純物準位を有する不純物のド
ーピングの濃度が、前記ｎ型クラッド層に接する部分で
高く、前記ｐ型クラッド層に接する部分で低いことを特
徴とする高抵抗半導体層埋め込み型半導体レーザ。 - 【請求項３】半導体基板上にｐ型及びｎ型のクラッド層
及び活性層を有し、かつ少なくとも活性層を含むストラ
イプ状のメサが形成され、このメサ側面を正孔を捕獲す
る不純物準位を有した高抵抗半導体層で埋め込むことに
よって電流ブロック層とした高抵抗半導体層埋め込み型
二重ヘテロ構造半導体レーザにおいて、前記高抵抗半導
体層中で正孔を捕獲する不純物準位を有する不純物のド
ーピングの濃度が、前記ｐ型クラッド層に接する部分で
高く、前記ｎ型クラッド層に接する部分で低いことを特
徴とする高抵抗半導体層埋め込み型半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139522A JP2780337B2 (ja) | 1989-05-31 | 1989-05-31 | 高抵抗半導体層埋め込み型半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139522A JP2780337B2 (ja) | 1989-05-31 | 1989-05-31 | 高抵抗半導体層埋め込み型半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0354882A JPH0354882A (ja) | 1991-03-08 |
| JP2780337B2 true JP2780337B2 (ja) | 1998-07-30 |
Family
ID=15247250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139522A Expired - Fee Related JP2780337B2 (ja) | 1989-05-31 | 1989-05-31 | 高抵抗半導体層埋め込み型半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780337B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3765987B2 (ja) * | 2001-02-15 | 2006-04-12 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| JP2003060309A (ja) * | 2001-08-21 | 2003-02-28 | Sumitomo Electric Ind Ltd | 半導体レーザ |
| JP6529048B2 (ja) * | 2017-09-22 | 2019-06-12 | 株式会社ソディック | 発光デバイスの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477979A (en) * | 1987-09-19 | 1989-03-23 | Fujitsu Ltd | Embedded type semiconductor laser device |
-
1989
- 1989-05-31 JP JP1139522A patent/JP2780337B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354882A (ja) | 1991-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010010622A (ja) | 半導体光素子 | |
| JP2780337B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2001509638A (ja) | 埋込みヘテロ構造を有する型のレーザーダイオード | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2738040B2 (ja) | 半導体発光装置 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| US11271369B2 (en) | Semiconductor laser and method for manufacturing same | |
| JPH0537084A (ja) | 半導体レーザ装置 | |
| JP3199329B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2550718B2 (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH0511674B2 (ja) | ||
| JPS6346789A (ja) | 高抵抗埋め込み型半導体レ−ザ | |
| JPH01241886A (ja) | 半導体レーザ | |
| JPH053362A (ja) | リツジ導波型半導体レーザ | |
| JP2716717B2 (ja) | 半導体レーザ素子 | |
| JPH03174793A (ja) | 半導体レーザ | |
| JP2921053B2 (ja) | 半導体発光装置 | |
| JPS6136720B2 (ja) | ||
| JPH0443690A (ja) | 半導体レーザ素子 | |
| JPH07142697A (ja) | 光半導体装置 | |
| JPS622718B2 (ja) | ||
| JPH0697707B2 (ja) | 半導体発光装置 | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |