JPS6261383A

JPS6261383A - 半導体レ−ザおよびその製造方法

Info

Publication number: JPS6261383A
Application number: JP20095785A
Authority: JP
Inventors: Akio Yamaguchi; 昭夫山口
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-09-11
Filing date: 1985-09-11
Publication date: 1987-03-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ダブルチャネル埋込型レーザの漏れ電流を抑制する電流
制限層を設けた構造のレーザと、その製造方法を提起す
る。

〔産業上の利用分野〕

本発明はダブルヘテロ（ＤＨ）接合を有する多層半導体
結晶に溝を２本形成して、その上に埋込成長を行って形
成される埋め込み型へテロ構造（ＢＨ）のレーザに係り
、漏れ電流の少ない、高速応答が可能な構造の半導体レ
ーザおよびその製造方法に関する。

この種のレーザは光通信用に使用され、現状では４００
Ｍｂｉ　ｔ／　ｓｅｃ程度の変調をかけているが、技術
の進展にともない、さらに高速応答の可能なレーザが要
望されるようになった。

〔従来の技術〕

第３図は従来例によるダブルチャネル埋込型レーザの構
造を示した断面図である。

図はＤＣ−ＰＢＨ（Ｄｏｕｂｌｅ　Ｃｈａｎｎｅｌｅｄ
−Ｐｌａｎａｒ　ＢｕｒｉｅｄＨｅｔｅｒｏｓｔｒｕｃ
ｔｕｒｅ）と呼ばれる構造である。

図において、１はｎ型インジウムｙ４　（ｎ　−１ｎＰ
）基板、２は活性層でインジウムガリウム砒素燐（Ｉｎ
ＧａＡｓＰ）層、３はクラッド層でｐ−１ｎＰ層である
。

上記多層構造の発光領域・の両側に２個の溝（Ｃｈａｎ
ｎｅｌ）　　４．５を形成し、溝を覆って埋込層のｐ−
ＩｎＰ層６、ｎ−１ｎＰ層７、ｐ−ＩｎＰ層８を埋め込
む。

これらの埋込層の上に、コンタクト層のｐ”−ＩｎＧａ
ＡｓＰ　ＦＪ　４を堆積する。

この構造においては、点線の矢印で示される電流径路が
存在するため、室温近傍でのしきい値電流が増大すると
ともに、下記の理由により、発光領域以外のＩｎＧａＡ
ｓＰ　Ｎ　２にキャリアの蓄積が起こり、かつ、このＩ
ｎＧａＡｓＰ層２は溝の両側に大きな面積を占めるため
キャリアの蓄積量は大きくなり、高速応答はできなくな
る。

すなわち、ＩｎＧａＡｓＰはＩｎＰより禁制帯幅が小さ
いため、発光領域以外のＩｎＧａＡｓ１’層２にもキャ
リアの閉じ込めが起こる。しかしここではレーザ発光を
しないためキャリアはライフタイムが長くなり蓄積され
る。

このような状態で高速変調をかけると、発光領域以外の
ＩｎＧａＡｓＰ　Ｐｉ　２に流れる電流と、発光領域に
流れる電流の応答特性に違いを生じ、結果として高速変
調に追随できなくなる。

一方この構造においては、リーク電流は発光領域以外の
、両側のｐ−ｎへテロ接合を通じて流れる。かつヘテロ
接合の立ち上がり電圧はホモ接合より低いため、リーク
電流は大きくなる。

〔発明が解決しようとする問題点〕

従来の埋込型レーザにおいては、発光領域以外の活性層
を通じてリーク電流を生じ、低しきい値化、高速応答が
阻害されていた。

〔問題点を解決するための手段〕

上記問題点の解決は、ダブルヘテロ接合を有する第１の
半導体多重層に、該接合を貫いて２個の溝（４）、（５
）を形成し、液溝を覆って成長した第２の半導体多重層
よりなる構造において、液溝（４）、（５）で分割され
た内側の領域を発光領域とし、液溝（４）、（５）の外
側の領域に、組成、導電性、キャリア濃度の１つ以上が
該第１、および第２の半導体多重層とは異なる半導体層
（１２）を有する本発明による半導体レーザ、および第１の半導体層（１）上の少なくとも発光領域以外の領
域に組成、導電性、キャリア濃度の１つ以上が該第１の
半扉体Ｎ　（１）と異なる第４の半導体層（１２）を形
成する工程と、該第４の半導体層（１２）を覆って該第
１の半導体層（１）上全面に、該第１の半導体層（１）
より禁制帯幅の小さい第２の半４体層（２）、該第２の
半導体層（２）より禁制帯幅が大きい第３の半導体層（
３）を成長する工程と、発光領域の両側に、該第３の半
導体層（３）、該第２の半導体層（２）、該第４の半導
体］’！　（１２）を貫いて該第１の半導体層（１）に
届くように２個の溝（４）、（５）を形成し、液溝（４
）、（５）を覆って半導体多重層を成長する工程とを含
む本発明による半導体レーザの製造方法により達成され
る。

〔作用〕

本発明は、２個の溝の外側のフラットな面に電流制限用
の高抵抗半導体層を設け、発光に寄与しない漏れ電流を
制御するものである。

溝を埋め込んで行う成長は液相成長（ＬＰＥ）法が有利
であるが、高抵抗層の成長は離しい。

しかし、上記のフラットな面上の成長はＬＰＥ法でな（
でよい。

気相成長（ＶＰＥ）法、を板金属化学気相成長（ＭＯ−
ＣＶＤ）法、もしくは分子線エピタキシー　（ＭＢＢ）
法による平面上の堆積では高抵抗層が容易に得られるこ
とに着目し、ダブルチャネル型発光素子中の溝外の平坦
部に、これらの成長法による高抵抗層、もしくはｐｎ超
格子層等の半導体層を挿入することにより、漏れ電流を
抑制するようにしたものである。

〔実施例〕

第１図は第１の発明によるダブルチャネル埋込型レーザ
の構造を説明する断面図である。

図において、第１の半導体多重層として、ｌは基板兼ク
ラッド層のｎ−ＩｎＰ基板１、活性層のＩｎＧａＡｓＰ
層２、クラッド層のｐ−１ｎＰ層３が形成され、上記多層構造の発光領域の両側に２個の溝４．５が形成
され、第２の半導体多重層として、溝を覆って埋込層のｐ−１
ｎＰｌ’５６、ｎ−１ｎＰ層７、ｐ−１ｎＰ層８と、コ
ンタクト層のｐ“−ＩｎＧａＡｓＰ層４が形成されてい
る。

以上までは従来例の第３図と全く同様であるが、本発明
の特徴は、溝４．５の外側の平坦部に電流制限用の半導
体層層として、例えばＡｌＩｎＡｓ層１２が形成されて
いる点である。

高抵抗ＡｌＩｎＡｓ層１２により、第３図の点線の矢印
で示される漏れ電流を抑制することができる。

第２図（１）〜（５）は第２の発明によるダブルチャネ
ル埋込型レーザの構造を製造工程順に示した断面図であ
る。

第２図（１）において、基板、兼クラッド層として面指
数（１００）の厚さ５００μｍ、大きさ２０　Ｘ　２０
ｍｍ”のｎ−１ｎＰ基板（第１の半導体層）１上に、ト
リメチルアルミニウム（ＴＭ＾ｌ）を用いたＭＯ−ＣＶ
Ｄ法により、ＩｎＰと格子整合する２、抵抗率１０３Ω
ｃｍ以上、厚さ１．５μｍのアルミニウムインジウム砒
素（Ａ１）ｎＡｓ）層（第４の半導体層＞　１２を成長
する。

第２図（２）において、通常のフォトプロセスを用い、
３０００人の厚さにスパッタにより被着した二酸化珪素
（ＳｉＯ□）膜をマスクとし、エッチャントとして、Ｂｒｚ：ＨＢｒ：ＨｚＯ＝ｉ：１７：３４゜の混合液を
用い、（１００）へき開面に直交する方向に幅４μｍの
ストライプ状に、ＡｌＩｎＡｓ層１２を選択的に除去し
、発光領域を含んだ部分のｎ−１ｎＰ層１を露出させる
。

第２図（３）において、ＬＰＥ法により、活性層として
、そのフォトルミネッセンス（ＰＬ）のピーク波長λＰ
Ｌ　＝　１．２８５　／Ｊ　ｍでＩｎＰと格子整合する
厚さ０．１５μｍのアンドープＩｎＧａＡｓＰ　Ｆｔ　
（第２の半導体層）２、クラッド層として厚さ０．５μ
ｍ、カドミウム（Ｃｄ）ドープ、キャリア濃度５Ｘ１０
１？ｃｍ−３のｐ　−Ｉｎ９層（第３の半導体層）３を
連続成長する。

第２図（４）ニオイ”ｉ’、フォトレジスト（ＡＺ−１
３５０Ｊ）をマスクとし、エッチャントとして臭素（ｕ
ｒｚ）系のＢｒｚ（１容量％）−メタノール液を用い、
ＡｌＩｎＡｓ層１）の開口部中央部に幅１．５μｍのメ
サをストライプ状に残して、両側に幅約８μｍ、深さ約
２．５μｍの溝４．５を形成する。

第２図（５）において、通常のダブルチャネル型レーザ
と同様にＬＰＥ法により溝を覆って、埋込層として亜鉛
（Ｚｎ）ドープ、キャリア濃度３×ｌＯ１″ｃ１）−３
のｐ−１ｎＰ層６、テルル（Ｔｅ）ドープ、キャリア濃
度Ｉ　Ｘ　１０”ｃｍ−’のｎ　−ＩｎＰ　＠　７　、
Ｚｎドープ、キャリア濃度３　Ｘ　１０　”　ｃｍ−’
のｐ　−１ｎＰ　層８の３層、コンタクト層としてλＰＬ＝１．２９μｍ、Ｚｎドープ
、キャリア濃度ｌＸｌ０”ｃｍ−’のｐ　”　−ｊｎＧ
ａＡｓＰ層９の計４層を溝外の平坦部での厚さがそれぞ
れ０．５μｍずつ連続成長して埋込構造を形成する。

以上のように形成された基板に、ｐ型側にチタン／白金
／金（Ｔｉ／Ｐｔ／Ａｕ）の３層膜でｐ側電極１０、ｎ
型側に金−ゲルマニウム（Ａｕ−Ｇｅ）合金でｎ側電極
１）を形成し、共振器長３００μｍで紙面に直角にへき
関して作成されたレーザダイオードの特性を調べた。

しきい値電流をＩｔい駆動電流を１４とし、１　ａ　　
／　Ｉ　ｔｈ〜＝１．０５゜のときの、光強度が３ｄＢ
落ちる周波数を遮断周波数としてｆであられすと、Ｉ　　ｔｈ＝１６ｍＡ　　、　　　　　　ｆ　　＝２．
０Ｇｌｌｚ。

であった。

同一寸法で、同時にプロセスした本発明によらないレー
ザは、Ｉ　ｔｈ＝１８ｍＡ　、　　　ｆ　＝１．３Ｇｌ（ｚ。

であった。

以上のように特性が改善された。

実施例においては、電流制限層の第４の半導体層として
ＡｌｌｎＡｓ層を用いたが、これの代わりに高抵抗１ｎ
Ｐ　Ｎ、ＩｎＧａＡｓＰ　Ｐｉ、もし７くはｐｎ多層超
格子石を用いてもよい。

又実施例ではＩｎＰ／′ＮｎＧａＡｓＰ系レーザダイオ
ードに適用したが、他の半導体材料、例えばガリウム砒
素／ガリウムアルミニウム砒素（ＧａＡｓ／ＧａＡＩＡ
ｓ）系のレーザダイオードにも本発明は適用可能である
。

また、基板にコルゲーシヲン回折格子付のものを用い、
基板と活性層の間に光ガイド層を設けた分布帰還型レー
ザダイオードにも本発明は適用可能である。

〔発明の効果〕

以上詳細に説明したように本発明によれば、埋込型レー
ザにおいて発光領域以外に流れるリーク電流を阻止し、
低しきい値化、高速応答が可能となる。

【図面の簡単な説明】

第１図は第１の本発明によるダブルチャネル埋込型レー
ザの構造を説明する断面図、第２図ｆｌ）〜（５）は第２の発明によるダブルチャネ
ル埋込型レーザの構造を製造工程順に示した断面図、第３図は従来例によるダブルチャネル埋込型レーザの構
造を示した断面図である。図において、ｌは基板、兼クラッド層でｎ−ＩｎＰ層、２は活性層で
ＩｎＧａＡｓＰ層、３はクラッド層でｐ−１ｎＰ層である。４．５は溝、６は埋込層でｐ−ＩｎＰ層、７は埋込層でｎ−ＩｎＰ層、８は埋込層でｐ−ＩｎＰ層、９はコンタクト層でｐ”　−ＩｎＧａＡｓＰ層、１０は
ｐ側電機、１）はｎｊＪＡ電掻、１２は電流制限用半導体層叙明／）Ｉ／−ブ′功叫面図第１　図第３図

Claims

【特許請求の範囲】

（１）ダブルヘテロ接合を有する第１の半導体多重層に
、該接合を貫いて２個の溝（４）、（５）を形成し、該
溝を覆って成長した第２の半導体多重層よりなる構造に
おいて、該溝（４）、（５）で分割された内側の領域を発光領域
とし、該溝（４）、（５）の外側の領域に、組成、導電
性、キャリア濃度の１つ以上が該第１、および第２の半
導体多重層とは異なる半導体層（１２）を有することを
特徴とする半導体レーザ。
（２）第１の半導体層（１）上の少なくとも発光領域以
外の領域に組成、導電性、キャリア濃度の１つ以上が該
第１の半導体層（１）と異なる第４の半導体層（１２）
を形成する工程と、該第４の半導体層（１２）を覆って該第１の半導体層（
１）上全面に、該第１の半導体層（１）より禁制帯幅の
小さい第２の半導体層（２）、該第２の半導体層（２）
より禁制帯幅が大きい第３の半導体層（３）を成長する
工程と、発光領域の両側に、該第３の半導体層（３）、該第２の
半導体層（２）、該第４の半導体層（１２）を貫いて該
第１の半導体層（１）に届くように２個の溝（４）、（
５）を形成し、該溝（４）、（５）を覆って半導体多重
層を成長する工程とを含むことを特徴とする半導体レー
ザの製造方法。