JPH03174793A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH03174793A JPH03174793A JP22437490A JP22437490A JPH03174793A JP H03174793 A JPH03174793 A JP H03174793A JP 22437490 A JP22437490 A JP 22437490A JP 22437490 A JP22437490 A JP 22437490A JP H03174793 A JPH03174793 A JP H03174793A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- type
- band width
- forbidden band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 239000012535 impurity Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims 2
- 230000004888 barrier function Effects 0.000 description 48
- 230000000903 blocking effect Effects 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005253 cladding Methods 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000002772 conduction electron Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体Iノーザ、更に詳しくいえば、活性層近
傍に電流ブロック層をもうけた構造の半導体レーザの構
造に関する。
傍に電流ブロック層をもうけた構造の半導体レーザの構
造に関する。
【従来の技術]
半導体レーザにおいては、電流の活性層への閉じ込め、
しきい電流を低くし、発光効率を高めるために、活性層
周辺部に電流ブロック層を設ける構造が主流となってい
る。しかし、活性層以外の電流ブロック領域へ流れ込む
電流が依然として存在し、注入電流の閉じ込めが不十分
で、発光効率が低下する一つの要因となっている。また
、この漏れ電流が大きくなると素子温度が高くなり、極
端な場合は発振が停止することがある。この漏れ電流を
低減するものとして、 活性層の上下の領域以外を禁制帯幅が活性層より大きい
クラッド層で埋込み、この埋込んだ領域に逆バイアス接
合が形成され漏れ電流を少なくするようにn型基板に対
してはp型Hn型層のの結晶成長層を設ける構造の半導
体レーザが一般に知られている。しかし、逆バイアス接
合の構成では、活性層上のP型クラッド層と埋込領域の
p型層の接触があり、漏れ電流を防ぎきることができな
かった・ これに対し、活性層の」1下の領域以外の周辺の埋込領
域にFeを添加して漏れ電流を防ぐ4i#造の半導体レ
ーザが知られている(特許公告公報、特公平2−179
4.4号)。この構造においても、漏れ電流を防ぎ切る
ことはできず、埋込領域にFe添加の高抵抗層を設ける
ほかに、更に、クラッド層のInPよりも禁制帯幅が広
いTnGaP層と組み合わせた構造の半導体レーザが提
案され3 ている(アイ・イー・イー ジャーナル オブカンタム
エレクトロニクス、第25巻の第1362から第13
68頁IEEE Journai of El−sct
ronics Vol、25 No、6pp、1362
−13681989”)。 【発明が解決しようとする課題] 上記従来の埋込領域にクラッド層よりも禁制帯幅が広い
障壁層(電流ブロックM)を設ける技術は漏れ電流の低
減にかなり有効であるが、温度上昇に伴い、高いエネル
ギーを有するキャリア(電子又は正札)の増加を生じる
とき、依然として漏れ電流を生じるという問題がある。 本発明の第1の目的は広い禁制帯幅を有する電流ブロッ
ク層の電流障壁の役割を高め、高温状態においても漏れ
電流を低くする半導体レーザを実現することである。 本発明の第2の目的は活性層領域外の漏れ込み領域への
高温状態における漏れ電流を低く押さえることにある。 更に、本発明の第3の目的は活性層上、又は、下に接す
るクラッド層への高温状態における漏れ電流を低く押さ
えることにある。 【課題を解決するための手段1 本発明は第1の目的を達成するために、広い禁制帯幅を
有する層(障壁層)を、障壁層として働かせて漏れを防
ぐ対象となるキャリアの導電性と反対の極性を与える不
純物を添加した層を付加して構成した。即ち、半導体レ
ーザの発光的周辺部に設けられた半導体層の少なくとも
一部の層として、P型の不純物が添加され半導体基板よ
りも広い禁制帯幅を有し電子の漏れを防ぐか、又は、n
型の不純物が添加され半導体基板よりも広い禁制帯幅を
有し正孔を防ぐ第3半導体層を設けて構成した。 又、第2の目的を達成するために、埋込領域に2つの導
電性を有する広い禁制帯幅を有する層(障壁層)を用い
、電子または正孔の漏れを防ぐ構成とした。 更に第3の目的を達成するために、活性層上、又は、下
のクラッド層と活性層の間に各々のクラッド層の導電性
と同じ導電性を有するように不純物を添加した広い禁制
帯幅を有する障壁層、例えばp型りラッド層の間にP型
不純物添加した障壁層を挿入して構成した。 【作用】 本発明による半導体レーザの障壁層の動作原理について
、第2図第3図及び第4図を用いて説明する。第1図は
p−n接合の接合部に広い禁制帯幅を有する障壁層を挿
入し、順バイアス(n型層側を負にバイアス)を加えた
ときの(a)障壁層に不純物を添加しない場合と、(b
)障壁層にp型の不純物を添加した場合のエネルギーバ
ンド図である。 p型の不純物を添加しない場合には、n型領域の伝導電
子が感じる障壁層のエネルギー障壁高さは接合時の伝導
帯エネルギー差ΔECである。これに対し、p型の不純
物を添加した場合(b)では、接合エネルギー差ΔEc
に更に、電価バランスによるバンドの曲がりが加わって
エネルギー差ΔEc’ となり、伝導電子に対するエネ
ルギー障壁の高さが(a)のエネルギー差ΔECより高
く一 なる。この場合、価電子帯の正孔に対する実効的なエネ
ルギー障壁は低くなるが、逆に、障壁層にn型不純物を
添加すると正孔に対する障壁が高くなる。温度が高くな
るとフェルミ デイラフの分布に従い高いエネルギを有
する伝導電子が増加し、(a)の場合、障壁高さΔEc
を超え易くなる。 これが漏れ電流となる訳であるが、P型不純物を添加す
ると(b)に示したように障壁が高くなり超え難くなる
。 前記の原理を電子だけでなく、電子と正孔の両方にに対
しても適用する場合について、第3図を用いて説明する
。 第3図にはn型InPとp型InPの接合のエネル
ギバンド図を例に、 n型InPとp型InPの間にn
型InP側からP型の障壁層、低不純物添加のp−型I
nP層、n型の障壁層を挿入し、順バイアスを加えたと
きのエネルギバンド図が示されている。n型InP中の
主キャリアである電子はp型障壁層の障壁が高く(ΔE
c’)高温状態においても障壁ΔE c’ を超えられ
ない。又、p型InPの正孔も障壁ΔE■が大きく、こ
れを超えられない。このため、電子と正孔の再結合が起
きず順バイアスにおいても高温状態で電流が流れない。 また、前記の原理を電子の流れは遮断し、正孔は通す方
法と利用について、第4図を用いて説明する。第4図に
はInGaAsP (活性層)に順バイアスを加えた状
態で、n型InF’層から電子を、p型InP層から正
孔を注入するときのエネルギバンド図が示されている。 この時の活性層とp型InP層の間に広い禁制帯幅を有
するp型の障壁層を入れると活性層に注入された電子に
対しては障壁層ΔEc’ を生じるため、p型InP層
への漏れは高温状態で防ぐことができる。同時に、障壁
層は正孔に対してはほとんど障壁層としては働かず、p
型InP層から活性層へ効率良く注入される。この構造
では正孔を活性層に注入しながら電子を効率良く活性層
に閉じ込め、p型InP層への漏れ出しを防ぐことがで
きる。更に、n型InP層と活性層の間n型の障壁層を
入れることで電子は活性層へ注入し、正孔のn型InP
層への漏れを防ぐことができ、−M活性層へのキャリア
の閉じ込めを良くし、高温での漏れ電流を防ぐことがで
きる。 この障壁層の材料は、例えばInPに対しては、格子整
合がとれるものとしてI n A n A sがあり、
整合がとれない歪み系としてはI n 1−xA Q
xA s(X>0.48)又はInGaP、I n G
a A sP系、あるいはII−VI族半導体が相当
する。 前記の障壁層への不純物添加の適用は、InP系に限定
されるものでなく、この原理を適用できる構造全てにあ
てはまる。
しきい電流を低くし、発光効率を高めるために、活性層
周辺部に電流ブロック層を設ける構造が主流となってい
る。しかし、活性層以外の電流ブロック領域へ流れ込む
電流が依然として存在し、注入電流の閉じ込めが不十分
で、発光効率が低下する一つの要因となっている。また
、この漏れ電流が大きくなると素子温度が高くなり、極
端な場合は発振が停止することがある。この漏れ電流を
低減するものとして、 活性層の上下の領域以外を禁制帯幅が活性層より大きい
クラッド層で埋込み、この埋込んだ領域に逆バイアス接
合が形成され漏れ電流を少なくするようにn型基板に対
してはp型Hn型層のの結晶成長層を設ける構造の半導
体レーザが一般に知られている。しかし、逆バイアス接
合の構成では、活性層上のP型クラッド層と埋込領域の
p型層の接触があり、漏れ電流を防ぎきることができな
かった・ これに対し、活性層の」1下の領域以外の周辺の埋込領
域にFeを添加して漏れ電流を防ぐ4i#造の半導体レ
ーザが知られている(特許公告公報、特公平2−179
4.4号)。この構造においても、漏れ電流を防ぎ切る
ことはできず、埋込領域にFe添加の高抵抗層を設ける
ほかに、更に、クラッド層のInPよりも禁制帯幅が広
いTnGaP層と組み合わせた構造の半導体レーザが提
案され3 ている(アイ・イー・イー ジャーナル オブカンタム
エレクトロニクス、第25巻の第1362から第13
68頁IEEE Journai of El−sct
ronics Vol、25 No、6pp、1362
−13681989”)。 【発明が解決しようとする課題] 上記従来の埋込領域にクラッド層よりも禁制帯幅が広い
障壁層(電流ブロックM)を設ける技術は漏れ電流の低
減にかなり有効であるが、温度上昇に伴い、高いエネル
ギーを有するキャリア(電子又は正札)の増加を生じる
とき、依然として漏れ電流を生じるという問題がある。 本発明の第1の目的は広い禁制帯幅を有する電流ブロッ
ク層の電流障壁の役割を高め、高温状態においても漏れ
電流を低くする半導体レーザを実現することである。 本発明の第2の目的は活性層領域外の漏れ込み領域への
高温状態における漏れ電流を低く押さえることにある。 更に、本発明の第3の目的は活性層上、又は、下に接す
るクラッド層への高温状態における漏れ電流を低く押さ
えることにある。 【課題を解決するための手段1 本発明は第1の目的を達成するために、広い禁制帯幅を
有する層(障壁層)を、障壁層として働かせて漏れを防
ぐ対象となるキャリアの導電性と反対の極性を与える不
純物を添加した層を付加して構成した。即ち、半導体レ
ーザの発光的周辺部に設けられた半導体層の少なくとも
一部の層として、P型の不純物が添加され半導体基板よ
りも広い禁制帯幅を有し電子の漏れを防ぐか、又は、n
型の不純物が添加され半導体基板よりも広い禁制帯幅を
有し正孔を防ぐ第3半導体層を設けて構成した。 又、第2の目的を達成するために、埋込領域に2つの導
電性を有する広い禁制帯幅を有する層(障壁層)を用い
、電子または正孔の漏れを防ぐ構成とした。 更に第3の目的を達成するために、活性層上、又は、下
のクラッド層と活性層の間に各々のクラッド層の導電性
と同じ導電性を有するように不純物を添加した広い禁制
帯幅を有する障壁層、例えばp型りラッド層の間にP型
不純物添加した障壁層を挿入して構成した。 【作用】 本発明による半導体レーザの障壁層の動作原理について
、第2図第3図及び第4図を用いて説明する。第1図は
p−n接合の接合部に広い禁制帯幅を有する障壁層を挿
入し、順バイアス(n型層側を負にバイアス)を加えた
ときの(a)障壁層に不純物を添加しない場合と、(b
)障壁層にp型の不純物を添加した場合のエネルギーバ
ンド図である。 p型の不純物を添加しない場合には、n型領域の伝導電
子が感じる障壁層のエネルギー障壁高さは接合時の伝導
帯エネルギー差ΔECである。これに対し、p型の不純
物を添加した場合(b)では、接合エネルギー差ΔEc
に更に、電価バランスによるバンドの曲がりが加わって
エネルギー差ΔEc’ となり、伝導電子に対するエネ
ルギー障壁の高さが(a)のエネルギー差ΔECより高
く一 なる。この場合、価電子帯の正孔に対する実効的なエネ
ルギー障壁は低くなるが、逆に、障壁層にn型不純物を
添加すると正孔に対する障壁が高くなる。温度が高くな
るとフェルミ デイラフの分布に従い高いエネルギを有
する伝導電子が増加し、(a)の場合、障壁高さΔEc
を超え易くなる。 これが漏れ電流となる訳であるが、P型不純物を添加す
ると(b)に示したように障壁が高くなり超え難くなる
。 前記の原理を電子だけでなく、電子と正孔の両方にに対
しても適用する場合について、第3図を用いて説明する
。 第3図にはn型InPとp型InPの接合のエネル
ギバンド図を例に、 n型InPとp型InPの間にn
型InP側からP型の障壁層、低不純物添加のp−型I
nP層、n型の障壁層を挿入し、順バイアスを加えたと
きのエネルギバンド図が示されている。n型InP中の
主キャリアである電子はp型障壁層の障壁が高く(ΔE
c’)高温状態においても障壁ΔE c’ を超えられ
ない。又、p型InPの正孔も障壁ΔE■が大きく、こ
れを超えられない。このため、電子と正孔の再結合が起
きず順バイアスにおいても高温状態で電流が流れない。 また、前記の原理を電子の流れは遮断し、正孔は通す方
法と利用について、第4図を用いて説明する。第4図に
はInGaAsP (活性層)に順バイアスを加えた状
態で、n型InF’層から電子を、p型InP層から正
孔を注入するときのエネルギバンド図が示されている。 この時の活性層とp型InP層の間に広い禁制帯幅を有
するp型の障壁層を入れると活性層に注入された電子に
対しては障壁層ΔEc’ を生じるため、p型InP層
への漏れは高温状態で防ぐことができる。同時に、障壁
層は正孔に対してはほとんど障壁層としては働かず、p
型InP層から活性層へ効率良く注入される。この構造
では正孔を活性層に注入しながら電子を効率良く活性層
に閉じ込め、p型InP層への漏れ出しを防ぐことがで
きる。更に、n型InP層と活性層の間n型の障壁層を
入れることで電子は活性層へ注入し、正孔のn型InP
層への漏れを防ぐことができ、−M活性層へのキャリア
の閉じ込めを良くし、高温での漏れ電流を防ぐことがで
きる。 この障壁層の材料は、例えばInPに対しては、格子整
合がとれるものとしてI n A n A sがあり、
整合がとれない歪み系としてはI n 1−xA Q
xA s(X>0.48)又はInGaP、I n G
a A sP系、あるいはII−VI族半導体が相当
する。 前記の障壁層への不純物添加の適用は、InP系に限定
されるものでなく、この原理を適用できる構造全てにあ
てはまる。
以下、本発明の実施例について図面を用いて説明する。
実施例1
第1図は本発明による半導体レーザの第1の実施例の断
面図を示す。本実施例は先導波層の両側に設けられた電
流ブロック層に第3図の原理による障壁層を設けたもの
である。 本実施例の半導体レーザはn型InP基板2上に、I
n G a A s Pからなる活性層を含む発光領域
1が紙面に垂直方向に伸びたストライプ状に形成され、
上記n型InP基板2上かつ発光領域1の両側に、P型
不純物としてZnを添加したInPよりも広い禁制帯幅
を有するInGaP層11とp型の低い不純物濃度のI
nPM 13とn型不純物としてSeを添加したInG
aP障壁層とが順次積層され、上記発光領域l及びIn
GaP[12の上部全面にp型のInPクラッドN3、
InGaAsPキャップ層7が形成され、上記In G
a A s P層7上面の上記発光領域1上面に対応
する部分を除く位置にS i O2絶縁膜6が形成され
、上記I n G a A s P層7上面の上記発光
領域1上面に対応する部分を除く位置及び SiO2絶
縁膜6上 基板2の下面に下部電極4が形成されている。 上記半導体レーザの製造方法を説明する。 n型1nP基板2上にInGaAsPからなる活性層を
含む発光領域1を結晶成長する。即ち、吸収端波長が1
.3μmのI n G a A s P 1 − 1を
約0.15μm厚、吸収端波長が1.5μmのI n
G a A s P 1 − 2を約0.15μm厚、
(活性M)、更に吸収端波長が1.3μmのInGaA
s P 1 − 3を約0.15μm厚積層する。こ
の発光領域1上にSin,の保護膜を着け、更にホトレ
ジストをパターニングして、SiO2をフッ酸系のエツ
チング液でエツチングし、@1μmのストライプ状に残
す。SiO2をマスクにして硫酸系のエツチング液でI
n G a A s Pの発光領域1をn型InP層
2の基板表面までエツチングし除去する。SiO2のマ
スクをそのまま残し、n型不純物として、Znを添加し
たInP層よりも0、1eV広い禁制帯幅を有するIn
GaP層11を0.015μm、更にp型で1×101
10l7”程度の低い不純物濃度のInP層13を0、
4μm厚、およびn型不純物としてSeを添加したIn
GaP層12を0.015μm厚有機金属気相成長法(
MOVPE法)でS i O2以外の領域に結晶成長す
る。この後、5in2マスクを除去し、全面にP型のI
nPクラッド層3、吸11− 収端波長が、1.15μmのInGaAsP層7を結晶
成長する。尚、上記のp型、n型の不純物濃度は特定し
ない場合はすべてIXI○18cm−3程度である。S
iO2絶縁膜6をパターニングし、窓部にZnを拡散し
、p電極5及びn電極4を蒸着する。レーザ発振波長で
ある1.54μmでの、InGaP障壁層11及び12
の屈折率はInPより小さくなるがO0O上5μm程度
と薄いため、従来のInPのみからなる埋込領域に比べ
、光学的な電界分布の大きな歪みを生じるようなことは
ない。 本実施例は、電流ブロックが前記第3図の原理によって
なされるもので、反対の導電性を持つ障壁と組み合わせ
ることで、容易に100℃以上においてもレーザ発振が
得られる。 実施例2 第5図は本発明による半導体レーザの第2の実施例の断
面図を示す。 本実施例は第1図で示した半導体レーザの発光領域1の
上部に第4図の原理による障壁層14を12− 般けたもので、他の部分は同じ構成である。発光領域1
上にp型の不純物としてZnをI X 1 018cm
−’程度添加した厚さ約0.015μmのInGaP障
壁層工4を第1回の結晶成長で活性層1の結晶成長と同
時に形成する。 この障壁層14を設けることにより、電子のp型1nP
3層への漏れが減り、100℃での電流−光出力の変換
効率が高くなる。これにより一層高温で安定したレーザ
発振が得られる。 また、第5図の光導電層lとn型InP基板2の間にn
型の不純物としてSeをI X 1 0 ”cm−’程
度添加したInGaP障壁層を挿入することにより、正
孔のn型InP基板2への漏れを防ぐことができる。こ
れにより、更に高温での特性を高めることができる。 実施例3 第6図は本発明による半導体レーザの第3の実施例の断
面構成図を示す。本実施例は発光領域の両側に設けられ
た電流ブロック層に第2図(b)の原理による障壁層を
設けたものである。 本実施例の半導体レーザは、n型InP基板21上にp
型InPlil−1、アンドープI nGaA s P
活性層1−2、n型InP層1−3からなる発光領域1
が紙面に垂直方向に伸・びたストライプ状にメサが形成
され、上記n型InP基板21上かつ発光領域1の両側
に、p型InP層8、n型InP電流ブロック層13、
p型不純物を添加されたp型In(1−52A此。、4
.As電流ブロック層15が積層され、上記発光領域l
及び電流ブロック層15上面にn型InP埋込層3が形
成され、上記n型InP埋込層3上面の上記発光領域1
上面に対応する部分を除く位置に5in2絶縁膜6が形
成され、上記埋込層3上面の上記発光領域1上面に対応
する部分を除く位置及び5in2絶縁膜6上面に上部n
電極5が、上記n型InP基板2の下面に下部p電極4
が形成されている。 上記半導体レーザの製造方法を説明する。 まず、P型InP基板2上に、MOCVD法によりp型
InP層1−1(厚さ1μm)、アンドープInGaP
活性層1−2(厚さ0.14pm)、n型InP層1−
3(厚さ0.3μm)を順次成長じた後、通常のウェッ
トエツチング法によりメサを形成する。その後、液層成
長を用いてp型InP電流ブロック層8、n型InP電
流ブロック層13、p型I n 11 a 52 A
n 11 * 4 s Ag電流ブClツタ層15、n
型InP埋込層3を順次図に示すように成長する。その
後、5i02絶縁膜6をCVD法で形成し、コンタクト
孔を設けた後、最後に蒸着法を用いてn型電極5とp型
電極4を形成する。 本実施例の半導体レーザは160℃までCW発振し、1
00℃における効率は0.08nW/mAであった。 以上本発明の実施例について説明したが、本発明は上記
実施例に限定されず、基板をp型とした導電型を逆にし
たもの、分布帰還型(DFB)レーザ、ブラッグ反射型
(DBF)レーザ、外部共振器付きレーザ等にも適用さ
れる。
面図を示す。本実施例は先導波層の両側に設けられた電
流ブロック層に第3図の原理による障壁層を設けたもの
である。 本実施例の半導体レーザはn型InP基板2上に、I
n G a A s Pからなる活性層を含む発光領域
1が紙面に垂直方向に伸びたストライプ状に形成され、
上記n型InP基板2上かつ発光領域1の両側に、P型
不純物としてZnを添加したInPよりも広い禁制帯幅
を有するInGaP層11とp型の低い不純物濃度のI
nPM 13とn型不純物としてSeを添加したInG
aP障壁層とが順次積層され、上記発光領域l及びIn
GaP[12の上部全面にp型のInPクラッドN3、
InGaAsPキャップ層7が形成され、上記In G
a A s P層7上面の上記発光領域1上面に対応
する部分を除く位置にS i O2絶縁膜6が形成され
、上記I n G a A s P層7上面の上記発光
領域1上面に対応する部分を除く位置及び SiO2絶
縁膜6上 基板2の下面に下部電極4が形成されている。 上記半導体レーザの製造方法を説明する。 n型1nP基板2上にInGaAsPからなる活性層を
含む発光領域1を結晶成長する。即ち、吸収端波長が1
.3μmのI n G a A s P 1 − 1を
約0.15μm厚、吸収端波長が1.5μmのI n
G a A s P 1 − 2を約0.15μm厚、
(活性M)、更に吸収端波長が1.3μmのInGaA
s P 1 − 3を約0.15μm厚積層する。こ
の発光領域1上にSin,の保護膜を着け、更にホトレ
ジストをパターニングして、SiO2をフッ酸系のエツ
チング液でエツチングし、@1μmのストライプ状に残
す。SiO2をマスクにして硫酸系のエツチング液でI
n G a A s Pの発光領域1をn型InP層
2の基板表面までエツチングし除去する。SiO2のマ
スクをそのまま残し、n型不純物として、Znを添加し
たInP層よりも0、1eV広い禁制帯幅を有するIn
GaP層11を0.015μm、更にp型で1×101
10l7”程度の低い不純物濃度のInP層13を0、
4μm厚、およびn型不純物としてSeを添加したIn
GaP層12を0.015μm厚有機金属気相成長法(
MOVPE法)でS i O2以外の領域に結晶成長す
る。この後、5in2マスクを除去し、全面にP型のI
nPクラッド層3、吸11− 収端波長が、1.15μmのInGaAsP層7を結晶
成長する。尚、上記のp型、n型の不純物濃度は特定し
ない場合はすべてIXI○18cm−3程度である。S
iO2絶縁膜6をパターニングし、窓部にZnを拡散し
、p電極5及びn電極4を蒸着する。レーザ発振波長で
ある1.54μmでの、InGaP障壁層11及び12
の屈折率はInPより小さくなるがO0O上5μm程度
と薄いため、従来のInPのみからなる埋込領域に比べ
、光学的な電界分布の大きな歪みを生じるようなことは
ない。 本実施例は、電流ブロックが前記第3図の原理によって
なされるもので、反対の導電性を持つ障壁と組み合わせ
ることで、容易に100℃以上においてもレーザ発振が
得られる。 実施例2 第5図は本発明による半導体レーザの第2の実施例の断
面図を示す。 本実施例は第1図で示した半導体レーザの発光領域1の
上部に第4図の原理による障壁層14を12− 般けたもので、他の部分は同じ構成である。発光領域1
上にp型の不純物としてZnをI X 1 018cm
−’程度添加した厚さ約0.015μmのInGaP障
壁層工4を第1回の結晶成長で活性層1の結晶成長と同
時に形成する。 この障壁層14を設けることにより、電子のp型1nP
3層への漏れが減り、100℃での電流−光出力の変換
効率が高くなる。これにより一層高温で安定したレーザ
発振が得られる。 また、第5図の光導電層lとn型InP基板2の間にn
型の不純物としてSeをI X 1 0 ”cm−’程
度添加したInGaP障壁層を挿入することにより、正
孔のn型InP基板2への漏れを防ぐことができる。こ
れにより、更に高温での特性を高めることができる。 実施例3 第6図は本発明による半導体レーザの第3の実施例の断
面構成図を示す。本実施例は発光領域の両側に設けられ
た電流ブロック層に第2図(b)の原理による障壁層を
設けたものである。 本実施例の半導体レーザは、n型InP基板21上にp
型InPlil−1、アンドープI nGaA s P
活性層1−2、n型InP層1−3からなる発光領域1
が紙面に垂直方向に伸・びたストライプ状にメサが形成
され、上記n型InP基板21上かつ発光領域1の両側
に、p型InP層8、n型InP電流ブロック層13、
p型不純物を添加されたp型In(1−52A此。、4
.As電流ブロック層15が積層され、上記発光領域l
及び電流ブロック層15上面にn型InP埋込層3が形
成され、上記n型InP埋込層3上面の上記発光領域1
上面に対応する部分を除く位置に5in2絶縁膜6が形
成され、上記埋込層3上面の上記発光領域1上面に対応
する部分を除く位置及び5in2絶縁膜6上面に上部n
電極5が、上記n型InP基板2の下面に下部p電極4
が形成されている。 上記半導体レーザの製造方法を説明する。 まず、P型InP基板2上に、MOCVD法によりp型
InP層1−1(厚さ1μm)、アンドープInGaP
活性層1−2(厚さ0.14pm)、n型InP層1−
3(厚さ0.3μm)を順次成長じた後、通常のウェッ
トエツチング法によりメサを形成する。その後、液層成
長を用いてp型InP電流ブロック層8、n型InP電
流ブロック層13、p型I n 11 a 52 A
n 11 * 4 s Ag電流ブClツタ層15、n
型InP埋込層3を順次図に示すように成長する。その
後、5i02絶縁膜6をCVD法で形成し、コンタクト
孔を設けた後、最後に蒸着法を用いてn型電極5とp型
電極4を形成する。 本実施例の半導体レーザは160℃までCW発振し、1
00℃における効率は0.08nW/mAであった。 以上本発明の実施例について説明したが、本発明は上記
実施例に限定されず、基板をp型とした導電型を逆にし
たもの、分布帰還型(DFB)レーザ、ブラッグ反射型
(DBF)レーザ、外部共振器付きレーザ等にも適用さ
れる。
本発明によれば、電流ブロック層に広い禁制帯15−
幅を有する層(障壁層)を、障壁層として働かせて漏れ
を防ぐ対象となるキャリアの導電性と反対の極性を与え
る不純物を添加した層で構成した。 そのため、特に高温下での漏れ電流の低減効果が高めら
れ、高温動作が可能となる。
を防ぐ対象となるキャリアの導電性と反対の極性を与え
る不純物を添加した層で構成した。 そのため、特に高温下での漏れ電流の低減効果が高めら
れ、高温動作が可能となる。
第1図、第5図及び第6図はいずれも本発明による半導
体レーザの実施例の断面構造図、第2図は本発明の原理
を表したエネルギーバンドダイアグラム、第3図は電子
と正孔の両方に不純物添加障害壁を適用したときのエネ
ルギーバンドダイアグラム、第4図は電子は遮断し、正
孔は通す様に不純物添加障害壁を適用したときのエネル
ギーバンドダイアグラムである。 1・・・活性層を含む発光部、2・・・n型InP基板
、3・・・p型InPクラッド層、4・・・n電極、5
・・・p電極、6−8iO2絶縁膜、7− I n G
a A s P層、11−p型InGaP障害壁、1
2− n型■16− nGaP障害壁、13・・・低不純物濃度p型InP層
、14・・・p型InGaP障害壁。
体レーザの実施例の断面構造図、第2図は本発明の原理
を表したエネルギーバンドダイアグラム、第3図は電子
と正孔の両方に不純物添加障害壁を適用したときのエネ
ルギーバンドダイアグラム、第4図は電子は遮断し、正
孔は通す様に不純物添加障害壁を適用したときのエネル
ギーバンドダイアグラムである。 1・・・活性層を含む発光部、2・・・n型InP基板
、3・・・p型InPクラッド層、4・・・n電極、5
・・・p電極、6−8iO2絶縁膜、7− I n G
a A s P層、11−p型InGaP障害壁、1
2− n型■16− nGaP障害壁、13・・・低不純物濃度p型InP層
、14・・・p型InGaP障害壁。
Claims (1)
- 【特許請求の範囲】 1、半導体基板上に、上記半導体基板と同じか又は狭い
禁制帯幅を持つ第1導電型の第1半導体と上記第1半導
体より狭い禁制帯幅をもつ活性層と第2導電型で上記活
性層よりも広く上記半導体基板と同じか又は狭い禁制帯
幅をもつ第2導電型の第2半導体とからなる発光部と、
上記発光部周辺部に設けられた半導体層もつ半導体レー
ザにおいて、 上記発光部周辺部に設けられた半導体層の一部にp型の
不純物が添加され上記半導体基板よりも広い禁制帯幅を
有し電子の漏れを防ぐか、又は、n型の不純物が添加さ
れ上記半導体基板よりも広い禁制帯幅を有し正孔を防ぐ
第3半導体層を設けて構成されたことを特徴とする半導
体レーザ。 2、請求項第1記載において、第2の導電型の不純物を
添加した広い禁制帯幅を有する層を上記活性層と上記第
2半導体層の間に挿入して構成されたことを特徴とする
半導体レーザ。 3、請求項第1記載において、第1導電型の不純物を添
加した広い禁制帯幅を有する層を上記活性層と上記第1
半導体層の間に挿入して構成されたことを特徴とする半
導体レーザ。 4、請求項第1、第2又は第3記載において、上記活性
層の側面に接するか又は近傍に上記第3又は第4の半導
体層を、上記第1半導体と接する領域が第2導電型にな
るように挿入するか、又は上記第2半導体と接する領域
が第1の導電型になるように挿入されて構成されたこと
を特徴とする半導体レーザ。 5、請求項第1、第2又は第3記載において、上記発光
部周辺部に設けられた半導体層は上記基板上で上記発光
部の側面に接して形成され、上記基板上に順次積層され
た第4、第5及び第6の半導体層からなり、上記第4及
び第6半導体層がそれぞれ第2及び第1の導電型の不純
物を添加されかつ上記第1及び第2導電型半導体より広
い禁制帯幅をもつ半導体であり、上記第5半導体層は禁
制帯幅が上記活性層の禁制帯幅より広く、上記第4及び
第6半導体層の禁制帯幅より狭い半導体で構成されたこ
とを特徴とする半導体レーザ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22734889 | 1989-09-04 | ||
JP1-227348 | 1989-09-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03174793A true JPH03174793A (ja) | 1991-07-29 |
Family
ID=16859395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22437490A Pending JPH03174793A (ja) | 1989-09-04 | 1990-08-28 | 半導体レーザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03174793A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992935A (ja) * | 1995-09-23 | 1997-04-04 | Nec Corp | 光半導体素子及びその製造方法 |
JP2010129743A (ja) * | 2008-11-27 | 2010-06-10 | Fujitsu Ltd | 光半導体素子 |
JP2017108061A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体レーザの製造方法 |
-
1990
- 1990-08-28 JP JP22437490A patent/JPH03174793A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992935A (ja) * | 1995-09-23 | 1997-04-04 | Nec Corp | 光半導体素子及びその製造方法 |
JP2010129743A (ja) * | 2008-11-27 | 2010-06-10 | Fujitsu Ltd | 光半導体素子 |
JP2017108061A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体レーザの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4503540A (en) | Phase-locked semiconductor laser device | |
JPS6215875A (ja) | 半導体装置およびその製造方法 | |
JP4861112B2 (ja) | 光半導体装置及びその製造方法 | |
CN110098562B (zh) | 一种高速掩埋dfb半导体激光器及其制备方法 | |
JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
JP2912624B2 (ja) | 半導体レーザ素子 | |
US7218658B2 (en) | Semiconductor laser device | |
JPH03174793A (ja) | 半導体レーザ | |
US5170404A (en) | Semiconductor laser device suitable for optical communications systems drive | |
JPH0462195B2 (ja) | ||
JPS59145590A (ja) | 半導体レ−ザ装置 | |
JP2763102B2 (ja) | 半導体レーザ素子 | |
JPH03104292A (ja) | 半導体レーザ | |
JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
JPH01192184A (ja) | 埋込み型半導体レーザの製造方法 | |
JPH08330665A (ja) | 光半導体レーザの製造方法 | |
JPS6124839B2 (ja) | ||
JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
JP3612900B2 (ja) | 面発光半導体レーザ及びその製造方法 | |
JPS6237914B2 (ja) | ||
JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
JPH0414277A (ja) | 半導体レーザ装置及びその製造方法 | |
JPS59202677A (ja) | 半導体レ−ザ装置 | |
JP2716717B2 (ja) | 半導体レーザ素子 |