JP2716022B2 - 複合積層電子部品 - Google Patents
複合積層電子部品Info
- Publication number
- JP2716022B2 JP2716022B2 JP7303748A JP30374895A JP2716022B2 JP 2716022 B2 JP2716022 B2 JP 2716022B2 JP 7303748 A JP7303748 A JP 7303748A JP 30374895 A JP30374895 A JP 30374895A JP 2716022 B2 JP2716022 B2 JP 2716022B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- layer
- internal electrode
- conductor
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波回路向けの
ノイズフィルターやサージアブソーバー等に用いられる
複合積層電子部品に関する。
ノイズフィルターやサージアブソーバー等に用いられる
複合積層電子部品に関する。
【０００２】
【従来の技術】ノイズフィルターやサージアブソーバー
として用いられる複合電子部品は、図４に示すように、
バリスタＶと一対のインダクタンスＬ1，Ｌ2をＴ型に接
続した等価回路を有している。
として用いられる複合電子部品は、図４に示すように、
バリスタＶと一対のインダクタンスＬ1，Ｌ2をＴ型に接
続した等価回路を有している。
【０００３】上記のような複合電子部品として、一般に
用いられているノイズフィルターＣを図５に示す。これ
は、ディスク状をしたバリスタ素子５１の一方の電極面
にアース側リード端子５２の一端部を半田等により接合
させると共に、バリスタ素子５１の他方の電極面５３に
一対の信号ライン用リード端子５４，５５を半田５６等
により接合させている。そして、各信号ライン用リード
端子５４，５５にそれぞれフェライトビーズ５７を挿嵌
させて各信号ライン用リード端子５４，５５にインダク
タンスを持たせ、各信号ライン用リード端子５４，５５
にインダクターの機能を持たせてある。なお、５８は、
外装材である。
用いられているノイズフィルターＣを図５に示す。これ
は、ディスク状をしたバリスタ素子５１の一方の電極面
にアース側リード端子５２の一端部を半田等により接合
させると共に、バリスタ素子５１の他方の電極面５３に
一対の信号ライン用リード端子５４，５５を半田５６等
により接合させている。そして、各信号ライン用リード
端子５４，５５にそれぞれフェライトビーズ５７を挿嵌
させて各信号ライン用リード端子５４，５５にインダク
タンスを持たせ、各信号ライン用リード端子５４，５５
にインダクターの機能を持たせてある。なお、５８は、
外装材である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような３端子型のディスク状ノイズフィルターは、各リ
ード端子を回路基板の孔に挿通させ、回路基板上に起立
させた姿勢で実装されるものであるため、回路基板上で
の実装スペースが大きくなる。このため、図５のような
複合電子部品（ノイズフィルター）は、部品のチップ化
により小型化、薄型化及び高密度実装化が進む最近の状
況にあっては、その要望に対応し得ないものとなってい
た。
ような３端子型のディスク状ノイズフィルターは、各リ
ード端子を回路基板の孔に挿通させ、回路基板上に起立
させた姿勢で実装されるものであるため、回路基板上で
の実装スペースが大きくなる。このため、図５のような
複合電子部品（ノイズフィルター）は、部品のチップ化
により小型化、薄型化及び高密度実装化が進む最近の状
況にあっては、その要望に対応し得ないものとなってい
た。
【０００５】さらに、アース側リード端子を必要以上に
長くすると、そのリードインダクタンスによりノイズ除
去効果が著しく劣化するという問題があった。
長くすると、そのリードインダクタンスによりノイズ除
去効果が著しく劣化するという問題があった。
【０００６】しかして、本発明は叙上の従来例の欠点に
鑑みてなされたものであり、その目的とするところは、
高周波回路のノイズフィルターやサージアブソーバー等
として用いられる電子部品の小型化を図ると共にリード
端子のインダクタンス成分による特性の劣化を防止する
ことにある。
鑑みてなされたものであり、その目的とするところは、
高周波回路のノイズフィルターやサージアブソーバー等
として用いられる電子部品の小型化を図ると共にリード
端子のインダクタンス成分による特性の劣化を防止する
ことにある。
【０００７】
【課題を解決するための手段】本発明の複合積層電子部
品は、磁性体層とバリスタ層とからなる積層体からな
り、前記磁性体層の内部に両端部が前記磁性体層の側面
に露出するように形成された導体線路によって２つのイ
ンダクター部が構成され、前記バリスタ層の内部に少な
くとも一端部が前記バリスタ層の側面部に露出するよう
に形成された第１の内部電極と、前記バリスタ層の内部
に前記第１の内部電極と平行にかつ少なくとも一端部が
前記バリスタ層の側面部に露出するように形成された第
２の内部電極とによって少なくとも１つのバリスタ部が
構成され、前記磁性体層に露出した各導体線路の一方端
部と電気的に接続された信号ライン用外部電極が前記積
層体表面に形成され、前記バリスタ層に露出した第１の
内部電極と電気的に接続されたアース用外部電極が前記
積層体表面に形成され、前記磁性体層に露出した各導体
線路の他方端部と前記バリスタ層に露出した前記第２の
内部電極とを電気的に接続する外部接続用導体が前記積
層体表面に形成されている、ことを特徴としている。
品は、磁性体層とバリスタ層とからなる積層体からな
り、前記磁性体層の内部に両端部が前記磁性体層の側面
に露出するように形成された導体線路によって２つのイ
ンダクター部が構成され、前記バリスタ層の内部に少な
くとも一端部が前記バリスタ層の側面部に露出するよう
に形成された第１の内部電極と、前記バリスタ層の内部
に前記第１の内部電極と平行にかつ少なくとも一端部が
前記バリスタ層の側面部に露出するように形成された第
２の内部電極とによって少なくとも１つのバリスタ部が
構成され、前記磁性体層に露出した各導体線路の一方端
部と電気的に接続された信号ライン用外部電極が前記積
層体表面に形成され、前記バリスタ層に露出した第１の
内部電極と電気的に接続されたアース用外部電極が前記
積層体表面に形成され、前記磁性体層に露出した各導体
線路の他方端部と前記バリスタ層に露出した前記第２の
内部電極とを電気的に接続する外部接続用導体が前記積
層体表面に形成されている、ことを特徴としている。
【０００８】
【作用】上記構成によると、信号ライン用外部電極間に
一対のインダクター部が直列に接続され、インダクター
部同士の接続部とアース用外部電極間にバリスタ部が接
続され、Ｔ型の電気回路が構成される。
一対のインダクター部が直列に接続され、インダクター
部同士の接続部とアース用外部電極間にバリスタ部が接
続され、Ｔ型の電気回路が構成される。
【０００９】この複合積層電子部品の表面の両信号ライ
ン用外部電極を信号ラインに接続し、アース用外部電極
をアースすると、信号ラインに２つのインダクター部が
挿入されると共に、両インダクター部の接続部とアース
との間にバリスタ部による容量が得られ、ノイズフィル
ターとして作用させることができる。また、同時に信号
ラインとアースとの間をバリスタ部によってバイパスさ
せることにより、サージ電圧吸収用としても作用させる
ことができる。
ン用外部電極を信号ラインに接続し、アース用外部電極
をアースすると、信号ラインに２つのインダクター部が
挿入されると共に、両インダクター部の接続部とアース
との間にバリスタ部による容量が得られ、ノイズフィル
ターとして作用させることができる。また、同時に信号
ラインとアースとの間をバリスタ部によってバイパスさ
せることにより、サージ電圧吸収用としても作用させる
ことができる。
【００１０】しかも、本発明の複合積層電子部品にあっ
ては、内部にインダクター部を構成された磁性体層と、
内部にバリスタ部を構成されたバリスタ層を積層して積
層体を形成し、積層体の表面に信号ライン用外部電極と
アース用外部電極を形成しているので、ノイズフィルタ
ーやサージアブソーバー等として用いられる電子部品を
リードレスタイプのコンパクトなチップ型部品とするこ
とができる。
ては、内部にインダクター部を構成された磁性体層と、
内部にバリスタ部を構成されたバリスタ層を積層して積
層体を形成し、積層体の表面に信号ライン用外部電極と
アース用外部電極を形成しているので、ノイズフィルタ
ーやサージアブソーバー等として用いられる電子部品を
リードレスタイプのコンパクトなチップ型部品とするこ
とができる。
【００１１】また、本発明の複合積層電子部品は、リー
ド端子を有しておらず、信号ライン用外部電極及びアー
ス用外部電極を回路基板に直接に半田付けできるので、
従来例のようにリード端子のリードインダクタンスによ
ってノイズ除去効果が低下させられるという欠点もな
い。
ド端子を有しておらず、信号ライン用外部電極及びアー
ス用外部電極を回路基板に直接に半田付けできるので、
従来例のようにリード端子のリードインダクタンスによ
ってノイズ除去効果が低下させられるという欠点もな
い。
【００１２】さらに、本発明にあっては、バリスタ層に
バリスタ部を構成し、磁性体層にインダクター部を構成
しているので、バリスタ層の物性と磁性体層の物性とを
それぞれ個別に選択することができ、バリスタ部とイン
ダクター部の特性をそれぞれ向上させることができる。
また、バリスタ部をバリスタ層に、インダクター部を磁
性体層にそれぞれ個別に形成し、当該バリスタ部とイン
ダクター部を積層体外部の外部接続用導体によって接続
しているので、バリスタ部の内部電極の設計とインダク
ター部の導体線路の設計とを独立して別々に行なうこと
ができ、バリスタ部の内部電極とインダクター部の導体
線路の設計を容易にすることができる。
バリスタ部を構成し、磁性体層にインダクター部を構成
しているので、バリスタ層の物性と磁性体層の物性とを
それぞれ個別に選択することができ、バリスタ部とイン
ダクター部の特性をそれぞれ向上させることができる。
また、バリスタ部をバリスタ層に、インダクター部を磁
性体層にそれぞれ個別に形成し、当該バリスタ部とイン
ダクター部を積層体外部の外部接続用導体によって接続
しているので、バリスタ部の内部電極の設計とインダク
ター部の導体線路の設計とを独立して別々に行なうこと
ができ、バリスタ部の内部電極とインダクター部の導体
線路の設計を容易にすることができる。
【００１３】また、バリスタ部（内部電極）とインダク
ター部（導体線路）とは積層体の表面に形成された外部
接続用導体によって電気的に接続されているので、積層
体内部で接続する場合と比較すると、その構造を簡単に
することができ、製造も容易になる。
ター部（導体線路）とは積層体の表面に形成された外部
接続用導体によって電気的に接続されているので、積層
体内部で接続する場合と比較すると、その構造を簡単に
することができ、製造も容易になる。
【００１４】
【発明の実施の形態】以下、本発明の実施例を添付図に
基づいて詳述する。図１は、本発明の一実施例における
導体部分の配置を示す斜視図、図２は、本実施例の外観
斜視図である。
基づいて詳述する。図１は、本発明の一実施例における
導体部分の配置を示す斜視図、図２は、本実施例の外観
斜視図である。
【００１５】積層体３は、図２に示すように、一層のバ
リスタ層２と一層の磁性体層１とから構成されており、
積層体３の両端側面３ａには、信号ライン用外部電極９
ａ，９ｂが設けられ、両側面３ｂ，３ｃの中央部にはそ
れぞれアース用外部電極１０と外部接続用導体１１が設
けられている。
リスタ層２と一層の磁性体層１とから構成されており、
積層体３の両端側面３ａには、信号ライン用外部電極９
ａ，９ｂが設けられ、両側面３ｂ，３ｃの中央部にはそ
れぞれアース用外部電極１０と外部接続用導体１１が設
けられている。
【００１６】バリスタ層２の内部には、図１に示すよう
に、平行な一対の内部電極７ａ，７ｂが埋設されてお
り、バリスタ層２を形成しているバリスタ材料と両内部
電極７ａ，７ｂによってバリスタ部８が構成されてい
る。ここで、一方の内部電極７ａは、矩形状に形成され
ており、その一側端は積層体３の一方側面３ｂまで達し
ていてアース用外部電極１０と電気的に接続されてお
り、他方側面３ｃからは離間している。また、他方の内
部電極７ｂも矩形状に形成されており、その一側端は積
層体３の一方側面３ｂから離間しており、他方側面３ｃ
まで達していて外部接続用導体１１と電気的に接続され
ている。
に、平行な一対の内部電極７ａ，７ｂが埋設されてお
り、バリスタ層２を形成しているバリスタ材料と両内部
電極７ａ，７ｂによってバリスタ部８が構成されてい
る。ここで、一方の内部電極７ａは、矩形状に形成され
ており、その一側端は積層体３の一方側面３ｂまで達し
ていてアース用外部電極１０と電気的に接続されてお
り、他方側面３ｃからは離間している。また、他方の内
部電極７ｂも矩形状に形成されており、その一側端は積
層体３の一方側面３ｂから離間しており、他方側面３ｃ
まで達していて外部接続用導体１１と電気的に接続され
ている。
【００１７】磁性体層１の内部には、図１に示すよう
に、略３／４ターンのコイル状をした一対の導体線路４
ａ，４ｂが埋設されており、磁性体層１内の両端部に
は、帯状をした接続用電極１４ａ，１４ｂが埋設されて
いる。各接続用電極１４ａ，１４ｂは、積層体３の両端
面３ａに達し、信号ライン用外部電極９ａ，９ｂと電気
的に接続されている。各導体線路４ａ，４ｂの外側端部
は、各々接続用電極１４ａ，１４ｂと一体に形成されて
いており、それぞれ信号ライン用外部電極９ａ，９ｂと
電気的に導通している。また、各導体線路４ａ，４ｂの
内側端部は、積層体３の側面３ｃに達し、外部接続用導
体１１と電気的に接続されている。従って、信号ライン
用外部電極９ａ，９ｂ間には、導体線路４ａ及び接続用
電極１４ａからなるインダクタ部５と、導体線路４ｂ及
び接続用電極１４ｂからなるインダクター部６とが構成
されている。
に、略３／４ターンのコイル状をした一対の導体線路４
ａ，４ｂが埋設されており、磁性体層１内の両端部に
は、帯状をした接続用電極１４ａ，１４ｂが埋設されて
いる。各接続用電極１４ａ，１４ｂは、積層体３の両端
面３ａに達し、信号ライン用外部電極９ａ，９ｂと電気
的に接続されている。各導体線路４ａ，４ｂの外側端部
は、各々接続用電極１４ａ，１４ｂと一体に形成されて
いており、それぞれ信号ライン用外部電極９ａ，９ｂと
電気的に導通している。また、各導体線路４ａ，４ｂの
内側端部は、積層体３の側面３ｃに達し、外部接続用導
体１１と電気的に接続されている。従って、信号ライン
用外部電極９ａ，９ｂ間には、導体線路４ａ及び接続用
電極１４ａからなるインダクタ部５と、導体線路４ｂ及
び接続用電極１４ｂからなるインダクター部６とが構成
されている。
【００１８】さらに、両導体線路４ａ，４ｂの内側端部
と内部電極７ｂとは、外部接続用電極１１を介して電気
的に接続されているので、信号ライン用外部電極９ａ，
９ｂ間に一対のインダクター部５，６が直列に接続さ
れ、インダクター部５，６間の接続部とアース用外部電
極１０の間にバリスタ部８が挿入され、インダクター部
５，６によって付与されるインダクタンスＬ1，Ｌ2とバ
リスタ部８によって付与されるバリスタＶがＴ型に接続
された、図４のようなＴ型回路を有する複合積層電子部
品Ａが得られる。
と内部電極７ｂとは、外部接続用電極１１を介して電気
的に接続されているので、信号ライン用外部電極９ａ，
９ｂ間に一対のインダクター部５，６が直列に接続さ
れ、インダクター部５，６間の接続部とアース用外部電
極１０の間にバリスタ部８が挿入され、インダクター部
５，６によって付与されるインダクタンスＬ1，Ｌ2とバ
リスタ部８によって付与されるバリスタＶがＴ型に接続
された、図４のようなＴ型回路を有する複合積層電子部
品Ａが得られる。
【００１９】アース用外部電極１０は、積層体３の側面
３ｂの中央部において上端から下端まで全高にわたって
形成されているのに対し、外部接続用導体１１は、内部
電極７ｂと導体線路４ａ，４ｂの内側端部を電気的に確
実に接続できる寸法があれば充分であり、実装時に外部
接続用導体１１に半田等が付着する恐れを少なくするた
め、アース用外部電極１０に比べて小さな面積のものが
好ましい。特に、外部接続用導体１１が、実装時に配線
パターンと接触するのを防止するため、外部接続用導体
１１の上端及び下端は、積層体３の上面及び下面から離
している。より絶縁を確実にするためには、外部接続用
導体１１の上に絶縁材料を塗布してもよい。
３ｂの中央部において上端から下端まで全高にわたって
形成されているのに対し、外部接続用導体１１は、内部
電極７ｂと導体線路４ａ，４ｂの内側端部を電気的に確
実に接続できる寸法があれば充分であり、実装時に外部
接続用導体１１に半田等が付着する恐れを少なくするた
め、アース用外部電極１０に比べて小さな面積のものが
好ましい。特に、外部接続用導体１１が、実装時に配線
パターンと接触するのを防止するため、外部接続用導体
１１の上端及び下端は、積層体３の上面及び下面から離
している。より絶縁を確実にするためには、外部接続用
導体１１の上に絶縁材料を塗布してもよい。
【００２０】次に、上記複合積層電子部品Ａの製造方法
を図３に従って説明する。バリスタ層２は、バリスタ材
料からなる３種又は２種のバリスタグリーンシート１６
ａ，１６ｂ，１６ｃにより構成される。このバリスタ材
料は、例えば、 ZnO ： 98.0mol％ Bi2O3 ： 0.5mol％ CoO ： 0.5mol％ MnO ： 0.5mol％ Sb2O3 ： 0.5mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。そして、このバリ
スタ材料をドクターブレード法によって、厚み数10μｍ
のグリーンシートに成形した後、各グリーンシートを適
宜切断し、複数枚のバリスタグリーンシートが得られ
る。これらのうち、２枚のバリスタグリーンシート１６
ｂ，１６ｃには、Agを主成分とする導電ペーストが一方
側端から他方側端に達しない位置まで帯状に印刷され、
内部電極７ａ，７ｂが形成される。これ以外の複数枚の
バリスタグリーンシート１６ａは、電極等を形成されて
いない無地のダミーシートとなっている。しかして、バ
リスタ層２は、これら３種又は２種のバリスタグリーン
シート１６ａ，１６ｂ，１６ｃを積層することにより構
成される。
を図３に従って説明する。バリスタ層２は、バリスタ材
料からなる３種又は２種のバリスタグリーンシート１６
ａ，１６ｂ，１６ｃにより構成される。このバリスタ材
料は、例えば、 ZnO ： 98.0mol％ Bi2O3 ： 0.5mol％ CoO ： 0.5mol％ MnO ： 0.5mol％ Sb2O3 ： 0.5mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。そして、このバリ
スタ材料をドクターブレード法によって、厚み数10μｍ
のグリーンシートに成形した後、各グリーンシートを適
宜切断し、複数枚のバリスタグリーンシートが得られ
る。これらのうち、２枚のバリスタグリーンシート１６
ｂ，１６ｃには、Agを主成分とする導電ペーストが一方
側端から他方側端に達しない位置まで帯状に印刷され、
内部電極７ａ，７ｂが形成される。これ以外の複数枚の
バリスタグリーンシート１６ａは、電極等を形成されて
いない無地のダミーシートとなっている。しかして、バ
リスタ層２は、これら３種又は２種のバリスタグリーン
シート１６ａ，１６ｂ，１６ｃを積層することにより構
成される。
【００２１】一方、磁性体層１は、図３に示すように、
磁性体材料からなる２種の磁性体グリーンシート１７
ａ，１７ｂにより構成される。この磁性体材料は、例え
ば、 NiO ： 19.0mol％ ZnO ： 30.0mol％ Fe2O3 ： 48.0mol％ CuO ： 3.0mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。この磁性体材料を
ドクターブレード法によって、厚み数10μｍのグリーン
シートに成形した後、各グリーンシートを適宜切断し、
複数枚の磁性体グリーンシートが得られる。これらのう
ち、磁性体グリーンシート１７ｂには、Agを主成分とす
る導電ペーストがパターン印刷され、導体線路４ａ，４
ｂ及び接続用電極１４ａ，１４ｂが形成される。これ以
外の磁性体グリーンシート１７ａは、電極等が設けられ
ていない無地のダミーシートとなっている。
磁性体材料からなる２種の磁性体グリーンシート１７
ａ，１７ｂにより構成される。この磁性体材料は、例え
ば、 NiO ： 19.0mol％ ZnO ： 30.0mol％ Fe2O3 ： 48.0mol％ CuO ： 3.0mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。この磁性体材料を
ドクターブレード法によって、厚み数10μｍのグリーン
シートに成形した後、各グリーンシートを適宜切断し、
複数枚の磁性体グリーンシートが得られる。これらのう
ち、磁性体グリーンシート１７ｂには、Agを主成分とす
る導電ペーストがパターン印刷され、導体線路４ａ，４
ｂ及び接続用電極１４ａ，１４ｂが形成される。これ以
外の磁性体グリーンシート１７ａは、電極等が設けられ
ていない無地のダミーシートとなっている。
【００２２】上記のようにして、各種バリスタグリーン
シート１６ａ，１６ｂ，１６ｃや磁性体グリーンシート
１７ａ，１７ｂが準備されると、これらのバリスタグリ
ーンシート１６ａ，１６ｂ，１６ｃ及び磁性体グリーン
シート１７ａ，１７ｂを、図３に示す順序で積層し、１
ton／cm2の圧力を加えて圧着させた後、1000℃で一体焼
成し、焼結された積層体３を得た。こうして積層体３
は、焼結により一体化される。さらに、積層体３の両端
面にAgペーストを印刷し、両側面の中央部にもAgペース
トを印刷した後、800℃の温度で20分間焼き付けを行な
い、積層体３の表面に信号ライン用外部電極９ａ，９
ｂ、アース用外部電極１０及び外部接続用導体１１を形
成した。これにより、各接続用電極１４ａ，１４ｂが、
信号ライン用外部電極９ａ，９ｂに電気的に接続され、
内部電極７ａの側端がアース用外部電極１０に電気的に
接続され、内部電極７ｂが外部接続用導体１２に電気的
に接続される。この結果、積層体３の内部にバリスタ部
８とインダクター部５，６が構成され、図１及び図２に
示すような構造を有する複合積層電子部品Ａが製作され
た。なお、上記製造方法の説明では、図３に示すよう
に、１つの複合積層電子部品を単体で製造する場合につ
いて説明したが、実際の大量生産工程では、図３に示す
ようなパターンの内部電極７ａ，７ｂや導体線路４ａ，
４ｂ等を繰り返してパターン印刷されたマザーグリーン
シートを積層し、圧着させた後、単体の寸法に切断し、
焼成して積層体３を得るものである。
シート１６ａ，１６ｂ，１６ｃや磁性体グリーンシート
１７ａ，１７ｂが準備されると、これらのバリスタグリ
ーンシート１６ａ，１６ｂ，１６ｃ及び磁性体グリーン
シート１７ａ，１７ｂを、図３に示す順序で積層し、１
ton／cm2の圧力を加えて圧着させた後、1000℃で一体焼
成し、焼結された積層体３を得た。こうして積層体３
は、焼結により一体化される。さらに、積層体３の両端
面にAgペーストを印刷し、両側面の中央部にもAgペース
トを印刷した後、800℃の温度で20分間焼き付けを行な
い、積層体３の表面に信号ライン用外部電極９ａ，９
ｂ、アース用外部電極１０及び外部接続用導体１１を形
成した。これにより、各接続用電極１４ａ，１４ｂが、
信号ライン用外部電極９ａ，９ｂに電気的に接続され、
内部電極７ａの側端がアース用外部電極１０に電気的に
接続され、内部電極７ｂが外部接続用導体１２に電気的
に接続される。この結果、積層体３の内部にバリスタ部
８とインダクター部５，６が構成され、図１及び図２に
示すような構造を有する複合積層電子部品Ａが製作され
た。なお、上記製造方法の説明では、図３に示すよう
に、１つの複合積層電子部品を単体で製造する場合につ
いて説明したが、実際の大量生産工程では、図３に示す
ようなパターンの内部電極７ａ，７ｂや導体線路４ａ，
４ｂ等を繰り返してパターン印刷されたマザーグリーン
シートを積層し、圧着させた後、単体の寸法に切断し、
焼成して積層体３を得るものである。
【００２３】本発明は、上記実施例以外にも種々の変形
例が可能である。例えば、上記実施例では、１層のバリ
スタ層と１層の磁性体層を積層して積層体が構成されて
いるが、上記バリスタ層及び／又は磁性体層が、それぞ
れ２層以上に分離された構造となっていてもよい。例え
ば、磁性体層の上下にバリスタ層が積層されていても差
し支えない。
例が可能である。例えば、上記実施例では、１層のバリ
スタ層と１層の磁性体層を積層して積層体が構成されて
いるが、上記バリスタ層及び／又は磁性体層が、それぞ
れ２層以上に分離された構造となっていてもよい。例え
ば、磁性体層の上下にバリスタ層が積層されていても差
し支えない。
【００２４】また、インダクター部とバリスタ部は、等
価回路的に図４のようなＴ型回路を構成していれば足り
る。例えば、１つのインダクター部が、磁性体層内の異
なる層に形成された複数の導体線路を直列もしくは並列
に接続されたものであってもよい。あるいは、信号ライ
ン用外部電極間に接続された１つの導体線路の中点をバ
リスタ部の内部電極に接続して導体線路を分割し、１つ
の導体線路から２つのインダクター部を得てもよい。同
様に、バリスタ部も、バリスタ層内に埋設された３以上
の内部電極を直列もしくは並列に接続したものでも差し
支えない。
価回路的に図４のようなＴ型回路を構成していれば足り
る。例えば、１つのインダクター部が、磁性体層内の異
なる層に形成された複数の導体線路を直列もしくは並列
に接続されたものであってもよい。あるいは、信号ライ
ン用外部電極間に接続された１つの導体線路の中点をバ
リスタ部の内部電極に接続して導体線路を分割し、１つ
の導体線路から２つのインダクター部を得てもよい。同
様に、バリスタ部も、バリスタ層内に埋設された３以上
の内部電極を直列もしくは並列に接続したものでも差し
支えない。
【００２５】
【発明の効果】以上述べたように、本発明によれば、一
対のインダクタンスとバリスタ（容量）とからなり、ノ
イズフィルターやサージアブソーバーなどとして用いら
れる複合電子部品をチップ化することができ、部品の小
形化により、回路基板上における実装スペースを小さく
することができる。
対のインダクタンスとバリスタ（容量）とからなり、ノ
イズフィルターやサージアブソーバーなどとして用いら
れる複合電子部品をチップ化することができ、部品の小
形化により、回路基板上における実装スペースを小さく
することができる。
【００２６】さらに、リードレスタイプであるので、リ
ードインダクタンスを小さくすることができ、特性（例
えば、ノイズ除去効果）の低下を防止することができ
る。特に、本発明においては、一対のインダクター部及
びバリスタ部を積層構造としているため、高周波ノイズ
やサージノイズに対しても回路を保護することができ
る。
ードインダクタンスを小さくすることができ、特性（例
えば、ノイズ除去効果）の低下を防止することができ
る。特に、本発明においては、一対のインダクター部及
びバリスタ部を積層構造としているため、高周波ノイズ
やサージノイズに対しても回路を保護することができ
る。
【００２７】さらに、本発明にあっては、バリスタ部を
バリスタ層に、インダクター部を磁性体層にそれぞれ個
別に構成しているので、バリスタ層の物性と磁性体層の
物性とをそれぞれ個別に選択することができ、バリスタ
部とインダクター部の特性を個々に向上させることがで
きる。また、別々に構成されたバリスタ部とインダクタ
ー部を積層体外部の外部接続用導体によって接続してい
るので、バリスタ部の内部電極の設計とインダクター部
の導体線路の設計とを独立して別々に行なうことがで
き、バリスタ部の内部電極とインダクター部の導体線路
の設計を容易にできる。
バリスタ層に、インダクター部を磁性体層にそれぞれ個
別に構成しているので、バリスタ層の物性と磁性体層の
物性とをそれぞれ個別に選択することができ、バリスタ
部とインダクター部の特性を個々に向上させることがで
きる。また、別々に構成されたバリスタ部とインダクタ
ー部を積層体外部の外部接続用導体によって接続してい
るので、バリスタ部の内部電極の設計とインダクター部
の導体線路の設計とを独立して別々に行なうことがで
き、バリスタ部の内部電極とインダクター部の導体線路
の設計を容易にできる。
【００２８】また、バリスタ部（内部電極）とインダク
ター部（導体線路）とは積層体の表面に形成された外部
接続用導体によって電気的に接続されているので、積層
体内部で接続する場合と比較して、その構造を簡単にす
ることができ、製造も容易になる。
ター部（導体線路）とは積層体の表面に形成された外部
接続用導体によって電気的に接続されているので、積層
体内部で接続する場合と比較して、その構造を簡単にす
ることができ、製造も容易になる。
【図１】本発明の一実施例における各電極及び導体線路
の配置を示す斜視図である。
の配置を示す斜視図である。
【図２】同上の複合積層電子部品の外観斜視図である。
【図３】同上の複合積層電子部品の製造工程における各
グリーンシートの積層状態を示す斜視図である。
グリーンシートの積層状態を示す斜視図である。
【図４】ノイズフィルターやサージアブソーバーとして
用いられる電子部品の等価回路図である。
用いられる電子部品の等価回路図である。
【図５】従来例を示す正面図である。
１…磁性体層 ２…バリスタ層 ３…積層体 ４ａ，４ｂ…導体線路 ５，６…インダクター部 ７ａ，７ｂ…内部電極 ８…バリスタ部 ９ａ，９ｂ…信号ライン用外部電極 １０…アース用外部電極 １１…外部接続用導体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−300512（ＪＰ，Ａ) 特開 平１−192107（ＪＰ，Ａ) 実開 昭62−96827（ＪＰ，Ｕ) 実開 昭63−87917（ＪＰ，Ｕ) 実開 昭59−144918（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 磁性体層とバリスタ層とからなる積層体
からなり、 前記磁性体層の内部に両端部が前記磁性体層の側面に露
出するように形成された導体線路によって２つのインダ
クター部が構成され、 前記バリスタ層の内部に少なくとも一端部が前記バリス
タ層の側面部に露出するように形成された第１の内部電
極と、前記バリスタ層の内部に前記第１の内部電極と平
行にかつ少なくとも一端部が前記バリスタ層の側面部に
露出するように形成された第２の内部電極とによって少
なくとも１つのバリスタ部が構成され、 前記磁性体層に露出した各導体線路の一方端部と電気的
に接続された信号ライン用外部電極が前記積層体表面に
形成され、 前記バリスタ層に露出した第１の内部電極と電気的に接
続されたアース用外部電極が前記積層体表面に形成さ
れ、 前記磁性体層に露出した各導体線路の他方端部と前記バ
リスタ層に露出した前記第２の内部電極とを電気的に接
続する外部接続用導体が前記積層体表面に形成されてい
る、 ことを特徴とする複合積層電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7303748A JP2716022B2 (ja) | 1995-10-26 | 1995-10-26 | 複合積層電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7303748A JP2716022B2 (ja) | 1995-10-26 | 1995-10-26 | 複合積層電子部品 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2075284A Division JP2626143B2 (ja) | 1990-03-23 | 1990-03-23 | 複合積層電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250309A JPH08250309A (ja) | 1996-09-27 |
| JP2716022B2 true JP2716022B2 (ja) | 1998-02-18 |
Family
ID=17924805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7303748A Expired - Fee Related JP2716022B2 (ja) | 1995-10-26 | 1995-10-26 | 複合積層電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716022B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277270B2 (en) | 2005-09-29 | 2007-10-02 | Tdk Corporation | Multilayer filter |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662610B1 (en) | 2004-11-30 | 2014-03-26 | TDK Corporation | Surge absorption circuit |
| JP4246716B2 (ja) | 2005-05-02 | 2009-04-02 | Ｔｄｋ株式会社 | 積層型フィルタ |
| JP4830674B2 (ja) * | 2005-07-04 | 2011-12-07 | Ｔｄｋ株式会社 | サージ吸収素子 |
| JP4910513B2 (ja) * | 2005-07-25 | 2012-04-04 | Ｔｄｋ株式会社 | サージ吸収回路 |
| JP4715371B2 (ja) | 2005-07-29 | 2011-07-06 | Ｔｄｋ株式会社 | サージ吸収素子及びサージ吸収回路 |
| JP4829890B2 (ja) * | 2005-09-07 | 2011-12-07 | パナソニック株式会社 | 複合電子部品 |
| JP4302683B2 (ja) * | 2005-09-28 | 2009-07-29 | Ｔｄｋ株式会社 | サージ吸収素子 |
| US7400485B2 (en) | 2005-09-28 | 2008-07-15 | Tdk Corporation | Surge absorber |
| JP4434121B2 (ja) * | 2005-09-30 | 2010-03-17 | Ｔｄｋ株式会社 | コネクタ |
| JP2007312207A (ja) * | 2006-05-19 | 2007-11-29 | Tdk Corp | フィルタ回路及びフィルタ素子 |
| JP5014856B2 (ja) * | 2007-03-27 | 2012-08-29 | Ｔｄｋ株式会社 | 積層型フィルタ |
| JP4706694B2 (ja) * | 2007-12-03 | 2011-06-22 | Ｔｄｋ株式会社 | サージ吸収素子 |
| JP5320823B2 (ja) * | 2008-05-30 | 2013-10-23 | 株式会社村田製作所 | ノイズフィルタ |
| US8422190B2 (en) | 2008-09-30 | 2013-04-16 | Tdk Corporation | Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device |
| JP4985617B2 (ja) * | 2008-11-07 | 2012-07-25 | パナソニック株式会社 | 複合電子部品 |
| JP4835699B2 (ja) | 2009-01-22 | 2011-12-14 | Ｔｄｋ株式会社 | 高速デジタル伝送回路 |
| WO2023233883A1 (ja) * | 2022-06-01 | 2023-12-07 | 株式会社村田製作所 | コイル部品、およびこれを含むフィルタ回路 |
-
1995
- 1995-10-26 JP JP7303748A patent/JP2716022B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277270B2 (en) | 2005-09-29 | 2007-10-02 | Tdk Corporation | Multilayer filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250309A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2716022B2 (ja) | 複合積層電子部品 | |
| US5051712A (en) | LC filter | |
| JP3197022B2 (ja) | ノイズサプレッサ用積層セラミック部品 | |
| US6529102B2 (en) | LC filter circuit and laminated type LC filter | |
| US6525628B1 (en) | Surface mount RC array with narrow tab portions on each of the electrode plates | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JP2004516676A (ja) | 電気的な多層半導体および該素子を備えている障害防止回路 | |
| JPH07240651A (ja) | パイ形フィルタ | |
| JP2970334B2 (ja) | チップ形３端子コンデンサ | |
| KR100638802B1 (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
| KR100470115B1 (ko) | 다양한 등가인덕턴스 값을 갖는 적층 칩 소자 | |
| JPH05136001A (ja) | 積層電子部品 | |
| JP2904664B2 (ja) | 積層ｌｃフィルタ部品 | |
| JPH0878991A (ja) | チップ型ｌｃフィルタ素子 | |
| JPS6119179B2 (ja) | ||
| JPH0410676Y2 (ja) | ||
| JP3123208B2 (ja) | 複合電子部品 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JP2604139Y2 (ja) | 積層チップ部品 | |
| KR20070090677A (ko) | 적층형 칩 소자 및 그의 제조 방법 | |
| JPH0328589Y2 (ja) | ||
| JP3114712B2 (ja) | 積層型ｌｃノイズフィルタ | |
| KR100372848B1 (ko) | 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법 | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JP2705706B2 (ja) | 積層型ｌｒフィルタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |