JP2695424B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2695424B2 JP2695424B2 JP5340188A JP5340188A JP2695424B2 JP 2695424 B2 JP2695424 B2 JP 2695424B2 JP 5340188 A JP5340188 A JP 5340188A JP 5340188 A JP5340188 A JP 5340188A JP 2695424 B2 JP2695424 B2 JP 2695424B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- liquid crystal
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 2
- 238000009751 slip forming Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012769 display material Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶表示装置に関し、特にTFTアレイを用
いた液晶表示装置において、大面積化及び高解像度化を
行う際のゲート電極配線の断線欠陥、及びゲート電極配
線とソース電極配線との交差部分における短絡欠陥の低
減に関するものである。
いた液晶表示装置において、大面積化及び高解像度化を
行う際のゲート電極配線の断線欠陥、及びゲート電極配
線とソース電極配線との交差部分における短絡欠陥の低
減に関するものである。
〔従来の技術〕 液晶表示装置は通常２枚の対向基板の間に液晶などの
表示材料が挟持され、この表示材料に電圧を印加する方
法で構成される。この際、少なくとも一方の基板にマト
リックス状に配列した画素電極を設け、これらの画素を
選択的に動作させるために各画素毎にFET（電界効果ト
ランジスタ）等の非線形特性を有する能動素子を設けて
いる。
表示材料が挟持され、この表示材料に電圧を印加する方
法で構成される。この際、少なくとも一方の基板にマト
リックス状に配列した画素電極を設け、これらの画素を
選択的に動作させるために各画素毎にFET（電界効果ト
ランジスタ）等の非線形特性を有する能動素子を設けて
いる。
従来のこの種の装置としては、第５図，第６図，第７
図に示すようなものがあり、第５図は従来法により形成
した液晶表示装置のTFTアレイの部分平面図、第６図及
び第７図はそれぞれ第５図のＤ−Ｄ′部及びＥ−Ｅ′部
の断面図である。図において、１は透明絶縁基板、２は
ゲート電極及び配線、３はソース電極及び配線、４はド
レイン電極、５は画素電極、６はゲート絶縁膜、７は半
導体層、８はパッシベーション膜、９は遮光膜、10はド
レイン電極と画素電極とのコンタクト部、11は画素電極
と同時形成したゲート配線である。
図に示すようなものがあり、第５図は従来法により形成
した液晶表示装置のTFTアレイの部分平面図、第６図及
び第７図はそれぞれ第５図のＤ−Ｄ′部及びＥ−Ｅ′部
の断面図である。図において、１は透明絶縁基板、２は
ゲート電極及び配線、３はソース電極及び配線、４はド
レイン電極、５は画素電極、６はゲート絶縁膜、７は半
導体層、８はパッシベーション膜、９は遮光膜、10はド
レイン電極と画素電極とのコンタクト部、11は画素電極
と同時形成したゲート配線である。
一般に、液晶表示装置等に用いられるTFTアレイのゲ
ート電極は、通常、耐熱性の高いCr等の高融点金属が用
いられるが、大画面，高解像度化を行うには配線抵抗に
よる信号の減衰、遅れ等を防止するため、膜厚を厚く
し、低抵抗化を図る必要がある。しかし、膜厚を厚くす
るとCr等の高融点金属は膜の応力のためにクラックなど
の発生確率が高くなる。また、高解像化、大画面化にと
もなう微細配線化、配線長の増大のためにゴミ等による
パターニング不良等による断線が発生し、歩留りの低下
を招くといった欠点がある。このような欠点を克服する
ため、従来の液晶表示装置のTFTアレイでは、第５図，
第６図，第７図に示すように、最初の画素電極５形成時
に同時に透明導電膜からなる画素電極材料でゲート配線
11を形成し、次いで、ゲート配線11上にゲート配線11を
覆うように本来のゲート電極及び配線２を形成してゲー
ト配線を２層化する方法が行われてきた。
ート電極は、通常、耐熱性の高いCr等の高融点金属が用
いられるが、大画面，高解像度化を行うには配線抵抗に
よる信号の減衰、遅れ等を防止するため、膜厚を厚く
し、低抵抗化を図る必要がある。しかし、膜厚を厚くす
るとCr等の高融点金属は膜の応力のためにクラックなど
の発生確率が高くなる。また、高解像化、大画面化にと
もなう微細配線化、配線長の増大のためにゴミ等による
パターニング不良等による断線が発生し、歩留りの低下
を招くといった欠点がある。このような欠点を克服する
ため、従来の液晶表示装置のTFTアレイでは、第５図，
第６図，第７図に示すように、最初の画素電極５形成時
に同時に透明導電膜からなる画素電極材料でゲート配線
11を形成し、次いで、ゲート配線11上にゲート配線11を
覆うように本来のゲート電極及び配線２を形成してゲー
ト配線を２層化する方法が行われてきた。
従来の液晶表示装置は上述のように、ゲート配線を２
層化し、ゲート配線とソース配線の交差部分に画素電極
材料によるゲート配線が存在するように構成しているの
で、画素電極材料中のゴミや段差部分等の影響によりゲ
ート配線とソース配線との短絡が発生し、歩留りの低下
を招くといった問題点があった。
層化し、ゲート配線とソース配線の交差部分に画素電極
材料によるゲート配線が存在するように構成しているの
で、画素電極材料中のゴミや段差部分等の影響によりゲ
ート配線とソース配線との短絡が発生し、歩留りの低下
を招くといった問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、ソース配線とゲート配線との交差部におけ
るゲート配線とソース配線との線間短絡欠陥を増加させ
ることなく、ゲート配線の断線欠陥を低減できるTFTア
レイを有する液晶表示装置を提供することを目的とす
る。
れたもので、ソース配線とゲート配線との交差部におけ
るゲート配線とソース配線との線間短絡欠陥を増加させ
ることなく、ゲート配線の断線欠陥を低減できるTFTア
レイを有する液晶表示装置を提供することを目的とす
る。
この発明に係る液晶表示装置は、TFTアレイ基板のゲ
ート電極配線を、ゲート電極配線とソース電極配線との
交差部分を除く部分においては画素電極と同一平面上に
形成された透明導電膜と本来のゲート電極配線材料の導
電膜の２層構造とし、かつ、ゲート電極配線とソース電
極配線との交差部分においては導電膜の単層構造とした
ものである。
ート電極配線を、ゲート電極配線とソース電極配線との
交差部分を除く部分においては画素電極と同一平面上に
形成された透明導電膜と本来のゲート電極配線材料の導
電膜の２層構造とし、かつ、ゲート電極配線とソース電
極配線との交差部分においては導電膜の単層構造とした
ものである。
この発明の液晶表示装置においては、ゲート配線とソ
ース配線との交差部分以外の部分においてゲート配線が
画素電極と同一平面上に形成された透明導電膜と導電膜
の２層構造となり、また、ゲート配線とソース配線との
交差部分では本来のゲート配線による導電膜の単層構造
となるので、ゲート配線とソース配線との交差部分での
ゲート配線とソース配線との線間短絡を増加させること
なくゲート配線の断線を低減させることが可能となり、
歩留りが向上する。
ース配線との交差部分以外の部分においてゲート配線が
画素電極と同一平面上に形成された透明導電膜と導電膜
の２層構造となり、また、ゲート配線とソース配線との
交差部分では本来のゲート配線による導電膜の単層構造
となるので、ゲート配線とソース配線との交差部分での
ゲート配線とソース配線との線間短絡を増加させること
なくゲート配線の断線を低減させることが可能となり、
歩留りが向上する。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による液晶表示装置のTFT
アレイの部分平面図、第２図，第３図及び第４図は第１
図のＡ−Ａ′部,B−Ｂ′部，及びＣ−Ｃ′部の断面図を
各々示している。図におて、第５図と同一符号は同一部
分を示し、11はゲート配線とソース配線との交差部分以
外の部分に画素電極と同時形成したゲート配線である。
アレイの部分平面図、第２図，第３図及び第４図は第１
図のＡ−Ａ′部,B−Ｂ′部，及びＣ−Ｃ′部の断面図を
各々示している。図におて、第５図と同一符号は同一部
分を示し、11はゲート配線とソース配線との交差部分以
外の部分に画素電極と同時形成したゲート配線である。
以下、本実施例の製造方法について説明する。
まず、ガラス等の透明絶縁基板１上にITO（Indium Ti
n Oxide;酸化インジウムスズ膜）などの透明導電膜をEB
（Electron Beam）蒸着法等で堆積する。この後、ホト
リソグラフィー等の方法で画素電極５と、ゲート配線２
とソース配線３との交差部分のこれより少し幅広の部分
を除く部分にアイランド状のゲート配線11を形成する。
次にスパッタ等の方法で、Cr等の金属を堆積し、ゲート
電極及びゲート配線２を前記ITOによるゲート配線11上
にこれより大きく形成する。次にゲート絶縁膜６となる
シリコン窒化膜またはシリコン酸化膜等、及び半導体層
７となる水素化アモルファスシリコン（ａ−Si;H）等を
連続してプラズマCVD法等により全面に堆積する。次い
で、半導体層７をアイランド状に形成し、ゲート絶縁膜
６に画素電極５を接続するためのコンタクトホールの形
成を行う。次にAlなどの金属膜を堆積し、ソース電極及
びソース配線３とドレイン電極４を形成する。次に、パ
ッシベーション膜８としてシリコン窒化膜またはシリコ
ン酸化膜等を堆積する。そして一括して画素電極５上の
ゲート絶縁膜６及びパッシベーション膜８を除去する。
次に半導体層７を形成した部分の上方にAl等を堆積して
遮光膜９を形成する。
n Oxide;酸化インジウムスズ膜）などの透明導電膜をEB
（Electron Beam）蒸着法等で堆積する。この後、ホト
リソグラフィー等の方法で画素電極５と、ゲート配線２
とソース配線３との交差部分のこれより少し幅広の部分
を除く部分にアイランド状のゲート配線11を形成する。
次にスパッタ等の方法で、Cr等の金属を堆積し、ゲート
電極及びゲート配線２を前記ITOによるゲート配線11上
にこれより大きく形成する。次にゲート絶縁膜６となる
シリコン窒化膜またはシリコン酸化膜等、及び半導体層
７となる水素化アモルファスシリコン（ａ−Si;H）等を
連続してプラズマCVD法等により全面に堆積する。次い
で、半導体層７をアイランド状に形成し、ゲート絶縁膜
６に画素電極５を接続するためのコンタクトホールの形
成を行う。次にAlなどの金属膜を堆積し、ソース電極及
びソース配線３とドレイン電極４を形成する。次に、パ
ッシベーション膜８としてシリコン窒化膜またはシリコ
ン酸化膜等を堆積する。そして一括して画素電極５上の
ゲート絶縁膜６及びパッシベーション膜８を除去する。
次に半導体層７を形成した部分の上方にAl等を堆積して
遮光膜９を形成する。
このようにして形成したTFTアレイ基板と、透明導電
膜及びカラーフィルム等を有する対向基板との間に液晶
等の表示材料を挟持し、本発明の液晶表示装置を完成す
る。
膜及びカラーフィルム等を有する対向基板との間に液晶
等の表示材料を挟持し、本発明の液晶表示装置を完成す
る。
上記構成のTFTアレイを備えた液晶表示装置は、ゲー
ト配線２とソース配線３との交差部分以外のすべての部
分において、ゲート配線を２層化しており、しかもパタ
ーニングを別々に行っているため、いずれかの配線にク
ラックあるいはゴミ等によるパターニング不良が発生し
たとしても他方の配線で接続がなされており、断線欠陥
は生じない。しかもゲート配線２とソース配線３との交
差部分は従来のゲート配線２の単層構造となっているた
め、ゲート配線11上のゴミなどによるゲート電極配線と
ソース電極配線との短絡欠陥も生じない。従って、本発
明では極めて表示欠陥の少ない、大面積、高解像度の液
晶表示装置を、高歩留りで得ることができる。
ト配線２とソース配線３との交差部分以外のすべての部
分において、ゲート配線を２層化しており、しかもパタ
ーニングを別々に行っているため、いずれかの配線にク
ラックあるいはゴミ等によるパターニング不良が発生し
たとしても他方の配線で接続がなされており、断線欠陥
は生じない。しかもゲート配線２とソース配線３との交
差部分は従来のゲート配線２の単層構造となっているた
め、ゲート配線11上のゴミなどによるゲート電極配線と
ソース電極配線との短絡欠陥も生じない。従って、本発
明では極めて表示欠陥の少ない、大面積、高解像度の液
晶表示装置を、高歩留りで得ることができる。
なお、上記実施例では半導体層７には水素化アモルフ
ァスシリコン膜を用いたが、これは多結晶シリコン膜で
もよい。
ァスシリコン膜を用いたが、これは多結晶シリコン膜で
もよい。
また、上記実施例では、ゲート電極配線２の導電膜と
してはCrを用いたが、これはCrの他に、Ta,Ti,Ni−Cr,M
o,Al−Si等からなる金属でもよい。
してはCrを用いたが、これはCrの他に、Ta,Ti,Ni−Cr,M
o,Al−Si等からなる金属でもよい。
また、上記実施例ではソース電極配線３とゲート電極
配線２との交差部近傍にはTFTからなる半導体層７を１
つ設けるように構成したが、複数個の並列に設けるよう
に構成してもよい。
配線２との交差部近傍にはTFTからなる半導体層７を１
つ設けるように構成したが、複数個の並列に設けるよう
に構成してもよい。
以上のように本発明の液晶表示装置によれば、ゲート
配線とソース配線との交差部分以外の部分にアイランド
状に透明導電膜からなる画電極材料でゲート配線を形成
し、次いで、導体膜により本来のゲート電極及び配線を
形成することにより、ゲート配線とソース配線との交差
部分以外の部分においてはゲート配線を２層構造、ま
た、ゲート配線とソース配線との交差部分においてはゲ
ート配線を単層構造としたので、ゲート配線とソース配
線との交差部分の線間短絡を防止でき、しかも、ゲート
配線の断線を低減でき、高歩留りを実現できる効果があ
る。
配線とソース配線との交差部分以外の部分にアイランド
状に透明導電膜からなる画電極材料でゲート配線を形成
し、次いで、導体膜により本来のゲート電極及び配線を
形成することにより、ゲート配線とソース配線との交差
部分以外の部分においてはゲート配線を２層構造、ま
た、ゲート配線とソース配線との交差部分においてはゲ
ート配線を単層構造としたので、ゲート配線とソース配
線との交差部分の線間短絡を防止でき、しかも、ゲート
配線の断線を低減でき、高歩留りを実現できる効果があ
る。
第１図は本発明の一実施例による液晶表示装置のTFTア
レイの部分平面図、第２図は第１図のＡ−Ａ′部の断面
図、第３図は第１図のＢ−Ｂ′部の断面図、第４図は第
１図のＣ−Ｃ′部の断面図、第５図は従来の液晶表示装
置のTFTアレイの部分平面図、第６図は第５図のＤ−
Ｄ′部の断面図、第７図は第５図のＥ−Ｅ′部の断面図
である。 １は透明絶縁性基板、２はゲート電極及び配線、３はソ
ース電極及び配線、４はドレイン電極、５は画素電極、
６はゲート絶縁膜、７は半導体層、８はパッシベーショ
ン膜、９は遮光膜、10はドレイン電極と画素電極とのコ
ンタクト部分、11は画素電極と同時形成したゲート配線
である。 なお図中同一符号は同一又は相当部分を示す。
レイの部分平面図、第２図は第１図のＡ−Ａ′部の断面
図、第３図は第１図のＢ−Ｂ′部の断面図、第４図は第
１図のＣ−Ｃ′部の断面図、第５図は従来の液晶表示装
置のTFTアレイの部分平面図、第６図は第５図のＤ−
Ｄ′部の断面図、第７図は第５図のＥ−Ｅ′部の断面図
である。 １は透明絶縁性基板、２はゲート電極及び配線、３はソ
ース電極及び配線、４はドレイン電極、５は画素電極、
６はゲート絶縁膜、７は半導体層、８はパッシベーショ
ン膜、９は遮光膜、10はドレイン電極と画素電極とのコ
ンタクト部分、11は画素電極と同時形成したゲート配線
である。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前島 太郎 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社材料研究所内 (72)発明者 羽山 昌宏 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社材料研究所内 (56)参考文献 特開 昭64−29819（ＪＰ，Ａ) 特開 昭63−9977（ＪＰ，Ａ) 特開 昭62−288882（ＪＰ，Ａ) 特開 昭62−205390（ＪＰ，Ａ) 特開 昭62−65468（ＪＰ，Ａ) 特開 昭61−105582（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明絶縁性基板上に、 複数のゲート電極配線と、 該ゲート電極配線と交差するように形成された複数のソ
ース電極配線と、 上記ゲート電極配線とソース電極配線との交差部の近傍
に配置された、少なくとも１個の非線型特性を持つ薄膜
トランジスタ（以下、TFTと略す）と、 該TFTのドレイン電極に接続された透明導電膜である表
示電極とを備えてなるTFTアレイ基板を有するととも
に、 透明導電膜を有する対向電極基板と、 上記TFTアレイ基板と対向電極基板との間に狭持された
液晶材料とを有する液晶表示装置において、 上記TFTアレイ基板のゲート電極配線は、該ゲート電極
配線と上記ソース電極配線との交差部分を除く部分にお
いては、上記表示電極と同一平面上に形成された透明導
電膜と、該透明導電膜上及び上記透明絶縁性基板上に連
続的に形成された導体膜との２層構造とし、かつ上記ゲ
ート電極配線とソース電極配線との交差部分において
は、該導体膜の単層構造としたことを特徴とする液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340188A JP2695424B2 (ja) | 1988-03-07 | 1988-03-07 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340188A JP2695424B2 (ja) | 1988-03-07 | 1988-03-07 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01227128A JPH01227128A (ja) | 1989-09-11 |
| JP2695424B2 true JP2695424B2 (ja) | 1997-12-24 |
Family
ID=12941806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5340188A Expired - Fee Related JP2695424B2 (ja) | 1988-03-07 | 1988-03-07 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695424B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113726B2 (ja) * | 1989-01-10 | 1995-12-06 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
| JPH03118520A (ja) * | 1989-09-29 | 1991-05-21 | Sharp Corp | 薄膜トランジスタアレイ |
| JP2585465B2 (ja) * | 1990-11-21 | 1997-02-26 | 株式会社東芝 | マトリックスアレイ基板 |
| JP2012191008A (ja) * | 2011-03-10 | 2012-10-04 | Sony Corp | 表示装置および電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105582A (ja) * | 1984-10-29 | 1986-05-23 | 富士通株式会社 | 薄膜トランジスタマトリツクスとその製造方法 |
| JPS6265468A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
| JPS62205390A (ja) * | 1986-03-06 | 1987-09-09 | 株式会社東芝 | 表示装置用基板 |
| JPS62288882A (ja) * | 1986-06-09 | 1987-12-15 | アルプス電気株式会社 | 薄膜トランジスタの製造方法 |
| JPS639977A (ja) * | 1986-07-01 | 1988-01-16 | Citizen Watch Co Ltd | 薄膜トランジスタ |
-
1988
- 1988-03-07 JP JP5340188A patent/JP2695424B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01227128A (ja) | 1989-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| JP3796070B2 (ja) | 液晶表示装置 | |
| US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| CN1858911A (zh) | Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3149793B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| JP2900662B2 (ja) | 薄膜トランジスタアレイ | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP2711020B2 (ja) | 液晶表示装置 | |
| JP2735236B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06258665A (ja) | 液晶パネルの製造方法 | |
| JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |